CN115777147A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115777147A
CN115777147A CN202180048428.1A CN202180048428A CN115777147A CN 115777147 A CN115777147 A CN 115777147A CN 202180048428 A CN202180048428 A CN 202180048428A CN 115777147 A CN115777147 A CN 115777147A
Authority
CN
China
Prior art keywords
electrode
electrodes
disposed
light emitting
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180048428.1A
Other languages
English (en)
Inventor
李太熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115777147A publication Critical patent/CN115777147A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：发光区域；子区域，设置在发光区域的一侧并且与发光区域间隔开；多个电极，设置在发光区域中，在第一方向和与第一方向交叉的第二方向上彼此间隔开，并且具有在第二方向上延伸的形状；以及多个发光二极管，每个发光二极管具有设置在沿第一方向彼此间隔开的多个电极上的相对端，其中，发光区域包括多个电极在第二方向上彼此间隔开的第一区域，并且包括设置在第一区域中并且在第二方向上与多个电极间隔开的第一虚设图案。

Description

显示装置
技术领域
公开涉及一种显示装置。
背景技术
随着多媒体技术的发展，显示装置变得更重要。因此，已经使用了诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等的各种显示装置。
典型的显示装置包括诸如有机发光显示面板或液晶显示(LCD)面板的显示面板。发光显示面板可以包括发光元件。例如，发光二极管(LED)包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机LED。
发明内容
技术问题
公开的实施例提供了一种无机发光元件显示装置，其可以防止由残留物引起的电极之间的短路。
应当注意的是，本公开的方面不限于上述方面，并且本领域技术人员将从以下描述中清楚地理解本公开的其它未提及的方面。
技术方案
根据公开的实施例，显示装置包括：发射区域和设置在发射区域的一侧上并且与发射区域间隔开的子区域；多个电极，设置在发射区域中并且在第一方向和与第一方向交叉的第二方向上彼此间隔开，多个电极在第二方向上延伸；以及多个发光元件，具有设置在沿第一方向间隔开的多个电极上的端部，其中，发射区域包括：第一区域，使多个电极在第二方向上分离；以及多个第一虚设图案，设置在第一区域中并且在第二方向上与多个电极间隔开。
多个第一虚设图案之间在第一方向上的竖直距离可以大于在第一方向上间隔开的多个电极之间的间隙。
多个第一虚设图案之间在第一方向上的竖直距离可以大于多个发光元件中的每个的长度。
多个第一虚设图案中的每个可以在第一方向上与从在第二方向上并排设置的多个电极的侧面延伸的假想线间隔开。
多个第一虚设图案可以在第一方向上彼此不并排设置。
多个电极中的一些可以设置在子区域中并且在第二方向上与多个电极中的其它电极分离，并且多个第一虚设图案可以不设置在使子区域中的多个电极分离的第二区域中。
显示装置还可以包括：第一绝缘层，设置在多个电极上；以及绝缘图案，设置在多个第一虚设图案上。
多个电极可以包括：第一电极；第二电极，在第一方向上与第一电极间隔开；第三电极，设置在第一电极与第二电极之间；第四电极，在第一方向上与第二电极间隔开；第五电极，在第二方向上与第一电极间隔开；第六电极，在第二方向上与第二电极间隔开；第七电极，在第二方向上与第三电极间隔开；以及第八电极，在第二方向上与第四电极间隔开。
显示装置还可以包括：第一接触电极，设置在第一电极上并且电接触多个发光元件中的许多；第二接触电极，设置在第二电极上并且电接触多个发光元件中的许多；以及第三接触电极，设置在第三电极和第五电极上，并且包括在第一区域中在第一方向上延伸的第一连接部分，其中，多个第一虚设图案不与第一接触电极、第二接触电极和第三接触电极叠置。
显示装置还可以包括与第三接触电极叠置并且直接接触第三接触电极的第二虚设图案。
显示装置还可以包括：第四接触电极，设置在多个电极中的第七电极和第八电极上，并且包括在除了第一区域之外的区域中在第一方向上延伸的第二连接部分；第五接触电极，设置在多个电极中的第四电极和第六电极上，并且包括在第一区域中在第一方向上延伸的第三连接部分；以及第三虚设图案，与第一接触电极、第二接触电极和第四接触电极中的一个叠置，第三虚设图案不直接接触对应的接触电极。
显示装置还可以包括：至少一个第四虚设图案，直接连接到第一电极至第八电极中的一个。
显示装置还可以包括：至少一个第五虚设图案，具有在第二方向上比多个第一虚设图案中的每个的长度大的长度。
显示装置还可以包括：至少一个第六虚设图案，具有在第一方向上比多个第一虚设图案中的每个的宽度大的宽度。
根据公开的实施例，显示装置包括：第一电极组，包括在第一方向上间隔开并且在与第一方向交叉的第二方向上延伸的多个电极；第二电极组，在第二方向上与第一电极组间隔开并且包括多个电极；多个发光元件，设置沿第一方向间隔开的电极上；多个接触电极，多个接触电极中的每个电接触第一电极组和第二电极组的所述多个电极中的至少一个以及多个发光元件中的许多；以及多个虚设图案，设置在第一电极组与第二电极组之间的第一区域中，其中，多个虚设图案中的不同虚设图案之间在第一方向上的竖直距离大于在第一方向上间隔开的电极之间的间隙。
多个虚设图案可以包括在第二方向上与第一电极组和第二电极组的所述多个电极间隔开的第一虚设图案，并且第一虚设图案可以不与多个接触电极叠置。
多个接触电极可以包括：多个第一接触电极，多个第一接触电极中的每个设置在第一电极组和第二电极组的多个电极中的一个上；以及多个第二接触电极，多个第二接触电极中的每个设置在第一电极组和第二电极组的多个电极中的两个或更多个上，并且多个虚设图案可以包括：第二虚设图案，直接接触第二接触电极中的每个；以及第三虚设图案，与多个接触电极中的一个叠置，第三虚设图案不接触多个接触电极中的对应的接触电极。
多个虚设图案中的至少一个可以直接连接到第一电极组和第二电极组的多个电极中的一个。
多个虚设图案中的至少一个在第二方向上的长度可以大于第一虚设图案的长度。
多个虚设图案中的至少一个在第一方向上的宽度可以大于第一虚设图案的宽度。
其它实施例的细节包括在具体实施方式和附图中。
有益效果
根据实施例，由于电极线在制造工艺期间具有特定形状，因此可以防止在发射区域中彼此分离的电极通过虚设图案连接。显示装置可以包括设置在电极之间的多个虚设图案，但是不同的电极可以不通过这些虚设图案连接，并且可以防止电极之间的短路。
根据实施例的效果不受上面例示的内容的限制，并且更多的各种效果包括在本公开中。
附图说明
图1是根据实施例的显示装置的示意性平面图；
图2是根据实施例的显示装置的像素的平面图；
图3是图2的第一子像素的平面图；
图4是沿着图3的线Q1-Q1'、Q2-Q2'和Q3-Q3'截取的示意性剖视图；
图5是沿着图3的线Q4-Q4'截取的示意性剖视图；
图6是根据实施例的发光元件的示意图；
图7是根据实施例的显示装置的子像素中的第一区域的放大平面图；
图8是沿着图7的线Q5-Q5'截取的示意性剖视图；
图9和图10是示意性地示出制造根据实施例的显示装置的工艺中的操作的平面图；
图11是示意性地示出制造根据实施例的显示装置的工艺中的操作的平面图；
图12是在图11的操作中的子像素的第一区域的放大平面图；
图13是在制造根据实施例的显示装置的工艺中的操作中的子像素的第一区域的放大平面图；
图14是在图13的操作中的子像素的平面图；以及
图15至图17是根据实施例的显示装置的子像素中的第一区域的放大平面图。
具体实施方式
现在将在下文中参照附图更充分地描述本公开，在附图中示出了公开的优选实施例。然而，本公开可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达公开的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，所述层可以直接在另一层或基底上，或者也可以存在居间层。在整个说明书中，相同的附图标记表示相同的组件。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参照附图描述实施例。
图1是根据实施例的显示装置的示意性平面图。
参照图1，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示屏幕的任何电子装置。显示装置10的示例可以包括电视、笔记本计算机、监视器、广告牌、物联网(IoT)、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机和摄像机，所有这些都提供显示屏幕。
显示装置10可以包括提供显示屏幕的显示面板。显示面板的示例包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。下面将描述应用无机发光二极管显示面板作为显示面板的示例的情况，但是公开不限于这种情况，并且只要相同的技术精神是适用的，也可以应用其它显示面板。
显示装置10的形状可以进行各种修改。例如，显示装置10可以具有诸如水平长矩形、竖直长矩形、正方形、具有倒圆的角(顶点)的四边形、其它多边形和圆形的各种形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中，显示装置10和显示区域DPA中的每个可以成形为像水平长矩形一样。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中可以显示画面的区域，并且非显示区域NDA可以是其中不显示画面的区域。显示区域DPA也可以被称为有效区域，并且非显示区域NDA也可以被称为非有效区域。显示区域DPA通常可以占据显示装置10的中心。
显示区域DPA可以包括多个像素PX。像素PX可以布置在矩阵方向上。像素PX中的每个在平面图中可以是矩形或正方形。然而，公开不限于此，并且像素PX中的每个也可以具有具备每条边相对于某方向倾斜的菱形平面形状。像素PX可以以条带或
Figure BDA0004040653570000051
类型交替地布置。例如，像素PX中的每个可以包括发射特定波段的光以显示特定颜色的一个或更多个发光元件ED。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA或者可以与显示区域DPA相邻。显示区域DPA可以是矩形的，并且非显示区域NDA可以与显示区域DPA的四条边相邻地设置。非显示区域NDA可以形成显示装置10的边框。在每个非显示区域NDA中，可以设置包括在显示装置10中的布线或电路驱动器，或者可以安装外部装置。
图2是根据实施例的显示装置的像素的平面图。
参照图2，显示装置10的像素PX中的每个可以包括多个子像素PXn(其中，n是1至3的整数)。例如，一个像素PX可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1可以发射第一颜色的光，第二子像素PX2可以发射第二颜色的光，并且第三子像素PX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，公开不限于此，并且子像素PXn也可以发射相同颜色的光。例如，尽管在图2中像素PX可以包括三个子像素PXn，但是公开不限于此，像素PX也可以包括更大数量的子像素PXn。
显示装置10的一个像素PX可以包括多个发射区域EMA，并且每个子像素PXn可以包括发射区域EMA和非发射区域(未示出)。发射区域EMA可以是其中可以设置发光元件ED(见图6)以发射特定波段的光的区域，并且非发射区域可以是其中可以不设置发光元件ED并且可以不从其输出光的区域，因为从发光元件ED发射的光可以不到达该区域。发射区域EMA可以包括其中可以设置发光元件ED的区域和可以与发光元件ED相邻并且从发光元件ED发射的光可以输出到其的区域。
然而，发射区域EMA还可以包括从发光元件ED发射的光可以在被其它构件反射或折射之后从其输出的区域。多个发光元件ED可以设置在每个子像素PXn中，并且可以设置发光元件ED的区域和与该区域相邻的区域可以形成发射区域EMA。
像素PX的第一发射区域EMA1设置在第一子像素PX1中，第二发射区域EMA2设置在第二子像素PX2中，并且第三发射区域EMA3设置在第三子像素PX3中。子像素PXn包括不同类型的发光元件ED，使得可以从第一发射区域至第三发射区域EMA(EMA1至EMA3)发射不同颜色的光。例如，第一子像素PX1可以发射第一颜色的光，第二子像素PX2可以发射第二颜色的光，并且第三子像素PX3可以发射第三颜色的光。第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，公开不限于此，并且子像素PXn还可以包括相同类型的发光元件ED，使得从发射区域EMA或一个像素PX发射相同颜色的光。
例如，像素PX的每个子像素PXn可以包括作为非发射区域的一部分并且与发射区域EMA间隔开的子区域SA。子区域SA可以包括第一子像素PX1的第一子区域SA1、第二子像素PX2的第二子区域SA2和第三子像素PX3的第三子区域SA3。子区域SA可以设置在每个子像素PXn的发射区域EMA的在第二方向DR2上的一侧上，并且可以设置在沿第二方向DR2邻近的子像素PXn的发射区域EMA之间。例如，在每个子像素PXn中，子区域SA可以设置在发射区域EMA的作为第二方向DR2的一侧的上侧上，并且第一子像素PX1至第三子像素PX3的发射区域EMA可以在第一方向DR1上彼此并排布置。类似地，第一子区域SA1、第二子区域SA2和第三子区域SA3可以在第一方向DR1上彼此并排布置。
光可以不从子区域SA出射，因为发光元件ED可以不设置在子区域SA中，但是设置在每个子像素PXn中的电极RME的部分可以设置在子区域SA中。设置在每个子像素PXn中的一些或许多电极RME可以在子区域SA中分离。
第三堤BNL3可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，以形成遍及整个显示区域DPA的网格图案。第三堤BNL3可以设置在每个子像素PXn的边界处，以使邻近的子像素PXn分离。例如，第三堤BNL3可以围绕设置在每个子像素PXn中的发射区域EMA和子区域SA以使它们彼此分离。
图3是图2的第一子像素的平面图。图4是沿着图3的线Q1-Q1'、Q2-Q2'和Q3-Q3'截取的示意性剖视图。图5是沿着图3的线Q4-Q4'截取的示意性剖视图。图4示出了横跨设置在子像素PXn中的发光元件ED的两端的剖面。图5示出了横跨形成在子像素PXn中的多个接触孔CT1和CT2的剖面。
结合图2参照图3至图5，显示装置10可以包括第一基底SUB和设置在第一基底SUB上的电路层CCL和显示元件层。在显示元件层中，可以设置多个电极RME和多个接触电极CNE以及发光元件ED。电路层CCL可以包括多条布线以及用于使发光元件ED发光的电路元件。
第一基底SUB可以是绝缘基底。第一基底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。例如，第一基底SUB可以是刚性基底，但也可以是可以弯曲、折叠、卷曲等的柔性基底。
第一导电层设置在第一基底SUB上。第一导电层可以包括底部金属层BML，并且底部金属层BML与稍后将描述的第一晶体管T1的有源层ACT1叠置。底部金属层BML可以包括光阻挡材料以防止光进入第一晶体管T1的有源层ACT1。例如，底部金属层BML可以由阻挡光的透射的不透明金属材料制成。然而，公开不限于此。在一些情况下，可以省略底部金属层BML。
缓冲层BL可以完全设置在第一基底SUB上以覆盖第一导电层或与第一导电层叠置。缓冲层BL可以形成在第一基底SUB上以保护第一晶体管T1免受通过第一基底SUB引入的湿气的影响并且可以执行表面平坦化功能，第一基底SUB易受湿气渗透。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1。在实施例中，在公开的精神和范围内，半导体层可以包括多晶硅、单晶硅、氧化物半导体等。多晶硅可以通过使非晶硅结晶而形成。在半导体层可以包括氧化物半导体的情况下，第一有源层ACT1可以包括多个导电区域和设置在多个导电区域之间的沟道区。氧化物半导体可以是包含铟(In)的氧化物半导体。在实施例中，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)或氧化铟镓锌锡(IGZTO)。
在实施例中，半导体层可以包括多晶硅。多晶硅可以通过使非晶硅结晶而形成。在这种情况下，第一有源层ACT1的导电区域中的每个可以是但不限于掺杂有杂质的掺杂区域。
第一栅极绝缘层GI设置在半导体层和缓冲层BL上。第一栅极绝缘层GI可以设置为覆盖半导体层和缓冲层BL的上表面或者与半导体层和缓冲层BL的上表面叠置。第一栅极绝缘层GI可以用作每个晶体管的栅极绝缘膜。
第二导电层设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和存储电容器的第一电容电极CSE1。例如，尽管未在附图中示出，但是第二导电层还可以包括电连接到每个子像素PXn的多条扫描线。第二导电层的第一栅电极G1可以与第一晶体管T1的第一有源层ACT1部分地叠置。存储电容器的第一电容电极CSE1可以与稍后将描述的第二电容电极CSE2叠置。
第一层间绝缘层IL1设置在第二导电层上。第一层间绝缘层IL1可以覆盖第二导电层或者与第二导电层叠置以保护第二导电层。
第三导电层设置在第一层间绝缘层IL1上。第三导电层可以包括第一晶体管T1的第一源电极S1和第一漏电极D1以及存储电容器的第二电容电极CSE2。例如，尽管未在附图中示出，但是第三导电层还可以包括电连接到每个子像素PXn的多条数据线。
第一晶体管T1的第一源电极S1和第一漏电极D1与第一有源层ACT1部分地叠置。第一源电极S1和第一漏电极D1中的每个可以通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔来接触第一有源层ACT1。例如，第一源电极S1可以通过穿透第一层间绝缘层IL1、第一栅极绝缘层GI和缓冲层BL的接触孔来接触底部金属层BML。第一漏电极D1可以电连接到稍后将描述的第一电压布线VL1，并且第一源电极S1可以电连接到第一导电图案CDP，第一导电图案CDP可以电连接到第一电极RME1。
第二层间绝缘层IL2设置在第三导电层上。第二层间绝缘层IL2可以用作第三导电层与设置在第三导电层上的其它层之间的绝缘膜。例如，第二层间绝缘层IL2可以覆盖第三导电层或者与第三导电层叠置并且保护第三导电层。第二层间绝缘层IL2还可以执行表面平坦化功能。
第四导电层设置在第二层间绝缘层IL2上。第四导电层可以包括第一电压布线VL1、第二电压布线VL2和第一导电图案CDP。
被供应到第一晶体管T1的高电位电压(或第一电源电压)可以被施加到第一电压布线VL1，被供应到第二电极RME2的低电位电压(或第二电源电压)可以被施加到第二电压布线VL2。
第一电压布线VL1和第二电压布线VL2可以在第二方向DR2上延伸。第一电压布线VL1和第二电压布线VL2可以设置在沿厚度方向与电极RME部分地叠置的位置处。第一电压布线VL1和第二电压布线VL2可以与发射区域EMA交叉。
第一导电图案CDP可以电连接到第一源电极S1。第一导电图案CDP还可以接触稍后将描述的第一电极RME1，并且第一晶体管T1可以通过第一导电图案CDP将从第一电压布线VL1接收的第一电源电压传送到第一电极RME1。尽管在附图中第四导电层可以包括一条第一电压布线VL1和一条第二电压布线VL2，但是公开不限于此。第四导电层也可以包括更大数量的第一电压布线VL1和第二电压布线VL2。
第一导电层至第四导电层中的每个可以是但不限于由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及其合金中的任何一种或更多种制成的单层或多层。
例如，上述缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2中的每个可以是单层，或者可以由其中多个层可以堆叠或交替地堆叠的多个无机层组成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2中的每个可以是包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少任何一种的无机层，其中这些无机层可以交替地堆叠的多层，或者其中氧化硅(SiOx)和氮化硅(SiNx)可以顺序地堆叠的双层。
第三层间绝缘层IL3设置在第四导电层上。第三层间绝缘层IL3可以包括有机绝缘材料，以使由设置在第三层间绝缘层IL3下面或下方的导电层形成的台阶平坦化。例如，第三层间绝缘层IL3可以包括诸如聚酰亚胺(PI)的有机材料并且执行表面平坦化功能。
多个第一堤BNL1、第二堤BNL2、电极RME、发光元件ED、第三堤BNL3和接触电极CNE可以设置在第三层间绝缘层IL3上。例如，多个绝缘层PAS1和PAS2可以进一步设置在第三层间绝缘层IL3上。
第一堤BNL1和第二堤BNL2可以直接设置在第三层间绝缘层IL3上。在每个子像素PXn中，可以设置多个第一堤BNL1和与第一堤BNL1间隔开并且设置在第一堤BNL1之间的一个第二堤BNL2。发光元件ED可以设置在沿第一方向DR1彼此间隔开的第一堤BNL1与第二堤BNL2之间。
第一堤BNL1可以设置在每个子像素PXn的发射区域EMA中并且彼此间隔开。例如，第一堤BNL1可以包括在每个发射区域EMA中在第一方向DR1上彼此间隔开的多个子堤BNL_A和BNL_B。第一子堤BNL_A可以设置在每个发射区域EMA的中心的左侧上，并且第二子堤BNL_B可以设置在每个发射区域EMA的中心的右侧上。子堤BNL_A和BNL_B可以在第二方向DR2上延伸，但是它们的长度可以小于由第三堤BNL3围绕的开口区域的在第二方向DR2上的长度。在一个子像素PXn中，两个第一子堤BNL_A和两个第二子堤BNL_B可以在第二方向DR2上设置并且彼此间隔开。第一堤BNL1可以形成在整个显示区域DPA中在一个方向或某方向上延伸的岛状图案。
第二堤BNL2可以设置在沿第一方向DR1彼此间隔开的第一堤BNL1之间。第二堤BNL2可以在第二方向DR2上延伸，并且可以形成为使得设置在发射区域EMA中的部分可以包括具有大宽度的部分。例如，第二堤BNL2可以在面对第一堤BNL1的部分中具有大宽度，并且可以在第一子堤BNL_A与第二子堤BNL_B之间在第二方向DR2上延伸。与第一堤BNL1不同，第二堤BNL2可以延伸超过发射区域EMA至子区域SA。第二堤BNL2可以设置在沿第二方向DR2邻近的多个子像素PXn中，以在显示区域DPA中形成线性图案。
第一堤BNL1和第二堤BNL2中的每个的至少一部分可以从第三层间绝缘层IL3的上表面突出。第一堤BNL1和第二堤BNL2中的每个的突出部分可以具有倾斜的侧表面，并且从发光元件ED发射的光可以被设置在第一堤BNL1和第二堤BNL2上的电极RME反射以朝向第三层间绝缘层IL3上方行进。第一堤BNL1和第二堤BNL2可以提供其中可以设置发光元件ED的区域，同时用作将从发光元件ED发射的光在向上方向上反射的反射阻挡件。例如，包括具有高反射率的材料的层可以进一步设置在第一堤BNL1和第二堤BNL2上，并且可以将从发光元件ED发射的光反射。第一堤BNL1和第二堤BNL2的侧表面可以以线性形状倾斜。然而，公开不限于此，并且第一堤BNL1和第二堤BNL2中的每个也可以成形为像具有弯曲的外表面的半圆形或半椭圆形一样。第一堤BNL1和第二堤BNL2可以包括但不限于诸如聚酰亚胺(PI)的有机绝缘材料。
电极RME在一个方向上延伸，并且可以设置在每个子像素PXn中。例如，电极RME可以在第二方向DR2上延伸，并且可以在每个子像素PXn中在第一方向DR1和第二方向DR2上彼此间隔开。在实施例中，电极RME可以被划分为电极组RME#1和RME#2，每个电极组包括在第一方向DR1上并排设置并且彼此间隔开的多个电极。电极组RME#1和RME#2可以在第二方向DR2上彼此间隔开。
例如，一个子像素PXn可以包括在第二方向DR2上彼此间隔开的第一电极组RME#1和第二电极组RME#2。第一电极组RME#1可以设置在发射区域EMA的中心的作为第二方向DR2的一侧的上侧，并且第二电极组RME#2可以在第二方向DR2上与第一电极组RME#1间隔开并且设置在发射区域EMA的下侧。子像素PXn的第一电极组RME#1和第二电极组RME#2可以通过位于或设置在发射区域EMA中的第一区域ROP1彼此间隔开。
例如，第一电极组RME#1的电极RME可以延伸超过第三堤BNL3至子像素PXn中的子区域SA的一部分，并且第二电极组RME#2的电极RME可以延伸超过第三堤BNL3至另一子像素PXn的子区域SA的一部分。例如，不同子像素PXn的第一电极组RME#1和第二电极组RME#2可以设置在子区域SA中并且彼此间隔开。不同子像素PXn的第一电极组RME#1和第二电极组RME#2可以通过位于或设置在任何一个子像素PXn的子区域SA中的第二区域ROP2彼此间隔开。
不同电极组RME#1和RME#2的电极RME可以并排设置并且在第二方向DR2上间隔开。例如，属于第一电极组RME#1的任何一个电极可以与属于第二电极组RME#2的任何一个电极在第二方向DR2上并排设置。可以通过形成在第二方向DR2上延伸的电极线RM(见图9)并且随后在可以放置发光元件ED之后的后续工艺中使电极线RM分离来获得电极RME的这种布置。电极线RM可以用于在每个子像素PXn中产生电场，以在制造显示装置10的工艺期间使发光元件ED对准。由于在电极线RM上产生的电场，发光元件ED可以通过介电泳力在电极RME上对准。在可以使发光元件ED对准之后，可以在第一区域ROP1和第二区域ROP2中使电极线RM分离，以形成在第二方向DR2上彼此间隔开的电极组RME#1和RME#2。
根据实施例的显示装置10还可以包括在使第一电极组RME#1和第二电极组RME#2分离的第一区域ROP1中设置的多个虚设图案EP。虚设图案EP可以在第一区域ROP1中在第一方向DR1或第二方向DR2上彼此间隔开。虚设图案EP可以在显示装置10的制造工艺期间在使电极线RM图案化和分离的工艺中形成。这将稍后更详细地描述。
对于包括在每个电极组RME#1或RME#2中的电极，第一电极组RME#1可以包括第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4。第二电极组RME#2可以包括第五电极RME5、第六电极RME6、第七电极RME7和第八电极RME8。设置在每个子像素PXn中的电极RME可以分别设置在彼此间隔开的第一堤BNL1或第二堤BNL2上。
第一电极RME1可以设置在发射区域EMA的中心的左上侧上。第一电极RME1的一部分设置在发射区域EMA的上侧上设置的第一子堤BNL_A上。第二电极RME2可以在第一方向DR1上与第一电极RME1间隔开，并且可以与发射区域EMA的中心相邻地设置。第二电极RME2的一部分可以设置在第二堤BNL2的面对第二子堤BNL_B的一侧上。
第一电极RME1和第二电极RME2中的每个可以是电连接到设置在电极下面或下方的第四导电层的第一类型电极。第一电极RME1和第二电极RME2可以通过形成在与第三堤BNL3叠置的部分中的电极接触孔CTD和CTS直接电连接到第四导电层。例如，第一电极RME1可以通过穿透设置在第一电极RME1下面或下方的第三层间绝缘层IL3的第一电极接触孔CTD而接触第一导电图案CDP。第二电极RME2可以通过穿透设置在第二电极RME2下面或下方的第三层间绝缘层IL3的第二电极接触孔CTS而接触第二电压布线VL2。第一电极RME1可以通过第一导电图案CDP电连接到第一晶体管T1以接收第一电源电压，并且第二电极RME2可以电连接到第二电压布线VL2以接收第二电源电压。由于第一电极RME1和第二电极RME2可以针对每个子像素PXn单独地设置，因此不同子像素PXn的发光元件ED可以个体地发光。尽管在附图中，第一电极接触孔CTD和第二电极接触孔CTS可以形成在与第三堤BNL3叠置的位置处，但是公开不限于此。例如，电极接触孔CTD和CTS也可以位于或设置在由第三堤BNL3围绕的发射区域EMA中。
第三电极RME3可以设置在第一电极RME1与第二电极RME2之间。第三电极RME3可以与第一电极RME1间隔开以面对第一电极RME1，并且可以在第二堤BNL2上与第二电极RME2间隔开。第三电极RME3的一部分可以设置在第二堤BNL2的另一侧上，第二堤BNL2的另一侧可以面对位于或设置在发射区域EMA的上侧上的第一子堤BNL_A。第四电极RME4可以在第一方向DR1上与第二电极RME2间隔开。第四电极RME4可以面对第二电极RME2，并且可以设置在发射区域EMA的中心的右上侧。第四电极RME4的一部分可以设置在设置在上侧上的第二子堤BNL_B的可以面对第二堤BNL2的一侧上。
第五电极RME5可以设置在发射区域EMA的中心的左下侧。第五电极RME5可以在第二方向DR2上与第一电极RME1间隔开，并且第五电极RME5的一部分设置在发射区域EMA的下侧上设置的第一子堤BNL_A的一侧上。第六电极RME6可以在第一方向DR1上与第五电极RME5间隔开，并且可以与发射区域EMA的中心相邻地设置并且在第二方向DR2上与第二电极RME2间隔开。第六电极RME6的一部分可以设置在第二堤BNL2的面对位于或设置在发射区域EMA的下侧上的第二子堤BNL_B的一侧上。
第七电极RME7可以设置在第五电极RME5与第六电极RME6之间。第七电极RME7可以与第五电极RME5间隔开以面对第五电极RME5，并且可以在第二堤BNL2上与第六电极RME6间隔开。第七电极RME7的一部分可以设置在第二堤BNL2的面对位于或设置在发射区域EMA的下侧上的第一子堤BNL_A的另一侧上。第八电极RME8可以在第一方向DR1上与第六电极RME6间隔开。第八电极RME8可以面对第六电极RME6，并且可以设置在发射区域EMA的中心的右下侧并且在第二方向DR2上与第四电极RME4间隔开。第八电极RME8的一部分可以设置在设置在下侧上的第二子堤BNL_B的面对第二堤BNL2的一侧上。
第三电极RME3至第八电极RME8中的每个可以是与第一类型电极不同的不直接电连接到设置在电极下面或下方的第四导电层的第二类型电极。第二类型电极可以通过发光元件ED或接触电极CNE接收直接传输到第一类型电极的电信号。尽管第三电极RME3至第八电极RME8可以不直接电连接到设置在它们下面或下方的第四导电层，但是从第四导电层传输的电信号可以被传输到第三电极RME3至第八电极RME8，使得第三电极RME3至第八电极RME8不浮置。
在实施例中，在第一方向DR1上测量的每个电极RME的宽度可以小于在第一方向DR1上测量的第一堤BNL1和第二堤BNL2中的每个的宽度。每个电极RME可以设置为覆盖第一堤BNL1或第二堤BNL2的至少一个侧表面或者与第一堤BNL1或第二堤BNL2的至少一个侧表面叠置，以反射从发光元件ED发射的光。例如，电极RME之间的间隙可以小于第一堤BNL1与第二堤BNL2之间的间隙。每个电极RME的至少一部分可以直接设置在第三层间绝缘层IL3上，使得电极RME可以位于同一平面中。
电极RME可以电连接到发光元件ED。电极RME可以通过稍后将描述的接触电极CNE电连接到发光元件ED的两端，并且可以将从第四导电层接收的电信号传输到发光元件ED。用于使发光元件ED发光的电信号可以被直接传输到可以是第一类型电极的第一电极RME1和第二电极RME2，并且可以通过稍后将描述的接触电极CNE和发光元件ED被传输到其它电极。
每个电极RME可以包括具有高反射率的导电材料。例如，每个电极RME可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属作为具有高反射率的材料，或者可以是包括铝(Al)、镍(Ni)或镧(La)的合金。每个电极RME可以将在从发光元件ED发射之后朝向第一堤BNL1或第二堤BNL2的侧表面行进的光朝向每个子像素PXn上方反射。
然而，公开不限于此，并且每个电极RME还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO或ITZO的材料。在实施例中，每个电极RME可以具有其中透明导电材料和具有高反射率的金属层可以均以一个或更多个堆叠或者可以形成为包括透明导电材料和具有高反射率的金属层的单层的结构。例如，每个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
第一绝缘层PAS1可以设置在电极RME、第一堤BNL1和第二堤BNL2上。第一绝缘层PAS1可以设置为完全覆盖电极RME、第一堤BNL1和第二堤BNL2或者与电极RME、第一堤BNL1和第二堤BNL2叠置，并且可以保护电极RME，同时使它们彼此绝缘。例如，第一绝缘层PAS1可以防止设置在第一绝缘层PAS1上的发光元件ED直接接触其它构件并因此被损坏。
在实施例中，第一绝缘层PAS1可以是台阶式的，使得第一绝缘层PAS1的上表面的一部分在沿第一方向DR1彼此间隔开的电极RME之间凹陷。发光元件ED可以设置在第一绝缘层PAS1的台阶式的上表面上，并且可以在发光元件ED中的每个与第一绝缘层PAS1之间形成空间。然而，公开不限于此。
第一绝缘层PAS1可以包括分别使电极RME的上表面部分地暴露的多个第一接触孔CT1和第二接触孔CT2。第一接触孔CT1和第二接触孔CT2可以穿透第一绝缘层PAS1，并且稍后将描述的接触电极CNE可以接触通过第一接触孔CT1和第二接触孔CT2暴露的电极RME。
第三堤BNL3可以设置在第一绝缘层PAS1上。第三堤BNL3可以包括在第一方向DR1和第二方向DR2上延伸以在平面图中形成网格图案的部分。第三堤BNL3可以设置在每个子像素PXn的边界处，以使邻近的子像素PXn分离。例如，第三堤BNL3可以围绕设置在每个子像素PXn中的发射区域EMA和子区域SA，以使它们彼此分离。第三堤BNL3的在第二方向DR2上延伸的部分中，设置在发射区域EMA之间的部分可以比设置在子区域SA之间的部分宽，并且子区域SA之间的间隙可以小于发射区域EMA之间的间隙。然而，公开不限于此，相反，也可以改变第三堤BNL3的宽度，使得子区域SA之间的间隙大于发射区域EMA之间的间隙。
第三堤BNL3可以形成为具有比第一堤BNL1和第二堤BNL2大的高度。第三堤BNL3可以防止在显示装置10的制造工艺期间在喷墨印刷工艺中墨溢出到相邻的子像素PXn。因此，第三堤BNL3可以使其中可以分散有不同的发光元件ED的墨针对不同的子像素PXn分离，使得墨可以不彼此混合。类似于第一堤BNL1，第三堤BNL3可以包括但不限于聚酰亚胺(PI)。
发光元件ED可以设置在第一绝缘层PAS1上。发光元件ED可以沿着每个电极RME延伸所沿的第二方向DR2彼此间隔开，并且可以基本上彼此平行地对准。发光元件ED可以在某方向上延伸，并且每个电极RME延伸所沿的方向和发光元件ED延伸所沿的方向可以基本上彼此垂直。然而，公开不限于此，并且发光元件ED也可以相对于每个电极RME延伸所沿的方向倾斜地延伸。
每个发光元件ED可以包括掺杂有不同导电类型的半导体层。包括半导体层的每个发光元件ED可以根据在电极RME上产生的电场的方向被定位为使得端部面对特定方向。例如，每个发光元件ED可以包括发光层36(见图6)以发射特定波段的光。设置在每个子像素PXn中的发光元件ED可以根据形成发光层36的材料发射不同波段的光。然而，公开不限于此，并且设置在每个子像素PXn中的发光元件ED也可以发射相同颜色的光。
每个发光元件ED可以包括在与第一基底SUB的上表面平行的方向上设置的多个层。显示装置10的发光元件ED延伸所沿的方向可以与第一基底SUB平行，并且包括在每个发光元件ED中的多个半导体层可以沿着与第一基底SUB的上表面平行的方向顺序地布置或设置。然而，公开不限于此。在一些情况下，在发光元件ED具有不同结构的情况下，层可以在与第一基底SUB垂直的方向上布置或设置。
发光元件ED可以在第一堤BNL1与第二堤BNL2之间设置在沿第一方向DR1彼此间隔开的电极RME上。每个发光元件ED的长度可以大于在第一方向DR1上彼此间隔开的电极RME之间的间隙，并且每个发光元件ED的两端可以设置在不同的电极RME上。例如，发光元件ED可以包括具有设置在第一电极组RME#1中的第一电极RME1和第三电极RME3上的两端的第一发光元件ED1以及具有设置在第一电极组RME#1中的第二电极RME2和第四电极RME4上的两端的第二发光元件ED2。例如，发光元件ED可以包括具有设置在第二电极组RME#2中的第五电极RME5和第七电极RME7上的两端的第三发光元件ED3以及具有设置在第六电极RME6和第八电极RME8上的两端的第四发光元件ED4。
例如，每个发光元件ED可以包括多个半导体层，并且可以基于任何一个半导体层限定第一端和与第一端相对的第二端。每个发光元件ED可以设置为使得第一端和第二端中的每个位于特定电极RME上。例如，第一发光元件ED1可以设置为使得第一端位于第一电极RME1上并且第二端位于第三电极RME3上。第二发光元件ED2可以设置为使得第一端位于第四电极RME4上并且第二端位于第二电极RME2上。类似地，第三发光元件ED3可以设置为使得第一端位于第五电极RME5上并且第二端位于第七电极RME7上。第四发光元件ED4可以设置为使得第一端位于第八电极RME8上并且第二端位于第六电极RME6上。每个发光元件ED的第一端和第二端可以分别电连接到不同的电极RME。然而，公开不限于此，并且发光元件ED也可以设置为使得每个发光元件ED的仅一端或端部根据发光元件ED可以在电极RME之间定位所沿的方向而位于电极RME上。
每个发光元件ED的两端可以分别接触接触电极CNE。绝缘膜38(见图6)可以不形成在每个发光元件ED的在发光元件ED的延伸方向上的端表面上，从而使半导体层部分地暴露。暴露的半导体层可以接触接触电极CNE。然而，公开不限于此。在一些情况下，可以去除每个发光元件ED的绝缘膜38的至少一部分以使半导体层的两端的侧表面部分地暴露。半导体层的暴露的侧表面可以直接接触接触电极CNE。每个发光元件ED可以通过接触电极CNE电连接到每个电极RME。
第二绝缘层PAS2可以部分地设置在第一绝缘层PAS1和发光元件ED上。例如，第二绝缘层PAS2可以部分地围绕每个发光元件ED的外表面，以不覆盖发光元件ED的第一端和第二端或者不与发光元件ED的第一端和第二端叠置。第二绝缘层PAS2的设置在发光元件ED上的部分可以在平面图中在第一绝缘层PAS1上在第二方向DR2上延伸，以在每个子像素PXn中形成线性图案或岛状图案。
例如，第二绝缘层PAS2可以设置在第三堤BNL3上，并且在其中电极RME可以设置在第一堤BNL1或第二堤BNL2上的部分中可以设置在第一绝缘层PAS1上。例如，第二绝缘层PAS2可以设置在第一绝缘层PAS1和第三堤BNL3上以及在发射区域EMA中的发光元件ED上，但是可以使可以设置电极RME并且使每个发光元件ED的两端暴露的部分部分地暴露。第二绝缘层PAS2的这种形状可以通过在显示装置10的制造工艺期间将第二绝缘层PAS2完全放置在第一绝缘层PAS1上并且随后去除第二绝缘层PAS2以使每个发光元件ED的两端暴露来获得。第二绝缘层PAS2可以在显示装置10的制造工艺期间在固定发光元件ED的同时保护发光元件ED。第二绝缘层PAS2还可以填充每个发光元件ED与设置在发光元件ED下面或下方的第一绝缘层PAS1之间的空间。
尽管未在附图中示出，但是第二绝缘层PAS2的一部分可以设置在子区域SA中。设置在多个子像素PXn中的电极RME可以形成为在第二方向DR2上延伸并且彼此电连接，但是可以在发光元件ED的对准和第二绝缘层PAS2的形成之后在子区域SA中分离。在使电极RME分离的工艺中，可以部分地去除第一绝缘层PAS1和第二绝缘层PAS2以及电极RME，并且在可以去除它们的部分中，稍后将描述的第三绝缘层PAS3可以直接设置在第三层间绝缘层IL3上。然而，公开不限于此，并且第三绝缘层PAS3也可以从电极RME可以在子区域SA中分离的部分去除，以使第三层间绝缘层IL3的一部分暴露。可选地，设置在第三绝缘层PAS3上以覆盖每个构件的另一绝缘层可以直接设置在第三层间绝缘层IL3上。
多个接触电极CNE和第三绝缘层PAS3可以设置在第二绝缘层PAS2上。接触电极CNE中的每个可以接触多个发光元件ED中的每个的任何一端或端部以及至少一个电极RME。例如，接触电极CNE中的每个可以接触多个发光元件ED中的每个的其上未设置第一绝缘层PAS1的暴露的端部，并且可以通过形成在第一绝缘层PAS1中的第一接触孔CT1或第二接触孔CT2来接触电极RME中的任何一个，以使电极RME的一部分暴露。半导体层可以在发光元件ED的延伸方向上在每个发光元件ED的两个端表面上被暴露，并且接触电极CNE可以在半导体层可以暴露的端表面处接触每个发光元件ED。每个发光元件ED的两端可以通过不同的接触电极CNE电连接到电极RME。
根据实施例，显示装置10的接触电极CNE可以被划分为电连接到不同类型的电极的不同类型的接触电极。例如，接触电极可以包括第一接触电极CNE1和第二接触电极CNE2作为设置在可以是第一类型电极的第一电极RME1和第二电极RME2上的第一类型接触电极。
第一接触电极CNE1和第二接触电极CNE2可以分别设置在第一电极RME1的一部分和第二电极RME2的一部分上。第一接触电极CNE1和第二接触电极CNE2中的每个可以在第二方向DR2上延伸，并且可以在每个子像素PXn的发射区域EMA中形成线性图案。第一接触电极CNE1可以通过使第一电极RME1的上表面暴露的第一接触孔CT1来接触第一电极RME1，并且第二接触电极CNE2可以通过使第二电极RME2的上表面暴露的第一接触孔CT1来接触第二电极RME2。例如，第一接触电极CNE1可以接触第一发光元件ED1的第一端，并且第二接触电极CNE2可以接触第二发光元件ED2的第二端。
可以是第一类型电极的第一电极RME1和第二电极RME2可以直接电连接到第四导电层，并且可以是第一类型接触电极的第一接触电极CNE1和第二接触电极CNE2中的每个可以将被传输到第一类型电极的电信号传输到多个发光元件ED中的每个的任何一端或端部。电信号可以被直接传输到第一发光元件ED1的第一端和第二发光元件ED2的第二端，并且可以通过第一发光元件ED1的第二端和第二发光元件ED2的第一端被传输到其它接触电极CNE和发光元件ED。
接触电极CNE可以包括第三接触电极CNE3、第四接触电极CNE4和第五接触电极CNE5作为第二类型接触电极，第三接触电极CNE3、第四接触电极CNE4和第五接触电极CNE5设置在可以作为第二类型电极的第三电极RME3至第八电极RME8中的一个或更多个之上。
第三接触电极CNE3可以设置在第三电极RME3和第五电极RME5上。第三接触电极CNE3可以包括在第二方向DR2上延伸的第一延伸部分CN_E1和第二延伸部分CN_E2以及在发射区域EMA的第一区域ROP1中将第一延伸部分CN_E1与第二延伸部分CN_E2连接的第一连接部分CN_B1。第三接触电极CNE3通常可以在第二方向DR2上延伸，但是可以弯曲以设置在第三电极RME3和第五电极RME5上。第一延伸部分CN_E1可以设置在第三电极RME3上以接触第三电极RME3和第一发光元件ED1。第一延伸部分CN_E1可以接触第一发光元件ED1的第二端和通过第二接触孔CT2暴露的第三电极RME3。第二延伸部分CN_E2可以设置在第五电极RME5上以接触第五电极RME5和第三发光元件ED3。第二延伸部分CN_E2可以接触第三发光元件ED3的第一端和通过第二接触孔CT2暴露的第五电极RME5。第一连接部分CN_B1可以在第一区域ROP1中在第一方向DR1上延伸。
第四接触电极CNE4可以设置在第七电极RME7和第八电极RME8上。第四接触电极CNE4可以包括在第二方向DR2上延伸的第三延伸部分CN_E3和第四延伸部分CN_E4以及在发射区域EMA的下侧上将第三延伸部分CN_E3和第四延伸部分CN_E4连接的第二连接部分CN_B2。第四接触电极CNE4可以与稍后将描述的第五接触电极CNE5的第五延伸部分CN_E5间隔开，并且可以围绕第五延伸部分CN_E5。第二连接部分CN_B2可以在除第一区域ROP1之外的区域中将第三延伸部分CN_E3和第四延伸部分CN_E4电连接。第三延伸部分CN_E3可以设置在第七电极RME7上以接触第七电极RME7和第三发光元件ED3的第二端。第四延伸部分CN_E4可以设置在第八电极RME8上以接触第八电极RME8和第四发光元件ED4的第一端。第二连接部分CN_B2可以设置在第三堤BNL3与发射区域EMA的下侧上的第一堤BNL1之间的空间中。
第五接触电极CNE5可以具有与第三接触电极CNE3相似的形状，并且可以设置在第六电极RME6和第四电极RME4上。第六接触电极CNE6可以包括在第二方向DR2上延伸的第五延伸部分CN_E5和第六延伸部分CN_E6以及在发射区域EMA的第一区域ROP1中将第五延伸部分CN_E5和第六延伸部分CN_E6连接的第三连接部分CN_B3。第五延伸部分CN_E5可以设置在第六电极RME6上以接触第六电极RME6和第四发光元件ED4的第二端，并且第六延伸部分CN_E6可以设置在第四电极RME4上以接触第四电极RME4和第二发光元件ED2的第一端。第三连接部分CN_B3可以在第一区域ROP1中在第一方向DR1上延伸。
第一发光元件ED1和第三发光元件ED3可以通过第三接触电极CNE3彼此电连接。通过第一接触电极CNE1接收的电信号可以通过第一发光元件ED1和第三接触电极CNE3被传输到第三发光元件ED3。类似地，电信号可以通过第四接触电极CNE4和第五接触电极CNE5被传输到第四发光元件ED4和第二发光元件ED2。设置在一个子像素PXn中的多个发光元件ED可以通过第二类型接触电极彼此串联电连接。
在接触电极CNE和电极RME彼此接触的部分中形成的第一接触孔CT1和第二接触孔CT2可以设置为在第一方向DR1上不与发光元件ED叠置。例如，第一接触孔CT1和第二接触孔CT2中的每个可以在第二方向DR2上与可以设置多个发光元件ED的区域间隔开，并且可以与第三堤BNL3的在第一方向DR1上延伸的部分相邻地设置。从每个发光元件ED的两端发射光，并且第一接触孔CT1和第二接触孔CT2可以位于或设置在光的行进路径的外部。然而，公开不限于此，并且第一接触孔CT1和第二接触孔CT2的位置可以根据电极RME的结构和发光元件ED的位置而变化。
尽管第一接触电极CNE1至第五接触电极CNE5中的每个可以设置在一个子像素PXn中，但是公开不限于此。第一接触电极CNE1至第五接触电极CNE5中的每个的数量和形状可以根据设置在每个子像素PXn中的电极RME的数量而变化。
接触电极CNE可以包括诸如ITO、IZO、ITZO或铝(Al)的导电材料。例如，接触电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以穿过接触电极CNE并且朝向电极RME行进，但是公开不限于此。
一些或许多接触电极CNE可以设置在同一层，但是其它接触电极可以设置在不同的层。例如，第三接触电极CNE3和第五接触电极CNE5可以设置在第二绝缘层PAS2上，并且第一接触电极CNE1、第二接触电极CNE2和第四接触电极CNE4可以设置在第三绝缘层PAS3上。第三接触电极CNE3和第五接触电极CNE5可以设置在通过使第二绝缘层PAS2图案化而暴露的区域中，并且第一接触电极CNE1、第二接触电极CNE2和第四接触电极CNE4可以设置在通过使第二绝缘层PAS2和第三绝缘层PAS3图案化而暴露的区域中。然而，第一接触电极CNE1、第二接触电极CNE2和第四接触电极CNE4可以在可以不设置第二绝缘层PAS2和第三绝缘层PAS3并且发光元件ED的两端可以暴露的区域中直接设置在第一绝缘层PAS1上。
第三绝缘层PAS3设置在第三接触电极CNE3和第五接触电极CNE5上。此外，第三绝缘层PAS3可以设置在除了可以设置第一接触电极CNE1、第二接触电极CNE2和第四接触电极CNE4的区域之外的第二绝缘层PAS2上。第三绝缘层PAS3可以使第一接触电极CNE1、第二接触电极CNE2和第四接触电极CNE4与第三接触电极CNE3和第五接触电极CNE5绝缘，以防止它们彼此直接接触。
第三绝缘层PAS3可以设置在第一类型接触电极与第二类型接触电极之间以使它们彼此绝缘。然而，如上所述，也可以省略第三绝缘层PAS3。在这种情况下，接触电极CNE可以设置在同一层。
尽管未在附图中示出，但是另一绝缘层可以进一步设置在接触电极CNE、第三绝缘层PAS3和第三堤BNL3上以覆盖它们或者与它们叠置。绝缘层可以完全设置在第一基底SUB上，以保护设置在第一基底SUB上的构件免受外部环境的影响。
上述第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。在实施例中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)或氮化铝(AlNx)的无机绝缘材料。可选地，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、卡多树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯或聚甲基丙烯酸甲酯-聚碳酸酯合成树脂的有机绝缘材料。然而，公开不限于此。
图6是根据实施例的发光元件的示意图。
发光元件ED可以是发光二极管。举例来说，发光元件ED可以是具有微米至纳米的尺寸并且由无机材料制成的无机发光二极管。在彼此面对的两个电极之间在特定方向或预定方向上形成电场的情况下，无机发光二极管可以在其中可以形成极性的两个电极之间对准。发光元件ED可以通过在两个电极上形成的电场在电极之间对准。
根据实施例的发光元件ED可以在一个方向或某方向上延伸。在公开的精神和范围内，发光元件ED可以成形为像圆柱、棒、线、管等一样。然而，发光元件ED的形状不限于此，并且发光元件ED还可以具有包括诸如立方体、长方体和六角棱柱的多边形棱柱的各种形状以及在某方向上延伸并且具有部分地倾斜的外表面的形状。包括在稍后将描述的发光元件ED中的多个半导体可以沿着一个方向或某方向顺序地设置或堆叠。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)的杂质的半导体层。半导体层可以从外部电源接收电信号并且发射特定波段或预定波段的光。
参照图6，发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。在发光元件ED发射蓝色波段的光的情况下，第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。在公开的精神和范围内，第一半导体层31可以掺杂有n型掺杂剂，并且n型掺杂剂可以是Si、Ge、Sn等。例如，第一半导体层31可以是掺杂有n型Si的n-GaN。发光元件ED的第一端可以是其中第一半导体层31相对于发光层36设置的部分。
第二半导体层32设置在稍后将描述的发光层36上。第二半导体层32可以是p型半导体。在发光元件ED发射蓝色或绿色波段的光的情况下，第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。在公开的精神和范围内，第二半导体层32可以掺杂有p型掺杂剂，并且p型掺杂剂可以是Mg、Zn、Ca、Ba等。例如，第二半导体层32可以是掺杂有p型Mg的p-GaN。发光元件ED的第二端可以是其中第二半导体层32相对于发光层36设置的部分。
尽管在附图中第一半导体层31和第二半导体层32中的每个由一个层组成，但是公开不限于此。第一半导体层31和第二半导体层32中的每个还可以包括更大数量的层，例如，还可以根据发光层36的材料而包括包覆层或拉伸应变势垒减小(TSBR)层。
发光层36设置在第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。在发光层36可以包括具有多量子阱结构的材料的情况下，它可以具有其中多个量子层和多个阱层可以交替地堆叠的结构。发光层36可以根据通过第一半导体层31和第二半导体层32接收的电信号通过电子-空穴对的组合而发射光。在发光层36发射蓝色波段的光的情况下，它可以包括诸如AlGaN或AlGaInN的材料。例如，在发光层36具有其中量子层和阱层可以交替地堆叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，阱层可以包括诸如GaN或AlInN的材料。例如，发光层36可以包括作为量子层的AlGaInN和作为阱层的AlInN以如上所述发射其中心波段在450nm至495nm的范围内的蓝光。
然而，公开不限于此，并且发光层36也可以具有其中具有大带隙能的半导体材料和具有小带隙能的半导体材料可以交替地堆叠的结构，或者可以根据其发射的光的波段包括不同的3族至5族半导体材料。从发光层36发射的光不限于蓝色波段的光。在一些情况下，发光层36可以发射红色波段或绿色波段的光。
从发光层36发射的光不仅可以在纵向方向上辐射到发光元件ED的外表面，而且可以辐射到两个侧表面。从发光层36发射的光的方向不限于一个方向或某方向。
电极层37可以是欧姆接触电极。然而，公开不限于此，并且电极层37也可以是肖特基接触电极。发光元件ED可以包括至少一个电极层37。尽管在图6中发光元件ED可以包括一个电极层37，但是公开不限于此。在一些情况下，发光元件ED可以包括更多的电极层37，或者可以省略电极层37。即使改变电极层37的数量或者可以进一步包括其它结构，也可以同样地适用发光元件ED的以下描述。
在发光元件ED电连接到根据实施例的显示装置10中的电极或接触电极的情况下，电极层37可以减小发光元件ED与电极或接触电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少任何一种。例如，电极层37可以包括但不限于n型或p型掺杂的半导体材料。
绝缘膜38围绕上述半导体层和电极层的外表面。例如，绝缘膜38可以围绕至少发光层36的外表面并且在发光元件ED延伸所沿的方向上延伸。绝缘膜38可以保护以上构件。绝缘膜38可以围绕以上构件的侧表面，但是可以在纵向方向上使发光元件ED的两端暴露。
在附图中，绝缘膜38在发光元件ED的纵向方向上延伸，以从第一半导体层31的侧表面覆盖到电极层37的侧表面或者与从第一半导体层31的侧表面到电极层37的侧表面叠置。然而，公开不限于此，并且绝缘膜38还可以覆盖仅一些或许多半导体层以及发光层36的外表面或与仅一些或许多半导体层以及发光层36的外表面叠置，或者可以覆盖电极层37的外表面的仅一部分或与电极层37的外表面的仅一部分叠置以使每个电极层37的外表面部分地暴露。可选地，绝缘膜38的上表面在与发光元件ED的至少一端或端部相邻的区域中的剖面可以是圆形的。
绝缘膜38的厚度可以在但不限于10nm至1.0μm的范围内。绝缘膜38的厚度可以为约40nm。
绝缘膜38可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)或氧化铝(AlOx)的具有绝缘性质的材料。尽管在附图中绝缘膜38被示出为单层，但是公开不限于此。在实施例中，绝缘膜38可以形成为双层或其中可以堆叠多个层的多层。在绝缘膜38形成为双层或多层的情况下，绝缘膜38的层可以包括相同或相似的材料或不同的材料，但是可以通过不同的工艺形成。因此，可以能够防止在发光层36直接接触将电信号传输到发光元件ED的电极的情况下可能发生的电短路。例如，由于绝缘膜38保护包括发光层36的发光元件ED的外表面，因此可以防止发光效率的降低。
例如，可以处理绝缘膜38的外表面。多个发光元件ED可以以它们可以分散在预定墨中的状态被喷涂到电极上并且随后可以对准。这里，绝缘膜38的表面可以是疏水处理或亲水处理的，使得每个发光元件ED与墨中的其它相邻发光元件ED保持分离，而不与它们聚集。例如，绝缘膜38的外表面可以用诸如硬脂酸或2,3-萘二羧酸的材料处理。
如上所述，显示装置10可以包括在第二方向DR2上彼此间隔开的不同的电极组RME#1和RME#2，且位于或设置在发射区域EMA中的第一区域ROP1置于电极组RME#1与RME#2之间。通过使电极线RM分离形成的多个虚设图案EP可以设置在彼此间隔开的电极组RME#1与RME#2之间的第一区域ROP1中。现在将进一步参照其它附图详细描述虚设图案EP。
图7是根据实施例的显示装置的子像素中的第一区域的放大平面图。图8是沿着图7的线Q5-Q5'截取的示意性剖视图。图7示出了设置在发射区域EMA的第一区域ROP1中的虚设图案EP以及与虚设图案EP相邻地设置的电极RME和接触电极CNE的示意性布置，并且图8示出了横跨位于或设置在第一电极RME1与第五电极RME5之间的虚设图案EP(EP1和EP2)的剖面。
参照图7和图8，根据实施例的显示装置10可以包括设置在第一区域ROP1中的多个虚设图案EP，第一区域ROP1在每个子像素PXn的发射区域EMA中使第一电极组RME#1和第二电极组RME#2分离。虚设图案EP可以设置在沿第二方向DR2间隔开的电极RME之间。虚设图案EP可以在第一方向DR1或第二方向DR2上彼此间隔开，并且虚设图案EP的间隙和布置没有特别限制。在附图中，在第二方向DR2上间隔开的虚设图案EP可以并排布置或设置，但是在第一方向DR1上间隔开的虚设图案EP可以交错，而不是并排布置或设置。然而，虚设图案EP的布置不限于这种布置，并且虚设图案EP的整体布置可以是任意布置。可选地，虚设图案EP可以仅设置在沿第二方向DR2间隔开的一些或许多电极RME之间，并且可以不设置在一些或许多其它电极之间。例如，在显示装置10中，至少一个虚设图案EP可以设置在沿第二方向DR2间隔开的电极RME之间。
根据实施例，虚设图案EP中的至少任何一个可以在第二方向DR2上与电极RME间隔开。例如，虚设图案EP可以包括在第二方向DR2上与第一电极组RME#1的电极RME和第二电极组RME#2的电极RME间隔开并且不电连接到它们的第一虚设图案EP1。尽管在附图中一个第一虚设图案EP1可以设置在第一电极RME1与第五电极RME5之间以及第四电极RME4与第八电极RME8之间，但是公开不限于此。由于虚设图案EP的布置可以如上所述任意地改变，因此可以增大或减少第一虚设图案EP1的数量。
第一虚设图案EP1可以设置为不与设置在第一区域ROP1中的接触电极CNE叠置。设置在第一区域ROP1中的第一绝缘图案IP1以及覆盖第一绝缘图案IP1或者与第一绝缘图案IP1叠置的第三绝缘层PAS3可以设置在第一虚设图案EP1中的每个上。第一虚设图案EP1可以是不接触电极RME和接触电极CNE也不连接到电极RME和接触电极CNE的浮置图案。
在实施例中，虚设图案EP还可以包括在第二方向DR2上与电极RME间隔开的第二虚设图案EP2和第三虚设图案EP3，第二虚设图案EP2和第三虚设图案EP3类似于第一虚设图案EP1，但是与设置在第一区域ROP1中的接触电极CNE叠置。第二虚设图案EP2可以与可以是第二类型接触电极的第三接触电极CNE3和第五接触电极CNE5叠置，并且第三虚设图案EP3可以与可以是第一类型接触电极的第一接触电极CNE1和第二接触电极CNE2以及可以是第二类型接触电极的第四接触电极CNE4叠置。第二虚设图案EP2可以是接触设置在第三绝缘层PAS3下面或下方的接触电极的虚设图案EP，并且第三虚设图案EP3可以是与设置在第三绝缘层PAS3上的接触电极叠置的虚设图案EP。
第二虚设图案EP2和第三虚设图案EP3可以在第二方向DR2上与第一电极组RME#1的电极RME和第二电极组RME#2的电极RME间隔开，并且可以不电连接到它们。设置在第一区域ROP1中的第一绝缘图案IP1或第二绝缘图案IP2以及覆盖第一绝缘图案IP1或第二绝缘图案IP2或者与第一绝缘图案IP1或第二绝缘图案IP2叠置的第三绝缘层PAS3也可以设置在第二虚设图案EP2和第三虚设图案EP3中的每个上。例如，第二绝缘图案IP2可以直接设置在第二虚设图案EP2中的每个上，并且第三接触电极CNE3和第三绝缘层PAS3可以顺序地设置在第二绝缘图案IP2上。尽管未在附图中示出，但是第一绝缘图案IP1可以直接设置在第三虚设图案EP3中的每个上，并且第三绝缘层PAS3和第二接触电极CNE2可以顺序地设置在第一绝缘图案IP1上。
与第一虚设图案EP1类似，第三虚设图案EP3中的每个可以在其上设置有第一绝缘图案IP1或第二绝缘图案IP2以及覆盖设置在第三虚设图案EP3上的第一绝缘图案IP1或第二绝缘图案IP2(或者与设置在第三虚设图案EP3上的第一绝缘图案IP1或第二绝缘图案IP2叠置)的第三绝缘层PAS3。第三虚设图案EP3可以是不接触电极RME和接触电极CNE也不连接到电极RME和接触电极CNE的浮置图案。
另一方面，第二虚设图案EP2中的每个可以部分地接触第三接触电极CNE3，第三接触电极CNE3可以是设置在第三绝缘层PAS3下面或下方的接触电极。如稍后将描述的，虚设图案EP可以是在形成电极线RM的工艺中与设置在其上的第一绝缘图案IP1或第二绝缘图案IP2一起保留的部分，并且每个虚设图案EP的侧表面可以被暴露而不具有设置在其上的绝缘层。在使电极线RM分离的工艺之后形成的第三接触电极CNE3和第五接触电极CNE5可以直接接触在第一区域ROP1中具有暴露的侧表面的第二虚设图案EP2。与第一虚设图案EP1不同，第二虚设图案EP2可以接触电信号被传输到的接触电极CNE，并且与第一虚设图案EP1不同，可以不是浮置图案。
根据实施例，多个虚设图案EP之中的在第二方向DR2上与不同电极RME平行地设置的虚设图案EP之间的在第一方向DR1上测量的竖直间隙W2可以大于在第一方向DR1上间隔开的电极RME之间的间隙W1。第一方向DR1上的最小间隙W1可以是不同电极RME之中的可以在其上设置相同的发光元件ED的电极之间的间隙。例如，作为第一电极RME1与第三电极RME3之间的间隙的第一间隙W1可以被认为是在第一方向DR1上间隔开的电极RME之间的间隙。例如，第二电极RME2与第四电极RME4之间、第五电极RME5与第七电极RME7之间以及第六电极RME6与第八电极RME8之间的在第一方向DR1上的间隙可以被定义为第一间隙W1。
虚设图案EP之间的最短间隙W2可以是虚设图案EP之中的在第二方向DR2上与不同电极RME平行的虚设图案EP之间的第二间隙W2。例如，在第二方向DR2上同第一电极RME1或第五电极RME5平行的虚设图案EP与在第二方向DR2上同第三电极RME3或第七电极RME7平行的虚设图案EP之间的竖直间隙可以被认为是第二间隙W2。例如，在第二方向DR2上同第二电极RME2或第六电极RME6平行的虚设图案EP与在第二方向DR2上同第四电极RME4或第八电极RME8平行的虚设图案EP之间的竖直间隙可以被认为是第二间隙W2。
虚设图案EP可以任意地布置或设置在第一区域ROP1中，但是可以设置为使得至少第二间隙W2大于电极RME之间的第一间隙W1。虚设图案EP可以在第一方向DR1上与从在第一方向DR1上间隔开的电极RME的面对侧延伸的假想线(图7的虚线)间隔开，并且可以在第二方向DR2上与一些或许多电极RME间隔开。例如，在第一方向DR1上间隔开的电极RME之间的第一间隙W1可以小于每个发光元件ED的长度h(见图6)，并且作为虚设图案EP之间的竖直间隙的第二间隙W2可以大于每个发光元件ED的长度h。
在显示装置10的制造工艺期间，可以在形成电极线RM并且随后使电极线RM分离为在第二方向DR2上间隔开的电极RME的工艺中形成上述虚设图案EP。在可以在电极线RM上形成或设置发光元件ED之后使电极线RM部分地图案化和分离的工艺中，电极线RM的其上可以设置发光元件ED的部分可以被发光元件ED覆盖或与发光元件ED叠置，因此可以不被完全去除。在使电极线RM图案化的工艺中被发光元件ED覆盖或与发光元件叠置并且因此保留而未被去除的部分可以形成虚设图案EP。使电极线RM在发射区域EMA中分离的工艺是使电极RME分离为第一电极组RME#1和第二电极组RME#2的工艺，并且在第二方向DR2上彼此平行的电极需要被完全分离。
如稍后将描述的，电极线RM中的每条可以包括具有不同宽度的部分RM_E和RM_P(见图9)，因此可以根据位置在第一方向DR1上与另一电极线RM间隔开不同的距离。在每条电极线RM的与另一电极线RM间隔开比其它部分大的距离的部分中，即使存在被发光元件ED覆盖或与发光元件ED叠置的部分，在第一方向DR1上与该部分间隔开的电极线RM也可以不被发光元件ED覆盖或与发光元件ED叠置。在使电极线RM分离的工艺中形成的虚设图案EP中的每个可以不在第一方向DR1上并排设置，且至少另一虚设图案EP在第一方向DR1上与虚设图案EP间隔开最短的竖直距离。因此，可以能够防止大量的虚设图案EP通过在发射区域EMA的第一区域ROP1中任意地布置或设置的发光元件ED而彼此连接，并且至少第一电极组RME#1和第二电极组RME#2的电极RME可以完全分离，从而防止它们之间的短路。这将进一步参照其它附图更详细地描述。
图9和图10是示意性地示出制造根据实施例的显示装置的工艺中的操作的平面图。在图9和图10中，使用第一子像素PX1作为示例示出了在显示装置10的制造工艺期间使发光元件ED对准的操作。为了易于描述，在下面的附图中仅示出了一个子像素PXn的发射区域EMA和子区域SA中的第三堤BNL3、电极线RM和发光元件ED。
首先，参照图9，显示装置10的制造工艺可以包括形成设置在多个子像素PXn中并且在第二方向DR2上延伸的多条电极线RM的操作。电极线RM可以在第二方向DR2上延伸，并且可以遍及子像素PXn的发射区域EMA和子区域SA设置。电极线RM可以包括在发射区域EMA中可以在第一方向DR1上顺序地设置的第一电极线RM1、第三电极线RM3、第二电极线RM2和第四电极线RM4。第一电极线RM1和第二电极线RM2的可以与第三堤BNL3叠置的部分可以通过电极接触孔CTD和CTS直接电连接到其下面或下方的第四导电层。例如，第二电极线RM2和第三电极线RM3可以在子区域SA中彼此电连接。每条电极线RM可以用于产生用于使发光元件ED对准的电场。
根据实施例，每条电极线RM可以包括第一部分RM_E和具有比第一部分RM_E的宽度小的宽度的第二部分RM_P。第一部分RM_E可以是设置在发射区域EMA中的除了第一区域ROP1之外的区域中的部分，并且第二部分RM_P可以是设置在第一区域ROP1中的部分。第一部分RM_E和第二部分RM_P的相应侧可以在第二方向DR2上彼此平行地连接，并且与上述侧相对的其它侧可以连接使得第二部分RM_P可以向内凹陷。例如，可以是第一电极线RM1和第三电极线RM3的相对面对侧的第一电极线RM1和第三电极线RM3的各侧可以在第二方向DR2上延伸，但是第一电极线RM1和第三电极线RM3的面对侧可以形成为使得第一部分RM_E之间的间隙W1小于第二部分RM_P之间的间隙W2。如稍后将描述的，可以设计每条电极线RM的形状，使得在放置发光元件ED和使电极线RM分离的工艺中电极线RM可以在第二部分RM_P中完全分离。
尽管未在附图中示出，但是将第一绝缘层PAS1设置在电极线RM上。第一绝缘层PAS1可以包括使电极线RM部分地暴露的多个第一接触孔CT1和第二接触孔CT2。
接下来，参照图10，可以在子像素PXn的发射区域EMA中将多个发光元件ED放置或设置在电极线RM上。在实施例中，可以制备分散在墨中的发光元件ED，并且通过喷墨印刷工艺将分散在墨中的发光元件ED喷涂到每个子像素PXn的发射区域EMA。第三堤BNL3可以防止墨溢出到另一邻近或相邻的子像素PXn的发射区域EMA。在将墨喷涂到发射区域EMA的情况下，对准信号被传输到每条电极线RM以在发射区域EMA中产生电场。由于分散在墨中的发光元件ED的位置和方位方向可以通过由于电场引起的介电泳力而改变，因此可以将每个发光元件ED的两端放置在不同的电极线RM上。尽管未在附图中示出，但是当可以放置或设置发光元件ED时，可以形成用于固定发光元件ED的第二绝缘层PAS2。
在实施例中，第一电极线RM1可以接收与传输到第二电极线RM2、第三电极线RM3和第四电极线RM4的对准信号不同的对准信号。可以在第一电极线RM1与第三电极线RM3之间以及第二电极线RM2与第四电极线RM4之间产生由对准信号产生的电场。发光元件ED可以沿着电场仅设置在第一堤BNL1与第二堤BNL2之间，并且可以不设置在第二堤BNL2上。
设置在电极线RM上的发光元件ED可以被划分为具有设置在电极线RM的第一部分RM_E上的两端的发光元件ED_A和设置在第二部分RM_P上的发光元件ED_R。电极线RM的第一部分RM_E之间的间隙W1可以小于每个发光元件ED的长度h，但是第二部分RM_P之间的间隙W2可以大于每个发光元件ED的长度h。因此，设置在第一部分RM_E上的发光元件ED_A中的每个通常可以具有分别设置在不同电极线RM上的两端，并且设置在第二部分RM_P上的发光元件ED_R中的每个的两端中的任何一端通常可以设置在电极线RM上。设置在第二部分RM_P上的发光元件ED_R中的每个可以与任何一条电极线RM叠置。因此，每个发光元件ED_R的仅一端或端部可以设置在电极线RM上。每条电极线RM的第二部分RM_P可以具有被设置在其上的发光元件ED_R覆盖或与设置在其上的发光元件ED_R叠置的部分以及未被发光元件ED_R覆盖或未与发光元件ED_R叠置的部分。
在附图中，设置在第一部分RM_E上的发光元件ED_A的密度与设置在第二部分RM_P上的发光元件ED_R的密度不同。然而，这并不意味着发光元件ED可以集中在第二部分RM_P上。发光元件ED可以以相对均匀的密度设置在电极线RM上，并且附图仅示出了根据它们的位置的发光元件ED。例如，与附图中不同，设置在每个第一部分RM_E上的发光元件ED_A的数量可以等于或大于设置在每个第二部分RM_P上的发光元件ED_R的数量。
接下来，可以使电极线RM的第二部分RM_P图案化和分离，以形成在第二方向DR2上间隔开的多个电极RME。
图11是示意性地示出制造根据实施例的显示装置的工艺中的操作的平面图。图12是图11的操作中的子像素PXn的第一区域ROP1的放大平面图。
参照图11和图12，使电极线RM分离的工艺可以包括形成覆盖电极线RM和第三堤BNL3或者与电极线RM和第三堤BNL3叠置的光致抗蚀剂层PR的操作。可以将光致抗蚀剂层PR完全设置在除了电极线RM可以分离的区域之外的子像素PXn中。例如，可以将光致抗蚀剂层PR设置在除了发射区域EMA的第一区域ROP1和子区域SA的第二区域ROP2之外的整个区域中。电极线RM的仅第二部分RM_P可以设置在发射区域EMA的第一区域ROP1中，并且第一部分RM_E的大部分可以被光致抗蚀剂层PR覆盖或者与光致抗蚀剂层PR叠置。至于发光元件ED，可以仅使设置在第二部分RM_P上的发光元件ED_R暴露。
在形成光致抗蚀剂层PR之前并且在可以放置或设置发光元件ED之后，可以形成覆盖它们或者与它们叠置的第二绝缘层PAS2。第二绝缘层PAS2可以形成为覆盖设置在电极线RM的第一部分RM_E上的发光元件ED_A或者与设置在电极线RM的第一部分RM_E上的发光元件ED_A叠置，但不覆盖设置在第一区域ROP1中的发光元件ED_R或者与设置在第一区域ROP1中的发光元件ED_R叠置。因此，在图12中，电极线RM的第二部分RM_P、第一绝缘层PAS1、发光元件ED_R和光致抗蚀剂层PR可以顺序地堆叠在第一区域ROP1中。
如上所述，电极线RM的第二部分RM_P之间的间隙W2可以大于第一部分RM_E之间的间隙W1，并且还可以大于每个发光元件ED的长度h。设置在第二部分RM_P上的发光元件ED_R中的每个可以具有设置在任何一条电极线RM上的仅一端或端部以及设置在电极线RM之间的区域中的其它端或另一端。因此，在第一方向DR1上面对另一电极线RM的可以被设置在其上的发光元件ED覆盖或者与设置在其上的发光元件ED叠置的部分的电极线RM的部分可以被暴露，而不被发光元件ED覆盖或者不与发光元件ED叠置。可以对通过光致抗蚀剂层PR暴露的部分执行用于去除第一绝缘层PAS1和电极线RM的蚀刻工艺。在该工艺中，被发光元件ED覆盖或者与发光元件ED叠置的部分中的电极线RM和第一绝缘层PAS1可以不被去除，而是可以保留作为虚设图案EP以及第一绝缘图案IP1和第二绝缘图案IP2。
图13是在制造根据实施例的显示装置的工艺中的操作中的子像素的第一区域的放大平面图。图14是图13的操作中的子像素的平面图。
接下来，参照图13和图14，执行从通过光致抗蚀剂层PR暴露的部分去除第一绝缘层PAS1和电极线RM的工艺。在实施例中，蚀刻第一绝缘层PAS1和电极线RM的可以通过光致抗蚀剂层PR暴露的部分的工艺可以包括用于蚀刻第一绝缘层PAS1的第一蚀刻工艺和用于蚀刻电极线RM的第二蚀刻工艺。第一蚀刻工艺可以是干蚀刻工艺，第二蚀刻工艺可以是湿蚀刻工艺。
在第一蚀刻工艺和第二蚀刻工艺中，设置在电极线RM上的发光元件ED可以用作用于蚀刻设置在发光元件ED下面或下方的第一绝缘层PAS1和电极线RM的掩模。因此，在对通过光致抗蚀剂层PR暴露的部分执行第一蚀刻工艺的情况下，可以蚀刻除了被发光元件ED覆盖或者与发光元件ED叠置的部分之外的第一绝缘层PAS1。例如，通过第一蚀刻工艺可以不去除被发光元件ED覆盖或者与发光元件ED叠置的部分中的第一绝缘层PAS1。接下来，在执行用于去除电极线RM的第二蚀刻工艺的情况下，未被去除的剩余的第一绝缘层PAS1可以用作掩模，并且设置在第一绝缘层PAS1下面或下方的电极线RM可以保留作为虚设图案EP。
在通过以上工艺执行在第一区域ROP1中使电极线RM分离的工艺的情况下，可以根据发光元件ED的布置保留未蚀刻区域，并且可以在分离的电极线RM之间形成多个虚设图案EP。在蚀刻第一绝缘层PAS1之后剩余的第一绝缘图案IP1和第二绝缘图案IP2可以设置在虚设图案EP上。根据实施例，通过去除电极线RM的第二部分RM_P而形成的虚设图案EP中的每个可以不在第一方向DR1上并排设置，且至少另一虚设图案EP根据发光元件ED的布置在第一方向DR1上与虚设图案EP间隔开最短的竖直距离。因此，可以去除电极线RM的第二部分RM_P的大部分，因此可以将电极线RM完全分离为在第二方向DR2上间隔开的电极RME。例如，可以通过虚设图案EP防止第一电极组RME#1和第二电极组RME#2的电极RME彼此连接。
在当前工艺中，也可以将子区域SA中的电极线RM部分地分离。然而，由于发光元件ED可以不设置在子区域SA中，因此电极线RM可以不具有被发光元件ED覆盖或者与发光元件ED叠置的部分。例如，在子区域SA中，可以不形成虚设图案EP，并且电极线RM可以完全分离。
接下来，尽管未在附图中示出，但是可以形成接触电极CNE和第三绝缘层PAS3以制造根据实施例的显示装置10。
现在将参照其它附图描述根据实施例的显示装置10。
图15至图17是根据实施例的显示装置的子像素中的第一区域的放大平面图。图15至图17示出了根据各种实施例的显示装置10的发射区域EMA的第一区域ROP1中的虚设图案EP的示意性布置。
参照图15，根据实施例的显示装置10_1还可以包括多个第四虚设图案EP4，每个第四虚设图案EP4连接到电极RME中的任何一个。第四虚设图案EP4可以是电极线RM的第二部分RM_P的可以连接到第一部分RM_E的部分中由于发光元件ED而剩余的部分。不同于其它虚设图案(例如，第一虚设图案EP1至第三虚设图案EP3)，第四虚设图案EP4中的每个可以与在第二方向DR2上间隔开的电极RME中的任何一个连接并且成一体。
如上所述，设置在第一电极组RME#1与第二电极组RME#2之间的虚设图案EP可以不必在第二方向DR2上布置或设置或者与电极RME间隔开。只要在第二方向DR2上间隔开的电极RME可以不彼此连接，虚设图案EP的布置就可以不同地改变。在实施例中，虚设图案EP还可以包括与电极RME连接并且成一体的第四虚设图案EP4。
参照图16，根据实施例的显示装置10_2还可以包括第五虚设图案EP5，第五虚设图案EP5在某方向上测量的长度可以与其它虚设图案EP的长度不同。虚设图案EP可以是电极线RM的第二部分RM_P的由于发光元件ED而保留的部分，并且每个虚设图案EP的在第二方向DR2上测量的长度可以等于每个发光元件ED的直径。然而，由于以群聚状态设置在第二部分RM_P上的一个或更多个发光元件ED而剩余的虚设图案EP可以具有大于每个发光元件ED的直径的长度。
根据实施例，虚设图案EP可以包括具有在第二方向DR2上测量的第一长度L1的虚设图案EP和具有大于第一长度L1的第二长度L2的第五虚设图案EP5。第一虚设图案EP1和第二虚设图案EP2可以具有第一长度L1，并且第一长度L1可以等于每个发光元件ED的直径。另一方面，第五虚设图案EP5可以具有大于第一长度L1并且大于每个发光元件ED的直径的第二长度L2。
参照图17，根据实施例的显示装置10_3还可以包括第六虚设图案EP6，第六虚设图案EP6在第一方向DR1上测量的宽度可以与其它虚设图案EP的宽度不同。在电极线RM的第二部分RM_P中，每个虚设图案EP可以与任何一条电极线RM叠置。每个发光元件ED的与电极线RM叠置的部分可以根据发光元件ED与电极线RM叠置的程度而具有不同的宽度。因此，由于设置在第二部分RM_P上的发光元件ED_R而剩余的虚设图案EP可以具有不同的宽度。
根据实施例，虚设图案EP可以包括第六虚设图案EP6，第六虚设图案EP6在第一方向DR1上测量的宽度可以大于其它虚设图案EP的宽度。在第一虚设图案EP1和第二虚设图案EP2具有第一宽度的情况下，第六虚设图案EP6可以具有大于第一宽度的第二宽度。
虚设图案EP的形状和布置可以根据显示装置10的制造工艺中的发光元件ED的布置而变化。例如，由于电极线RM的第二部分RM_P之间的间隙可以大于每个发光元件ED的长度h，因此虚设图案EP可以任意地布置或设置而没有任何特定规律性。然而，虚设图案EP中的每个可以设置为在第一方向DR1上不邻近在第一方向DR1上与虚设图案EP间隔开最短竖直距离的另一虚设图案EP，使得至少第一电极组RME#1和第二电极组RME#2的电极RME可以在第二方向DR2上间隔开。在根据实施例的显示装置10的制造工艺中，由于通过设计电极线RM的特定形状或预定形状，不同组的电极可以在发射区域EMA中完全分离，因此可以防止不同电极RME之间的短路。
在总结具体实施方式时，本领域技术人员将理解的是，在基本上不脱离公开的原理的情况下，可以对实施例进行许多变化和修改。因此，所公开的实施例仅在一般和描述性意义上使用，而不是为了限制的目的。

Claims (20)

1.一种显示装置，所述显示装置包括：
发射区域和子区域，所述子区域设置在所述发射区域的一侧上并且与所述发射区域间隔开；
多个电极，设置在所述发射区域中并且在第一方向和与所述第一方向交叉的第二方向上彼此间隔开，所述多个电极在所述第二方向上延伸；以及
多个发光元件，具有设置在沿所述第一方向间隔开的所述多个电极上的端部，
其中，所述发射区域包括：第一区域，使所述多个电极在所述第二方向上分离；以及多个第一虚设图案，设置在所述第一区域中并且在所述第二方向上与所述多个电极间隔开。
2.根据权利要求1所述的显示装置，其中，所述多个第一虚设图案之间在所述第一方向上的竖直距离大于在所述第一方向上间隔开的所述多个电极之间的间隙。
3.根据权利要求2所述的显示装置，其中，所述多个第一虚设图案之间在所述第一方向上的所述竖直距离大于所述多个发光元件中的每个的长度。
4.根据权利要求2所述的显示装置，其中，所述多个第一虚设图案中的每个在所述第一方向上与从在所述第二方向上并排设置的所述多个电极的侧面延伸的假想线间隔开。
5.根据权利要求4所述的显示装置，其中，所述多个第一虚设图案在所述第一方向上彼此不并排设置。
6.根据权利要求2所述的显示装置，其中，
所述多个电极中的一些设置在所述子区域中并且在所述第二方向上与所述多个电极中的其它电极分离，并且
所述多个第一虚设图案不设置在使所述子区域中的所述多个电极分离的第二区域中。
7.根据权利要求2所述的显示装置，所述显示装置还包括：
第一绝缘层，设置在所述多个电极上；以及
绝缘图案，设置在所述多个第一虚设图案上。
8.根据权利要求1所述的显示装置，其中，所述多个电极包括：
第一电极；
第二电极，在所述第一方向上与所述第一电极间隔开；
第三电极，设置在所述第一电极与所述第二电极之间；
第四电极，在所述第一方向上与所述第二电极间隔开；
第五电极，在所述第二方向上与所述第一电极间隔开；
第六电极，在所述第二方向上与所述第二电极间隔开；
第七电极，在所述第二方向上与所述第三电极间隔开；以及
第八电极，在所述第二方向上与所述第四电极间隔开。
9.根据权利要求8所述的显示装置，所述显示装置还包括：
第一接触电极，设置在所述第一电极上并且电接触所述多个发光元件中的许多；
第二接触电极，设置在所述第二电极上并且电接触所述多个发光元件中的许多；以及
第三接触电极，设置在所述第三电极和所述第五电极上，并且包括在所述第一区域中在所述第一方向上延伸的第一连接部分，
其中，所述多个第一虚设图案不与所述第一接触电极、所述第二接触电极和所述第三接触电极叠置。
10.根据权利要求9所述的显示装置，所述显示装置还包括与所述第三接触电极叠置并且直接接触所述第三接触电极的第二虚设图案。
11.根据权利要求9所述的显示装置，所述显示装置还包括：
第四接触电极，设置在所述多个电极中的所述第七电极和所述第八电极上，并且包括在除了所述第一区域之外的区域中在所述第一方向上延伸的第二连接部分；
第五接触电极，设置在所述多个电极中的所述第四电极和所述第六电极上，并且包括在所述第一区域中在所述第一方向上延伸的第三连接部分；以及
第三虚设图案，与所述第一接触电极、所述第二接触电极和所述第四接触电极中的一个叠置，所述第三虚设图案不直接接触对应的接触电极。
12.根据权利要求9所述的显示装置，所述显示装置还包括：至少一个第四虚设图案，直接连接到所述第一电极至所述第八电极中的一个。
13.根据权利要求9所述的显示装置，所述显示装置还包括：至少一个第五虚设图案，具有在所述第二方向上比所述多个第一虚设图案中的每个的长度大的长度。
14.根据权利要求9所述的显示装置，所述显示装置还包括：至少一个第六虚设图案，具有在所述第一方向上比所述多个第一虚设图案中的每个的宽度大的宽度。
15.一种显示装置，所述显示装置包括：
第一电极组，包括在第一方向上间隔开并且在与所述第一方向交叉的第二方向上延伸的多个电极；
第二电极组，在所述第二方向上与所述第一电极组间隔开并且包括多个电极；
多个发光元件，设置在沿所述第一方向间隔开的电极上；
多个接触电极，所述多个接触电极中的每个电接触所述第一电极组和所述第二电极组的所述多个电极中的至少一个以及所述多个发光元件中的许多；以及
多个虚设图案，设置在所述第一电极组与所述第二电极组之间的第一区域中，
其中，所述多个虚设图案中的不同虚设图案之间在所述第一方向上的竖直距离大于在所述第一方向上间隔开的电极之间的间隙。
16.根据权利要求15所述的显示装置，其中，
所述多个虚设图案包括在所述第二方向上与所述第一电极组和所述第二电极组的所述多个电极间隔开的第一虚设图案，并且
所述第一虚设图案不与所述多个接触电极叠置。
17.根据权利要求16所述的显示装置，其中，
所述多个接触电极包括：
多个第一接触电极，所述多个第一接触电极中的每个设置在所述第一电极组和所述第二电极组的所述多个电极中的一个上；以及
多个第二接触电极，所述多个第二接触电极中的每个设置在所述第一电极组和所述第二电极组的所述多个电极中的两个或更多个上，并且
所述多个虚设图案包括：
第二虚设图案，直接接触所述多个第二接触电极中的每个；以及
第三虚设图案，与所述多个接触电极中的一个叠置，所述第三虚设图案不接触所述多个接触电极中的对应的接触电极。
18.根据权利要求16所述的显示装置，其中，所述多个虚设图案中的至少一个直接连接到所述第一电极组和所述第二电极组的所述多个电极中的一个。
19.根据权利要求16所述的显示装置，其中，所述多个虚设图案中的至少一个在所述第二方向上的长度大于所述第一虚设图案的长度。
20.根据权利要求16所述的显示装置，其中，所述多个虚设图案中的至少一个在所述第一方向上的宽度大于所述第一虚设图案的宽度。
CN202180048428.1A 2020-08-13 2021-08-11 显示装置 Pending CN115777147A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200101693A KR20220021949A (ko) 2020-08-13 2020-08-13 표시 장치
KR10-2020-0101693 2020-08-13
PCT/KR2021/010684 WO2022035233A1 (ko) 2020-08-13 2021-08-11 표시 장치

Publications (1)

Publication Number Publication Date
CN115777147A true CN115777147A (zh) 2023-03-10

Family

ID=80223087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180048428.1A Pending CN115777147A (zh) 2020-08-13 2021-08-11 显示装置

Country Status (4)

Country Link
US (1) US11670628B2 (zh)
KR (1) KR20220021949A (zh)
CN (1) CN115777147A (zh)
WO (1) WO2022035233A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100748A (ko) * 2021-01-08 2022-07-18 삼성디스플레이 주식회사 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법
KR20220131415A (ko) * 2021-03-18 2022-09-28 삼성디스플레이 주식회사 표시 장치
KR20240065647A (ko) * 2022-11-04 2024-05-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4887414B2 (ja) * 2009-10-19 2012-02-29 シャープ株式会社 発光装置、バックライト、照明装置および表示装置
JP4814394B2 (ja) * 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法
KR102445185B1 (ko) 2014-10-08 2022-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102493479B1 (ko) * 2018-02-06 2023-02-01 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR102587133B1 (ko) 2018-07-19 2023-10-10 삼성디스플레이 주식회사 표시 장치
KR102568713B1 (ko) 2018-10-12 2023-08-22 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR102602621B1 (ko) 2018-10-16 2023-11-17 삼성디스플레이 주식회사 표시 장치
KR20200085977A (ko) 2019-01-07 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200088962A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치 및 이를 포함하는 표시 장치
KR20210132255A (ko) 2020-04-24 2021-11-04 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11670628B2 (en) 2023-06-06
US20220052033A1 (en) 2022-02-17
KR20220021949A (ko) 2022-02-23
WO2022035233A1 (ko) 2022-02-17

Similar Documents

Publication Publication Date Title
CN115777147A (zh) 显示装置
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
CN113707686A (zh) 显示装置
KR20220026626A (ko) 표시 장치 및 그 제조 방법
EP3902001B1 (en) Display device
EP3866195B1 (en) Display device
CN116058105A (zh) 显示装置
US20220052107A1 (en) Display device
CN116057614A (zh) 显示装置
CN115552610A (zh) 显示装置
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
KR20220030404A (ko) 표시 장치 및 그 제조 방법
CN115427877A (zh) 显示装置及其制造方法
EP4340027A1 (en) Display device
US20220140194A1 (en) Display device
KR20220051056A (ko) 표시 장치
CN115715125A (zh) 显示装置和制造该显示装置的方法
KR20230142010A (ko) 표시 장치
KR20220034267A (ko) 표시 장치
CN116114063A (zh) 显示装置
KR20230132031A (ko) 표시 장치 및 이의 제조 방법
KR20220083935A (ko) 표시 장치
CN116918067A (zh) 显示装置
KR20220170386A (ko) 표시 장치
KR20230167186A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination