CN115777146A - 光接收元件及其制造方法和电子装置 - Google Patents

Abstract

本技术涉及可以在使用Ge或SiGe提高量子效率的同时抑制暗电流的光接收元件，本技术还涉及制造光接收元件的方法以及电子装置。光接收元件包括：像素阵列区，其中像素以矩阵布置，每个像素至少具有由SiGe区或Ge区形成的光电转换区；以及AD转换部，设置在一个或多个像素的像素单元中。例如，本技术可应用于测量到对象的距离的测距模块。

Description

光接收元件及其制造方法和电子装置

技术领域

本技术涉及光接收元件及其制造方法和电子装置，并且具体地，涉及被配置为能够在使用Ge或SiGe提高量子效率的同时抑制暗电流的光接收元件以及该光接收元件的制造方法和电子装置。

背景技术

使用间接ToF(飞行时间)***的测距模块是已知的。在采用间接ToF***的测距模块中，照射光向对象射出，在对象的表面反射后返回的反射光由光接收元件接收。光接收元件将通过光电转换反射光获得的信号电荷分配到例如两个电荷存储区，并且基于信号电荷的分配比计算距离。在这种光接收元件中，提出了由于采用背面照明而具有改善的光接收特性的光接收元件(例如，参考PTL 1)。

通常，近红外区域的光被用作测距模块的照射光。当将硅基板用作光接收元件的半导体基板时，近红外区中的光具有低量子效率(QE)并且导致传感器灵敏度下降。

[引用列表]

[专利文献]

[专利文献1]

WO 2018/135320

发明内容

[技术问题]

为了提高红外光的量子效率，可以想到引入Ge(锗)或SiGe作为半导体基板。

然而，与Si(硅)相比，使用Ge或SiGe的基板由于块体中的缺陷或Si/Ge层中的缺陷而维持暗电流的增加。

鉴于这种情况设计了本技术，并且其目的是在使用Ge或SiGe提高量子效率的同时能够抑制暗电流。

[问题的解决方案]

根据本技术的第一方面的光接收元件包括：像素阵列区，在像素阵列区中，至少光电转换区由SiGe区或Ge区形成的像素以矩阵图案排列；以及AD转换部，设置在一个或多个像素的像素单元中。

根据本技术的第二方面的光接收元件的制造方法包括：在包括像素阵列区和AD转换部的光接收元件中通过SiGe区或Ge区至少形成每个像素的光电转换区，在像素阵列区中，像素以矩阵图案排列，AD转换部设置在一个或多个像素的像素单元中。

根据本技术的第三方面的电子装置包括：光接收元件，包括：像素阵列区，在像素阵列区中，至少光电转换区由SiGe区或Ge区形成的像素以矩阵图案排列；以及AD转换部，设置在一个或多个像素的像素单元中。

在本技术的第一方面至第三方面，光接收元件设置有像素阵列区和AD转换部，在像素阵列区中，像素以矩阵图案排列，AD转换部以一个或多个像素的像素单元设置，并且每个像素的至少光电转换区由SiGe区或Ge区形成。

光接收元件和电子装置可以是独立的装置或者可以是结合到其他装置中的模块。

附图说明

[图1]是示出应用本技术的光接收元件的示意性配置实例的框图。

[图2]是示出了像素的第一配置实例的截面图。

[图3]是示出了像素的电路配置的示图。

[图4]是示出了图3所示的像素电路的配置实例的平面图。

[图5]是示出像素的另一电路配置实例的示图。

[图6]是示出图5中所示的像素电路的布置实例的平面图。

[图7]是示出像素阵列部中的像素的布置的平面图。

[图8]是用于说明SiGe区的第一形成方法的示图。

[图9]是用于说明SiGe区的第二形成方法的示图。

[图10]是示出了在像素中形成SiGe区的另一实例的平面图。

[图11]是用于说明图10中所示的像素的形成方法的示图。

[图12]是示出光接收元件的基板配置实例的示意性透视图。

[图13]是当由两个基板的层压结构构成时的像素的截面图。

[图14]是通过层压三个半导体基板形成的光接收元件的示意性截面图。

[图15]是当采用4抽头像素结构时的像素的平面图。

[图16]是示出形成SiGe区的另一实例的示图。

[图17]是示出形成SiGe区的另一实例的示图。

[图18]是示出Ge浓度的实例的截面图。

[图19]是示出当每个像素包括AD转换部时的像素的详细配置实例的框图。

[图20]是示出了比较器电路和像素电路的详细配置的电路图。

[图21]是示出像素电路的每个抽头的输出与比较器电路之间的连接的电路图。

[图22]是示出像素的第二配置实例的截面图。

[图23]是图22中所示的像素晶体管附近的放大截面图。

[图24]是示出像素的第三配置实例的截面图。

[图25]是示出在IR成像传感器的情况下的像素的电路配置的示图。

[图26]是在IR图像传感器的情况下的像素的截面图。

[图27]是示出了在RGBIR成像传感器的情况下的像素布置实例的示图。

[图28]是示出了在RGBIR图像传感器的情况下的滤色器层的实例的截面图。

[图29]是示出SPAD像素的电路配置实例的示图。

[图30]是用于说明图29中示出的SPAD像素的操作的示图。

[图31]是示出SPAD像素的情况下的配置实例的截面图。

[图32]是示出CAPD像素的情况下的电路配置实例的示图。

[图33]是示出了在CAPD像素的情况下的配置实例的截面图。

[图34]是示出应用本技术的测距模块的配置实例的框图。

[图35]是示出作为应用本技术的电子装置的智能电话的配置实例的框图。

[图36]是示出了车辆控制***的示意性配置的实例的框图。

[图37]是示出外部车辆信息检测部和成像部的安装位置的实例的说明图。

具体实施方式

下面将参考附图描述体现本技术的模式(在下文中，称之为实施方式)。在本说明书和附图中，具有基本相同的功能配置的部件将由相同的参考符号表示，因此，将省去其多余的描述。将按照以下顺序给出描述。

1.光接收元件的配置实例

2.根据像素的第一配置实例的截面图

3.像素的电路配置实例

4.像素的平面图

5.像素的另一电路配置实例

6.像素的平面图

7.GeSi区域的形成方法

8.第一配置实例的变形例

9.光接收元件的基板配置实例

10.层压结构的情况下的像素的截面图

11.三个基板的层压结构

12.4抽头像素的配置实例

13.SiGe区的另一形成实例

14.像素区域ADC的详细配置实例

15.根据像素的第二配置实例的截面图

16.根据像素的第三配置实例的截面图

17.IR成像传感器的配置实例

18.RGBIR成像传感器的配置实例

19.SPAD像素的配置实例

20.CAPD像素的配置实例

21.测距模块的配置实例

22.电子装置的配置实例

23.移动体的应用例

注意，在以下的说明中参照的附图中，对相同或类似的部分标注相同或类似的标号。然而，附图是示意性的，并且厚度和平面图尺寸之间的关系、各层的厚度比率等与实际不同。另外，附图也可以包含彼此的尺寸关系、比率不同的部分。

此外，应当理解，在以下描述中的方向的定义(诸如向上和向下)仅仅是为了简洁而提供的定义，而并非旨在限制本公开的技术构思。例如，当在旋转90度之后观察对象时，将上下转换为并且解释为左-右，并且当在旋转180度之后观察对象时，将上下解释为反转。

<1.光接收元件的配置实例>

图1是示出应用本技术的光接收元件的示意性配置实例的框图。

图1中所示的光接收元件1是根据间接ToF***输出测距信息的测距传感器。

光接收元件1接收作为从预定光源发射并且被对象反射的光(照射光)的光(反射光)，并且输出存储与对象的距离有关的信息作为深度值的深度图像。注意，从光源发射的照射光是具有例如780nm或更大的波长的红外光并且是以预定周期重复打开和关闭的脉冲光。

光接收元件1包括形成在半导体基板(未示出)上的像素阵列部21和***电路部。***电路部由例如垂直驱动部22、列处理部23、水平驱动部24和***控制部25构成。

光接收元件1进一步设置有信号处理部26和数据存储部27。注意，信号处理部26和数据存储部27可以被安装在与光接收元件1的基板相同的基板上，或者被布置在与光接收元件1不同的模块中的基板上。

像素阵列部21产生与接收的光量对应的电荷，并且被配置为使得输出与该电荷对应的信号的像素10在行方向和列方向上排列成矩阵图案。换言之，像素阵列部21包括光电转换入射光并且根据作为光电转换的结果而获得的电荷输出信号的多个像素10。像素10的细节将在后面图2和图3中描述。

在这种情况下，行方向是指像素10在水平方向上的排列方向，列方向是指像素10在垂直方向上的排列方向。其中，行方向为附图中的横向，列方向为附图中的纵向。

在像素阵列部21中，相对于矩阵状像素阵列，一个像素驱动线28在每个像素行的行方向上配线，并且两个垂直信号线29在每个像素列的列方向上配线。例如，像素驱动线28传输用于在从像素10读取信号时用于驱动的驱动信号。注意，虽然在图1中针对像素驱动线28示出了一条配线，但是配线的数量不限于一个。像素驱动线28的一端连接到对应于垂直驱动部22的每行的输出端。

垂直驱动部22由移位寄存器、地址解码器等构成，并且同时、以行为单位等驱动像素阵列部21的每个像素10。换言之，与控制垂直驱动部22的***控制部25一起，垂直驱动部22构成控制像素阵列部21的每个像素10的操作的控制电路。

根据垂直驱动部22的驱动控制从像素行的每个像素10输出的像素信号通过垂直信号线29输入至列处理部23。列处理部23对通过垂直信号线29从每个像素10输出的像素信号执行预定信号处理，并且临时保持已经经受信号处理的像素信号。具体地，列处理部23执行噪声去除处理、AD(模数)转换处理等作为信号处理。

水平驱动部24由移位寄存器、地址解码器等构成，并且顺序选择对应于列处理部23的像素列的单元电路。通过水平驱动部24的选择性扫描，顺序输出在列处理部23中每个单元电路的经受信号处理的像素信号。

***控制部25由用于生成各种定时信号等的定时发生器构成，并且基于由定时发生器生成的各种定时信号来执行垂直驱动部22、列处理部23、水平驱动部24等的驱动控制。

信号处理部26至少具有计算处理功能，并且基于从列处理部23输出的像素信号进行诸如计算处理等的各种信号处理。在信号处理部26进行信号处理时，数据存储部27临时存储信号处理所需要的数据。

如上所述配置的光接收元件1具有称为列ADC的电路配置，其中，在列处理部23中为每个像素列布置执行AD转换处理的AD转换电路。

光接收元件1输出其中关于到物体的距离的信息被存储在像素值中的深度图像作为深度值。例如，光接收元件1用于车载***、手势识别处理等中，车载***安装至车辆并且测量距车辆外部的目标的距离，手势识别处理测量距诸如用户的手的目标的距离并且基于测量的结果识别用户的手势。

<2.根据像素的第一配置实例的截面图>

图2是示出布置在像素阵列部21中的像素10的第一配置实例的截面图。

光接收元件1包括半导体基板41和形成在半导体基板41的正面侧(图中的下侧)上的多层配线层42。

半导体基板41例如由硅(以下称为Si)构成，例如以1至10μm的厚度形成。在半导体基板41中，通过在P型(第一导电型)半导体区51中的像素单元中形成例如N型(第二导电型)半导体区52而在像素单元中形成光电二极管PD。在这种情况下，虽然P型半导体区51由作为基板材料的Si的区域构成，但是N型半导体区52由通过将锗(在下文中，称为Ge)添加到Si而获得的SiGe的区域构成。如稍后将描述的，作为N型半导体区52的SiGe区可以通过将Ge注入到Si区中或者通过外延生长来形成。注意，N型半导体区52可以仅由Ge构成，而不是由SiGe区构成。

作为图2的上侧的半导体基板41的上表面是作为光入射的光入射面的半导体基板41的背面。在半导体基板41的背面侧的上表面形成有抗反射膜43。

抗反射膜43具有层压结构，在该层压结构中，例如，层压固定电荷膜和氧化膜，并且例如，可使用根据ALD(原子层沉积)方法的具有高介电常数(高-k)的绝缘薄膜。具体地，可以使用氧化铪(HfO₂)、氧化铝(Al₂O3)、氧化钛(TiO₂)、STO(钛酸锶)等。在图2所示的实例中，抗反射膜43通过层压氧化铪膜53、氧化铝膜54和氧化硅膜55来构造。

防止入射光入射在相邻像素上的像素间遮光膜45形成在抗反射膜43的上表面上的半导体基板41上的相邻像素10的边界部44(在下文中，也称为像素边界部44)处。像素间遮光膜45的材料仅需要是遮光的材料，并且例如可以使用诸如钨(W)、铝(Al)或铜(Cu)的金属材料。

通过使用氧化硅(SiO₂)、氮化硅(SiN)、氮氧化硅(SiON)等的绝缘膜或者通过诸如树脂的有机材料在抗反射膜43的上表面和像素间遮光膜45的上表面上形成平坦化膜46。

在平坦化膜46的上表面上为每个像素形成片上透镜47。片上透镜47由例如诸如苯乙烯树脂、丙烯酸树脂、苯乙烯-丙烯酸共聚物树脂或者硅氧烷树脂的树脂材料形成。由片上透镜47收集的光有效地入射在光电二极管PD上。

在半导体基板41的背面和光电二极管PD的形成区域的上方，形成有周期性地形成微细凹凸(fine irregularities)的蛾眼结构部71。另外，形成在半导体基板41的蛾眼结构部71的上表面的抗反射膜43也被形成为具有与蛾眼结构部71对应的蛾眼状结构。

半导体基板41的蛾眼结构部71例如规则地设置有形状大致相同、大小大致相同的多个四棱锥状区域(格子状)。

蛾眼结构部71被形成为例如具有倒金字塔结构，在该倒金字塔结构中，在光电二极管PD的侧面具有顶点的多个四棱锥状区域被规则地排列。

可选地，蛾眼结构部71也可以具有正棱锥结构，在该正棱锥结构中，在片上透镜47的侧面具有顶点的多个四棱锥状区域被排列成规则排列。多个四棱锥的尺寸和排列可以是随机形成的，而不是规则排列的。另外，蛾眼构造部71的每个四棱锥的每个凹部或每个凸部也可以具有一定程度的曲率并具有圆弧形状。蛾眼构造部71只要被构造为使得凹凸结构周期性地或随机地重复即可，凹部或凸部的形状是任意的。

以这种方式，通过在半导体基板41的光入射面形成蛾眼结构部71作为衍射入射光的衍射结构，能够减轻基板界面的折射率的急剧变化，并且能够降低反射光的影响。

在半导体基板41的背面侧上的像素边界部44中，从半导体基板41的背面侧(片上透镜47侧)沿半导体基板41的深度方向直到基板深度方向上的预定深度为止形成将相邻像素彼此分离的像素间间隔部61。注意，像素间间隔部61所形成的基板深度方向上的深度可被设置为任意深度，并且像素间间隔部61可从背面侧穿透半导体基板41至正面侧，从而将半导体基板41完全分离为像素单元。像素间间隔部61的包括底面和侧壁的外周部由作为抗反射膜43的一部分的氧化铪膜53覆盖。像素间间隔部61防止入射光穿透到相邻像素10中并且保持入射光局限于自己像素，并且同时防止来自相邻像素10的入射光的泄漏。

在图2所示的实例中，尽管构成作为抗反射膜43的层压膜的一部分和像素间间隔部61的氧化硅膜55由相同材料构成，但是由于作为抗反射膜43的最上层的材料的氧化硅膜55和像素间间隔部61通过将氧化硅膜55嵌入已经从背面侧挖出的沟槽(沟槽)中同时形成，氧化硅膜55和像素间间隔部61不必由相同的材料构成。要嵌入从作为像素间间隔部61的背面侧挖出的沟槽(沟槽)中的材料可以是例如金属材料，诸如钨(W)、铝(Al)、钛(Ti)或氮化钛(TiN)。

另一方面，两个传输晶体管TRG1和TRG2相对于形成在每个像素10中的一个光电二极管PD形成在其上形成有多层配线层42的半导体基板41的正面侧上。此外，作为用于暂时保持从光电二极管PD传送的电荷的电荷保持部的浮置扩散区FD1和FD2由半导体基板41的正面侧上的高浓度N型半导体区域(N型扩散区)构成。

多层配线层42由多个金属膜M和其间的层间绝缘膜62构成。另外，在图2中，示出了多层配线层42由第一金属膜M1至第三金属膜M3的3层构成的例子，但金属膜M的层数不限于3层。

在多层配线层42的多个金属膜M中的最靠近半导体基板41的第一金属膜M1中的、位于形成有光电二极管PD的区域的下方的区域中，或者换言之，在俯视时至少一部分与形成有光电二极管PD的区域重叠的区域中，形成由铜、铝等构成的金属配线作为遮光构件63。

遮光构件63遮挡通过片上透镜47从光入射面入射至半导体基板41中并且穿过半导体基板41而未在半导体基板41中由最靠近半导体基板41的第一金属膜M1光电转换的红外光，并且防止红外光穿过位于第一金属膜M1下方的第二金属膜M2和第三金属膜M3。由于这种遮光功能，能够防止已经穿过半导体基板41而未在半导体基板41中光电转换的红外光被第一金属膜M1下方的金属膜M分散并且入射在附近的像素上。因而，能够防止在附近像素中错误检测到光。

此外，遮光构件63还具有使已经通过片上透镜47从光入射面入射至半导体基板41中并且已经穿过半导体基板41而未在半导体基板41中光电转换的红外光被遮光构件63反射并且再次入射至半导体基板41中的功能。因此，遮光构件63也可被描述为反射构件。根据这种反射功能，可以增加在半导体基板41中光电转换的红外光的量，并且可以提高量子效率(QE)，或者换言之，提高像素10相对于红外光的灵敏度。

除了金属材料之外，遮光构件63可使用多晶硅膜或氧化膜形成用于反射或遮挡光的结构。

此外，代替由单层金属膜M构成，遮光构件63可由诸如由第一金属膜M1和第二金属膜M2以栅格图案形成的多个金属膜M构成。

通过形成例如梳齿形状的图案，配线电容64形成在多层配线层42的多个金属膜M(诸如第二金属膜M2)之中的例如预定金属膜M中。虽然遮光构件63和配线电容64可形成在同一层(金属膜M)中，但是在遮光构件63和配线电容64形成在不同层中的情况下，配线电容64形成在比遮光构件63更远离半导体基板41的层中。换言之，遮光构件63形成为比配线电容64更靠近半导体基板41。

如上所述，光接收元件1具有背面照明结构，其中，作为半导体层的半导体基板41布置在片上透镜47与多层配线层42之间，并且入射光从形成有片上透镜47的背面侧入射在光电二极管PD上。

此外，像素10包括相对于设置在每个像素中的光电二极管PD的两个传输晶体管TRG1和TRG2并且被配置为能够将在光电二极管PD中通过光电转换生成的电荷(电子)分配至浮置扩散区FD1或FD2。

此外，通过在像素边界部44中形成像素间间隔部61，像素10防止入射光穿透到相邻像素10中并且保持入射光局限于自己像素，并且同时防止来自相邻像素10的入射光的泄漏。此外，通过在形成光电二极管PD的区域下方的金属膜M中设置遮光构件63，使得穿过半导体基板41而未在半导体基板41中光电转换的红外光被遮光构件63反射并且再次入射到半导体基板41中。

此外，在像素10中，作为光电转换区的N型半导体区52由SiGe区或Ge区形成。因为SiGe和Ge具有比Si窄的带隙，所以可提高近红外光的量子效率。

由于上述配置，包括根据第一配置实例的像素10的光接收元件1能够增加在半导体基板41中光电转换的红外光量并且提高量子效率(QE)，或者换言之，提高对红外光的灵敏度。

<3.像素的电路配置实例>

图3示出了二维地布置在像素阵列部21中的像素10中的每一个的电路配置。

像素10包括作为光电转换元件的光电二极管PD。此外，像素10包括传输晶体管TRG、浮置扩散区FD、附加电容器FDL、开关晶体管FDG、放大晶体管AMP、复位晶体管RST以及选择晶体管SEL中的每一个中的两个。此外，像素10包括电荷放电晶体管OFG。

此处，如图3所示，在将传输晶体管TRG、浮置扩散区FD、附加电容器FDL、开关晶体管FDG、放大晶体管AMP、复位晶体管RST以及选择晶体管SEL(其两者均设置在像素10中)彼此区分的情况下，将使用指定传输晶体管TRG1和TRG2、浮置扩散区FD1和FD2、附加电容器FDL1和FDL2、开关晶体管FDG1和FDG2、放大晶体管AMP1和AMP2、复位晶体管RST1和RST2以及选择晶体管SEL1和SEL2。

传输晶体管TRG、开关晶体管FDG、放大晶体管AMP、选择晶体管SEL、复位晶体管RST、以及电荷放电晶体管OFG由例如N型MOS晶体管构成。

传输晶体管TRG1响应于供应至呈现激活状态的栅电极的传输驱动信号TRG1g而呈现导通状态，并且将累积在光电二极管PD中的电荷传输至浮置扩散区FD1。传输晶体管TRG2响应于供应至呈现激活状态的栅电极的传输驱动信号TRG2g而呈现导通状态，并且将累积在光电二极管PD中的电荷传输至浮置扩散区FD2。

浮置扩散区FD1和FD2是临时保持从光电二极管PD传送的电荷的电荷保持部。

开关晶体管FDG1响应于提供给呈现激活状态的栅电极的FD驱动信号FDG1g而呈现导通状态，并将附加电容器FDL1连接到浮置扩散区FD1。开关晶体管FDG2响应于供应至呈现激活状态的栅电极的FD驱动信号FDG2g而呈现导通状态，并且将附加电容器FDL2连接至浮置扩散区FD2。附加电容器FDL1和FDL2由图2所示的配线电容64形成。

复位晶体管TST1响应于提供给呈现激活状态的栅电极的复位驱动信号RSTg而呈现导通状态，并且对浮置扩散区FD1的电位进行复位。复位晶体管TST2响应于提供给呈现激活状态的栅电极的复位驱动信号RSTg而呈现导通状态，并且对浮置扩散区FD2的电位进行复位。注意，当复位晶体管TST1和RST2呈现激活状态时，开关晶体管FDG1和FDG2同时呈现激活状态，并且附加电容器FDL1和FDL2也被复位。

例如，在大量入射光的高照度(illuminance)的状态下，垂直驱动部22使开关晶体管FDG1和FDG2呈现激活状态，将浮置扩散区FD1和附加电容器FDL1彼此连接，并且将浮置扩散区FD2和附加电容器FDL2彼此连接。因此，当照度高时，可累积更大量的电荷。

另一方面，在少量入射光的低照度的状态下，垂直驱动部22使开关晶体管FDG1和FDG2呈现非激活状态，并且分别使附加电容器FDL1和FDL2与浮置扩散区FD1和FD2断开。因此，可以提高转换效率。

电荷放电晶体管OFG响应于提供给呈现激活状态的栅电极的放电驱动信号OFG1g而呈现导通状态，并且释放在光电二极管PD中累积的电荷。

通过使源电极通过选择晶体管SEL1连接至垂直信号线29A，放大晶体管AMP1连接至恒流源(未示出)并且构成源极跟随器电路。通过使源电极通过选择晶体管SEL2连接到垂直信号线29B，放大晶体管AMP2连接到恒流源(未示出)并且构成源极跟随器电路。

选择晶体管SEL1连接在放大晶体管AMP1的源电极与垂直信号线29A之间。响应于供应至呈现激活状态的栅电极的选择信号SEL1g，选择晶体管SEL1呈现导通状态，并且将从放大晶体管AMP1输出的像素信号VSL1输出至垂直信号线29A。

选择晶体管SEL2连接在放大晶体管AMP2的源电极与垂直信号线29B之间。响应于提供给呈现激活状态的栅电极的选择信号SEL2g，选择晶体管SEL2呈现导通状态，并且将从放大晶体管AMP2输出的像素信号VSL2输出到垂直信号线29B。

像素10的传输晶体管TRG1和TRG2、开关晶体管FDG1和FDG2、放大晶体管AMP1和AMP2、选择晶体管SEL1和SEL2以及电荷放电晶体管OFG由垂直驱动部22控制。

虽然在图3中所示的像素电路中可以省略附加电容器FDL1和FDL2以及控制附加电容器FDL1和FDL2的连接的开关晶体管FDG1和FDG2，但是通过设置附加电容器FDL并且根据入射光的量适当地使用附加电容器FDL，可以确保高动态范围。

将简要描述在图3中示出的像素10的操作。

首先，在开始光接收之前，在所有像素中执行用于重置像素10的电荷的重置操作。换言之，电荷放电晶体管OFG、复位晶体管RST1和RST2以及开关晶体管FDG1和FDG2被接通，并且光电二极管PD、浮置扩散区FD1和FD2以及附加电容器FDL1和FDL2中累积的电荷被释放。

在释放累积的电荷之后，在所有像素中开始光接收。在光接收周期中，交替地驱动传输晶体管TRG1和TRG2。换言之，在第一时段内，控制传输晶体管TRG1导通并且控制传输晶体管TRG2断开。在第一时段内，在光电二极管PD中产生的电荷被传送到浮置扩散区FD1。在第一时段之后的第二时段中，控制传输晶体管TRG1断开，并且控制传输晶体管TRG2导通。在第二时段内，在光电二极管PD中产生的电荷被传输到浮置扩散区FD2。因而，在光电二极管PD中产生的电荷交替地向浮置扩散区FD1、FD2分配而累积。

此外，当光接收周期结束时，像素阵列部21的每个像素10被按行顺序选择。在所选择的像素10中，选择晶体管SEL1和SEL2接通。因此，累积在浮置扩散区FD1中的电荷经由垂直信号线29A被输出至列处理部23作为像素信号VSL1。在浮置扩散区FD2中累积的电荷经由垂直信号线29B被输出至列处理部23作为像素信号VSL2。

以这种方式完成一个光接收操作，并且执行以重置操作开始的下一光接收操作。

由像素10接收的反射光根据距对象的距离从光源发射光的定时而延迟。由于累积在两个浮置扩散区FD1和FD2中的电荷的分布比率依赖于根据距对象的距离的延迟时间而改变，因此可以根据累积在两个浮置扩散区FD1和FD2中的电荷的分布比率来获得距对象的距离。

<4.像素的平面图>

图4是示出了图3所示的像素电路的配置实例的平面图。

图4中的横向方向对应于图1中的行方向(水平方向)，并且纵向方向对应于图1中的列方向(垂直方向)。

如图4所示，光电二极管PD由矩形像素10的中心部分的区域中的N型半导体区52形成，并且该区构成SiGe区。

传输晶体管TRG1、开关晶体管FDG1、复位晶体管RST1、放大晶体管AMP1、以及选择晶体管SEL1沿着矩形像素10的四侧之中的一个预定侧线性地并排设置在光电二极管PD的外侧上，并且传输晶体管TRG2、开关晶体管FDG2、复位晶体管RST2、放大晶体管AMP2、以及选择晶体管SEL2沿着矩形像素10的四侧之中的另一侧线性地并排设置。

此外，电荷放电晶体管OFG布置在与形成有传输晶体管TRG、开关晶体管FDG、复位晶体管RST、放大晶体管AMP以及选择晶体管SEL的像素10的两侧不同的一侧。

注意，像素电路的布置不限于图3所示的实例，并且还可以采用其他布置。

<5.像素的另一电路配置实例>

图5示出了像素10的另一个电路配置实例。

在图5中，对应于图3中的那些的部分由相同的参考符号表示，并且将适当地省略这些部分的描述。

像素10包括作为光电转换元件的光电二极管PD。此外，像素10包括第一传输晶体管TRGa、第二传输晶体管TRGb、存储器MEM、浮置扩散区FD、复位晶体管RST、放大晶体管AMP以及选择晶体管SEL中的每一个中的两个。

此处，在第一传输晶体管TRGa、第二传输晶体管TRGb、存储器MEM、浮置扩散区FD、复位晶体管RST、放大晶体管AMP每个中的两个均设置在像素10中并彼此区分的情况下，其分别被称为第一传输晶体管TRGa1和TRGa2，第二传输晶体管TRGb1和TRGb2、传输晶体管TRG1和TRG2、存储器MEM1和MEM2、浮置扩散区FD1和FD2、放大晶体管AMP1和AMP2、以及选择晶体管SEL1和SEL2，如图5中所示。

因此，比较图3中所示的像素电路和图5中所示的像素电路，将传输晶体管TRG改变为两种类型，即，第一传输晶体管TRGa和第二传输晶体管TRGb，并且加入存储器MEM。此外，省略附加电容器FDL和开关晶体管FDG。

例如，第一传输晶体管TRGa、第二传输晶体管TRGb、复位晶体管RST、放大晶体管AMP以及选择晶体管SEL由N型MOS晶体管构成。

在图3所示的像素电路中，由光电二极管PD生成的电荷被传输至浮置扩散区FD1和FD2并被保持在浮置扩散区FD1和FD2中，在图5所示的像素电路中，电荷被传输至新设置为电荷保持部的存储器MEM1和MEM2并被保持在存储器MEM1和MEM2中。

换言之，第一传输晶体管TRGa1通过响应于供应至栅电极的第一传输驱动信号TRGa1g改变至激活状态而改变至导通状态来将累积在光电二极管PD中的电荷传输至存储器MEM1。第一传输晶体管TRGa2通过响应于供应至栅电极的第一传输驱动信号TRGa2g改变至激活状态而改变至导通状态来将累积在光电二极管PD中的电荷传输至存储器MEM2。

此外，第二传输晶体管TRGb1通过响应于供应至栅电极的第二传输驱动信号TRGb1g改变至激活状态而改变至导通状态来将保持在MEM1中的电荷传输至浮置扩散区FD1。第二传输晶体管TRGb2通过响应于供应至栅电极的第二传输驱动信号TRGb2g改变至激活状态而改变至导通状态来将保持在MEM2中的电荷传输至浮置扩散区FD2。

复位晶体管TST1通过响应于提供给栅电极的复位驱动信号RST1g改变至激活状态而改变至导通状态而将浮置扩散区FD1的电位复位。复位晶体管TST2根据提供给栅极电极的复位驱动信号RST2g改变至激活状态而改变至导通状态而将浮置扩散区FD2的电位复位。应注意，当复位晶体管TST1和RST2改变至激活状态时，第二传输晶体管TRGb1和TRGb2同时变为激活状态并且存储器MEM1和MEM2也被重置。

在图5所示的像素电路中，由光电二极管PD生成的电荷被分配到存储器MEM1和MEM2并且在其中累积。此外，当保存在存储器MEM1和MEM2中的电荷在电荷被读出并从像素10输出时电荷分别被传输到浮置扩散区FD1和FD2。

<6.像素的平面图>

图6是示出图5所示的像素电路的配置实例的平面图。

图6中的横向方向对应于图1中的行方向(水平方向)，并且纵向方向对应于图1中的列方向(垂直方向)。

如图6所示，作为矩形像素10中的光电二极管PD的N型半导体区52由SiGe区形成。

第一传输晶体管TRGa1、第二传输晶体管TRGb1、复位晶体管TST1、放大晶体管AMP1以及选择晶体管SEL1沿着矩形像素10的四侧之中的一个预定侧线性地并排设置在光电二极管PD的外侧上，并且第一传输晶体管TRGa2、第二传输晶体管TRGb2、复位晶体管TST2、复位晶体管TST2、放大晶体管AMP2以及选择晶体管SEL2沿着矩形像素10的四侧之中的另一侧线性地并排设置。存储器MEM1和MEM2由例如嵌入式N型扩散区形成。

注意，像素电路的布置不限于图5所示的实例，并且还可以采用其他布置。

<7.GeSi区域的形成方法>

图7是示出像素阵列部21的多个像素10中的3×3个像素10的布置实例的平面图。

当仅每个像素10的N型半导体区52由SiGe区形成时，在考虑像素阵列部21的整个区域时，获得将SiGe区分为诸如图7中所示的像素单元的布置。

图8是用于说明其中N型半导体区52由SiGe区形成的第一形成方法的半导体基板41的截面图。

在第一形成方法中，如图8所示，通过在成为半导体基板41的N型半导体区52(即，Si区)的部分中使用掩模执行Ge的选择性离子注入，可以将N型半导体区52形成为SiGe区。除了半导体基板41的N型半导体区52之外的区域成为由Si区制成的P型半导体区51。

图9是用于说明其中N型半导体区52由SiGe区形成的第二形成方法的半导体基板41的截面图。

在第二形成方法中，首先，如图9中的A所示，去除变成半导体基板41的N型半导体区52的Si区的一部分。接下来，如图9中的B所示，通过在去除的区域中外延生长形成SiGe层，N型半导体区52由SiGe区形成。

要注意的是，在图9中的像素晶体管的设置与在图4中所示的设置不同，并且表示这样一个实例，其中，放大晶体管AMP1设置在由SiGe区形成的N型半导体区52附近。

如上所述，可以通过其中在Si区中执行Ge的离子注入的第一形成方法和其中外延生长SiGe层的第二形成方法中的任何来形成要作为SiGe区的N型半导体区52。当形成Ge区的N型半导体区52时，可以采用类似的形成方法。

<8.第一配置实例的变形例>

尽管根据上述第一配置实例的像素10被配置为使得仅半导体基板41中的作为光电转换区的N型半导体区52由SiGe区或Ge区形成，但传输晶体管TRG的栅极之下的P型半导体区51也可由P型SiGe区或Ge区形成。

图10再次示出了图3中所示的像素电路的图4中所示的平面布置，并且在由图10中的虚线表示的传输晶体管TRG1和TRG2的栅极之下的P型区域81由SiGe区或Ge区形成。由SiGe区或Ge区形成传输晶体管TRG1和TRG2的沟道区使得能够在以高速驱动的传输晶体管TRG1和TRG2中增加沟道迁移率。

当使用外延生长使传输晶体管TRG1和TRG2的沟道区由SiGe区制成时，首先，如图11中的A所示，去除将要形成N型半导体区52的半导体基板41的部分以及传输晶体管TRG1和TRG2的栅极下方的部分。此外，如图11中的B所示，通过在去除区中外延生长形成SiGe层，由SiGe区形成N型半导体区52和转移晶体管TRG1和TRG2的栅极下方的区域。

在这种情况下，在所形成的SiGe区中形成浮置扩散区FD1和FD2是有问题的，因为从浮置扩散区FD产生的暗电流增加。因此，如图11的B所示，当其中形成传输晶体管TRG的区域由SiGe区制成时，采用其中通过在形成的SiGe层上外延生长进一步形成Si层以形成用作浮置扩散区FD的高浓度N型半导体区(N型扩散区)的结构。因而，能够抑制来自浮置扩散区FD的暗电流。

在传输晶体管TRG的栅极之下的P型半导体区51可以通过使用掩模而不是外延生长的选择性离子注入制成SiGe区，并且类似地，在这种情况下，浮置扩散区FD1和FD2可以通过在形成的SiGe层上通过外延生长进一步形成Si层来创建。

<9.光接收元件的基板配置实例>

图12是示出光接收元件1的基板配置实例的示意性透视图。

光接收元件1可以形成在单个半导体基板上或者形成在多个半导体基板上。

图12中的A示出了在单个半导体基板上形成光接收元件1的情况下的示意性配置实例。

当光接收元件1形成在单个半导体基板上时，如图12的A所示，对应于像素阵列部21的像素阵列区111和对应于除了像素阵列部21以外的电路(诸如包括垂直驱动部22和水平驱动部24的控制电路和包括列处理部23和信号处理部26的运算电路)的逻辑电路区域112在平面方向上排列并且形成在单个半导体基板41上。图2所示的截面配置表示该单基板配置。

另一方面，图12中的B示出了在光接收元件1形成在多个半导体基板上的情况下的示意性配置实例。

当光接收元件1形成在多个半导体基板上时，如图12的B所示，当像素阵列区111形成在半导体基板41上时，逻辑电路区域112形成在另一半导体基板141上，并且通过层压半导体基板41和半导体基板141来构造光接收元件1。

在以下描述中，为了简洁起见，在层压结构的情况下，半导体基板41将被称为第一基板41，半导体基板141将被称为第二基板141。

<10.层压结构的情况下的像素的截面图>

图13是在光接收元件1由两个基板的层压结构构成时的像素10的截面图。

在图13中，与在图2中所示的第一配置实例的部分对应的部分由相同的参考符号表示，并且将适当地省略这些部分的描述。

如参考图12所描述的，图13中所示的层压结构使用两个半导体基板(第一基板41和第二基板141)构造。

图13所示的层压结构与图2所示的第一构造实例的相似之处在于像素间遮光膜45、平坦化膜46、片上透镜47和蛾眼结构部71形成在第一基板41的光入射面侧上。与在图2中示出的第一配置实例的另一个相似之处在于像素间间隔部61在第一基板41的背面侧上的像素边界部44中形成。

此外，另一相似性是光电二极管PD以像素单元形成在第一基板41上并且两个传输晶体管TRG1和TRG2以及作为电荷保持部的浮置扩散区FD1和FD2形成在第一基板41的正面侧上。

另一方面，与图2中所示的第一配置实例的不同之处在于，作为第一基板41的正面侧的配线层151的一部分的绝缘层153接合至第二基板141的绝缘层152。

第一基板41的配线层151至少包括单层的金属膜M，并且在位于形成光电二极管PD的区域下方的区域中使用金属膜M形成遮光构件63。

像素晶体管Tr1和Tr2形成在与作为第二基板141的接合面侧的与绝缘层152侧相对的一侧上的界面处。例如，像素晶体管Tr1和Tr2是放大晶体管AMP、选择晶体管SEL等。

换言之，虽然包括传输晶体管TRG、开关晶体管FDG、放大晶体管AMP以及选择晶体管SEL的所有像素晶体管形成在仅使用一个半导体基板41(第一基板41)构造的第一配置实例中的半导体基板41上，但是在具有两个半导体基板的层压结构的光接收元件1中，除了传输晶体管TRG之外的像素晶体管，或者换言之，开关晶体管FDG、放大晶体管AMP以及选择晶体管SEL形成在第二基板141上。

包括至少两层金属膜M的配线层161形成在与第二基板141的与第一基板41的一侧相反的一侧上。配线层161包括第一金属膜M11、第二金属膜M12和绝缘层173。

控制传输晶体管TRG1的传输驱动信号TRG1g由穿透第二基板141的TSV(硅通孔)171-1从第二基板141的第一金属膜M11供应至第一基板41的传输晶体管TRG1的栅电极。控制传输晶体管TRG2的传输驱动信号TRG2g由穿透第二基板141的TSV 171-2从第二基板141的第一金属膜M11供应至第一基板41的传输晶体管TRG2的栅电极。

类似地，通过穿透第二基板141的TSV172-1，累积在浮置扩散区FD1中的电荷从第一基板41侧传送至第二基板141的第一金属膜M11。累积在浮置扩散区FD2中的电荷也通过穿透第二基板141的TSV172-2从第一基板41的一侧传送至第二基板141的第一金属膜M11。

配线电容64形成在第一金属膜M11或第二金属膜M12的区域(未示出)中。出于容量形成的目的，具有形成于其中的配线电容64的金属膜M形成为具有高配线密度，并且为了减小感应电流的目的，连接至传输晶体管TRG、开关晶体管FDG等的栅电极的金属膜M形成为具有低配线密度。可以采用这样一种配置，其中连接到栅电极的配线层(金属膜M)对于每个像素晶体管是不同的。

如上所述，像素10可通过堆叠两个半导体基板(即，第一基板41和第二基板141)来构造，并且除了传输晶体管TRG之外的像素晶体管形成在与包括光电转换部的第一基板41不同的第二基板141上。此外，控制像素10的驱动的垂直驱动部22和像素驱动线28、传输像素信号的垂直信号线29等也形成在第二基板141上。因此，像素可以被小型化并且还增加了BEOL(后段)设计的自由度。

甚至在图13中所示的像素10中，与正面照射像素结构相比，采用背面照射像素结构也能够确保足够的数值孔径，并且能够使量子效率(QE)×数值孔径(FF)最大化。

此外，通过在与最靠近第一基板41的配线层151上与光电二极管PD的区域重叠的区域中设置遮光构件(反射构件)63，穿过半导体基板41而未在半导体基板41中光电转换的红外光可被遮光构件63反射并且再次入射到半导体基板41中。此外，能够防止在半导体基板41中没有被光电转换而通过半导体基板41的红外光入射到第二基板141的一侧。

甚至在图13所示的像素10中，由于构成光电二极管PD的N型半导体区52由SiGe区或Ge区形成，所以可提高近红外光的量子效率。

利用上述像素结构，可以增加在半导体基板41中光电转换的红外光量，可以提高量子效率(QE)，并且可以提高传感器的灵敏度。

<11.三个基板的层压结构>

尽管图13表示其中光接收元件1由两个半导体基板构成的实例，但是光接收元件1可由三个半导体基板构成。

图14示出通过层压三个半导体基板形成的光接收元件1的示意性截面图。

在图14中，与在图12中的部分对应的部分由相同的参考符号表示，并且将适当地省略所述部分的描述。

图14所示的像素10通过将另一半导体基板181(以下称为第三基板181)堆叠在第一基板41和第二基板141上来构造。

至少光电二极管PD和传输晶体管TRG形成在第一基板41上。构成光电二极管PD的N型半导体区52由SiGe区或Ge区形成。

包括放大晶体管AMP、复位晶体管RST、以及选择晶体管SEL的除传输晶体管TRG之外的像素晶体管形成在第二基板141上。

用于处理从像素10输出的像素信号的信号电路(诸如列处理部23或信号处理部26)形成在第三基板181上。

第一基板41是背面照射基板，其中，片上透镜47形成在与形成配线层151的正面侧相对的背面侧上，并且光从第一基板41的背面侧入射。

第一基板41的配线层151通过Cu-Cu接合接合至第二基板141的正面侧上的配线层161。

第二基板141和第三基板181通过形成在第三基板181的正面侧上的配线层182上的Cu膜和形成在第二基板141的绝缘层152上的Cu膜之间的Cu-Cu接合而彼此接合。第二基板141的配线层161和第三基板181的配线层182经由贯通电极163电连接。

虽然在图14中所示的实例中，第二基板141的正面侧上的配线层161被接合为面向第一基板41的配线层151，但是第二基板141可被倒置并且第二基板141B的配线层161可被接合以面向第三基板181的配线层182。

<12.4抽头像素的配置实例>

上述像素10具有被称为2抽头的像素结构，该像素结构相对于一个光电二极管PD包括作为传输栅的两个传输晶体管TRG1和TRG2以及作为电荷保持部的两个浮置扩散区FD1和FD2，并且将由光电二极管PD生成的电荷分配至两个浮置扩散区FD1和FD2。

相比之下，像素10还可以采用4抽头像素结构，该4抽头像素结构相对于一个光电二极管PD包括四个传输晶体管TRG1至TRG4和四个浮置扩散区FD1至FD4，并且将由光电二极管PD生成的电荷分配至四个浮置扩散区FD1至FD4。

图15是图5和图6中所示的存储器MEM保持像素10采用4抽头像素结构时的平面图。

像素10包括四个第一传输晶体管TRGa、第二传输晶体管TRGb、复位晶体管RST、放大晶体管AMP以及选择晶体管SEL中的每一个。

由第一传输晶体管TRGa、第二传输晶体管TRGb、复位晶体管RST、放大晶体管AMP以及选择晶体管SEL构成的组沿着矩形像素10的四侧中的每侧线性并排布置在光电二极管PD的外侧。

在图15中，通过附接数字1至4中的任一个来区分沿矩形像素10的四侧中的每侧布置的每组第一传输晶体管TRGa、第二传输晶体管TRGb、复位晶体管RST、放大晶体管AMP以及选择晶体管SEL。

当像素10具有2抽头结构时，执行驱动以通过在第一抽头和第二抽头之间将相位(光接收定时)偏移180度将产生的电荷分配到两个浮置扩散区FD。通过比较，当像素10具有4抽头像素结构时，可通过在第一至第四抽头之间将相位(光接收定时)偏移90度来执行驱动以将所产生的电荷分配到四个浮置扩散区FD。另外，可以基于在四个浮置扩散区FD中累积的电荷的分布比来获得到对象的距离。

如上所述，除了光电二极管PD产生的电荷以两个抽头分配的结构之外，像素10还可以采用以四个抽头分配电荷的结构，并且除了两个抽头之外，电荷可以通过三个或更多个抽头分配。甚至当像素10采用1抽头结构时，通过以帧为单位移动相位可以获得到对象的距离。

<13.SiGe区的另一形成实例>

在上述光接收元件1的配置实例中，说明了仅每个像素10的一部分的区域或者更具体地光电二极管PD的N型半导体区52(其是光电转换区)或在传输晶体管TRG的栅极下方的N型半导体区52或沟道区由SiGe区制成的配置。在这种情况下，如图7所示，SiGe区以像素单元分开设置。

在以下图16和图17中，将描述其中整个像素阵列区111(像素阵列部21)形成为SiGe区的配置。

图16示出了在光接收元件1形成在图12中的A中所示的单个半导体基板上的情况下整个像素阵列区111被制成SiGe区的配置实例。

图16中的A是当像素阵列区111和逻辑电路区域112形成在同一基板上时的半导体基板41的平面图。图16中的B是半导体基板41的截面图。

如图16中的A所示，整个像素阵列区111可以由SiGe区构成，在这种情况下，包括逻辑电路区112的其他区由Si区构成。

如图16中的B所示，关于由SiGe区形成的像素阵列区111，整个像素阵列区111可以通过在半导体基板41的成为像素阵列区111的部分(即，Si区)中执行Ge的离子注入而由SiGe区形成。

图17示出了在光接收元件1采用图12中的B中所示的两个半导体基板的层压结构的情况下整个像素阵列区111被制成SiGe区的配置实例。

图17中的A是两个半导体基板中的第一基板41(半导体基板41)的平面图。图17中的B是第一基板41的截面图。

如图17中的A所示，形成在第一基板41上的整个像素阵列区111被制成SiGe区。

如图17的B所示，关于由SiGe区形成的像素阵列区111，通过在半导体基板41的成为像素阵列区111的部分(即，Si区)中执行Ge的离子注入，整个像素阵列区111可以由SiGe区形成。

在整个像素阵列区111被制成SiGe区的情况下，可以形成SiGe区使得Ge浓度在第一基板41的深度方向上不同。具体地，如图18所示，SiGe区可以通过根据基板深度对Ge浓度施加梯度来形成，使得Ge浓度在其上形成有片上透镜47的光入射面的的一侧上高，并且越朝向其上形成有像素晶体管的表面，Ge浓度越低。

例如，在光入射表面侧上的高浓度部分可以具有2：8的Si：Ge比率(Si：Ge＝2：8)和4E+22/cm3的基板浓度，在其上形成有像素晶体管的表面附近的低浓度部分可以具有8：2的Si：Ge比率(Si：Ge＝8：2)和1E+22/cm3的基板浓度，并且整个像素阵列区111的基板浓度可以在从1E+22至4E+22/cm3的范围内。

例如，可以通过在离子注入期间控制注入能量来选择注入深度或使用掩模选择注入区域(平面方向上的区域)来控制浓度。当然，Ge浓度越高，红外光的量子效率越高。

<14.像素区域ADC的详细配置实例>

如图16至图18所示，当不仅光电二极管PD(N型半导体区52)而且整个像素阵列区111被制成SiGe区时，存在浮置扩散区FD的暗电流可能劣化的问题。例如，作为应对浮置扩散区FD的暗电流劣化的措施，存在在SiGe区上形成Si层并采用Si层作为浮置扩散区FD的方法，如图11所示。

作为应对浮置扩散区FD的暗电流劣化的另一措施，代替如图1所示以像素10的列为单位执行AD转换，可采用像素区域ADC的配置，其中AD转换部以像素单元或以n×n个相邻像素(其中，n是等于或大于1的整数)为单位设置。由于采用像素区ADC的配置，与图1中所示的列ADC类型相比，使得由浮置扩散区FD保持电荷的时间减少，所以可抑制浮置扩散区FD的暗电流的劣化。

将参考图19至图21描述其中在像素单元中设置AD转换部的光接收元件1的配置。

图19是示出每个像素包括AD转换部的像素10的详细配置实例的框图。

像素10由像素电路201和ADC(AD转换部)202构成。当AD转换部以n×n个像素为单位而不是以像素为单位设置时，相对于n×n个像素电路201设置一个ADC 202。

像素电路201将根据接收的光量的电荷信号输出至ADC 202作为模拟像素信号SIG。ADC 202将从像素电路201提供的模拟像素信号SIG转换成数字信号。

ADC 202由比较器电路211和数据存储部212构成。

比较器电路211将从被设置为***电路部的DAC241提供的参考信号REF和来自像素电路201的像素信号SIG相互比较，并且输出输出信号VCO作为表示比较结果的比较结果信号。当参考信号REF和像素信号SIG相同(电压)时，比较器电路211将输出信号VCO反相。

虽然比较器电路211由差分输入电路221、电压转换电路222以及正反馈(PFB)电路223构成，但是稍后将参考图20描述细节。

除了从比较器电路211输入的输出信号VCO之外，数据存储部212由垂直驱动部22提供有表示像素信号的写入操作的WR信号、表示像素信号的读取操作的RD信号以及用于在像素信号的读取操作期间控制像素10的读取定时的WORD信号。另外，通过设置为***电路部的日时编码转送部242，提供***电路部的日时编码生成部(未图示)所生成的日时编码。

数据存储部212由基于WR信号和RD信号控制日时编码的写入操作和读取操作的锁存控制电路231和存储日时编码的锁存存储部232构成。

在日时编码的写入操作期间，当从比较器电路211输入Hi(高)输出信号VCO时，锁存控制电路231使从日时编码传送部242提供的每单位时间更新的日时编码被存储在锁存存储部232中。此外，当参考信号REF和像素信号SIG变得相同(电压)并且从比较器电路211提供的输出信号VCO被反转为Lo(低)时，中断提供的日时编码的写入(更新)，并且使锁存存储部232保持最后存储在锁存存储部232中的日时编码。锁存存储部232中存储的日时编码表示像素信号SIG和参考信号REF变得彼此相等的日时间，并且表示数字化的光量值。

在参考信号REF的扫描完成并且日时编码已经被存储在像素阵列部21中的所有像素10的锁存存储部232中之后，像素10的操作从写入操作改变为读取操作。

在日时编码的读出操作中，锁存控制电路231根据控制读出定时的WORD信号，在像素10的读出定时到来时，将存储在锁存存储部232中的日时编码(数字像素信号SIG)输出到日时编码转送部242。日时编码传送部242在列方向(垂直方向)上顺序地发送所提供的日时编码，并且将日时编码提供给信号处理部26。

<比较器电路的详细配置实例>

图20是示出像素电路201和构成比较器电路211的差分输入电路221、电压转换电路222以及正反馈电路223的详细配置的电路图。

要注意的是，由于空间的限制，图20示出了与由两个抽头构成的像素10中的一个抽头对应的电路。

差分输入电路221将从像素10中的像素电路201输出的抽头中的一个的像素信号SIG与从DAC241输出的参考信号REF相互比较，并且当像素信号SIG高于参考信号REF时输出预定信号(电流)。

差分输入电路221由形成差分对的晶体管281和282、构成电流镜的晶体管283和284、根据输入偏置电流Vb供应电流IB的作为恒流源的晶体管285、以及输出差分输入电路221的输出信号HVO的晶体管286构成。

晶体管281、282和285由NMOS(负沟道MOS)晶体管构成，并且晶体管283、284和286由PMOS(正沟道MOS)晶体管构成。

在形成差分对的晶体管281和282中，从DAC 241输出的参考信号REF被输入到晶体管281的栅极，并且从像素10中的像素电路201输出的像素信号SIG被输入到晶体管282的栅极。晶体管281和282的源极连接到晶体管285的漏极，晶体管285的源极连接到预定电压VSS(VSS＜VDD2＜VDD1)。

晶体管281的漏极连接到构成电流镜电路的晶体管283和284的栅极和晶体管283的漏极，晶体管282的漏极连接到晶体管284的漏极和晶体管286的栅极。晶体管283、284和286的源极连接到第一电源电压VDD1。

电压转换电路222例如由NMOS晶体管291构成。晶体管291的漏极连接到差分输入电路221的晶体管286的漏极，晶体管291的源极连接到正反馈电路223中的预定连接点，并且晶体管286的栅极连接到偏置电压VBIAS。

构成差分输入电路221的晶体管281至286是在高达第一电源电压VDD1的高电压下操作的电路，而正反馈电路223是在低于第一电源电压VDD1的第二电源电压VDD2下操作的电路。电压转换电路222将从差分输入电路221输入的输出信号HVO转换为正反馈电路223可以操作的低电压的信号(转换信号)LVI，并且向正反馈电路223提供信号LVI。

偏置电压VBIAS仅需要是用于转换成不破坏正反馈电路223的晶体管301至307中的每个晶体管的电压的电压，该正反馈电路223在低电压下操作。例如，偏置电压VBIAS可以是与正反馈电路223的第二电源电压VDD2相同的电压(VBIAS＝VDD2)。

基于通过将来自差分输入电路221的输出信号HVO转换成与第二电源电压VDD2相对应的信号而获得的转换信号LVI，正反馈电路223输出当像素信号SIG高于参考信号REF时被反相的比较结果信号。此外，当作为比较结果信号输出的输出信号VCO被反相时，正反馈电路223增加转换速度。

正反馈电路223由七个晶体管301至307构成。晶体管301、302、304和306由PMOS晶体管构成，而晶体管303、305和307由NMOS晶体管构成。

作为电压转换电路222的输出端子的晶体管291的源极连接到晶体管302和303的漏极和晶体管304和305的栅极。晶体管301的源极连接到第二电源电压VDD2，晶体管301的漏极连接到晶体管302的源极，晶体管302的栅极连接到晶体管304和305的漏极，晶体管304和305的漏极也是正反馈电路223的输出端子。晶体管303和305的源极连接到预定电压VSS。初始化信号INI被提供给晶体管301和303的栅极。

晶体管304至307构成2输入NOR电路，并且晶体管304和305的漏极之间的连接点构成由比较器电路211用于输出输出信号VCO的输出端子。

将作为第二输入的控制信号TERM(不是作为第一输入的转换信号LVI)提供给由PMOS晶体管构成的晶体管306的栅极和由NMOS晶体管构成的晶体管307的栅极。

晶体管306的源极连接到第二电源电压VDD2，晶体管306的漏极连接到晶体管304的源极。晶体管307的漏极连接到比较器电路211的输出端子，并且晶体管307的源极连接到预定电压VSS。

将说明如上所述配置的比较器电路211的操作。

首先，将参考信号REF设置为比所有像素10的像素信号SIG更高的电压，同时，将初始化信号INI设置为Hi以初始化比较器电路211。

更具体地，参考信号REF被施加到晶体管281的栅极，像素信号SIG被施加到晶体管282的栅极。当参考信号REF的电压高于像素信号SIG的电压时，由充当电流源的晶体管285输出的电流的大部分经由晶体管281流过被二极管连接的晶体管283。与晶体管283共享栅极的晶体管284的沟道电阻充分降低并近似地将晶体管286的栅极保持到第一电源电压VDD1的电平，并且晶体管286截止。因此，即使电压转换电路222的晶体管291导通，作为充电电路的正反馈电路223也不会对转换信号LVI充电。另一方面，由于提供Hi信号作为初始化信号INI，所以晶体管303导通，正反馈电路223使转换信号LVI放电。此外，由于晶体管301截止，正反馈电路223类似地不经由晶体管302对转换信号LVI充电。结果，转换信号LVI被放电至预定电压VSS的电平，正反馈电路223利用构成NOR电路的晶体管304和305输出Hi输出信号VCO，并且比较器电路211被初始化。

在初始化之后，初始化信号INI被设置为Lo并且开始参考信号REF的扫描。

在参考信号REF的电压高于像素信号SIG的电压的周期中，由于在输出信号VCO被设置为Hi的同时晶体管286断开和截止，所以晶体管302也断开和截止。晶体管303也被截止，因为初始化信号INI被设置为Lo。转换信号LVI在保持高阻抗状态的同时保持预定电压VSS，并且输出Hi输出信号VCO。

当参考信号REF变得低于像素信号SIG时，作为电流源的晶体管285的输出电流停止流过晶体管281，晶体管283和284的栅极电位升高，并且晶体管284的沟道电阻增加。在这种状态下，经由晶体管282流入的电流引起电压降并且降低晶体管286的栅极电势，并且晶体管291变得导通。由电压转换电路222的晶体管291将从晶体管286输出的输出信号HVO转换为转换信号LVI，并提供给正反馈电路223。作为充电电路的正反馈电路223对转换信号LVI充电，并且使电位从低电压VSS接近第二电源电压VDD2。

此外，当转换信号LVI的电压超过由晶体管304和305构成的反相器的阈值电压时，输出信号VCO被设置为Lo并且晶体管302变成导通。由于施加到晶体管301的Lo初始化信号INI，所以晶体管301也导通，并且正反馈电路223经由晶体管301和302对转换信号LVI快速充电，并且同时将电位升高到第二电源电压VDD2。

由于偏置电压VBIAS被施加到电压转换电路222的晶体管291的栅极，所以当转换信号LVI的电压达到比偏置电压VBIAS低晶体管阈值的电压值时，晶体管291截止。即使晶体管286保持导电，转换信号LVI也不进一步充电，且电压转换电路222也充当电压箝位电路。

起初，由于晶体管302的导通引起的转换信号LVI的充电是正反馈操作，该正反馈操作由转换信号LVI上升至反相器阈值触发并且加速上升。因为在光接收元件1中同时并行操作的电路的数量是巨大的，所以将作为差分输入电路221的电流源的晶体管285的每个电路的电流设置为极小的电流。此外，由于在日时编码被切换的单位时间内改变的电压变成AD转换的LSB步骤，所以参考信号REF被极缓慢地扫描。因此，晶体管286的栅极电位的变化也缓慢，并且由栅极电位驱动的晶体管286的输出电流的变化也缓慢。然而，输出信号VCO通过将来自后续级的正反馈应用于要由输出电流充电的转换信号LVI而足够快速地转变。期望地，输出信号VCO的转变时间是日时编码的单位时间的一小部分，并且典型的实例是1ns或者更短。通过简单地将例如0.1uA的小电流设置给作为电流源的晶体管285，比较器电路211能够实现该输出转变时间。

通过将作为NOR电路的第二输入的控制信号TERM设置为Hi，输出信号VCO可被设置为Lo，而不管差分输入电路221的状态如何。

例如，当由于出乎意料的高亮度，像素信号SIG的电压下降到低于参考信号REF的最终电压时，比较周期结束，使得比较器电路211的输出信号VCO保持Hi，并且由输出信号VCO控制的数据存储部212不能固定值，并且AD转换功能丢失。为了防止这种情况的发生，通过在参考信号REF的扫描结束之后输入Hi脉冲的控制信号TERM，可以强制地将尚未反相为Lo的输出信号VCO反相。由于数据存储部212存储(锁存)紧接着强制反相之前的日时编码，当采用图20中所示的配置时，ADC 202因此用作相对于特定水平或更高的亮度的输入钳位输出值的AD转换器。

当偏置电压VBIAS被控制为Lo电平时，晶体管291截止，并且初始化信号INI被设置为Hi，输出信号VCO变成Hi，而不管差分输入电路221的状态如何。因此，通过组合上述输出信号VCO的强制Hi输出和控制信号TERM的强制Lo输出，无论差分输入电路221的状态和构成其前级的像素电路201和DAC 241的状态，输出信号VCO都能够被设定为任意值。根据该功能，例如，可以仅使用电信号输入来测试像素10的后续级中的电路，而不取决于光接收元件1的光学输入。

图21是示出像素电路201的每个抽头的输出与比较器电路211的差分输入电路221之间的连接的电路图。

如图21中所示，图20中所示的比较器电路211的差分输入电路221连接至像素电路201的每个抽头的输出目的地。

图20中所示的像素电路201与图21中所示的像素电路201等同，并且与图3中所示的像素10的电路配置相似。

当采用像素区域ADC的配置时，由于以像素单元或以n×n个像素(其中，n是等于或大于1的整数)为单位的电路的数量增加，所以光接收元件1由图12中的B所示的层压结构构成。在这种情况下，例如，如图21所示，直至像素电路201的电路和差分输入电路221的晶体管281、282和285可布置在第一基板41上，并且其他电路可布置在第二基板141上。第一基板41和第二基板141通过Cu-Cu接合彼此电连接。注意，第一基板41和第二基板141的电路布置不限于该实例。

如上所述，当整个像素阵列区111被制成SiGe区时，通过采用像素区ADC的配置作为应对浮置扩散区FD的暗电流的劣化的措施，因为与图1中所示的列ADC相比，可以减少电荷在浮置扩散区FD中累积的时间，所以可以抑制浮置扩散区FD的暗电流的劣化。

<15.根据像素的第二配置实例的截面图>

图22是示出布置在像素阵列部21中的像素10的第二配置实例的截面图。

在图22中，与在图2中所示的第一配置实例的部分对应的部分由相同的参考符号表示，并且将适当地省略该部分的描述。

图22是图5所示的存储器MEM保持像素10的像素结构的截面图，并表示在像素10由图12中的B所示的两个基板的层压结构构成的情况下的截面图。

然而，与在图13所示的层压结构的截面图中，第一基板41侧的配线层151的金属膜M和第二基板141的配线层161的金属膜M通过TSV171和TSV172彼此电连接相比，在图22中通过Cu-Cu接合来实现电连接。

具体地，第一基板41的配线层151包括第一金属膜M21、第二金属膜M22以及绝缘层153，并且第二基板141的配线层161包括第一金属膜M31、第二金属膜M32以及绝缘层173。第一基板41的配线层151和第二基板141的配线层161通过在由虚线表示的接合表面的一部分中形成的Cu膜彼此电连接。

在图22中所示的第二配置实例中，参考图17说明的第一基板41的整个像素阵列区111被制成SiGe区。换言之，P型半导体区51和N型半导体区52由SiGe区形成。因此，相对于红外光的量子效率提高。

现在将参照图23描述第一基板41的像素晶体管形成表面。

图23是图22中所示的第一基板41的像素晶体管附近的放大截面图。

对于每个像素10，第一传输晶体管TRGa1和TRGa2、第二传输晶体管TRGb1和TRGb2以及存储器MEM1和MEM2形成在第一基板41的配线层151侧上的界面上。

在第一基板41的配线层151的一侧的界面上，以例如大约10nm至100nm的膜厚度形成氧化膜351。氧化膜351是通过外延生长在第一基板41的表面上形成硅膜并通过热处理硅膜而形成的。氧化膜351还用作第一传输晶体管TRGa和第二传输晶体管TRGb的相应栅极绝缘膜。

由于与Si区相比在SiGe区中难以形成高质量氧化膜，所以由传输晶体管TRG或存储器MEM产生的暗电流增加。具体地，在采用间接ToF***的光接收元件1中，由于重复执行在两个或更多个抽头之间交替地导通和断开传输晶体管TRG的操作，所以不能忽略归因于当传输晶体管TRG导通时产生的栅极的暗电流。

通过膜厚度约为10-100nm的氧化膜351，可减小归因于界面状态的暗电流。因此，根据第二配置实例，可以在增加量子效率的同时抑制暗电流。即使形成Ge区来代替SiGe区，也可以产生类似的有利效果。

如图2所示，当像素10不具有两个基板的层压结构并且所有像素晶体管形成在单个半导体基板41的一侧的表面上时，也可以通过形成氧化膜351来减少来自放大晶体管AMP的复位噪声。

<16.根据像素的第三配置实例的截面图>

图24是示出布置在像素阵列部21中的像素10的第三配置实例的截面图。

与图2中所示的第一配置实例和图22中所示的第二配置实例中的部分对应的部分由相同的参考符号表示，并且将适当地省略该部分的描述。

图24是当光接收元件1由两个基板的层压结构构成时以及当以与在图22中示出的第二配置实例类似的方式通过Cu-Cu接合提供连接时像素10的截面图。此外，以与图22中所示的第二配置实例相似的方式，第一基板41的整个像素阵列区111由SiGe区形成。

当浮置扩散区FD1和FD2由SiGe区形成时，存在如上所述的从浮置扩散区FD产生的暗电流增加的问题。因此，为了使暗电流的影响最小化，在第一基板41中形成的浮置扩散区FD1和FD2以小体积形成。

然而，简单地减小浮置扩散区FD1和FD2的体积导致浮置扩散区FD1和FD2的电容减小并且阻止了累积足够的电荷。

鉴于此，在图24中示出的第三配置实例中，通过在第一基板41的配线层151上形成MIM(金属绝缘体金属)电容元件371并且将MIM电容元件371持续连接至浮置扩散区FD来增加浮置扩散区FD的电容。具体地，MIM电容元件371-1连接至浮置扩散区FD1，并且MIM电容元件371-2连接至浮置扩散区FD2。MIM电容元件371采用U形三维结构实现小的安装面积。

利用根据图24中所示的第三配置实例的像素10，可通过MIM电容元件371来补偿已用小体积形成以抑制暗电流的产生的浮置扩散区FD的不足电容。因而，可以同时实现使用SiGe区时暗电流的抑制和电容的固定。换言之，根据第三配置实例，可以在增加相对于红外光的量子效率的同时抑制暗电流。

虽然在图24中所示的实例中，MIM电容元件已经被描述为连接至浮置扩散区FD的附加电容元件，但是附加电容元件不限于MIM电容元件。例如，附加电容器可以是MOM(金属氧化物金属)电容元件、多晶硅电容元件(其中两个相对电极由多晶硅形成的电容元件)、由配线形成的电容元件等。

此外，当如在图22中所示的第二配置实例的情况下像素10采用包括存储器MEM1和MEM2的像素结构时，可以采用其中附加电容元件不仅连接至浮置扩散区FD而且还连接至存储器MEM的配置。

尽管在图24所示的实例中，要连接到浮置扩散区FD或存储器MEM的附加电容元件形成在第一基板41的配线层151上，但是可替换地，附加电容元件可形成在第二基板14的配线层161上。

虽然在图24中所示的实例中省略了图2中所示的第一配置实例中的遮光构件63和配线电容64，但是可形成遮光构件63和配线电容64。

<17.IR成像传感器的配置实例>

由于使光电二极管PD或像素阵列区111为SiGe区或Ge区，已经提高了近红外光的量子效率的光接收元件1的结构不仅可以用于输出测距信息的间接ToF***测距传感器，而且可以用于接收红外光的其他传感器。

在下文中，作为其中半导体基板的一部分被制成SiGe区或Ge区的另一传感器的实例，将描述接收红外光并生成IR图像的IR成像传感器和接收红外光和RGB光的RGBIR成像传感器的实例。

此外，作为接收红外光并且输出测距信息的测距传感器的其他实例，将描述使用SPAD像素的直接ToF***测距传感器和采用CAPD(当前辅助光子解调器)***的ToF传感器的实例。

图25示出了在光接收元件1被配置为生成并输出IR图像的IR成像传感器的情况下像素10的电路配置。

在光接收元件1是ToF传感器的情况下，为了将由光电二极管PD生成的电荷分配到两个浮置扩散区FD1和FD2中并且累积电荷，像素10包括传输晶体管TRG、浮置扩散区FD、附加电容器FDL、开关晶体管FDG、放大晶体管AMP、复位晶体管RST和选择晶体管SEL中的每一个。

在光接收元件1是IR图像传感器的情况下，由于仅需要一个电荷保持部用于暂时保持由光电二极管PD生成的电荷，因此同样需要传输晶体管TRG、浮置扩散区FD、附加电容器FDL、开关晶体管FDG、放大晶体管AMP、复位晶体管RST以及选择晶体管SEL中的每一个。

换言之，在光接收元件1是IR图像传感器的情况下，如图25所示，像素10相当于从图3中所示的电路配置中省略传输晶体管TRG2、开关晶体管FDG2、复位晶体管TST2、放大晶体管AMP2以及选择晶体管SEL2的配置。浮置扩散区FD2和垂直信号线29B也被省略。

图26是示出了在光接收元件1被配置为IR图像传感器的情况下的像素10的配置实例的截面图。

如图25中所描述的，光接收元件1被配置为IR图像传感器的情况与光接收元件1被配置为ToF传感器的情况之间的差异在于形成在半导体基板41的正面侧上的浮置扩散区FD2和像素晶体管的存在或不存在。因此，形成在半导体基板41的正面侧上的多层配线层42的配置与图2中的配置不同。另外，省略浮置扩散区FD2。图26中的其他部件与图2中所示的部件相似。

甚至在图26中，通过使光电二极管PD为SiGe区或Ge区，可以改善近红外光的量子效率。不仅上面描述的在图2中示出的第一配置实例，而且像素区域ADC的配置、在图22中示出的第二配置实例、以及在图24中示出的第三配置实例可以以类似的方式应用于IR成像传感器。此外，如参照图16至图18所描述的，不仅光电二极管PD，而且整个像素阵列区111也可以被制成SiGe区或Ge区。

<18.RGBIR成像传感器的配置实例>

虽然具有图26中所示的像素结构的光接收元件1中的所有像素10是接收红外光的传感器，但是光接收元件1还可应用于接收红外光和RGB光的RGBIR成像传感器。

当光接收元件1被配置为接收红外光和RGB光的RGBIR成像传感器时，例如，图27中所示的2×2像素排列在行方向和列方向上重复设置。

图27示出了在光接收元件1被配置为接收红外光和RGB光的RGBIR成像传感器的情况下的像素的布置实例。

如图27所示，当光接收元件1被配置为RGBIR图像传感器时，接收R(红色)的光的R像素、接收B(蓝色)的光的B像素、接收G(绿色)的光的G像素以及接收IR(红外)的光的IR像素被分配至2×2＝4像素。

在RGBIR成像传感器中，通过图26中所示的***在平坦化膜46与片上透镜47之间的滤色层来确定每个像素10将由R像素、B像素、G像素以及IR像素中的哪一个确定。

图28是示出了当光接收元件1被配置为RGBIR图像传感器时***在平坦化膜46与片上透镜47之间的滤色器层的实例的截面图。

在图28中，从左到右依次布置B像素、G像素、R像素以及IR像素。

在平坦化膜46(图28中未示出)与片上透镜47之间***第一滤色器层381和第二滤色器层382。

在B像素中，透射B光的B滤光器布置在第一滤色器层381上，并且切断IR光的IR切断滤光器布置在第二滤色器层382上。因而，仅B光穿过第一滤色器层381和第二滤色器层382并入射到光电二极管PD。

在G像素中，透射G光的G滤光器布置在第一滤色器层381上，并且切断IR光的IR切断滤光器布置在第二滤色器层382上。因而，仅G光通过第一滤色层381和第二滤色层382而入射到光电二极管PD。

在R像素中，透射R光的R滤光器布置在第一滤色器层381上，并且切断IR光的IR切断滤光器布置在第二滤色器层382上。因而，仅R光穿过第一滤色器层381和第二滤色器层382并且入射到光电二极管PD。

在IR像素中，透射R光的R滤光器布置在第一滤色器层381上，并且透射B光的B滤光器布置在第二滤色器层382上。因而，由于具有B至R以外的波长的光被透射，因此IR光穿过第一滤色器层381和第二滤色器层382并入射到光电二极管PD。

当光接收元件1被配置为RGBIR图像传感器时，IR像素的光电二极管PD由上述SiGe区或Ge区形成，并且R像素、G像素和R像素的光电二极管PD由Si区形成。

甚至当光接收元件1被配置为RGBIR成像传感器时，通过使IR像素的光电二极管PD为SiGe区或者Ge区能够改善近红外光的量子效率。不仅上述图2中示出的第一配置实例，而且像素区域ADC的配置、图22中示出的第二配置实例以及图24中示出的第三配置实例也能够以类似的方式应用于RGBIR成像传感器。此外，如参照图16至图18所描述的，不仅光电二极管PD，而且整个像素阵列区111也可以被制成SiGe区或Ge区。

<19.SPAD像素的配置实例>

接下来，将描述上述像素10的结构应用于使用SPAD像素的直接ToF***测距传感器的实例。

ToF传感器包括直接ToF传感器和间接ToF传感器。虽然间接ToF传感器采用检测从发射照射光到接收反射光的飞行时间作为相位差以计算到对象的距离的***，但是直接ToF传感器采用直接测量从发射照射光到接收反射光的飞行时间以计算到对象的距离的***。

在直接测量飞行时间的光接收元件1中，例如，SPAD(单光子雪崩二极管)等被用作每个像素10的光电转换元件。

图29示出了使用SPAD作为像素10的光电转换元件的SPAD像素的电路配置实例。

图29中示出的像素10包括SPAD 401和由晶体管411和反相器412构成的读出电路402。此外，像素10还包括开关413。晶体管411由P型MOS晶体管构成。

SPAD 401的阴极连接至晶体管411的漏极，并且同时连接至反相器412的输入端子和开关413的一端。SPAD 401的阳极连接至电源电压VA(在下文中，也称为阳极电压VA)。

SPAD 401是光电二极管(单光子雪崩光电二极管)，该光电二极管在入射光入射时使所产生的电子经受雪崩放大并且输出阴极电压VS的信号。例如，被供应至SPAD 401的阳极的电源电压VA是约-20V的负偏压(负电位)。

晶体管411是在饱和区中操作并且通过充当淬灭电阻器执行被动淬灭的恒流源。晶体管411的源极连接至电源电压VE，并且晶体管411的漏极连接至SPAD 401的阴极、反相器412的输入端子和开关413的一端。因此，电源电压VE也被供应至SPAD 401的阴极。还可以使用上拉电阻器来代替串联连接至SPAD 401的晶体管411。

为了以足够的效率检测光(光子)，将大于SPAD 401的击穿电压VBD的电压(过量偏置)施加至SPAD 401。例如，当SPAD 401的击穿电压VBD是20V并且将施加大于3V的电压时，待供应至晶体管411的源极的电源电压VE是3V。

SPAD 401的击穿电压VBD根据温度等显著变化。因此，根据击穿电压VBD的变化控制(调整)要施加至SPAD 401的施加电压。例如，当电源电压VE是固定电压时，控制(调节)阳极电压VA。

开关413的两端中的一端连接到SPAD 401的阴极、反相器412的输入端子和晶体管411的漏极，而另一端连接到地(GND)。开关413可由例如N型MOS晶体管构成，并且根据从垂直驱动部22提供的选通控制信号(gating control signal)VG导通或截止。

垂直驱动部22向每个像素10的开关413提供高或低选通控制信号VG，并且通过打开或关闭开关413，将像素阵列部21的每个像素10设定为激活像素或非激活像素。激活像素是检测光子的入射的像素，而非激活像素是不检测光子的入射的像素。当开关413根据选通控制信号VG导通并且SPAD 401的阴极被控制为接地时，像素10变为非激活像素。

将参考图30描述在图29中所示的像素10被设置为有效像素的情况下的操作。

图30是示出根据光子的入射的SPAD 401的阴极电压VS和像素信号PFout的变化的曲线图。

首先，当像素10是激活像素时，开关413被设置为如上所述的断开状态。

因为电源电压VE(例如，3V)被供应至SPAD 401的阴极并且电源电压VA(例如，-20V)被供应至SPAD 401的阳极，所以由于大于击穿电压VBD(＝20V)的反相电压被施加至SPAD 401，SPAD 401被设置成盖革模式(Geiger mode)。在这种状态下，SPAD 401的阴极电压VS与在图30中的时间t0时的电源电压VE相同。

当光子入射到被设置为盖革模式的SPAD 401时，发生雪崩倍增并且电流流过SPAD401。

假设在图30中的时间t1时已经发生雪崩倍增并且电流流过SPAD401，则在时间t1之后，流过SPAD 401的电流使电流流过晶体管411，并且由于晶体管411的电阻分量而发生电压降。

在第t2天的时间，当SPAD 401的阴极电压VS下降到0V以下时，由于创建SPAD 401的阳极-阴极电压低于击穿电压VBD的状态，雪崩倍增停止。在这种情况下，淬灭操作是指通过雪崩倍增产生的电流流过晶体管411并且导致电压降的操作，并且由于电压降的出现，产生阴极电压VS低于击穿电压VBD的状态以停止雪崩倍增。

当雪崩倍增停止时，流过晶体管411的电阻器的电流逐渐减小，并且在第t4天的时间，阴极电压VS再次返回至原始电源电压VE，并且建立可以检测到下一新的光子的状态(再充电操作)。

当作为输入电压的阴极电压VS等于或高于预定阈值电压Vth时，反相器412输出Lo像素信号PFout，但是当阴极电压VS低于预定阈值电压Vth时，反相器412输出Hi像素信号PFout。因此，当光子入射到SPAD 401时，雪崩倍增发生，并且阴极电压VS下降且下降到阈值电压Vth以下时，像素信号PFout从低电平反相到高电平。另一方面，当SPAD 401的雪崩倍增收敛并且阴极电压VS上升并且等于或超过阈值电压Vth时，像素信号PFout从高电平反相至低电平。

当像素10是非激活像素时，开关413接通。当开关413导通时，SPAD401的阴极电压VS变为0V。因此，因为SPAD 401的阳极-阴极电压等于或者降到击穿电压VBD以下，所以产生即使光子入射到SPAD 401也没有响应的状态。

图31是示出像素10是SPAD像素的情况下的配置实例的截面图。

在图31中，对应于上述其他构造实例中的那些的部分由相同的参考符号表示，并且将适当地省略这些部分的描述。

在图31中，在图2中所示的像素边界部44中，形成为沿基板深度方向从半导体基板41的背面侧(片上透镜47的一侧)达到预定深度的像素间间隔部61已经变成穿透半导体基板41的像素间间隔部61’。

在半导体基板41的像素间间隔部61’的内侧的像素区域包括N阱区域441、P型扩散层442、N型扩散层443、空穴累积层444和高浓度P型扩散层445。此外，雪崩倍增区域446由耗尽层形成，该耗尽层形成在P型扩散层442和N型扩散层443彼此连接的区域中。

当半导体基板41的杂质浓度被控制为N型时形成N阱区441，并且N阱区441构成将通过像素10中的光电转换产生的电子传递到雪崩倍增区446的电场。N阱区441由SiGe区或Ge区形成。

P型扩散层442是在平面方向上形成在几乎整个像素区域上的高浓度P型扩散层(P+)。N型扩散层443是高浓度N型扩散层(N+)，与P型扩散层442同样地，形成在半导体基板41的表面附近且几乎整个像素区域。N型扩散层443是与作为阴极电极的接触电极451连接的接触层，该接触电极451用于供给用于形成雪崩倍增区域446的负电压，并且N型扩散层443的一部分具有直至半导体基板41的表面上的接触电极451而形成的凸形状。从接触电极451向N型扩散层443施加电源电压VE。

空穴累积层444是以包围N阱区域441的侧面和底面的方式形成的P型扩散层(P)，并且空穴累积在其中。此外，空穴累积层444连接至高浓度P型扩散层445以电连接至作为SPAD 401的阳极电极的接触电极452。

高浓度P型扩散层445是在半导体基板41的表面附近形成为在平面方向上包围N阱区域441的外周的高浓度P型扩散层(P++)，并且构成用于将空穴累积层444与SPAD 401的接触电极452彼此电连接的接触层。电源电压VA从接触电极452施加至高浓度P型扩散层445。

注意，可以形成其中将半导体基板41的杂质浓度控制为P型的P阱区来代替N阱区441。当形成P阱区代替N阱区441时，施加至N型扩散层443的电压是电源电压VA，并且施加至高浓度P型扩散层445的电压是电源电压VE。

接触电极451和452、金属配线453和454、接触电极455和456、以及金属焊盘457和458形成在多层配线层42上。

此外，多层配线层42接合至在其上形成有逻辑电路的逻辑电路基板的配线层450(在下文中，称为逻辑配线层450)。上述读出电路402、作为开关413的MOS晶体管等形成在逻辑电路基板上。

接触电极451将N型扩散层443与金属配线453彼此连接，接触电极452将高浓度P型扩散层445与金属配线454彼此连接。

如图31所示，在平面图中，金属配线453形成为比雪崩倍增区域446宽，以便至少覆盖雪崩倍增区域446。此外，金属配线453将穿过半导体基板41的光反射向半导体基板41。

如图31所示，金属配线454形成在金属配线453的***，以便在平面图中与高浓度P型扩散层445重叠。

接触电极455将金属配线453和金属焊盘457彼此连接，并且接触电极456将金属配线454和金属焊盘458彼此连接。

金属焊盘457和458通过形成每个金属焊盘的金属(Cu)的金属-金属接合而电连接和机械连接到形成在逻辑配线层450上的金属焊盘471和472。

电极焊盘461和462、接触电极463至466、绝缘层469、以及金属焊盘471和472形成在逻辑配线层450上。

电极焊盘461和462中的每用于与逻辑电路基板(未示出)连接，并且绝缘层469使电极焊盘461和462彼此绝缘。

接触电极463和464将电极焊盘461和金属焊盘471彼此连接，接触电极465和466将电极焊盘462和金属焊盘472彼此连接。

金属焊盘471接合到金属焊盘457，并且金属焊盘472接合到金属焊盘458。

由于这样的配线结构，例如，电极焊盘461经由接触电极463和464、金属焊盘471、金属焊盘457、接触电极455、金属配线453和接触电极451连接到N型扩散层443。因此，在图31所示的像素10中，施加到N型扩散层443的电源电压VE可从逻辑电路板的电极焊盘461供应。

此外，电极焊盘462经由接触电极465和466、金属焊盘472、金属焊盘458、接触电极456、金属配线454以及接触电极452连接至高浓度P型扩散层445。因此，在图31所示的像素10中，施加到空穴累积层444的阳极电压VA可以从逻辑电路板的电极焊盘462提供。

甚至在作为如上所述配置的SPAD像素的像素10中，通过至少形成SiGe区或Ge区的N阱区441，可以改善红外光的量子效率并且可以增加传感器灵敏度。除了N阱区441之外，空穴累积层444还可以由SiGe区或Ge区形成。

<20.CAPD像素的配置实例>

接下来，将描述将上述光接收元件1的结构应用于采用CAPD***的ToF传感器的实例。

参照图2、图3等所描述的像素10采用被称为栅极***的ToF传感器的配置，其中，由光电二极管PD生成的电荷由两个栅极(传输晶体管TRG)分配。

相比之下，存在被称为CAPD***的ToF传感器，其中，电压被直接施加到ToF传感器的半导体基板41以在基板内部生成电流，并且覆盖基板中宽范围的光电转换区被高速调制以分配光电转换的电荷。

图32示出了在像素10是采用CAPD***的CAPD像素的情况下的电路配置实例。

图32所示的像素10包括半导体基板41内部的信号提取部765-1和765-2。信号提取部765-1至少包括作为N型半导体区的N+半导体区771-1和作为P型半导体区的P+半导体区773-1。信号提取部765-2至少包括作为N型半导体区的N+半导体区771-2和作为P型半导体区的P+半导体区773-2。

关于信号提取部765-1，像素10包括转移晶体管721A、FD 722A、复位晶体管723A、放大晶体管724A和选择晶体管725A。

此外，关于信号提取部765-2，像素10包括转移晶体管721B、FD 722B、复位晶体管723B、放大晶体管724B以及选择晶体管725B。

垂直驱动部22向P+半导体区773-1施加预定电压MIX0(第一电压)，并向P+半导体区773-2施加预定电压MIX1(第二电压)。例如，将MIX0和MIX1中的一个设定为1.5V，将另一个设定为0V。P+半导体区773-1和773-2是施加第一电压或第二电压的电压施加部。

N+半导体区771-1和771-2是电荷检测部，所述电荷检测部检测由光电转换入射到半导体基板41的光产生的电荷并累积电荷。

传输晶体管721A响应于提供至栅电极的传输驱动信号TRG变为激活状态来改变为导通状态，以将累积在N+半导体区771-1中的电荷传输至FD 722A。传输晶体管721B响应于提供至栅电极的传输驱动信号TRG变为激活状态来改变为导通状态，以将累积在N+半导体区771-2中的电荷传输至FD 722B。

FD 722A临时保持从N+半导体区771-1提供的电荷。FD 722B临时保持从N+半导体区771-2提供的电荷。

复位晶体管723A响应于提供给栅电极的复位驱动信号RST变成激活状态而变成导通状态，以将FD722A的电位复位到预定电平(复位电平VDD)。复位晶体管723B响应于提供给栅电极的复位驱动信号RST变成激活状态而变成导通状态，以将FD722B的电位复位到预定电平(复位电平VDD)。注意，当复位晶体管723A和723B变为激活状态时，转移晶体管721A和721B也同时变为激活状态。

由于源极电极经由选择晶体管725A连接到垂直信号线29A，放大晶体管724A与连接到垂直信号线29A的一端的恒流源电路部726A的负载MOS一起构成源极跟随器电路。由于源电极经由选择晶体管725B连接至垂直信号线29B，所以放大晶体管724B与连接至垂直信号线29B的一端的恒流源电路部726B的负载MOS一起构成源极跟随器电路。

选择晶体管725A连接在放大晶体管724A的源电极与垂直信号线29A之间。选择晶体管725A响应于供应至栅电极的选择驱动信号SEL改变至激活状态以将从放大晶体管724A输出的像素信号输出至垂直信号线29A。

选择晶体管725B被连接在放大晶体管724B的源电极与垂直信号线29B之间。选择晶体管725B响应于供应至栅电极的选择驱动信号SEL改变至激活状态以将从放大晶体管724B输出的像素信号输出至垂直信号线29B。

像素10的转移晶体管721A和721B、复位晶体管723A和723B、放大晶体管724A和724B以及选择晶体管725A和725B由例如垂直驱动部22控制。

图33是在像素10是CAPD像素的情况下的截面图。

在图33中，对应于上述其它构造实例中的那些的部分由相同的参考符号表示，并且将适当地省略这些部分的描述。

在作为CAPD像素的像素10中，例如，由P型形成的整个半导体基板41是光电转换区并且由上述SiGe区或Ge区形成。其上形成片上透镜47的半导体基板41的表面是光入射表面，并且在光入射表面的相对侧上的表面是电路形成表面。

氧化膜764形成在半导体基板41的电路形成表面的表面附近的像素10的中心部分，并且信号提取部765-1和信号提取部765-2分别形成在氧化膜764的两端。

信号提取部765-1包括作为N型半导体区的N+半导体区771-1和具有比N+半导体区771-1低的施主杂质浓度的N-半导体区772-1，以及作为P型半导体区的P+半导体区773-1和具有比P+半导体区773-1低的受主杂质浓度的P-半导体区774-1。施主杂质的实例包括属于元素周期表中第5族的元素，例如相对于Si为磷(P)和砷(As)，受主杂质的实例包括属于元素周期表中第3族的元素，例如相对于Si为硼(B)。作为施主杂质的元素将被称为施主元素，并且作为受主杂质的元素将被称为受主元素。

在信号提取部765-1中，以P+半导体区773-1和P-半导体区774-1为中心，以围绕P+半导体区773-1和P-半导体区774-1的方式环形地形成N+半导体区771-1和N-半导体区772-1。P+半导体区773-1和N+半导体区771-1与多层配线层42接触。P-半导体区774-1被布置在P+半导体区773-1的上方(在片上透镜47的一侧上)，以覆盖P+半导体区773-1，并且N-半导体区772-1被布置在N+半导体区771-1的上方(在片上透镜47的一侧上)，以覆盖N+半导体区771-1。换言之，P+半导体区773-1和N+半导体区771-1被布置在半导体基板41中的多层配线层42的一侧上，并且N-半导体区772-1和P-半导体区774-1被布置在半导体基板41中的片上透镜47的一侧上。此外，用于将N+半导体区771-1和P+半导体区773-1彼此隔开的间隔部775-1由区域之间的氧化膜等形成。

以类似的方式，信号提取部765-2包括作为N型半导体区的N+半导体区771-2和具有比N+半导体区771-2低的施主杂质浓度的N-半导体区772-2，以及作为P型半导体区的P+半导体区773-2和具有比P+半导体区773-2低的受主杂质浓度的P-半导体区774-2。

在信号提取部765-2中，以P+半导体区773-2和P-半导体区774-2为中心，以围绕P+半导体区773-2和P-半导体区774-2的方式环形地形成N+半导体区771-2和N-半导体区772-2。P+半导体区773-2和N+半导体区771-2与多层配线层42接触。P-半导体区774-2被布置在P+半导体区773-2的上方(片上透镜47的一侧)以覆盖P+半导体区773-2，并且N-半导体区772-2被布置在N+半导体区771-2的上方(片上透镜47的一侧)以覆盖N+半导体区771-2。换言之，P+半导体区773-2和N+半导体区771-2被布置在半导体基板41中的多层配线层42的一侧上，并且N-半导体区772-2和P-半导体区774-2被布置在半导体基板41中的片上透镜47的一侧上。此外，用于使N+半导体区771-2和P+半导体区773-2彼此隔开的间隔部775-2也由区域之间的氧化膜等形成。

氧化膜764还形成在构成相邻像素10的边界区域的预定像素10的信号提取部765-1的N+半导体区771-1和相邻像素10的信号提取部765-2的N+半导体区771-2之间。

在半导体基板41的光入射表面的一侧上的界面处形成P+半导体区域701，在该P+半导体区域中层压具有正固定电荷的膜并且该P+半导体区域覆盖整个光入射表面。

在下文中，在没有特别需要区分信号提取部765-1和信号提取部765-2的情况下，也将信号提取部765-1和信号提取部765-2简称为信号提取部765。

此外，在下文中，当不需要特别区分N+半导体区771-1和N+半导体区771-2时，N+半导体区771-1和N+半导体区771-2也将被简称为N+半导体区771，并且当不需要特别区分N-半导体区772-1和N-半导体区772-2时，N-半导体区772-1和N-半导体区772-2也将被简称为N-半导体区772。

此外，在下文中，当不需要特别区分P+半导体区773-1和P+半导体区773-2时，P+半导体区773-1和P+半导体区773-2也将被简称为P+半导体区773，并且当不需要特别区分P-半导体区774-1和P-半导体区774-2时，P-半导体区774-1和P-半导体区774-2也将被简称为P-半导体区774。此外，当不需要特别区分间隔部775-1和间隔部775-2时，间隔部775-1和间隔部775-2也将被简称为间隔部775。

设置在半导体基板41上的N+半导体区771用作用于检测从外部入射到像素10上的光量(或者换言之，根据半导体基板41的光电转换产生的信号电荷的量)的电荷检测部。除了N+半导体区771之外，电荷检测部也可被视为包括具有低施主杂质浓度的N-半导体区772。此外，P+半导体区773用作用于将多数载流子电流注入到半导体基板41中的电压施加部，或者换言之，直接向半导体基板41施加电压以在半导体基板41内产生电场。除了P+半导体区773之外，电压施加部还可以被视为包括具有低受主杂质浓度的P-半导体区774。

例如，以预定间隔规则地布置的扩散膜811形成在半导体基板41的正面侧上的界面处，该正面侧是在其上形成多层配线层42的一侧。此外，虽然未示出，但是在扩散膜811与半导体基板41的界面之间形成绝缘膜(栅极绝缘膜)。

例如，扩散膜811以预定间隔规则地布置在半导体基板41的作为多层配线层42形成的一侧的正面侧上的界面处，并且扩散膜811防止从半导体基板41穿过多层配线层42的光和由反射构件815(将在后面描述)反射的光被扩散膜811扩散并且穿透至半导体基板41的外部(片上透镜47侧上)。扩散膜811的材料可以是包含多晶硅(例如，多晶硅)作为主要成分的任何材料。

注意，形成扩散膜811以避免N+半导体区771-1和P+半导体区773-1的位置，使得扩散膜811不与N+半导体区771-1和P+半导体区773-1的位置重叠。

在图33中，在构成多层配线层42的四层的第一金属膜M1至第四金属膜M4中，最接近半导体基板41的第一金属膜M1包括用于供给电源电压的电源线813、用于向P+半导体区域773-1或773-2施加预定电压的电压施加配线814、以及作为反射入射光的构件的反射构件815。电压施加配线814经由接触电极812连接到P+半导体区773-1或773-2，向P+半导体区773-1施加预定电压VIX0，并且向P+半导体区773-2施加预定电压VIX1。

在图33的第一金属膜M1中，虽然反射构件815构成除了电源线813和施加电压配线814之外的配线，但是为了避免附图变得过于复杂，省略了一些附图标记。反射构件815是为了反射入射光而设置的虚设配线。反射构件815布置在作为电荷检测部的N+半导体区771-1和771-2下方，以在平面图中与N+半导体区771-1和771-2重叠。此外，在第一金属膜M1中，为了将累积在N+半导体区771中的电荷转移到FD722，还形成连接N+半导体区771和转移晶体管721彼此的接触电极(未示出)。

在本实施例中，反射构件815配置在与第一金属膜M1相同的层上，但并不局限于配置在相同的层上。

在作为从半导体基板41侧的第二层的第二金属膜M2中，例如，形成连接至第一金属膜M1的电压施加配线814的电压施加配线816、传输传输驱动信号TRG、重置驱动信号RST、选择驱动信号SEL、FD驱动信号FDG等的控制线817、接地线等。此外，FD 722等也形成在第二金属膜M2中。

在作为从半导体基板41侧的第三层的第三金属膜M3中，例如，形成垂直信号线29、用于屏蔽的配线等。

在作为从半导体基板41侧的第四层的第四金属膜M4中，例如，在作为信号提取部65的电压施加部的P+半导体区773-1和773-2中形成用于施加预定电压MIX0或MIX1的电压供应线(未示出)。

将描述图33中所示的像素10(即CAPD像素)的操作。

垂直驱动部22驱动像素10并且根据由于光电转换而获得的电荷将信号分配至FD722A和FD 722B(图32)。

垂直驱动部22经由接触电极812等向两个P+半导体区773施加电压。例如，垂直驱动部22将1.5V的电压施加至P+半导体区773-1并且将0V的电压施加至P+半导体区773-2。

由于电压的施加，在半导体基板41中的两个P+半导体区域773之间产生电场，并且电流从P+半导体区域773-1流到P+半导体区域773-2。在这种情况下，半导体基板41中的空穴在P+半导体区773-2的方向上移动并且电子在P+半导体区773-1的方向上移动。

因此，当来自外部的红外光(反射光)在这种状态下经由片上透镜47入射至半导体基板41并且红外光在半导体基板41中光电转换为一对电子和空穴时，所获得的电子通过P+半导体区773之间的电场在P+半导体区773-1的方向上被引导并且移动到N+半导体区771-1中。

在这种情况下，通过光电转换产生的电子被用作用于检测与入射到像素10的红外光的量或换言之接收的红外光的量对应的信号的信号电荷。

因此，根据已经移动到N+半导体区771-1中的电子的电荷将被累积在N+半导体区771-1中，并且电荷将由列处理部23经由FD 722A、放大晶体管724A、垂直信号线29A等检测。

换言之，N+半导体区771-1的累积的电荷被传输至直接连接至N+半导体区771-1的FD 722A，并且根据传输至FD 722A的电荷的信号将由列处理部23经由放大晶体管724A和垂直信号线29A读取。此外，通过列处理部23对读取信号执行诸如AD转换的处理，并且将作为处理结果获得的像素信号提供至信号处理部26。

像素信号是指示根据由N+半导体区771-1检测的电子的电荷量，或换言之，在FD722A中累积的电荷量的信号。换言之，像素信号可被描述为指示像素10接收的红外光量的信号。

在这种情况下，当通过与N+半导体区771-1的情况类似的方式适当时，根据由N+半导体区771-2检测的电子的像素信号可以用于测距。

此外，在随后的定时，由垂直驱动部22经由接触件等向两个P+半导体区域73施加电压，使得产生与直到现在为止在半导体基板41中产生的电场相反方向的电场。具体地，例如，1.5V的电压施加至P+半导体区773-2并且0V的电压施加至P+半导体区773-1。

因此，在半导体基板41中的两个P+半导体区域773之间产生电场，并且电流从P+半导体区域773-2流向P+半导体区域773-1。

当来自外部的红外光(反射光)在这种状态下经由片上透镜47入射至半导体基板41时，红外光在半导体基板41内部被光电转换为一对电子和空穴，所获得的电子通过两个P+半导体区773之间的电场在P+半导体区773-2的方向上被引导并且移动到N+半导体区771-2中。

因此，根据已经移动到N+半导体区771-2中的电子的电荷将被累积在N+半导体区771-2中，并且电荷将由列处理部23经由FD 722B、放大晶体管724B、垂直信号线29B等检测。

换言之，N+半导体区771-2的累积的电荷被传输至直接连接至N+半导体区771-2的FD 722B，并且根据传输至FD 722B的电荷的信号由列处理部23经由放大晶体管724B和垂直信号线29B读取。此外，通过列处理部23对读取信号执行诸如AD转换的处理，并且将作为处理结果获得的像素信号提供至信号处理部26。

在这种情况下，当通过与N+半导体区771-2的情况类似的方式适当时，根据由N+半导体区771-1检测的电子的像素信号可以用于测距。

以这种方式，当通过在相同像素10中相互不同的期间内进行光电转换而得到像素信号时，信号处理部26能够根据该像素信号计算与对象之间的距离。

甚至在作为如上所述配置的CAPD像素的像素10中，通过形成SiGe区或Ge区的半导体基板41，可以提高近红外光的量子效率并且可以提高传感器灵敏度。

<21.测距模块的配置实例>

图34是示出了使用上述光接收元件1输出测距信息的测距模块的配置实例的框图。

测距模块500包括发光部511、发光控制部512和光接收部513。

发光部511包括发射具有预定波长的光的光源，并用亮度周期性变化的照射光照射对象。例如，发光部511包括发射波长为780nm以上的红外光的发光二极管作为光源，并且与从发光控制部512提供的矩形波的发光控制信号CLKp同步地产生照射光。

注意，发光控制信号CLKp不限于矩形波，只要其是周期信号即可。例如，发光控制信号CLKp可以是正弦波。

发光控制部512向发光部511和光接收部513提供发光控制信号CLKp，并且控制照射光的照射定时。发光控制信号CLKp的频率例如是20兆赫(MHz)。注意，发光控制信号CLKp的频率不限于20兆赫，并且可以是5兆赫、100兆赫等。

光接收部513接收已被对象反射的反射光，根据光接收的结果计算每个像素的距离信息，并且生成和输出深度图像，在该深度图像中，与到对象(物体)的距离相对应的深度值被存储为像素值。

在光接收部513中，使用具有上述间接ToF***(栅极***或CAPD***)的像素结构的光接收元件1或者具有SPDAD像素的像素结构的光接收元件1。例如，作为光接收部513的光接收元件1根据基于发光控制信号CLKp分配至像素阵列部21的每个像素10的浮置扩散区FD1或FD2的电荷的像素信号计算每个像素的距离信息。

如上所述，具有上述间接ToF***的像素结构或直接ToF***的像素结构的光接收元件1可以被并入作为测距模块500的光接收部513，该测距模块500获得和输出关于到对象的距离的信息。因此，可以提高传感器灵敏度并且可以提高测距模块500的测距特性。

<22.电子装置的配置实例>

要注意的是，如上所述，光接收元件1可应用于测距模块，并且还可应用于各种电子装置，例如，诸如配备有测距功能的数字静态照相机和数字摄像机的成像装置以及配备有测距功能的智能电话。

图35是示出作为应用本技术的电子装置的智能电话的配置实例的框图。

如图35所示，智能电话601被配置为使得测距模块602、成像装置603、显示器604、扬声器605、麦克风606、通信模块607、传感器单元608、触摸面板609以及控制单元610经由总线611彼此连接。此外，控制单元610通过使CPU执行程序而具有作为应用处理部621和操作***处理部622的功能。

图34中所示的测距模块500被应用于测距模块602。例如，测距模块602布置在智能电话601的正面上，并且通过以智能电话601的用户作为对象执行测距，测距模块602可输出用户的面部、手、手指等的表面形状的深度值作为测距结果。

成像装置603布置在智能电话601的正面上，并且通过将智能电话601的用户作为对象成像，获取捕获用户的图像。注意，虽然未示出，但是可以采用其中成像装置603也布置在智能电话601的背面上的配置。

显示器604显示用于执行应用处理部621和操作***处理部622的处理的操作画面、成像装置603捕获的图像等。当使用智能电话601进行呼叫时，扬声器605和麦克风606执行例如来自对方的声音的输出和用户的声音的收集。

通信模块607通过诸如因特网的通信网络、公共电话网络、诸如所谓的4G线和5G线的用于无线移动体的广域通信网络、WAN(广域网)和LAN(局域网)、诸如蓝牙(注册商标)和NFC(近场通信)的短程无线通信等执行网络通信。传感器单元608感测速度、加速度、接近度等，并且触摸面板609获得用户在显示器604上显示的操作屏幕上的触摸操作。

应用处理部621进行用于通过智能电话601提供各种服务的处理。例如，应用处理部621可以通过基于从测距模块602提供的深度值虚拟再现用户的面部表情的计算机图形来创建面部，并且可以执行用于在显示器604上显示该面部的处理。此外，应用处理部621可以执行基于从测距模块602提供的深度值创建例如任意三维物体的三维形状数据的处理。

操作***处理部622进行用于实现智能电话601的基本功能和操作的处理。例如，操作***处理部622可执行用于基于从测距模块602提供的深度值认证用户的面部并解锁智能电话601的处理。此外，例如，操作***处理部622可基于从测距模块602提供的深度值执行用于识别用户手势的处理，并且可执行用于根据该手势输入各种操作的处理。

在以这种方式配置的智能电话601中，应用上述测距模块500作为测距模块602使得能够执行例如用于测量和显示到预定对象的距离、创建和显示预定对象的三维形状数据等的处理。

<23.应用于移动体的实例>

根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术可实现为在任何类型的移动体(诸如，汽车、电动车辆、混合电动车辆、摩托车、自行车、个人移动装置、飞机、无人机、船舶以及机器人)中配备的装置。

图36是示出了车辆控制***的示意性配置实例的框图，该车辆控制***是可以应用根据本公开的技术的移动体控制***的实例。

车辆控制***12000包括经由通信网络12001连接的多个电子控制单元。在图36所示的实例中，车辆控制***12000包括驱动***控制单元12010、车身***控制单元12020、外部车辆信息检测单元12030、内部车辆信息检测单元12040以及综合控制单元12050。另外，作为综合控制单元12050的功能部件，图中示出了微型计算机12051、音频/视频输出部12052和车载网络I/F(接口)12053。

驱动***控制单元12010根据各种程序控制与车辆的驱动***相关的装置的操作。例如，驱动***控制单元12010用作用于产生诸如内燃机或驱动电动机的车辆的驱动力的驱动力产生装置、用于将驱动力传递到车轮的驱动力传递机构、用于调节车辆的转向角的转向机构、以及诸如产生车辆的制动力的制动装置的控制装置。

车身***控制单元12020根据各种程序来控制安装在车身中的各种装置的操作。例如，车身***控制单元12020用作无钥匙进入***、智能钥匙***、电动车窗装置或诸如前照灯、后灯、制动灯、转向信号和雾灯的各种灯的控制装置。在这种情况下，从替代键的便携式装置发送的无线电波或各种开关的信号可以被输入到车身***控制单元12020。车身***控制单元12020接收无线电波或信号的输入并且控制车门锁定装置、电动车窗装置和车辆的灯。

外部车辆信息检测单元12030检测关于安装有车辆控制***12000的车辆的外部的信息。例如，成像部12031连接到外部车辆信息检测单元12030。外部车辆信息检测单元12030使成像部12031捕获车辆外部的图像并接收捕获的图像。外部车辆信息检测单元12030可以基于接收的图像对道路上的人、汽车、障碍物、标志和字母执行物体检测处理或距离检测处理。

成像部12031是接收光并根据所接收的光量输出电信号的光学传感器。成像部12031还可以输出作为图像或者作为测距信息的电信号。另外，由成像部12031接收的光可以是可见光或诸如红外光的不可见光。

内部车辆信息检测单元12040检测关于车辆内部的信息。例如，检测驾驶员状态的驾驶员状态检测部12041连接到内部车辆信息检测单元12040。驾驶员状态检测部12041包括例如捕获驾驶员的图像的相机，并且内部车辆信息检测单元12040可以基于从驾驶员状态检测部12041输入的检测信息计算驾驶员的疲劳度或集中度或者可以确定驾驶员是否打瞌睡。

微型计算机12051可以基于由外部车辆信息检测单元12030或内部车辆信息检测单元12040获取的关于车辆的内部或外部的信息来计算用于驱动力产生装置、转向机构或制动装置的控制目标值，并且向驱动***控制单元12010输出控制命令。例如，微型计算机12051可以执行协作控制，以实现ADAS(高级驾驶员辅助***)的功能，包括车辆防碰撞或减震、基于车间距离的追车驾驶、恒速驾驶、车辆碰撞警告以及车辆车道偏离警告。

另外，微型计算机12051可以通过基于由外部车辆信息检测单元12030或内部车辆信息检测单元12040获取的与车辆的周围有关的信息来控制驱动力产生装置、转向机构、制动装置等，来执行用于自动驾驶等的协作控制，在自动驾驶等中，不依赖于驾驶员的操作而执行自主行驶。

另外，微型计算机12051可以基于由外部车辆信息检测单元12030获取的关于车辆外部的信息，将控制命令输出到车身***控制单元12020。例如，微型计算机12051可以通过根据由外部车辆信息检测单元12030检测的前方车辆或对面车辆的位置控制前照灯以例如从高光束切换至近光束来执行用于防止眩光的协作控制。

音频/视频输出部12052将声音和图像中的至少一个的输出信号传输到输出设备，该输出设备能够视觉地或听觉地向乘客或车辆外部通知信息。在图36中所示的实例中，音频扬声器12061、显示部12062和仪表板12063被示出为输出装置的实例。例如，显示部12062可包括板上显示器和平视显示器中的至少一个。

图37是示出成像部12031的安装位置的实例的图示。

在图37中，车辆12100包括成像部12101、12102、12103、12104和12105作为成像部12031。

成像部12101、12102、12103、12104和12105被设置在车辆12100的车辆内部中的诸如前鼻、侧视镜、后保险杠、后门、以及挡风玻璃的上部的位置处。设置在车辆内部中的前鼻部上的成像部12101和设置在挡风玻璃的上部中的成像部12105主要获取车辆12100的前方的图像。设置在侧视镜上的成像部12102和12103主要获取车辆12100的侧边的图像。设置在后保险杠或后门上的成像部12104主要获取车辆12100的后部的图像。通过成像部12101和12105获取的前视图图像主要用于前方车辆、行人、障碍物、交通灯、交通标志、车道等的检测。

图37示出了成像部12101至12104的成像范围的实例。成像范围12111指示设置在前鼻处的成像部12101的成像范围，成像范围12112和12113分别指示设置在侧视镜处的成像部12102和12103的成像范围，成像范围12114指示设置在后保险杠或后门处的成像部12104的成像范围。例如，通过叠加由成像部12101至12104捕获的图像数据，能够获得从上方观察到的车辆12100的俯瞰图像。

成像部12101至12104中的至少一个可以具有用于获取距离信息的功能。例如，成像部12101至12104中的至少一个可以是由多个成像元件构成的立体相机，或者可以是具有用于相位差检测的像素的成像元件。

例如，微型计算机12051尤其能够通过基于从成像部12101至12104获得的距离信息获取到成像范围12111至12114中的每个三维物体的距离以及到该三维物体的距离(相对于车辆12100的相对速度)的时间变化来提取车辆12100行驶的路径上的最近的三维物体，即，在与车辆12100大致相同的方向上以规定的速度(例如，0km/h以上)行驶的三维物体作为前方车辆。另外，微型计算机12051可以在前方车辆的前方预先设定要确保的车间距离，并且可以进行自动制动控制(也包括追车停止控制)或自动加速控制(也包括追车开始控制)。以此方式，可以执行用于自动驾驶目的的协作控制，在该自动驾驶中，车辆不需要驾驶员的操作而自主行驶。

例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息将与三维物体有关的三维数据分类并提取为二轮车、普通车辆、大型车辆、行人和其他三维物体(诸如电线杆)，并且可以使用该三维数据来执行障碍物的自动躲避。例如，微型计算机12051将车辆12100的周围障碍物区分成车辆12100的驾驶员能够看到的障碍物和难以看到的障碍物。然后，微型计算机12051判断指示与各障碍物碰撞的风险的程度的碰撞风险，并且当碰撞风险等于或高于设定值且存在碰撞的可能性时，通过经由音频扬声器12061或显示部12062向驾驶员输出警报或者通过驱动***控制单元12010执行强制减速或躲避转向，能够执行用于防碰撞的驾驶辅助。

成像部12101至12104中的至少一个可以是检测红外光的红外相机。例如，微型计算机12051可通过确定在成像部12101至12104的捕获图像中是否存在行人来识别行人。这样的行人识别通过例如提取作为红外照相机的成像部12101至12104的捕获图像中的特征点的过程和对表示对象的轮廓的一系列特征点执行图案匹配处理以确定对象是否是行人的过程来执行。当微型计算机12051确定在成像部12101到12104的捕获图像中存在行人且识别到行人时，音频/视频输出部12052控制显示部12062，使得用于强调的正方形轮廓线与识别到的行人重叠并显示。另外，音频/视频输出部分12052可以控制显示部分12062，使得在期望位置处显示指示行人等的图标。

上面已经描述了可以应用根据本公开的技术的车辆控制***的实例。根据本公开的技术可以应用于上述组件中的外部车辆信息检测单元12030和成像部12031。具体地，光接收元件1或者测距模块500可以应用于外部车辆信息检测单元12030和成像部12031的距离检测处理块。通过将根据本公开的技术应用于外部车辆信息检测单元12030和成像部12031，可以高精度地测量与路面上的物体(诸如人、车辆、障碍物、标志或字符)的距离，并且通过使用获得的距离信息可以减少驾驶员的疲劳并且提高驾驶员和车辆的安全水平。

本技术的实施方式不限于上述实施方式，并且在不背离本技术的主旨的情况下可以做出各种修改。

此外，虽然在上述光接收元件1中已经描述了电子被用作信号载流子的实例，但是可替换地，通过光电转换生成的空穴可以被用作信号载流子。

例如，各个实施方式的全部或者一部分的组合可以用于上述光接收元件1中。

本说明书中描述的有益效果仅是示例性的并且不受限制，并且可以实现除本说明书中描述的那些有益效果之外的有益效果。

本技术可以配置如下。

(1)一种光接收元件，包括：

像素阵列区，在像素阵列区中，至少光电转换区由SiGe区或Ge区形成的像素以矩阵图案排列；以及

AD转换部，设置在一个或多个像素的像素单元中。

(2)根据以上(1)所述的光接收元件，其中，

像素阵列区的整体由SiGe区或Ge区形成。

(3)根据以上(1)或(2)所述的光接收元件，其中，

像素至少包括：光电二极管，作为光电转换区；转移晶体管，被配置为转移在光电二极管中产生的电荷；以及电荷保持部，被配置为临时保持电荷，以及

光接收元件包括连接到电荷保持部的电容元件。

(4)根据以上(3)所述的光接收元件，其中，

所述电容元件是形成在配线层中的MIM电容元件。

(5)根据以上(3)所述的光接收元件，其中，

电容元件是形成在配线层中的MOM电容元件。

(6)根据以上(3)所述的光接收元件，其中，

所述电容元件是形成在配线层中的多层电容元件(Poly-Poly capacitativeelement)。

(7)根据以上(1)至(6)中任一项所述的光接收元件，其中，

通过层压第一半导体基板和第二半导体基板来构造光接收元件，在第一半导体基板上形成像素阵列区，在第二半导体基板上形成包括每个像素的控制电路的逻辑电路区域。

(8)根据以上(1)至(7)中任一项所述的光接收元件，其中，

AD转换部以n×n个像素(其中，n是等于或大于2的整数)为单位设置。

(9)根据以上(1)至(8)中任一项所述的光接收元件，

其中，光接收元件是采用栅极***的间接ToF传感器。

(10)根据以上(1)至(8)中任一项所述的光接收元件，其中，

光接收元件是采用CAPD***的间接ToF传感器。

(11)根据以上(1)至(8)中任一项所述的光接收元件，其中，

光接收元件是在像素中包括SPAD的直接ToF传感器。

(12)根据以上(1)至(8)中任一项所述的光接收元件，其中，

光接收元件是其中所有像素是被配置为接收红外光的像素的IR成像传感器。

(13)根据以上(1)至(8)中任一项所述的光接收元件，其中，

光接收元件是包括被配置为接收红外光的像素和被配置为接收RGB光的像素的RGBIR成像传感器。

(14)一种制造光接收元件的方法，光接收元件包括像素阵列区和AD转换部，在像素阵列区中像素以矩阵图案排列，AD转换部设置在一个或多个像素的像素单元中，所述方法包括：

至少形成SiGe区或Ge区的每个像素的光电转换区。

(15)根据以上(14)所述的制造光接收元件的方法，其中，

像素阵列区的整体由SiGe区或所述Ge区形成。

(16)根据以上(14)或(15)所述的制造光接收元件的方法，包括

通过在半导体基板的像素晶体管形成表面上外延生长来形成硅膜，并且通过热处理所述硅膜来形成氧化膜，在半导体基板上已经形成光电转换区。

(17)根据以上(16)所述的制造光接收元件的方法，其中，

氧化膜是像素晶体管的栅极氧化膜。

(18)一种电子装置，包括：

光接收元件，包括：

像素阵列区，在像素阵列区中至少光电转换区由SiGe区或Ge区形成的像素以矩阵图案排列；以及

AD转换部，设置在一个或多个像素的像素单元中。

[参考标号列表]

1 光接收元件

10 像素

PD 光电二极管

TRG 转移晶体管

21 像素阵列部

41半导体基板(第一基板)

42 多层配线层

50 P型半导体区

52 N型半导体区

111 像素阵列区

141半导体基板(第二基板)

201像素电路

202ADC(AD转换器)

351 氧化膜

371 MIM电容元件

381 第一滤色层

382 第二滤色层

441 N阱区

442 P型扩散层

500 测距模块

511 发光部

512 发光控制部

513 光接收部

601 智能手机

602 测距模块。

Claims (18)

1.一种光接收元件，包括：

像素阵列区，在所述像素阵列区中，至少光电转换区由SiGe区或Ge区形成的像素以矩阵图案排列；以及

AD转换部，设置在一个或多个像素的像素单元中。

2.根据权利要求1所述的光接收元件，其中，

所述像素阵列区的整体由所述SiGe区或所述Ge区形成。

3.根据权利要求1所述的光接收元件，其中，

所述像素至少包括：光电二极管，作为所述光电转换区；转移晶体管，被配置为转移在所述光电二极管中产生的电荷；以及电荷保持部，被配置为临时保持所述电荷，以及

所述光接收元件包括连接到所述电荷保持部的电容元件。

4.根据权利要求3所述的光接收元件，其中，

所述电容元件是MIM电容元件。

5.根据权利要求3所述的光接收元件，其中，

所述电容元件是MOM电容元件。

6.根据权利要求3所述的光接收元件，其中，

所述电容元件为多层电容元件。

7.根据权利要求1所述的光接收元件，其中，

通过层压第一半导体基板和第二半导体基板来构造光接收元件，在所述第一半导体基板上形成像素阵列区，在所述第二半导体基板上形成包括每个像素的控制电路的逻辑电路区域。

8.根据权利要求1所述的光接收元件，其中，

所述AD转换部以n×n个像素(其中，n是等于或大于2的整数)为单位设置。

9.根据权利要求1所述的光接收元件，其中，

所述光接收元件是采用栅极***的间接ToF传感器。

10.根据权利要求1所述的光接收元件，其中，

所述光接收元件是采用CAPD***的间接ToF传感器。

11.根据权利要求1所述的光接收元件，其中，

所述光接收元件是在所述像素中包括SPAD的直接ToF传感器。

12.根据权利要求1所述的光接收元件，其中，

所述光接收元件是其中所有像素是被配置为接收红外光的像素的IR成像传感器。

13.根据权利要求1所述的光接收元件，其中，

所述光接收元件是包括被配置为接收红外光的像素和被配置为接收RGB光的像素的RGBIR成像传感器。

14.一种制造光接收元件的方法，所述光接收元件包括像素阵列区和AD转换部，在所述像素阵列区中像素以矩阵图案排列，所述AD转换部设置在一个或多个像素的像素单元中，所述方法包括：

至少形成SiGe区或Ge区的每个像素的光电转换区。

15.根据权利要求14所述的制造光接收元件的方法，其中，

所述像素阵列区的整体由所述SiGe区或所述Ge区形成。

16.根据权利要求14所述的制造光接收元件的方法，包括

通过在半导体基板的像素晶体管形成表面上外延生长来形成硅膜，并且通过热处理所述硅膜来形成氧化膜，在所述半导体基板上已经形成所述光电转换区。

17.根据权利要求16所述的制造光接收元件的方法，其中，

所述氧化膜是像素晶体管的栅极氧化膜。

18.一种电子装置，包括：

光接收元件，包括：

像素阵列区，在所述像素阵列区中至少光电转换区由SiGe区或Ge区形成的像素以矩阵图案排列；以及

AD转换部，设置在一个或多个像素的像素单元中。

Images