CN115765651A - 一种射频功率器件与电子设备 - Google Patents

Abstract

本申请提供了一种射频功率器件与电子设备，涉及射频器件技术领域。该射频功率器件包括基板，位于基板上的输入巴伦、第一晶体管、补充电容以及输出电感，位于基板外的第二晶体管，输入巴伦分别与第一晶体管、第二晶体管的控制端电连接，且输入巴伦用于接收使能信号，第一晶体管与第二晶体管串联后的一端分别连接电源与补充电容，另一端接地，第一晶体管与第二晶体管的连接点还分别与输入巴伦、补充电容以及输出电感电连接，输出电感用于连接负载；其中，输出电感、补充电容、第一晶体管与第二晶体管的寄生电容以及基板的寄生电容共同用于实现阻抗匹配。本申请提供的射频功率器件与电子设备具有内匹配尺寸小的优点。

Description

一种射频功率器件与电子设备

技术领域

本申请涉及射频器件技术领域，具体而言，涉及一种射频功率器件与电子设备。

背景技术

目前大部分射频功率器件多采用陶瓷或者塑封管壳，芯片通过键合线连接到管壳的Pin脚上。首先键合线越长等效的寄生参数越大，在键合线上的功率损耗也会越大；其次需要在封装器件外匹配电路上进行匹配链路设计，但匹配的电路尺寸增加导致输出插损变大。

综上，现有技术中存在射频功率器件的匹配电路尺寸较大的问题。

发明内容

本申请的目的在于提供一种射频功率器件与电子设备，以解决现有技术中存在的射频功率器件的匹配电路尺寸较大的问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

一方面，本申请实施例提供了一种射频功率器件，所述射频功率器件包括：

基板；

位于所述基板上的输入巴伦、第一晶体管、补充电容以及输出电感；

位于所述基板外的第二晶体管；

所述输入巴伦分别与所述第一晶体管、所述第二晶体管的控制端电连接，且所述输入巴伦用于接收使能信号；

所述第一晶体管与所述第二晶体管串联后的一端分别连接电源与所述补充电容，另一端接地，所述第一晶体管与所述第二晶体管的连接点还分别与所述输入巴伦、所述补充电容以及所述输出电感电连接，所述输出电感用于连接负载；其中，

所述输出电感、所述补充电容、所述第一晶体管与所述第二晶体管的寄生电容以及所述基板的寄生电容共同用于实现阻抗匹配。

可选地，所述基板设置为“凹”字型，所述基板设置有槽口，所述槽口的宽度大于所述第二晶体管的宽度，所述第二晶体管安装于所述基板的槽口处。

可选地，所述基板包括第一安装区、第二安装区以及第三安装区，所述第一安装区、所述第二安装区以及所述第三安装区一体成型，且所述第一安装区与所述第三安装区分别位于所述第二安装区的两侧，所述第二安装区位于所述槽口的端部；其中，

所述输入巴伦位于所述第一安装区，所述第一晶体管与补充电容位于所述第二安装区，所述输出电感位于所述第三安装区。

可选地，所述基板包括还包括互连区，所述互连区与所述第二安装区连接，且所述互连区位于所述槽口侧端中靠近所述第三安装区的一侧，所述互连区与所述第二安装区的表面铺设有第一金属层，所述第二晶体管的引脚与所述互连区的第一金属层电连接。

可选地，所述第一晶体管与所述第二晶体管均为MOS管，所述第一晶体管的漏极与所述补充电容电连接，所述第一晶体管的源极与所述第二安装区的第一金属层电连接，所述第二晶体管的漏极与所述互连区的第一金属层电连接，所述第二晶体管的源极接地。

可选地，所述输入巴伦分别通过第一微带线、第二微带线与所述第一晶体管、所述第二晶体管的控制端电连接，所述第一晶体管的源极通过第三微带线与所述补充电容电连接，所述第二晶体管的源极通过第四微带线与所述互连区的第一金属层电连接，所述第一微带线、所述第二微带线、所述第三微带线以及所述第四微带线用于参与阻抗匹配。

可选地，所述第二安装区位于所述基板的正面，所述第二安装区上铺设有第一金属层，所述基板的背面铺设有第二金属层。

可选地，所述射频功率器件还包括隔直电容，所述隔直电容的一端与所述输出电感电连接，所述隔直电容的另一端用于连接负载。

另一方面，本申请实施例还提供了一种电子设备，所述电子设备包括上述的射频功率器件。

可选地，所述电子设备还包括外部阻抗匹配网络，所述外部阻抗匹配网络与所述输出电感电连接，且所述外部阻抗匹配网络用于连接负载。

相对于现有技术，本申请具有以下有益效果：

本申请提供了一种射频功率器件与电子设备，该射频功率器件包括基板，位于基板上的输入巴伦、第一晶体管、补充电容以及输出电感，位于基板外的第二晶体管，输入巴伦分别与第一晶体管、第二晶体管的控制端电连接，且输入巴伦用于接收使能信号，第一晶体管与第二晶体管串联后的一端分别连接电源与补充电容，另一端接地，第一晶体管与第二晶体管的连接点还分别与输入巴伦、补充电容以及输出电感电连接，输出电感用于连接负载；其中，输出电感、补充电容、第一晶体管与第二晶体管的寄生电容以及基板的寄生电容共同用于实现阻抗匹配。一方面，由于本申请的阻抗匹配电路设置于射频功率器件的内部，实现了内匹配，因此可以无需搭建外部匹配电路，整体的体积缩小。另一方面，由于本申请利用了晶体管与基板的寄生电容参与匹配，因此在提升器件性能的基础上，也可以减小内匹配尺寸，进而进一步缩小了的射频功率器件的体积。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为本申请实施例提供的射频功率器件的电路示意图。

图2为本申请实施例提供的射频功率器件的等效电路示意图。

图3为本申请实施例提供的基板的结构示意图。

图4为本申请实施例提供的基板的分区示意图。

图5为本申请实施例提供的射频功率器件的示例性排版布置示意图。

图6为本申请实施例提供的电子设备的电路示意图。

图中：

100-射频功率器件；110-输入巴伦；120-第一晶体管；130-第二晶体管；140-补充电容；150-输出电感；160-隔直电容；170-基板；171-第一安装区；172-第二安装区；173-第三安装区；174-互连区；180-一微带线；190-第二微带线；200-第三微带线；210-第四微带线；220-外部阻抗匹配网络。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

正如背景技术中所述，现有技术中，射频功率器件普遍采用外部匹配电路实现阻抗匹配，导致整体电路尺寸较大。

有鉴于此，本申请提供了一种射频功率器件，通过内匹配以及利用基板寄生电容参与匹配的方式，降低器件的整体尺寸。

下面对本申请提供的射频功率器件进行示例性说明：

作为一种可选的实现方式，请参阅图1，该射频功率器件100包括基板170，位于基板170上的输入巴伦110、第一晶体管120、补充电容140以及输出电感150，位于基板170外的第二晶体管130，输入巴伦110分别与第一晶体管120、第二晶体管130的控制端电连接，且输入巴伦110用于接收使能信号，第一晶体管120与第二晶体管130串联后的一端分别连接电源与补充电容140，另一端接地，第一晶体管120与第二晶体管130的连接点还分别与输入巴伦110、补充电容140以及输出电感150电连接，输出电感150用于连接负载；其中，输出电感150、补充电容140、第一晶体管120与第二晶体管130的寄生电容以及基板170的寄生电容共同用于实现阻抗匹配。

其中，图1所示的射频功率器件100的电路结构的等效电路如图2所示。其中，第一晶体管120与第二晶体管130管均采用MOS管实现等效，当然地，在其它的一些实施例中，也可以采用其它晶体管，例如IGBT管等，在此不做限定。

从电路架构而言，假如采用D类功放的电路架构进行功率传输，则对晶体管的截止频率有很高的要求，输出的功率越大，输出寄生的电容因充放电的影响对效率影响非常的大；所以应为晶体管寄生电容的影响随着频率的升高而加强，限制了在较高频率中的应用。若采用B类功放，则需要考虑射频的非线性引入的谐波功率损耗，会进一步的恶化效率，导致传输的功率也同步恶化，所以需要对其二次谐波控制来改善效率提升；理论最高效率不会超过78.5％，并且随着功率传输增加，需要更大的漏压，这对管芯的耐压门限也有了更高的要求。

并且，传统提升高效率的方式一是在直流功耗不变的情况下提高传递到基波的功率，二是减小器件损耗的功率和二次三次谐波功率的总和。

本申请中，在电路架构上，考虑了D类功放的寄生电容和截止频率的影响，也结合了E类功放的电路使能优势，降低了对晶体管击穿电压的门限，使用的是D类功放架构，同时利用E类功放基于寄生电容额外补充电容140参与电路充放电改善截止频率，减小寄生损耗。

本申请整体上在电路架构上通过串联的两个晶体管，在相同输出功率下降低了对晶体管击穿电压的门限，并利用提取的晶体管输出的寄生电容与补充电容140与输出匹配电感以及输出LC滤波器实现了波形整形，减少了寄生电容在高频功率输出对性能的影响，也减小了输出匹配的复杂度，同时让电压与电流之间减少交叠的面积空间，进而提升最大的输出效率，使整体输出效率达到90％以上。

不仅如此，本申请通过内匹配的方式，使得整体体积缩小的基础上，利用基板170的寄生电容也参与阻抗匹配，进而可以将原本不利于射频功率器件100性能的基板寄生电容转变为有利影响，减小寄生电容损耗，同时可以缩小补充电容140的容值，进而缩小补充电容140的体积，降低整体内匹配尺寸。

其中，请继续参阅图1，本申请提供的输入巴伦110采用键合线与微带线连接形成，图示中，虚线表示键合线，实线表示微带线，同时，在输入端通过键合丝与微带线配合后，在键合线与微带线的中心表贴铁氧体磁棒实现的输入巴伦110，以提升输入巴伦110中电感的感值的效果，达到改善输入巴伦110尺寸的目的，即通过较小体积的输入巴伦110，获取较大感值。并且，输入巴伦110的耦合度以及阻抗变化比例由电感决定，输入的使能信号通过巴伦输出给两个晶体管实现功率放大切换，通过调整键合线的相对位置可以改变两个线圈的交叠面积和间距从而改变耦合系数。

同理地，输出电感150也采用键合线与微带线连接组成，为了提升输出电感150的感值，输出电感150的键合线与微带线中心也可穿铁氧体磁棒来改善尺寸。

其中，第一晶体管120与第二晶体管130需要作为射频开关，通过输入信号的使能让第一晶体管120与第二晶体管130实现开启和关闭状态的切换，这样对晶体管自身的截止频率要求很高，因此，本申请中选择使用GaN的晶体管，能够保证更高的截止频率以及在高频也有不错的增益性能。其次输出采用键合线和绕线电感方式实现能够极大减小，在保证品质因数的情况下尽量保证与宽带特性的平衡。

同时，请继续参阅图1，图1中C1表示等效出的寄生电容(在实际电路连接中并无实际电容)，该寄生电容包括第一晶体管120、第二晶体管130以及基板170的寄生电容。图1中C2表示补充电容140，需要说明的是，在阻抗匹配过程中，若寄生电容已经能够满足阻抗匹配需求，则无需增加补充电容140；若寄生电容无法满足阻抗匹配需求，则需求的容值由补充电容140进行补充。

还需要说明的是，本申请提供的补充电容140为压控电容，实际可以通过电压来动态调节电容的容值，进而保证不同频点，兼容不同批次的晶体管变化。

并且，在内匹配时，第一晶体管120与第二晶体管130串联，需要借助一个基板170实现，将第一晶体管120的源极表贴到基板170上，再通过基板170的键合线连接到第二晶体管130的漏极。基板170因为尺寸必然会引入寄生电容，因此本申请利用基板170的寄生电容等效原本电路中需要使用的补充电容140，实现尺寸和成本的双重降低。

在此基础上，为了便于第一晶体管120与第二晶体管130之间的连接，第一晶体管120设置于基板170上，第二晶体管130设置于基板170外，并通过键合线实现连接。

作为一种实现方式，请参阅图3，基板170设置为“凹”字型，基板170设置有槽口，槽口的宽度大于第二晶体管130的宽度，第二晶体管130安装于基板170的槽口处。其中，为了便于后续说明，将槽口末端位置命名为端部，将槽口两侧的位置命名为侧端。通过将第二晶体管130安装于基板170的槽口处的方式，一方面，能够使第一晶体管120与第二晶体管130的距离相对较近，使得第一晶体管120与第二晶体管130之间的连接更加方便。另一方面，结合图2可知，第一晶体管120需要接地，由于第二晶体管130底部基板170遮挡，因此其接地更加方便。

此外，由于基板170设置为“凹”字型，因此其并非使用一块完整的面板，可以达到减小使用材料的效果，进而降低器件的成本。

在一种实现方式中，请参阅图4，基板170包括第一安装区171、第二安装区172以及第三安装区173，第一安装区171、第二安装区172以及第三安装区173一体成型，且第一安装区171与第三安装区173分别位于第二安装区172的两侧，第二安装区172位于槽口的端部；其中，输入巴伦110位于第一安装区171，第一晶体管120与补充电容140位于第二安装区172，输出电感150位于第三安装区173。

同时，基板170包括还包括互连区174，结合图5所示，互连区174与第二安装区172连接，且互连区174位于槽口侧端中靠近第三安装区173的一侧，互连区174与第二安装区172的表面铺设有第一金属层，第二晶体管130的引脚与互连区174的第一金属层电连接。

在此基础上，第一晶体管120与第二晶体管130均为MOS管，第一晶体管120的漏极与补充电容140电连接，第一晶体管120的源极与第二安装区172的第一金属层电连接，第二晶体管130的漏极与互连区174的第一金属层电连接，第二晶体管130的源极接地。

需要说明的是，通过该设置方式，保证了基板170成本低、第二晶体管130可以更加方便的接地的基础上，第一晶体管120的源极只需与基板170表层的第一金属层相连，第二晶体管130的漏极直接与最接近的互连区174的金属层相连接，即可保证实现了第一晶体管120的源极与第二晶体管130的漏极之间的电连接。此外，也保证了能够采用最短的键合线，实现第一晶体管120与第二晶体管130之间的连接，节约了成本。

在一种实现方式中，第二晶体管130与基板170的高度持平，便于第二晶体管130与互连区174之间的键合。

其中，基板170包括正面与背面，第二安装区172位于基板170的正面，第二安装区172与互连区174上铺设有第一金属层，基板170的背面铺设有第二金属层。可以理解地，通过该方式，可以利用第一金属层与第二金属层形成电容，进而扩大了基板170的寄生电容的容值，使得补充电容140的容值可以更小，即可以选用较小的补充电容140完成器件内匹配，进一步缩小了器件体积。

此外，输入巴伦110分别通过第一微带线180、第二微带线190与第一晶体管120、第二晶体管130的控制端电连接，第一晶体管120的源极通过第三微带线200与补充电容140电连接，第二晶体管130的源极通过第四微带线210与互连区174的第一金属层电连接，第一微带线180、第二微带线190、第三微带线200以及第四微带线210用于参与阻抗匹配。

其中，第一微带线180、第二微带线190、第三微带线200以及第四微带线210分别对图1中等效电感L1～L4，通过利用第一微带线180、第二微带线190、第三微带线200以及第四微带线210参与阻抗匹配的方式，进一步降低阻抗匹配尺寸。

作为一种实现方式，射频功率器件100还包括隔直电容160，隔直电容160的一端与输出电感150电连接，隔直电容160的另一端用于连接负载。其中，隔直电容160用于隔离直流，当然地，该隔直电容160也可参与阻抗匹配。

基于上述实现方式，本申请还提供了一种电子设备，该电子设备包括上述的射频功率器件100。

在一种实现方式中，参阅图6，电子设备还包括外部阻抗匹配网络220，外部阻抗匹配网络220与所述输出电感150电连接，且外部阻抗匹配网络220用于连接负载。其中，射频功率器件100的最终输出阻抗Zload是一个高效率阻抗合路点，通过外部阻抗匹配网络220可将阻抗配置至50ohm，在一种实现方式中，外部阻抗匹配网络220可以为Pi型网络。

综上所述，本申请提供了一种射频功率器件与电子设备，该射频功率器件包括基板，位于基板上的输入巴伦、第一晶体管、补充电容以及输出电感，位于基板外的第二晶体管，输入巴伦分别与第一晶体管、第二晶体管的控制端电连接，且输入巴伦用于接收使能信号，第一晶体管与第二晶体管串联后的一端分别连接电源与补充电容，另一端接地，第一晶体管与第二晶体管的连接点还分别与输入巴伦、补充电容以及输出电感电连接，输出电感用于连接负载；其中，输出电感、补充电容、第一晶体管与第二晶体管的寄生电容以及基板的寄生电容共同用于实现阻抗匹配。一方面，由于本申请的阻抗匹配电路设置于射频功率器件的内部，实现了内匹配，因此可以无需搭建外部匹配电路，整体的体积缩小。另一方面，由于本申请利用了晶体管与基板的寄生电容参与匹配，因此在提升器件性能的基础上，也可以减小内匹配尺寸，进而进一步缩小了的射频功率器件的体积。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (10)

1.一种射频功率器件，其特征在于，所述射频功率器件包括：

基板；

位于所述基板上的输入巴伦、第一晶体管、补充电容以及输出电感；

位于所述基板外的第二晶体管；

所述输入巴伦分别与所述第一晶体管、所述第二晶体管的控制端电连接，且所述输入巴伦用于接收使能信号；

所述第一晶体管与所述第二晶体管串联后的一端分别连接电源与所述补充电容，另一端接地，所述第一晶体管与所述第二晶体管的连接点还分别与所述输入巴伦、所述补充电容以及所述输出电感电连接，所述输出电感用于连接负载；其中，

所述输出电感、所述补充电容、所述第一晶体管与所述第二晶体管的寄生电容以及所述基板的寄生电容共同用于实现阻抗匹配。

2.如权利要求1所述的射频功率器件，其特征在于，所述基板设置为“凹”字型，所述基板设置有槽口，所述槽口的宽度大于所述第二晶体管的宽度，所述第二晶体管安装于所述基板的槽口处。

3.如权利要求2所述的射频功率器件，其特征在于，所述基板包括第一安装区、第二安装区以及第三安装区，所述第一安装区、所述第二安装区以及所述第三安装区一体成型，且所述第一安装区与所述第三安装区分别位于所述第二安装区的两侧，所述第二安装区位于所述槽口的端部；其中，

所述输入巴伦位于所述第一安装区，所述第一晶体管与补充电容位于所述第二安装区，所述输出电感位于所述第三安装区。

4.如权利要求3所述的射频功率器件，其特征在于，所述基板包括还包括互连区，所述互连区与所述第二安装区连接，且所述互连区位于所述槽口侧端中靠近所述第三安装区的一侧，所述互连区与所述第二安装区的表面铺设有第一金属层，所述第二晶体管的引脚与所述互连区的第一金属层电连接。

5.如权利要求4所述的射频功率器件，其特征在于，所述第一晶体管与所述第二晶体管均为MOS管，所述第一晶体管的漏极与所述补充电容电连接，所述第一晶体管的源极与所述第二安装区的第一金属层电连接，所述第二晶体管的漏极与所述互连区的第一金属层电连接，所述第二晶体管的源极接地。

6.如权利要求5所述的射频功率器件，其特征在于，所述输入巴伦分别通过第一微带线、第二微带线与所述第一晶体管、所述第二晶体管的控制端电连接，所述第一晶体管的源极通过第三微带线与所述补充电容电连接，所述第二晶体管的源极通过第四微带线与所述互连区的第一金属层电连接，所述第一微带线、所述第二微带线、所述第三微带线以及所述第四微带线用于参与阻抗匹配。

7.如权利要求3所述的射频功率器件，其特征在于，所述第二安装区位于所述基板的正面，所述第二安装区上铺设有第一金属层，所述基板的背面铺设有第二金属层。

8.如权利要求1所述的射频功率器件，其特征在于，所述射频功率器件还包括隔直电容，所述隔直电容的一端与所述输出电感电连接，所述隔直电容的另一端用于连接负载。

9.一种电子设备，其特征在于，所述电子设备包括如权利要求1至8任一项所述的射频功率器件。

10.如权利要求9所述的电子设备，其特征在于，所述电子设备还包括外部阻抗匹配网络，所述外部阻抗匹配网络与所述输出电感电连接，且所述外部阻抗匹配网络用于连接负载。

Images