CN115734650A - 显示基板、显示装置 - Google Patents

显示基板、显示装置 Download PDF

Info

Publication number
CN115734650A
CN115734650A CN202111014705.5A CN202111014705A CN115734650A CN 115734650 A CN115734650 A CN 115734650A CN 202111014705 A CN202111014705 A CN 202111014705A CN 115734650 A CN115734650 A CN 115734650A
Authority
CN
China
Prior art keywords
sub
pixel
pixels
spacer
display substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111014705.5A
Other languages
English (en)
Inventor
刘肖楠
李军
池昶恂
尚庭华
徐倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111014705.5A priority Critical patent/CN115734650A/zh
Priority to US18/279,048 priority patent/US20240138222A1/en
Priority to PCT/CN2022/114390 priority patent/WO2023030110A1/zh
Priority to KR1020237029228A priority patent/KR20240058045A/ko
Publication of CN115734650A publication Critical patent/CN115734650A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种显示基板、显示装置，属于显示技术领域，其可至少部分解决现有的技术问题之一。本公开的显示基板包括包括衬底基板，以及在所述衬底基板上呈阵列间隔排布的多个子像素；相邻的所述子像素之间具有间隔区；所述间隔区包括具有功能位的第一间隔区，以及无功能位的第二间隔区；至少部分所述功能位处设置功能件；沿第一方向或第二方向排布的相邻两个所述子像素之间的所述第一间隔区的宽度，大于沿与其同方向排布的相邻两个所述子像素之间的所述第二间隔区的宽度；其中，所述间隔区的宽度，等于该间隔区对应的两个所述子像素的边界之间的最短距离。

Description

显示基板、显示装置
技术领域
本公开属于显示技术领域，具体涉及一种显示基板、显示装置。
背景技术
有机电致发光(OLED，Organic Light Emitting Diode)显示是一种重要的显示方式，与液晶显示(LCD，Liquid Crystal Display)相比，OLED显示具有低能耗、低成本、自发光、宽视角、响应速度快等优点，故在手机、平板电脑、数码相机等领域获得了广泛应用。
OLED显示基板主要包括衬底基板，以及在衬底基板上排成阵列(如矩阵)的多个子像素(或称像素单元)，每个子像素包括OLED器件。其中，OLED器件是通过蒸镀工艺形成的，即，控制有机材料通过高精细金属掩膜版(FMM，Fine Metal Mask)上的开口，以形成OLED器件的发光层(EML)等结构。
发明内容
本公开至少部分解决现有的技术问题之一，提供一种显示基板、显示装置。
第一方面，本公开实施例提供一种显示基板，其包括衬底基板，以及在所述衬底基板上呈阵列间隔排布的多个子像素；
相邻的所述子像素之间具有间隔区；所述间隔区包括具有功能位的第一间隔区，以及无功能位的第二间隔区；
至少部分所述功能位处设置功能件；
沿第一方向或第二方向排布的相邻两个所述子像素之间的所述第一间隔区的宽度，大于沿与其同方向排布的相邻两个所述子像素之间的所述第二间隔区的宽度；其中，所述间隔区的宽度，等于该间隔区对应的两个所述子像素的边界之间的最短距离。
在一些实施例中，所述第一间隔区的宽度大于或等于20μm。
在一些实施例中，所述功能件的边界与最接近的子像素的边界之间的距离大于或等于3μm。
在一些实施例中，所述第二间隔区的宽度小于或等于19μm。
在一些实施例中，至少部分所述第一间隔区对应的两个子像素的边界之间的最短连线，经过该第一间隔区中的功能件。
在一些实施例中，在过所述最短连线且垂直于所述衬底基板的截面中，该第一间隔区对应的两个子像素的边界之间的距离大于或等于20μm，该第一间隔区中的所述功能件与所述子像素之间的距离大于或等于3μm。
在一些实施例中，至少部分所述第一间隔区对应的两个子像素的几何中心之间的连线，经过该第一间隔区中的所述功能件。
在一些实施例中，至少部分所述第一间隔区对应的两个子像素的几何中心之间的连线，经过该第一间隔区中的所述功能件的几何中心。
在一些实施例中，至少部分第一间隔区沿第三方向延伸；
至少部分第一间隔区沿第四方向延伸；所述第四方向与所述第三方向交叉；
至少部分沿第三方向延伸的第一间隔区与沿第四方向延伸的第一间隔区具有交叠区域，至少部分所述功能件与所述交叠区域至少部分交叠。
在一些实施例中，相邻的所述功能件之间的距离在100μm至300μm之间。
在一些实施例中，设有所述功能件的功能位的数量，在所述功能件总数量中的占比至少为15％。
在一些实施例中，所述显示基板还包括像素定义层；
所述像素定义层包括像素定义层开口，以及位于所述像素定义层开口之间的像素定义部；
所述像素定义层开口界定所述子像素的发光区域；
所述功能件设置在所述像素定义部背离所述衬底基板一侧。
在一些实施例中，所述功能件与所述像素定义部为一体结构。
在一些实施例中，与至少部分所述功能件相邻的多个子像素中，有至少一个子像素的几何中心偏离沿第一方向延伸的一条直线，且与该子像素在第一方向上位于同一排的至少两个子像素的几何中心位于该直线上；
和/或，
与至少部分所述功能件相邻的多个子像素中，有至少一个子像素的几何中心偏离沿第二方向延伸的一条直线，且与该子像素在第二方向上位于同一排的至少两个子像素的几何中心位于该直线上；所述第二方向与所述第一方向交叉。
在一些实施例中，所述子像素包括第一子像素、第二子像素、第三子像素；
所述第一子像素和所述第三子像素沿第一方向交替排布形成第一像素组，沿第二方向交替排布形成第三像素组；所述第二方向与所述第一方向交叉；
所述第二子像素沿第一方向排布形成第二像素组，沿第二方向排布形成第四像素组；
其中，所述第一像素组和所述第二像素组沿所述第二方向交替排布；所述第三像素组和所述第四像素组沿所述第一方向交替排布。
在一些实施例中，在所述第三像素组中相邻的所述第一子像素和所述第三子像素之间的所述间隔区中，有至少部分所述间隔区为所述第一间隔区；
在所述第一像素组中相邻的所述第一子像素和所述第三子像素之间的所述间隔区，为所述第二间隔区。
在一些实施例中，所述第三像素组中相邻的所述第一子像素和所述第三子像素之间的所述间隔区，沿所述第二方向交替为所述第一间隔区和所述第二间隔区；
两个相邻的所述第三像素组中，其中一个所述第三像素组中的一个所述第一间隔区，与另一个所述第三像素组的一个所述第二间隔区位于沿第一方向排列的同两排子像素之间。
在一些实施例中，呈阵列排布的两个所述第一子像素和两个所述第三子像素的几何中心的依次连线构成虚拟梯形；
所述虚拟梯形的底边对应的所述第一子像素和所述第三子像素之间的所述间隔区为所述第一间隔区，所述虚拟梯形的顶边对应的所述第一子像素和所述第三子像素之间的所述间隔区为所述第二间隔区。
在一些实施例中，所述虚拟梯形的底边平行于所述第二方向。
在一些实施例中，所述虚拟梯形为虚拟等腰梯形。
在一些实施例中，在至少部分位于相邻的所述第一子像素和所述第三子像素之间的所述第一间隔区中，所述功能件的几何中心位于该第一间隔区对应的所述第一子像素的几何中心与所述第三子像素的几何中心之间的连线上。
在一些实施例中，在至少部分位于相邻的所述第一子像素和所述第三子像素之间的所述第一间隔区中，沿所述第二方向，所述功能件的几何中心与该第一间隔区对应的所述第一子像素的几何中心间的距离，小于所述功能位的几何中心与该第一间隔区对应的所述第三子像素的几何中心间的距离。
在一些实施例中，在至少部分位于相邻的所述第一子像素和所述第三子像素之间的所述第一间隔区中，沿所述第二方向，所述功能件的几何中心位于其对应的参考线靠近该第一间隔区对应的所述第一子像素的一侧；其中，所述功能位的参考线，为在第一方向上位于该功能位两侧的两个所述第二子像素的几何中心之间的连线。
在一些实施例中，所述第一子像素的形状包括正方形或圆角正方形，所述正方形或圆角正方形的一个对角线平行于所述第一方向，另一个对角线平行于所述第二方向；
所述第三子像素的形状包括正方形或圆角正方形，所述正方形或圆角正方形的一个对角线平行于所述第一方向，另一个对角线平行于所述第二方向。
在一些实施例中，至少部分所述第三子像素沿过其几何中心且平行于所述第一方向的直线分为非对称的第一部分和第二部分，沿第二方向，所述第一部分的最大尺寸小于所述第二部分的最大尺寸；
在位于沿所述第二方向相邻的所述第一子像素和所述第三子像素之间的所述第一间隔区中，有至少部分所述第一间隔区为所述第三子像素的第一部分和相邻的第一子像素之间的间隔区。
在一些实施例中，所述子像素包括第一子像素、第二子像素、第三子像素；
第一子像素对和所述第三子像素沿第一方向交替排布形成第五像素组；所述第一子像素对包括沿第二方向排布的一个所述第一子像素和一个所述第二子像素；所述第二方向与所述第一方向交叉；
所述第一子像素和所述第二子像素沿第二方向交替排布形成第六像素组；
所述第三子像素沿第二方向排布形成第七像素组；
其中，所述第六像素组和所述第七像素组沿所述第一方向交替排布；多个所述第五像素组沿所述第二方向排布。
在一些实施例中，在所述第七像素组中相邻的所述第三子像素之间的所述间隔区中，有至少部分所述间隔区为所述第一间隔区；
在所述第五像素组中相邻的所述第一子像素和所述第三子像素之间的所述间隔区，以及相邻的所述第二子像素和所述第三子像素间的所述间隔区，为所述第二间隔区；
在所述第五像素组中相邻的所述第一子像素和所述第二子像素间的所述间隔区，为所述第二间隔区。
在一些实施例中，至少部分所述第七像素组中相邻的所述第三子像素之间的所述间隔区，沿所述第二方向交替为所述第一间隔区和所述第二间隔区。
在一些实施例中，至少部分所述第三子像素沿过其几何中心且平行于所述第一方向的直线分为非对称的第一部分和第二部分，沿第二方向，所述第一部分的最大尺寸小于所述第二部分的最大尺寸；
在位于沿所述第二方向相邻的所述第三子像素之间的所述第一间隔区中，有至少部分所述第一间隔区为所述第三子像素的第一部分之间的间隔区。
在一些实施例中，所述子像素包括第一子像素、第二子像素、第三子像素；
第二子像素对、所述第一子像素、所述第三子像素沿第一方向交替排布形成第八像素组；所述第二子像素对包括两个沿所述第二方向排布的所述第二子像素；所述第二方向与所述第一方向交叉；
多个所述第八像素组沿所述第二方向排布；
两个相邻的所述第八像素组中，一个所述第八像素组的一个所述第二子像素对，沿所述第一方向位于另一个所述第八像素组的一个所述第一子像素和一个所述第三子像素之间。
在一些实施例中，分别位于两个相邻的所述第八像素组，且相邻的所述第一子像素和所述第三子像素之间的所述间隔区中，有至少部分所述间隔区为所述第一间隔区。
在一些实施例中，分别位于两个相邻的所述第八像素组，且相邻的所述第一子像素和所述第二子像素之间的所述间隔区中，有至少部分所述间隔区为所述第一间隔区。
在一些实施例中，所述第二子像素对中的两个第二子像素相对一条平行于所述第一方向的线对称分布。
在一些实施例中，所述第一子像素为红色子像素，所述第二子像素为绿色子像素，所述第三子像素为蓝色子像素。
在一些实施例中，所述功能为包括隔垫位，所述功能件包括隔垫物。
第二方面，本公开实施例还提供一种显示装置，其包括上述的任意一种显示基板。
附图说明
图1为一些相关技术中的一种显示基板在蒸镀过程中支撑高精细金属掩膜版时的剖面结构示意图；
图2为一些相关技术中的一种显示基板在蒸镀过程中与高精细金属掩膜版分离时的剖面结构示意图；
图3为本公开实施例提供的一种显示基板的子像素中的一种像素电路的电路图；
图4为本公开实施例提供的一种显示基板的局部剖面结构示意图；
图5为本公开实施例提供的一种显示基板中的子像素与其发光区的关系示意图；
图6为本公开实施例提供的一种显示基板中的部分结构的局部分布位置示意图；
图7为图6的显示基板中，沿XX’线的截面中部分结构的位置示意图；
图8为本公开实施例提供的一种显示基板中的部分结构的局部分布位置示意图；
图9为图8的局部放大结构示意图；
图10为图8的另一种形式的局部放大结构示意图；
图11为本公开实施例提供的另一种显示基板中的部分结构的分布位置示意图；
图12为本公开实施例提供的另一种显示基板中的部分结构的局部分布位置示意图；
图13为图12的局部放大结构示意图；
图14为本公开实施例提供的另一种显示基板中的部分结构的局部分布位置示意图；
图15为本公开实施例提供的在一种显示基板中的部分结构的局部分布位置示意图；
图16为图15的一种形式的局部放大结构示意图；
图17为图15的另一种形式的局部放大结构示意图；
图18为本公开实施例提供的一种显示装置的组成框图。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。
可以理解的是，此处描述的具体实施例和附图仅仅用于解释本公开，而非对本公开的限定。
可以理解的是，在不冲突的情况下，本公开的各实施例及实施例中的各特征可相互组合。
可以理解的是，为便于描述，本公开的附图中仅示出了与本公开实施例相关的部分，而与本公开实施例无关的部分未在附图中示出。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。其中“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分；同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个；“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件；“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的；“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在对本公开实施例的方案进行详细描述之前，以下先对其中涉及的部分概念进行示例性的说明。
在本公开实施例中，显示基板是指用于显示装置中的、带有显示结构的板状结构，更具体是指具有薄膜晶体管阵列的阵列(Array)基板，进一步是有机电致发光(OLED，Organic Light Emitting Diode)显示的阵列基板。
在本公开实施例中，显示基板包括衬底基板(或称衬底、基底)，其是用于承载显示基板中的其它显示结构的基础，即，显示基板的其它显示结构是“设于”衬底基板上的。衬底基板可为刚性，如包括玻璃等刚性材料；或者，衬底基板可为柔性，如包括聚合物等柔性材料，从而可用于可弯折显示装置(如柔性显示装置、折叠显示装置等)中。
在本公开实施例中，每个“子像素(或称像素单元)”是指一个能被独立控制而发出所需亮度的光的最小结构。具体的，子像素可为有机电致发光器件(OLED)。有机电致发光器件是由叠置的阴极(Cathode)、发光层、阳极(Anode)构成的器件，其发光层可根据从中流过的电流的大小发出不同亮度的光。其中，发光层具体可包括空穴注入层(HIL)、空穴传输层(HTL)、有机发光层(EML)、电子传输层(ETL)、电子注入层(EIL)等多个层叠的子层。
在本公开实施例中，第一子像素、第二子像素、第三子像素代表三种不同颜色的子像素，即三种能发出不同颜色的光的子像素。其中，第一子像素、第二子像素、第三子像素的三种颜色可为一种“三基色组合”的三种颜色，进一步可为红色子像素、绿色子像素、蓝色子像素。在本公开实施例的部分内容中，以第一子像素为红色子像素，第二子像素为绿色子像素，第三子像素为蓝色子像素为例进行说明；但应当理解，以上第一子像素为红色子像素，第二子像素为绿色子像素，第三子像素为蓝色子像素的描述并不构成对本公开实施例保护范围的限制。其中，使不同类的子像素发出不同颜色的光的具体方式是多样的，例如，可以是不同类的子像素的有机电致发光器件的发光层的材料不同，或者是不同类的子像素处设有不同颜色的彩色滤光膜(CF)等，在此不再详细描述。
在本公开实施例中，各子像素的结构均是设于衬底基板上的，且不同子像素的所在位置之间是有间隔的，以上间隔用于设置驱动子像素的像素电路，以及用于为像素电路提供驱动信号的各种引线、电极等。例如，参照图3，像素电路可包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和存储电容Cst，并在正极驱动信号(VDD)、负极驱动信号(VSS)、栅极驱动信号(Gtae)、数据驱动信号(Data)、重置驱动信号(Reset’)、初始化驱动信号(Vinit)、开关驱动信号(EM)等驱动信号的控制下，驱动对应子像素的有机电致发光器件(OLED)工作，发出所需亮度的光。由于该像素电路中具有七个晶体管和一个电容，故其被称为7T1C像素电路。但应当理解，像素电路也可为其它的具体形式，如为2T1C像素电路、3T1C像素电路等。
在本公开实施例中，子像素的有机电极发光器件的部分层，可超出该子像素的范围，例如，整个显示基板中所有子像素的阴极可形成一体的阴极层，而每个子像素的发光层覆盖的范围，也可超出子像素的范围。因此，本公开实施例中，子像素的范围是以阴极、发光层、阳极三者直接接触叠置，从而形成能发光的区域为准的。
在本公开实施例中，像素定义层(PDL，Pixel Definition Layer)是用于限定以上子像素的范围的。像素定义层包括多个像素定义层开口，而像素定义层开口之间为像素定义部，阴极、发光层、阳极三者只有在像素定义层开口处才能接触以形成有机电致发光器件，而在像素定义部处即使同时存在阴极、发光层、阳极三者，其中一者(如阳极)也会被像素定义部与另外两者(如发光层和阴极)隔开，从而无法接触形成有机电致发光器件。因此，每个子像素是位于像素定义层的像素定义层开口中的，即，像素定义层开口的范围就是子像素的范围，而像素定义部则对应子像素之间的间隔。
在本公开实施例中，第一方向和第二方向是两个相互交叉的、平行于衬底基板的方向，即第一方向和第二方向之间的夹角可以是任何不为0的角度。其中，作为本公开实施例的一种方式是，第一方向和第二方向进一步可以是相互垂直的，例如第一方向和第二方向的中的一者为行方向，而另一者为列方向。在本公开实施例的部分内容中，以第一方向为行方向，第二方向为列方向为例进行说明。但应当理解，以上行方向、列方向也只是显示基板中的两个相对方向，而与显示基板的形状、放置方式等没有任何必然关系。
为进一步说明本公开实施例的显示基板的结构，以下结合该显示基板的制备方法，对本公开实施例的显示基板中的部分膜层结构进行示例性的介绍，其中，图1为本公开实施例的一种显示基板的局部剖面结构示意图。
如图1至图17所示，本公开实施例的显示基板的制备方法具体可以包括如下步骤：
S001、在玻璃载板上制备衬底基板。
作为本公开实施例的一种方式，显示基板的衬底基板010可以为柔性的衬底基板。
例如，衬底基板010可包括依次叠置的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。其中，第一柔性材料层、第二柔性材料层的材料可采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料。第一无机材料层、第二无机材料层的材料可采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高衬底基板010的抗水氧能力，故该第一无机材料层、第二无机材料层被称之为阻挡(Barrier)层。半导体层的材料可采用非晶硅(a-si)。
例如，以衬底基板010的各层叠结构的材料是PI1/Barrier1/a-si/PI2/Barrier2为例，其制备过程可包括：先在玻璃载板上涂布一层聚酰亚胺，固化成膜后形成第一材料层(PI1)；随后，在第一柔性材料层上沉积一层无机材料，形成覆盖第一材料层的第一阻挡(Barrier1)层；然后，在第一阻挡层上沉积一层非晶硅，形成覆盖第一阻挡层的非晶硅层(a-si)；然后，在非晶硅层上再涂布一层聚酰亚胺，固化成膜后形成第二材料层(PI2)；然后，在第二柔性材料层上沉积一层无机材料，形成覆盖第二柔性材料层的第二阻挡层(Barrier2)；最后，通过激光剥离等方式，使第一柔性材料层与玻璃载板分离，得到衬底基板010。
S002、在形成前述结构的衬底基板010上制备驱动结构层。
驱动结构层包括多个像素电路，以及用于为像素电路提供各种驱动信号的引线等。其中，每个像素电路可包括多个晶体管和至少一个存储电容Cst，例如为以上的7T1C像素电路、2T1C像素电路、3T1C像素电路等。
图1和以下的描述中，对每个子像素P的像素电路，仅示出了一个晶体管(如图3中的第六晶体管T6)的结构作为例子进行说明，但应当理解，其并不代表像素电路中的全部结构。相应的，驱动结构层的其制备过程可包括：
在衬底基板010上依次沉积第一绝缘薄膜和半导体薄膜，通过构图工艺对半导体薄膜进行构图，形成覆盖整个衬底基板010的第一绝缘层011，以及设置在第一绝缘层011上的有源层图案。其中，有源层图案包括各晶体管的有源区，且还可有部分导体化的半导体结构，作为连接不同有源区的引线等。
随后，依次沉积第二绝缘薄膜和第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成覆盖有源层图案的第二绝缘层012，以及设置在第二绝缘层012上的第一栅金属层图案。其中，第一栅金属层图案包括部分晶体管的栅电极，以及存储电容Cst的第一电极。
随后，依次沉积第三绝缘薄膜和第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成覆盖第一栅金属层的第三绝缘层013，以及设置在第三绝缘层013上的第二栅金属层图案。其中，第二栅金属层图案包括存储电容Cst的第二电极等，其与存储电容Cst的第一电极相对。
随后，沉积第四绝缘薄膜，通过构图工艺对第四绝缘薄膜进行构图，形成覆盖第二栅金属层的第四绝缘层014，第四绝缘层014上开设有至少两个第一过孔，两个第一过孔内的第四绝缘层014、第三绝缘层013和第二绝缘层012被刻蚀掉，暴露出有源区的表面。
随后，沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，在第四绝缘层014上形成源漏金属层图案，源漏金属层包括部分晶体管(如图3中的第六晶体管T6)的源电极和漏电极，源电极和漏电极可分别通过第一过孔与相应的有源区连接。
作为本公开实施例的一种方式，第一绝缘层011、第二绝缘层012、第三绝缘层013、第四绝缘层014可采用无机绝缘材料构成，如硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)中的任意一种或更多种的组合。其中每个绝缘层可以是单层结构，或多层复合结构等。
其中，第一绝缘层011也被称为缓冲层(Buffer)，用于提高衬底基板010的抗水氧能力，并提高后续结构对衬底基板010的附着力。而第二绝缘层012和第三绝缘层013用于隔绝晶体管的栅电极和有源区，故也被称为栅绝缘层(GI，Gate Insulator)。第四绝缘层014用于隔绝部分设于不同层中的导电结构，故也被称为层间绝缘层(ILD，InterlayerDielectric)。
其中，第一金属薄膜、第二金属薄膜、第三金属薄膜采用导电金属材料构成，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)、钼(Mo)中的任意一种，或多种金属的组合(合金)，如铝钕合金(AlNd)、钼铌合金(MoNb)等。其中每个金属薄膜可以是单层结构，或者是多层复合结构，如Ti/Al/Ti多层复合结构等。
有源层薄膜采用半导体材料，例如非晶态的氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)等金属氧化物半导体材料，或者是非晶硅(a-Si)、多晶硅(p-Si)等硅基半导体材料，或者是六噻吩、聚噻吩等有机半导体材料等，即，本公开适用于基于氧化物(Oxide)技术、硅技术以及有机物技术制造的晶体管。
S003、在形成前述结构的衬底基板010上形成平坦化层(PLN，Planarization)。
作为本公开实施例的一种方式，在形成前述结构的衬底基板010上涂覆有机材料的平坦薄膜，形成覆盖整个衬底基板010的平坦化层015，并通过掩膜、曝光、显影等工艺，在平坦层015上形成多个第二过孔，分别暴露出各子像素P的晶体管(如图3中的第六晶体管T6)的漏电极的表面。
其中，平坦层015具有较大的厚度和较好的流平性，用以消除下方结构的段差(起伏)，使后续的有机电致发光器件(OLED)可形成在相对平坦的基础上形成，改善其发光效果。
S004、在形成前述结构的衬底基板010上，形成第一电极图案。
作为本公开实施例的一种方式，在形成前述结构的衬底基板010上沉积导电薄膜，通过构图工艺对导电薄膜进行构图，形成第一电极图案，第一电极图案包括各子像素P的有机电致发光器件的第一电极，各第一电极分别通过第二过孔与晶体管(如图3中的第六晶体管T6)的漏电极连接。
在一些示例中，第一电极为阳极213，进一步为反射阳极。
在一些示例中，阳极213可以采用金属材料，如镁(Mg)、银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种的组合(合金)，如铝钕合金(AlNd)或钼铌合金(MoNb)；阳极213可以是单层结构，或者多层复合结构，如Ti/Al/Ti多层复合结构；或者，阳极213也可为反射金属和透明导电材料形成的堆栈结构，如ITO/Ag/ITO、Mo/AlNd/ITO等堆栈结构。
S005、在形成前述结构的衬底基板010上，形成像素定义层图案。
作为本公开实施例的一种方式，在形成前述结构的衬底基板010上涂覆像素定义薄膜，通过掩膜、曝光、显影工艺，除去部分位置的像素定义薄膜，形成像素定义层(PDL，Pixel Definition Layer)。
像素定义层30包括多个对应以上像素定义薄膜被除去的位置的像素定义层开口301，以及位于像素定义层开口301之间的像素定义部302；像素定义层开口301暴露出各子像素P的阳极213的至少部分表面。由此，后续形成的发光层216只能在像素定义层开口301处与相应子像素P的阳极213接触，从而像素定义层开口301限定了子像素P的位置，而像素定义部302则为子像素P之间的间隔处。
在一些示例中，像素定义层30可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等材料构成。
作为本公开实施例的一种方式，在形成像素定义层30的同时，还可形成隔垫物34(PS，Post Spacer，或Pixel SuPort)。
其中，隔垫物34位于像素定义部302处，也就是位于子像素P之间的间隔处，其相对像素定义部302“突出”，从而可在后续的蒸镀过程中支撑高精细金属掩膜版(FMM，FineMetal Mask)。
其中，可在对像素定义薄膜的掩膜、曝光工艺中，使用“半色调掩膜版”或“灰阶掩膜版”，对像素定义薄膜的不同位置进行不同程度的曝光，从而在显影工艺后，将部分位置(对应像素定义层开口301处)的像素定义薄膜除去，在部分位置(对应单独的像素定义部302处)保留较薄的像素定义薄膜，在部分位置(对应具有隔垫物34的像素定义部302处)保留较厚的像素定义薄膜，也就是得到与像素定义部302为“一体结构”的隔垫物34，从而隔垫物34材料也与像素定义层30的材料相同。
其中，隔垫物34可仅分布在部分子像素P之间的间隔处，例如参照图1中的三个子像素P，仅设有一个隔垫物34。
当然，应当理解，如果是通过单独的工艺，形成独立于像素定义层30的隔垫物34，也是可行的。
其中，参照图7，基于制备工艺的限制，实际形成的各种实体结构(例如隔垫物34和像素定义部302)的边缘部分，通常都是从其边界向内部逐渐增厚的结构，或者说是具有“坡度角”的。
由此，本公开实施例中，各种实体结构的边界，均是指该结构在包括“坡度角”部分的情况下，所占据的最大的位置，或者说，是该结构“整体”在衬底基板010上的正投影的边界。例如，像素定义部302的区域就是图7中标d1的区域，而隔垫物34的区域就是图7中两个标d2的区域之间的区域。
相应的，非实体的区域的边界，是由对应的实体结构的边界限定的，例如，像素定义层开口301(也就是子像素P)的区域是像素定义部302的区域(图7中标d1的区域)之外的区域。
其中，当隔垫物34与像素定义部302为一体结构时，二者是相同的材料，且之间并无明显的分割界面。由于像素定义部302上侧具有基本平整的表面，而隔垫物34是设于该基本平整的表面上的，故可参照图7，以表面与该平整表面间的夹角开始超过阈值(例如阈值可为20度，25度，30度等)的部分，作为隔垫物34的边界(即“坡度角”部分)。
S006、在形成前述结构的衬底基板010上，依次形成有机电致发光器件的发光层以及第二电极。
在一些示例中，第一电极为阴极218，进一步为透明阴极。
有机电致发光器件可以通过透明阴极从远离衬底基板010的一侧出光，实现顶发射。从而，阴极218可采用氧化铟锡(ITO)等透明材料。
在一些示例中，有机电致发光器件的发光层包括多个层叠的子层，如在逐渐远离衬底基板010的方向上，发光层依次包括：空穴注入层(HIL)214、空穴传输层(HTL)215、有机发光层(EML)216、电子传输层(ETL)217。
其中，各子像素P的有机电致发光器件的空穴注入层214、空穴传输层215、电子传输层217、阴极218可为一体结构，故它们可在形成前述结构的衬底基板010上采用开放式掩膜版(Open Mask)依次蒸镀形成。
其中，参照图1，不同子像素P对应的有机发光层216可为不同的材料，从而不同子像素P(如第一子像素P01、第二子像素P02、第三子像素P03)的有机发光层216可在形成前述结构的衬底基板010上采用构图工艺分别依次制备。
其中，参照图1，各子像素P对应的有机发光层216可以超出子像素P(有机电致发光器件)本身的范围，从而，一个子像素P(或多个同颜色的相邻子像素P)可对应一个更大的有机发光层216，而该有机发光层216所在区域，称为该子像素P的“发光区P99”。
例如，参照图5，第一子像素P01、第二子像素P02、第三子像素P03的实际面积可较小，而它们对应的发光区P99的面积均超出自身面积，例如，子像素P的实际面积与对应的发光区P99面积的比值可在1∶(1.01～10.5)，进一步可在1∶(1.1-1.3)。
其中，该发光区P99的形状和尺寸，与形成该子像素P的有机发光层时使用的高精细金属掩膜版上的开口大致对应。
从工艺上考虑，形成的有机发光层时使用的高精细金属掩膜版上的开口位置可相接或有重叠，即，虽然不同子像素P是间隔设置的，但参照图5，不同子像素P的发光区P99可相接或有重叠。
在一些示例中，阴极218可为半反半透阴极，从而可在半反半透阴极与反射阳极之间形成“谐振微腔”，以增强出光的纯度和亮度。
由此，发光层还可包括：位于空穴传输层215和有机发光层216之间的微腔调节层，以调整不同子像素P之间的“谐振微腔”的厚度。
在一些示例性实施方式中，阴极218可以采用镁(Mg)、银(Ag)、铝(Al)中的任意一种或多种的组合(合金)，或者，阴极218可采用透明导电材料，例如，氧化铟锡(ITO)，或者，阴极218可采用金属与透明导电材料的多层复合结构。
在一些示例中，在阴极244远离衬底基板010的一侧还可形成光耦合层，光耦合层可以为多个子像素P的共通层。光耦合层可以与透明阴极配合，起到增加光输出的作用。例如，光耦合层的材料可以采用半导体材料。
S007、在形成前述结构的衬底基板010上，形成封装层。
作为本公开实施例的一种方式，在形成前述结构的衬底基板010上可继续形成封装层，从而封闭位于其下方的各种结构，避免它们(尤其是发光层)受到环境中的水汽、氧气的侵蚀。
在一些示例中，封装层可以包括依次叠置的第一封装层41、第二封装层42和第三封装层43，第一封装层41可采用无机材料，第二封装层42采用有机材料，第三封装层43采用无机材料，即封装层可采用无机层/有机层/无机层的三层层叠结构。当然，封装层的具体形式不限于此，例如，在另一些示例中，封装层也可以采用无机层/有机层/无机层/有机层/无机层的五层层叠结构。
在一些相关技术中，参照图1，在形成隔垫物34后，继续通过蒸镀工艺形成后续各结构时，高精细金属掩膜版FMM需要与隔垫物34接触，以被其支撑。
由于衬底基板010会受到重力，以及高精细金属掩膜版FMM贴合用的吸附磁力(高斯力)的双重影响，从而会存在一定的变形和应力，而应力的传递会导致隔垫物34与高精细金属掩膜版FMM之间产生微小的摩擦，从而导致隔垫物34上与高精细金属掩膜版FMM接触的材料(例如空穴注入层214的材料)脱落，产生颗粒PT(Particle)。
而参照图2，当高精细金属掩膜版FMM与显示基板分离后，以上颗粒PT可能粘附在高精细金属掩膜版FMM上，或者是落入显示基板的子像素P的所在的区域中，从而引起暗点、死点等不良，降低显示效果，导致信赖性和良率问题。
第一方面，参照图1至图17，本公开实施例提供一种显示基板。
本公开实施例的显示基板是可为阵列(Array)基板，进一步可为有机电致发光(OLED，Organic Light Emitting Diode)显示的阵列基板。
本公开实施例的显示基板包括衬底基板010，以及在所述衬底基板010上呈阵列间隔排布的多个子像素P；其中，
相邻的所述子像素P之间具有间隔区；所述间隔区包括具有功能位的第一间隔区91，以及无功能位的第二间隔区92；
至少部分所述功能位处设置功能件；
所述第一间隔区91的宽度，大于所述第二间隔区92的宽度；其中，所述间隔区的宽度，等于该间隔区对应的两个所述子像素P的边界之间的最短距离。
其中，每个间隔区(如第一间隔区91、第二间隔区92)是位于两个子像素P之间的，从而一个间隔区的宽度，就是其两侧的两个子像素P之间的距离(即两个子像素P在排列方向上的间隔)，例如是在该两个子像素P的几何中心的连线上，该两个子像素P的最接近的边界间的距离，由此，以上连线的延伸方向(或两个子像素P的排列方向)，也就是该间隔区的宽度方向。
进一步的，每个间隔区两侧的两个子像素P必然是沿一定的方向(如行方向或列方向)排布的，从而，不同间隔区(第一间隔区91和第二间隔区92)的宽度对比，应当是位于沿相同方向(或沿基本相同的方向)排布的子像素P之间的间隔区的宽度的对比，或者说，应当是在两个间隔区的宽度方向相同(或基本相同)时(也就是两个间隔区位于沿相同各方向排布的子像素P之间时)，二者的宽度才可进行对比。
其中，“功能位”是指位于子像素P之间的间隔区中的，可用于设置功能件的位置。而“功能件”是指设于以上间隔区中的，用于实现一定的功能的结构。
例如，以上功能件可为传感器如，红外传感器、指纹传感器等；或者，功能件也可以是用于与阴极连接而起到辅助导电作用的辅助导电柱；或者，功能件也可以为实现光学或电学上阻挡作用的阻挡结构等，例如为了隔断某些膜层例如共通层(电子传输层，空穴传输层，阴极等)以减少串扰的隔断结构；或者，功能件也可以为了增强出光效率的透镜结构、反射结构等。
在部分实施例中，虽然功能位在衬底基板上的投影位于两个子像素P(例如像素界定层开口)之间，但功能件并不一定与子像素P的至少某些膜层位于同层，例如可以位于像素界定层之上；或者，功能件也可以位于像素界定层同层(例如像素界定层中具有除用于显示的子像素开口以外的功能开口，功能件位于像素界定层功能开口中)；或者，功能件还可以位于像素界定层靠近衬底基板一侧(例如位于子像素的阳极间隔中，或者阳极靠近衬底基板一侧的平坦层开口中等)。
在一些实施例中，功能位为用于设置隔垫物的隔垫位911，而功能件为隔垫物34(PS)。
作为本公开实施例的一种方式，功能件为起到支撑作用的隔垫物34，相应的功能位是用于设置以上隔垫物的隔垫位911。当然，即使对用于设置隔垫物34的隔垫位911，也可设置其它的功能器件(如以上传感器、辅助导电柱、隔断结构，透镜结构等)。
在本公开实施例的以下部分中，以隔垫位911作为功能位的例子，以隔垫物34作为功能件的例子进行说明。应当理解，以下描述中的隔垫位911均可替换为功能位，而隔垫物34均可替换为功能件，但功能位、功能件均不限于以上隔垫位911和隔垫物34。
本公开实施例中，参照图6，子像素P之间的间隔区分为两类，其中一类宽度较大(相对相关技术中的间隔增大)，为第一间隔区91，其中具有隔垫位911，而另一类宽度较小(相对相关技术中的间隔不变)，为第二间隔区92，而隔垫物34(PS)只设置在隔垫位911中(但不是所有隔垫位911都必须设有隔垫物34)。
也就是说，本公开实施例中，隔垫物34只设置在宽度较大的第一间隔区91中，而在第二间隔区92中不可能设置隔垫物。
因此，本公开实施例的显示基板中，相当于将部分子像素P之间的间隔(第一间隔区91)“拉大”，并将隔垫物34设于被“拉大”的间隔中，从而增大了隔垫物34与子像素P之间的距离，减少了蒸镀工艺中颗粒PT的产生，进而减少了因颗粒PT的暗点、死点等不良，提高了产品良率和信赖性，增加显示基板产品对500h(小时)、1000h的8585测试(在85℃和85％相对湿度下的测试)的通过率，改善了显示质量。
同时，本公开实施例的显示基板中，只有可能设置隔垫物34的第一间隔区91的被“拉大”，而其它子像素P间的第二间隔区92的尺寸不变，从而，其中子像素P的整体分布是不变的，即显示基板的分辨率(PI，Pixels Per Inch)并不改变(当然有可能一定程度上降低开口率)，对显示效果不会产生明显影响，而可满足高分辨率的要求。
在一些实施例中，所述第一间隔区91的宽度大于或等于20μm。
在一些实施例中，所述隔垫物34(隔垫位911)的边界与最接近的子像素P的边界之间的距离大于或等于3μm。
在一些实施例中，所述第二间隔区92的宽度小于或等于19μm。
申请人经过研究创造性的发现，参照图6、图7，当具有隔垫物34的第一间隔区91的宽度(也就是像素定义部302整体的宽度)d1大于或等于20μm，而隔垫物34与最接近的子像素P的边界的距离(也就是隔垫物34边界与其所在的像素定义部302的边界之间的距离)d2大于或等于3μm时，可起到较好的避免颗粒PT产生的效果。
其中，当间隔区中设有像素定义部302，则像素定义部302所在处就是间隔区。而由于工艺限制，参照图7，像素定义部302的边缘部分，通常都从其边界向内部逐渐增厚的结构，或者说是具有“坡度角”的，故像素定义部302的截面为近似梯形的形状，由此，间隔区应当对应像素定义部302整体所在的区域，即像素定义部302的梯形底边“最宽”处的尺寸，例如间隔区一般会覆盖阳极213的边缘。
其中，对于一个隔垫物34(即也就是说)，其可能与多个子像素P相邻，而此时，该隔垫物34与多个相邻子像素P之间也会有多个距离，而这些距离可以是全部相同的，也可以是全部不同的(即任意两个距离都不同)，还可以是部分相同、部分不同的。
相对的，没有隔垫物的第二间隔区92的宽度(或相关技术中子像素P之间的间隔的宽度)可小于或等于19μm。
其中，具有隔垫物34的第一间隔区91的宽度d1进一步可大于或等于21μm，大于或等于22μm，大于或等于24μm，大于或等于26μm，大于或等于28μm，大于或等于30μm等。
其中，隔垫位911与最接近的子像素P的边界的距离d2进一步可大于或等于4μm，大于或等于5μm，大于或等于6μm，大于或等于7μm，大于或等于8μm等。
其中，没有隔垫物的第二间隔区92的宽度d1进一步可小于或等于18μm，小于或等于16μm等。
例如，如下表1，当两个子像素P之间的隔垫物34尺寸和间隔尺寸不同时，其相应的隔垫物形态(Profile)判定也不同，本公开实施例的符合以上要求的尺寸可保证隔垫物形态判定合格。
表1、不同尺寸下的隔垫物形态
Figure BDA0003240008980000201
Figure BDA0003240008980000211
在一些实施例中，至少部分所述第一间隔区91对应的两个子像素P的边界之间的最短连线，经过该第一间隔区91中的隔垫物34。
在一些实施例中，在过所述最短连线且垂直于所述衬底基板010的截面中，该第一间隔区91对应的两个子像素P的边界之间的距离大于或等于20μm，该第一间隔区91中的所述隔垫位911与所述子像素P之间的距离大于或等于3μm。
作为本公开实施例的一种方式，参照图6，至少部分隔垫位911可以是经过相邻子像素P之间的最短位置的，从而若这些隔垫位911上设有隔垫物34，则其对应的两个子像素P的边界之间的最短连线也是经过该隔垫位911上的隔垫物34的，且参照图7，此时在该最短位置的截面中，该隔垫位911和间隔的尺寸也符合以上的要求。
在一些实施例中，至少部分所述第一间隔区91对应的两个子像素P的几何中心之间的连线，经过该第一间隔区91中的所述隔垫物34。
在一些实施例中，至少部分所述第一间隔区91对应的两个子像素P的几何中心之间的连线，经过该第一间隔区91中的所述隔垫物34的几何中心。
作为本公开实施例的另一种方式，参照图6，至少部分隔垫位911(以及其上的隔垫物34)还可经过相邻子像素P的几何中心间的连线，进一步的，隔垫位911(以及其上的隔垫物34)本身的几何中心，可就位于以上相邻子像素P的几何中心间的连线上。
其中，隔垫物34在过以上任意连线且垂直于衬底基板010的截面中的图形，也可以是左右对称的，例如为参照图7的梯形。
在一些实施例中，至少部分第一间隔区91沿第三方向延伸；至少部分第一间隔区91沿第四方向延伸；所述第四方向与所述第三方向交叉；至少部分沿第三方向延伸的第一间隔区91与沿第四方向延伸的第一间隔区91具有交叠区域，至少部分所述隔垫物34与所述交叠区域至少部分交叠。
参照图6，任意相邻子像素P之间都可设有间隔区，子像素P可能在不同方向上相邻，从而在不同方向上相邻的子像素P之间会具有沿不同方向延伸的间隔区，例如，图6中在“横向相邻”的子像素P之间设有“横向延伸”的间隔区，而在“纵向相邻”的子像素P之间设有“纵向延伸”的间隔区。而且，以上不同间隔区还可能具有交叠区域。
由此，若有两个沿不同方向延伸的第一间隔区91具有交叠区域时，则可有隔垫物34(隔垫位911)至少部分位于交叠区域中，或完全位于以上交叠区域。即参照图6，以上隔垫物34(隔垫位911)同时位于多“对”不同的相邻子像素P之间，从而其也可能“同时属于”多个第一间隔区91。
应当理解，当隔垫物34(隔垫位911)位于同时属于多个间隔区时，则其中任意一个间隔区都应当是以上第一间隔区91，且都应符合以上的宽度要求。
其中，以上第三方向、第四方向只表示两个不同的方向，而不代表二者必然垂直等。
其中，间隔区的延伸方向，也可以就是其宽度所在的方向，例如是其两侧的两个子像素P的几何中心的连线的延伸方向。
其中，间隔区的具体形状是多样的，根据其所在的两个子像素P之间的区域的形状确定，例如，间隔区可为条形(或进行矩形)，也可为圆形、椭圆形等；再如，间隔区可以是相对规则的具有对称轴的对称形状，也可以是其它不规则的形状等。
应当理解，不论间隔区的具体形状如何，只要其在宽度方向上的尺寸符合以上要求，其就属于以上第一间隔区91，即可以设置隔垫物34(隔垫位911)。
在一些实施例中，相邻的所述隔垫物34之间的距离在100μm至300μm之间。
如前，隔垫位911是可能设置隔垫物34的位置，但其并不代表每个隔垫位911都实际设置有隔垫物34，而是只要隔垫物34的设置密度满足对高精细金属掩膜版FMM进行支撑的要求即可。而满足以上支撑要求的隔垫物34之间的距离，可在以上100μm至300μm的范围之间，进一步可在120μm至280μm，或在150μm至250μm。
在一些实施例中，设有隔垫物34的隔垫位911的数量，在所述隔垫物34总数量中的占比至少为15％。
本公开实施例中，可至少有15％的隔垫位911是设置有隔垫物34的。当然，设有隔垫物34的隔垫位911的比例至少为25％、50％、75％等，或者全部隔垫位911都设有隔垫物34，也都是可行的。
由此，若相邻第一间隔区91之间的间隔比以上范围小，则可以是参照图6，多个第一间隔区91的隔垫位911中，只有一个隔垫位911实际设置有隔垫物34。
在一些实施例中，所述显示基板还包括像素定义层30；
所述像素定义层30包括像素定义层开口301，以及位于所述像素定义层开口301之间的像素定义部302；
所述像素定义层开口301界定所述子像素P的发光区域；
所述隔垫物34设置在所述像素定义部302背离所述衬底基板010一侧。
在一些实施例中，所述隔垫物34与所述像素定义部302为一体结构。
作为本公开实施例的一种方式，子像素P实际能发光的区域(也就是子像素P)可对应像素定义层(PDL，Pixel Definition Layer)30的像素定义层开口301处，故子像素P的间隔处即对应像素定义层30的像素定义部302，而隔垫物34是设于像素定义部302上方的。
作为本公开实施例的一种方式，隔垫物34可与像素定义部302为一体结构，即通过一个材料层在一次构图工艺中形成。
当然，如果隔垫物34是通过独立的构图工艺，用单独的材料层形成在像素定义部302上的独立结构，也是可行的。
当然，若功能件不是隔垫物34而是其它的结构，则其可能是通过独立的构图工艺形成的，也可能是与其它的结构同层设置的(如在一次构图工艺中形成)，且该功能件与同层设置的其它结构可以相互连接为一体，也可以是相互独立的。
以下对显示基板采用的部分具体的子像素P排布方式，以及相应的第一间隔区91(以及其中的隔垫位911)和第二间隔区92的设置方式，进行示例性的介绍。
在一些实施例中，与至少部分所述隔垫物34相邻的多个子像素P中，有至少一个子像素P的几何中心偏离沿第一方向延伸的一条直线，且与该子像素P在第一方向上位于同一排的至少两个子像素P的几何中心位于该直线上；
和/或，
与至少部分所述隔垫物34相邻的多个子像素P中，有至少一个子像素P的几何中心偏离沿第二方向延伸的一条直线，且与该子像素P在第二方向上位于同一排的至少两个子像素P的几何中心位于该直线上；所述第二方向与所述第一方向交叉。
在以下描述中，以第一方向为行方向，第二方向为列方向为例进行说明。但应当理解，以上方向不是对本公开保护范围的限定。
也就是说，各子像素P1可以是按照行方向(第一方向)、列方向(第二方向)排成多行、多列的。而在同行的多个子像素P1中，那些与隔垫物34(隔垫位911)相邻的子像素P1可以是“偏离”该行的其它子像素P1(以几何中心的位置计)，例如是向远离与其相邻的隔垫物34的方向偏离；而在同列的多个子像素P1中，与隔垫物34(隔垫位911)相邻的子像素P1也可以是“偏离”该列的其它子像素P1(以几何中心的位置计)，例如是向远离与其相邻的隔垫物34的方向偏离。
从而，可为设有隔垫物34(隔垫位911)的间隔区留出足够的空间，使其可满足第一间隔区91的宽度要求。
在一些实施例中，所述第一子像素P01为红色子像素，所述第二子像素P02为绿色子像素，所述第三子像素P03为蓝色子像素。
作为本公开实施例的一种方式，综合考虑不同颜色的有机电致发光器件(OLED)的发光效率，以及人眼对不同颜色的光的敏感程度，不同子像素P的颜色可为以上方式。但应当理解，以上子像素P的颜色对应情况，并不是对本公开保护范围的限定。
例如，可参照图8，子像素P排成阵列，该阵列列包括多行第一像素行和多行第二像素行，且第一像素行和第二像素行交替设置。第一像素行由交替设置的红色子像素和蓝色子像素形成，且多行第一像素行中位于同一列的红色子像素和蓝色子像素同样交替设置。第二像素行由多个绿色子像素并排设置形成，且绿色子像素与相邻行中的红色子像素和蓝色子像素的交错设置。对于该种像素排布而言，可将该像素阵列划分为呈阵列排布的重复单元，每个重复单元包括两行四列子像素，也即每个重复单元中包括一个红色子像素、一个蓝色子像素和两个绿色子像素，红色子像素和蓝色子像素为共用子像素，通过虚拟算法，可以使得四个子像素实现两个虚拟像素单元的显示。例如：第一行第二个重复单元中的红色子像素与第一行第一个重复单元中的蓝色子像素以及与之最靠近的绿色子像素形成一个虚拟像素单元，同时第一行第二个重复单元中的红色子像素与还与该重复单元中的蓝色子像素以及与之最靠近的绿色子像素形成一个虚拟像素单元；另外，第一行第二个重复单元中的蓝色子像素还该重复单元中的另一个绿色子像素以及第一行第三个重复单元中之最靠近的红色子像素形成一个虚拟像素单元，从而可以有效的提高应用该像素阵列的显示面板的分辨率。
在一些实施例中，所述子像素P包括第一子像素P01、第二子像素P02、第三子像素P03；
所述第一子像素P01和所述第三子像素P03沿第一方向交替排布形成第一像素组A01，沿第二方向交替排布形成第三像素组A03；所述第二方向与所述第一方向交叉；
所述第二子像素P02沿第一方向排布形成第二像素组A02，沿第二方向排布形成第四像素组A04；
其中，所述第一像素组A01和所述第二像素组A02沿所述第二方向交替排布；所述第三像素组A03和所述第四像素组A04沿所述第一方向交替排布。
参照图8、图9，作为本公开实施例的一种方式，显示基板中，第一子像素P01和第三子像素P03可交替排成多行第一像素组A01，第二子像素P02排成多行第二像素组A02，而在列方向上，第一像素组A01与第二像素组A02交替设置；同时，第一子像素P01和第三子像素P03交替排成多列第三像素组A03，第二子像素P02排成多列第四像素组A04，而在行方向上，第三像素组A03与第四像素组A04交替设置。
在一些实施例中，在所述第三像素组A03中相邻的所述第一子像素P01和所述第三子像素P03之间的所述间隔区中，有至少部分所述间隔区为所述第一间隔区91；
在所述第一像素组A01中相邻的所述第一子像素P01和所述第三子像素P03之间的所述间隔区，为所述第二间隔区92。
作为本公开实施例的一种方式，可参照图8、图9，在行方向上相邻的第一子像素P01和第三子像素P03之间的间隔区，均为不设置隔垫位的第二间隔区92；而在列方向上相邻的第一子像素P01和第三子像素P03之间的间隔区，有至少部分为设有隔垫位911(隔垫物34)的第一间隔区91。
其中，对位于同一行的多个第二间隔区92(也就是位于两相邻行子像素P之间的多个第二间隔区92)，其宽度应当是相同或基本相当的。例如，若以同一行的多个第二间隔区92中宽度最小的第二间隔区92的宽度为0.8，则其中宽度最大的第二间隔区92的相对宽度不应超过1.2。
在一些实施例中，所述第三像素组A03中相邻的所述第一子像素P01和所述第三子像素P03之间的所述间隔区，沿所述第二方向交替为所述第一间隔区91和所述第二间隔区92；
两个相邻的所述第三像素组A03中，其中一个所述第三像素组A03中的一个所述第一间隔区91，与另一个所述第三像素组A03的一个所述第二间隔区92位于沿第一方向排列的同两排子像素P之间。
作为本公开实施例的一种方式，可参照图8、图9，在每列第一子像素P01和第三子像素P03间的间隔区中，第一间隔区91和第二间隔区92是交替设置的；而在位于两个相邻第三像素组A03间的多个间隔区中，也是第一间隔区91和第二间隔区92交替设置。例如，参照图8、图9，在位于任意列的第一子像素P01和第三子像素P03之间的间隔区中，第三子像素P03在上而第一子像素P01在下的间隔区为第一间隔区91，相应的，第三子像素P03在下而第一子像素P01在上的间隔区为第二间隔区92。从而，相邻的两个第三像素组A03中位于同一排第一间隔区91和第二间隔区92(当然这两个间隔区也必然相邻)，都是位于两相邻行子像素P之间的，例如位于图8中标H的两行子像素P之间。
由此，隔垫位911(隔垫物34)在显示基板中也是相对均匀分布的，利于隔垫位911(隔垫物34)的设置。
其中，对位于同一行的多个第一间隔区91(也就是位于两相邻行子像素P之间的多个第一间隔区91)的宽度可以是相等的，位于同一行的多个第二间隔区92(也就是位于两相邻行子像素P之间的多个第二间隔区92)的宽度页可以是相等的，从而实现子像素P的规律性排布。
在一些实施例中，呈阵列排布的两个所述第一子像素P01和两个所述第三子像素P03的几何中心的依次连线构成虚拟梯形；
所述虚拟梯形的底边对应的所述第一子像素P01和所述第三子像素P03之间的所述间隔区为所述第一间隔区91，所述虚拟梯形的顶边对应的所述第一子像素P01和所述第三子像素P03之间的所述间隔区为所述第二间隔区92。
作为本公开实施例的一种方式，参照图9，每四个第一子像素P01和第三子像素P03的几何中心连接成的虚拟“四边形”为“梯形”，且隔垫位911(第一间隔区91)位于对应虚拟梯形的底边(较长边)的位置处，虚拟梯形的顶边(较短边)则对应第二间隔区92。
或者说，对每列第一子像素P01和第三子像素P03，可“拉大”其中部分第一子像素P01和第三子像素P03之间的距离(其它第一子像素P01和第三子像素P03之间的距离显然是相应缩小的)，并将隔垫位911(第一间隔区91)设置于该间隔被“拉大”的位置处，从而增大隔垫物34与子像素P之间的距离，减少颗粒PT的产生，改善信赖性和良率。
在一些实施例中，所述虚拟梯形的底边平行于所述第二方向。
在一些实施例中，所述虚拟梯形为虚拟等腰梯形。
进一步的，虚拟梯形的底边可平行于列方向，且进一步可为虚拟等腰梯形(即第一子像素P01和第三子像素P03移动的距离相等)。
在一些实施例中，在至少部分位于相邻的所述第一子像素P01和所述第三子像素P03之间的所述第一间隔区91中，所述隔垫物34的几何中心位于该第一间隔区91对应的所述第一子像素P01的几何中心与所述第三子像素P03的几何中心之间的连线上。
作为本公开实施例的一种方式，参照图9，至少部分隔垫位911以及位于其上的隔垫物34的几何中心，可以是设于对应的第一子像素P01和第三子像素P03的几何中心之间的连线(例如以上虚拟梯形的底边)上的。
在一些实施例中，在至少部分位于相邻的所述第一子像素P01和所述第三子像素P03之间的所述第一间隔区91中，沿所述第二方向，所述隔垫物34的几何中心与该第一间隔区91对应的所述第一子像素P01的几何中心间的距离，小于所述隔垫位911的几何中心与该第一间隔区91对应的所述第三子像素P03的几何中心间的距离。
作为本公开实施例的一种方式，参照图9，对至少部分第一间隔区91中的隔垫位911上设置的隔垫物34，在列方向上不是位于其对应的第一子像素P01和第三子像素P03“中间”的，而是更“靠近”其对应的第一子像素P01，而“远离”其对应第三子像素P03；或者说，隔垫位911的位置是“偏下”的。
在一些实施例中，在至少部分位于相邻的所述第一子像素P01和所述第三子像素P03之间的所述第一间隔区91中，沿所述第二方向，所述隔垫物34的几何中心位于其对应的参考线9111靠近该第一间隔区91对应的所述第一子像素P01的一侧；其中，所述隔垫位911的参考线9111，为在第一方向上位于该隔垫位911两侧的两个所述第二子像素P02的几何中心之间的连线。
作为本公开实施例的一种方式，参照图9，对至少分第一间隔区91中的隔垫位911上设置的隔垫物34，在列方向上，可相对其同行的第二子像素P2更“靠近”其对应的第一子像素P01。例如，可以是同行的第二子像素P2的几何中心(参考线9111)，位于相应虚拟梯形定边中点和底边中点间的连线上，即，第二子像素P2可位于第一子像素P01与第三子像素P03的中间，而第二子像素P2则相对靠近第一子像素P01(更靠下)。
在一些实施例中，所述第一子像素P01的形状包括正方形或圆角正方形，所述正方形或圆角正方形的一个对角线平行于所述第一方向，另一个对角线平行于所述第二方向；
所述第三子像素P03的形状包括正方形或圆角正方形，所述正方形或圆角正方形的一个对角线平行于所述第一方向，另一个对角线平行于所述第二方向。
作为本公开实施例的一种方式，参照图8、图9，以上第一子像素P01、第三子像素P03的形状可以是正方形，或圆角正方形(即将正方形的每个角都变为圆角后得到的形状)，且其正方形(或圆角正方形)的两个对角线，分别沿行方向和的列方向设置。
当然，以上第二子像素P02也可为正方形或圆角正方形，或者是非正方形的矩形或圆角矩形，或者是矩形或圆角矩形“缺失”一部分后所得的形状，在此不再详细描述。
在一些实施例中，至少部分所述第三子像素P03沿过其几何中心且平行于所述第一方向的直线分为非对称的第一部分和第二部分，沿第二方向，所述第一部分的最大尺寸小于所述第二部分的最大尺寸；在位于沿所述第二方向相邻的所述第一子像素P01和所述第三子像素P03之间的所述第一间隔区91中，有至少部分所述第一间隔区91为所述第三子像素P03的第一部分和相邻的第一子像素P01之间的间隔区。
作为本公开实施例的另一种形式，也可以是参照图10、图11，至少部分第三子像素P03可以是相对平行于第一方向的轴“非对称”的形状，其一侧(第一部分，如图10中的下侧)相对另一侧(第二部分，图10中的上侧)“缺少”了一部分，从而其第一部分在第二方向上的尺寸“更短”。由此，可将第一间隔区91设置在第三子像素P03“更短”的第一部分所在侧与第一子像素P01之间。也就是说，第三子像素P03可不必进行“移动”，而是通过其形状的变化，满足第一间隔区91的宽度的要求(当然，若在第三子像素P03“移动”的同时，其一侧也“缺少”一部分，也是可行的)。
进一步的，参照图11，当仅在部分位置设有隔垫物34时，不同第三子像素P03的第一部分朝向不同，以形成设置隔垫物34的位置。
在一些实施例中，所述第二子像素P02的面积小于所述第一子像素P01的面积；
所述第二子像素P02的面积小于所述第三子像素P03的面积。
作为本公开实施例的一种方式，参照图8、图9，以上第二子像素P02(如绿色子像素)的面积可以是最小的，例如是，第三子像素P03(如蓝色子像素)的面积最大，第二子像素P02(如绿色子像素)的面积最小，而第一子像素P01(如红色子像素)的面积中等。
在一些实施例中，所述子像素P包括第一子像素P01、第二子像素P02、第三子像素P03；
第一子像素对P91和所述第三子像素P03沿第一方向交替排布形成第五像素组A05；所述第一子像素对P91包括沿第二方向排布的一个所述第一子像素P01和一个所述第二子像素P02；所述第二方向与所述第一方向交叉；
所述第一子像素P01和所述第二子像素P02沿第二方向交替排布形成第六像素组A06；
所述第三子像素P03沿第二方向排布形成第七像素组A07；
其中，所述第六像素组A06和所述第七像素组A07沿所述第一方向交替排布；多个所述第五像素组A05沿所述第二方向排布。
作为本公开实施例的另一种方式，参照图12、图13，可以是在列方向上相邻的一个第一子像素P01和一个第二子像素P02组成一个“第一子像素对P91”，第一子像素对P91在与第三子像素P03交替排列成多行第五像素组A05；而第一子像素对P91还排成多列第六像素组A06，第三子像素P03排成多列第七像素组A07，行方向上第七像素组A07和第六像素组A06交替排列。
在一些实施例中，在所述第七像素组A07中相邻的所述第三子像素P03之间的所述间隔区中，有至少部分所述间隔区为所述第一间隔区91；
在所述第五像素组A05中相邻的所述第一子像素P01和所述第三子像素P03之间的所述间隔区，以及相邻的所述第二子像素P02和所述第三子像素P03间的所述间隔区，为所述第二间隔区92；
在所述第五像素组A05中相邻的所述第一子像素P01和所述第二子像素P02间的所述间隔区，为所述第二间隔区92。
作为本公开实施例的另一种方式，参照图12、图13，第一间隔区91位于在列方向上相邻的第三子像素P03之间；而在行方向相邻的第三子像素P03与第一子像素P01之间的间隔区，在行方向相邻的第三子像素P03与第二子像素P02之间的间隔区，在列方向相邻的第一子像素P01与第二子像素P02之间的间隔区，均为第二间隔区92。
即，可将至少部分同列的第三子像素P03之间的间隔“拉大”，以增大隔垫位911与子像素P之间的距离(例如将图13中的d3从5μm增大至10μm)。
在一些实施例中，至少部分所述第七像素组A07中相邻的所述第三子像素P03之间的所述间隔区，沿所述第二方向交替为所述第一间隔区91和所述第二间隔区92。
参照图12、图13，在至少部分第七像素组A07中的间隔区，也可以轮流为第一间隔区91和第二间隔区92，以使隔垫位911的分布更加均匀。
在一些实施例中，所述第三子像素P03的面积大于所述第一子像素P01的面积；
所述第三子像素P03的面积大于所述第二子像素P02的面积。
作为本公开实施例的一种方式，参照图12、图13，以上第三子像素P03(如蓝色子像素)的面积可以是最大的，例如是，第三子像素P03(如蓝色子像素)的面积最大，第二子像素P02(如绿色子像素)的面积中等，而第一子像素P01(如红色子像素)的面积最小。
其中，第一子像素P01、第二子像素P02、第三子像素P02的形状也可以是多样的，例如可参照图12、图13，第一子像素P01、第二子像素P02、第三子像素P02的形状均为矩形或圆角矩形，且矩形(或圆角矩形)的两个边分别平行于行方向和列方向。
在一些实施例中，至少部分所述第三子像素P03沿过其几何中心且平行于所述第一方向的直线分为非对称的第一部分和第二部分，沿第二方向，所述第一部分的最大尺寸小于所述第二部分的最大尺寸；
在位于沿所述第二方向相邻的所述第三子像素P03之间的所述第一间隔区91中，有至少部分所述第一间隔区91为所述第三子像素P03的第一部分之间的间隔区。
作为本公开实施例的另一种形式，也可以是参照图14，至少部分第三子像素P03可以是相对平行于第一方向的轴“非对称”的形状，其一侧相对另一侧“缺少”了一部分(图14中在上的第三子像素P03的下侧，以及在下的第三子像素P03的上侧)，从而其第一部分在第二方向上的尺寸“更短”。由此，可将第一间隔区91设置两个第三子像素P03“更短”的第一部分之间，以满足第一间隔区91的宽度的要求。
其中，应当理解，以上第三子像素P03一侧“缺少”一部分，并将第一间隔区91设置于第三子像素P03“缺少”侧的方案，是对子像素P的具体形状的设置，故其与各子像素P本身所处的位置、各间隔区所处的位置均没有必要关系，因此，以上方案与其它的各种子像素P、间隔区的排布方案均是“相互兼容”的。
其中，应当理解，除了第三子像素P03一侧可“缺少”一部分外，其它的子像素P对应第一间隔区91的位置也均可“缺少”一部分，以满足第一间隔区91的宽度的要求。
在一些实施例中，所述子像素P包括第一子像素P01、第二子像素P02、第三子像素P03；
第二子像素对P92、所述第一子像素P01、所述第三子像素P03沿第一方向交替排布形成第八像素组A08；所述第二子像素对P92包括两个沿所述第二方向排布的所述第二子像素P02；所述第二方向与所述第一方向交叉；
多个所述第八像素组A08沿所述第二方向排布；
两个相邻的所述第八像素组A08中，一个所述第八像素组A08的一个所述第二子像素对P92，沿所述第一方向位于另一个所述第八像素组A08的一个所述第一子像素P01和一个所述第三子像素P03之间。
作为本公开实施例的一种方式，参照图15、图16、图17，也可以是两个在列方向相邻的第二子像素P02组成一个第二子像素对P92，而第二子像素对P92、第一子像素P01、第三子像素P03交替排列形成多行第八像素组A08，且相邻行的第八像素组A08错开“一列半”的位置。
在一些实施例中，分别位于两个相邻的所述第八像素组A08，且相邻的所述第一子像素P01和所述第三子像素P03之间的所述间隔区中，有至少部分所述间隔区为所述第一间隔区91。
作为本公开实施例的一种方式，参照图16，可以是“拉近”第二子像素对P92中的两个第二子像素P02间距离，从而也就是增大了相邻的第八像素组A08(相邻行)中的，斜向相邻的第二子像素P02与第三子像素P03之间的距离，从而隔垫位911(第一隔垫区91)可设于该第二子像素P02与第三子像素P03之间。当然，该隔垫位911同时也位于相邻的第八像素组A08中的，斜向相邻的两个第一子像素P01之间。
在一些实施例中，分别位于两个相邻的所述第八像素组A08，且相邻的所述第一子像素P01和所述第二子像素P02之间的所述间隔区中，有至少部分所述间隔区为所述第一间隔区91。
作为本公开实施例的另一种方式，参照图17，也可以是将第一子像素P01和第三子像素P03沿列方向“压缩”，从而增大相邻的第八像素组A08(相邻行)中的，斜向相邻的第一子像素P01与第三子像素P03之间的距离，从而隔垫位911(第一隔垫区91)可设于该第一子像素P01与第三子像素P03之间。当然，该隔垫位911同时也位于相邻的第八像素组A08中的，斜向相邻的两个第二子像素P02之间。
根据这种方式，位于相邻第八像素组A08中的，分别靠上和靠下的第一子像素P01的位置更接近于“同行”，从而可实现更好的显示效果。
在一些实施例中，所述第二子像素对P92中的两个第二子像素P02相对一条平行于所述第一方向的线对称分布。
参照图15、图16、图17，每个第二子像素对P92中的两个第二子像素P02可以是上下对称的，以提高第二子像素对P92分布的均匀性。
其中，第一子像素P01、第二子像素P02、第三子像素P02的形状也可以是多样的。例如，参照图15、图16、图17，第一子像素P01和第三子像素P02可均为六边形，且每个六边形可分为上下对称的两部分；而每个第二子像素P02可为一个五边形，即每个第二子像素对P92中的两个第二子像素P02拼接后即为一个六边形。
在一些实施例中，所述第二子像素P02的面积小于所述第一子像素P01的面积；
所述第二子像素P02的面积小于所述第三子像素P03的面积。
作为本公开实施例的一种方式，参照图15、图16、图17，以上第二子像素P02(如绿色子像素)的面积可以是最小的，例如是，第三子像素P03(如蓝色子像素)的面积最大，第二子像素P02(如绿色子像素)的面积最小，而第一子像素P01(如红色子像素)的面积中等。
在一些实施例中，显示基板的分辨率小于或等于1000PPI。
本公开实施例的显示基板，适用于分辨率较低的情况，例如分辨率不超过1000PPI(pixels per inch，每英寸像素数)，进一步不超过800PPI，进一步不超过600PPI等。当显示基板的分辨率过高时，其子像素P之间理论上能有的间隔过小，比较难于实现以上间隔条件。
第二方面，参照图18，本公开实施例还提供一种显示装置，其包括上述的任意一种显示基板。
可将以上的显示基板与其它结构(例如对盒基板、驱动器件、电源组件、外壳等)组装在一起，形成独立的具有显示功能的产品，即显示装置。
具体的，该显示装置可为有机电致发光(OLED，Organic Light Emitting Diode)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (36)

1.一种显示基板，包括衬底基板，以及在所述衬底基板上呈阵列间隔排布的多个子像素；其特征在于，
相邻的所述子像素之间具有间隔区；所述间隔区包括具有功能位的第一间隔区，以及无功能位的第二间隔区；
至少部分所述功能位处设置功能件；
沿第一方向或第二方向排布的相邻两个所述子像素之间的所述第一间隔区的宽度，大于沿与其同方向排布的相邻两个所述子像素之间的所述第二间隔区的宽度；其中，所述间隔区的宽度，等于该间隔区对应的两个所述子像素的边界之间的最短距离。
2.根据权利要求1所述的显示基板，其特征在于，
所述第一间隔区的宽度大于或等于20μm。
3.根据权利要求1所述的显示基板，其特征在于，
所述功能件的边界与最接近的子像素的边界之间的距离大于或等于3μm。
4.根据权利要求1所述的显示基板，其特征在于，
所述第二间隔区的宽度小于或等于19μm。
5.根据权利要求1所述的显示基板，其特征在于，
至少部分所述第一间隔区对应的两个子像素的边界之间的最短连线，经过该第一间隔区中的功能件。
6.根据权利要求5所述的显示基板，其特征在于，
在过所述最短连线且垂直于所述衬底基板的截面中，该第一间隔区对应的两个子像素的边界之间的距离大于或等于20μm，该第一间隔区中的所述功能件与所述子像素之间的距离大于或等于3μm。
7.根据权利要求1所述的显示基板，其特征在于，
至少部分所述第一间隔区对应的两个子像素的几何中心之间的连线，经过该第一间隔区中的所述功能件。
8.根据权利要求7所述的显示基板，其特征在于，
至少部分所述第一间隔区对应的两个子像素的几何中心之间的连线，经过该第一间隔区中的所述功能件的几何中心。
9.根据权利要求1所述的显示基板，其特征在于，
至少部分第一间隔区沿第三方向延伸；
至少部分第一间隔区沿第四方向延伸；所述第四方向与所述第三方向交叉；
至少部分沿第三方向延伸的第一间隔区与沿第四方向延伸的第一间隔区具有交叠区域，至少部分所述功能件与所述交叠区域至少部分交叠。
10.根据权利要求1所述的显示基板，其特征在于，
相邻的所述功能件之间的距离在100μm至300μm之间。
11.根据权利要求1所述的显示基板，其特征在于，
设有所述功能件的功能位的数量，在所述功能件总数量中的占比至少为15％。
12.根据权利要求1所述的显示基板，其特征在于，还包括像素定义层；
所述像素定义层包括像素定义层开口，以及位于所述像素定义层开口之间的像素定义部；
所述像素定义层开口界定所述子像素的发光区域；
所述功能件设置在所述像素定义部背离所述衬底基板一侧。
13.根据权利要求12所述的显示基板，其特征在于，
所述功能件与所述像素定义部为一体结构。
14.根据权利要求1所述的显示基板，其特征在于，
与至少部分所述功能件相邻的多个子像素中，有至少一个子像素的几何中心偏离沿第一方向延伸的一条直线，且与该子像素在第一方向上位于同一排的至少两个子像素的几何中心位于该直线上；
和/或，
与至少部分所述功能件相邻的多个子像素中，有至少一个子像素的几何中心偏离沿第二方向延伸的一条直线，且与该子像素在第二方向上位于同一排的至少两个子像素的几何中心位于该直线上；所述第二方向与所述第一方向交叉。
15.根据权利要求1所述的显示基板，其特征在于，所述子像素包括第一子像素、第二子像素、第三子像素；
所述第一子像素和所述第三子像素沿第一方向交替排布形成第一像素组，沿第二方向交替排布形成第三像素组；所述第二方向与所述第一方向交叉；
所述第二子像素沿第一方向排布形成第二像素组，沿第二方向排布形成第四像素组；
其中，所述第一像素组和所述第二像素组沿所述第二方向交替排布；所述第三像素组和所述第四像素组沿所述第一方向交替排布。
16.根据权利要求15所述的显示基板，其特征在于，
在所述第三像素组中相邻的所述第一子像素和所述第三子像素之间的所述间隔区中，有至少部分所述间隔区为所述第一间隔区；
在所述第一像素组中相邻的所述第一子像素和所述第三子像素之间的所述间隔区，为所述第二间隔区。
17.根据权利要求16所述的显示基板，其特征在于，
所述第三像素组中相邻的所述第一子像素和所述第三子像素之间的所述间隔区，沿所述第二方向交替为所述第一间隔区和所述第二间隔区；
两个相邻的所述第三像素组中，其中一个所述第三像素组中的一个所述第一间隔区，与另一个所述第三像素组的一个所述第二间隔区位于沿第一方向排列的同两排子像素之间。
18.根据权利要求17所述的显示基板，其特征在于，
呈阵列排布的两个所述第一子像素和两个所述第三子像素的几何中心的依次连线构成虚拟梯形；
所述虚拟梯形的底边对应的所述第一子像素和所述第三子像素之间的所述间隔区为所述第一间隔区，所述虚拟梯形的顶边对应的所述第一子像素和所述第三子像素之间的所述间隔区为所述第二间隔区。
19.根据权利要求18所述的显示基板，其特征在于，
所述虚拟梯形的底边平行于所述第二方向。
20.根据权利要求18所述的显示基板，其特征在于，
所述虚拟梯形为虚拟等腰梯形。
21.根据权利要求16所述的显示基板，其特征在于，
在至少部分位于相邻的所述第一子像素和所述第三子像素之间的所述第一间隔区中，所述功能件的几何中心位于该第一间隔区对应的所述第一子像素的几何中心与所述第三子像素的几何中心之间的连线上。
22.根据权利要求16所述的显示基板，其特征在于，
在至少部分位于相邻的所述第一子像素和所述第三子像素之间的所述第一间隔区中，沿所述第二方向，所述功能件的几何中心与该第一间隔区对应的所述第一子像素的几何中心间的距离，小于所述功能位的几何中心与该第一间隔区对应的所述第三子像素的几何中心间的距离。
23.根据权利要求22所述的显示基板，其特征在于，
在至少部分位于相邻的所述第一子像素和所述第三子像素之间的所述第一间隔区中，沿所述第二方向，所述功能件的几何中心位于其对应的参考线靠近该第一间隔区对应的所述第一子像素的一侧；其中，所述功能位的参考线，为在第一方向上位于该功能位两侧的两个所述第二子像素的几何中心之间的连线。
24.根据权利要求15所述的显示基板，其特征在于，
所述第一子像素的形状包括正方形或圆角正方形，所述正方形或圆角正方形的一个对角线平行于所述第一方向，另一个对角线平行于所述第二方向；
所述第三子像素的形状包括正方形或圆角正方形，所述正方形或圆角正方形的一个对角线平行于所述第一方向，另一个对角线平行于所述第二方向。
25.根据权利要求15所述的显示基板，其特征在于，
至少部分所述第三子像素沿过其几何中心且平行于所述第一方向的直线分为非对称的第一部分和第二部分，沿第二方向，所述第一部分的最大尺寸小于所述第二部分的最大尺寸；
在位于沿所述第二方向相邻的所述第一子像素和所述第三子像素之间的所述第一间隔区中，有至少部分所述第一间隔区为所述第三子像素的第一部分和相邻的第一子像素之间的间隔区。
26.根据权利要求1所述的显示基板，其特征在于，所述子像素包括第一子像素、第二子像素、第三子像素；
第一子像素对和所述第三子像素沿第一方向交替排布形成第五像素组；所述第一子像素对包括沿第二方向排布的一个所述第一子像素和一个所述第二子像素；所述第二方向与所述第一方向交叉；
所述第一子像素和所述第二子像素沿第二方向交替排布形成第六像素组；
所述第三子像素沿第二方向排布形成第七像素组；
其中，所述第六像素组和所述第七像素组沿所述第一方向交替排布；多个所述第五像素组沿所述第二方向排布。
27.根据权利要求26所述的显示基板，其特征在于，
在所述第七像素组中相邻的所述第三子像素之间的所述间隔区中，有至少部分所述间隔区为所述第一间隔区；
在所述第五像素组中相邻的所述第一子像素和所述第三子像素之间的所述间隔区，以及相邻的所述第二子像素和所述第三子像素间的所述间隔区，为所述第二间隔区；
在所述第五像素组中相邻的所述第一子像素和所述第二子像素间的所述间隔区，为所述第二间隔区。
28.根据权利要求27所述的显示基板，其特征在于，
至少部分所述第七像素组中相邻的所述第三子像素之间的所述间隔区，沿所述第二方向交替为所述第一间隔区和所述第二间隔区。
29.根据权利要求26所述的显示基板，其特征在于，
至少部分所述第三子像素沿过其几何中心且平行于所述第一方向的直线分为非对称的第一部分和第二部分，沿第二方向，所述第一部分的最大尺寸小于所述第二部分的最大尺寸；
在位于沿所述第二方向相邻的所述第三子像素之间的所述第一间隔区中，有至少部分所述第一间隔区为所述第三子像素的第一部分之间的间隔区。
30.根据权利要求1所述的显示基板，其特征在于，所述子像素包括第一子像素、第二子像素、第三子像素；
第二子像素对、所述第一子像素、所述第三子像素沿第一方向交替排布形成第八像素组；所述第二子像素对包括两个沿所述第二方向排布的所述第二子像素；所述第二方向与所述第一方向交叉；
多个所述第八像素组沿所述第二方向排布；
两个相邻的所述第八像素组中，一个所述第八像素组的一个所述第二子像素对，沿所述第一方向位于另一个所述第八像素组的一个所述第一子像素和一个所述第三子像素之间。
31.根据权利要求30所述的显示基板，其特征在于，
分别位于两个相邻的所述第八像素组，且相邻的所述第一子像素和所述第三子像素之间的所述间隔区中，有至少部分所述间隔区为所述第一间隔区。
32.根据权利要求30所述的显示基板，其特征在于，
分别位于两个相邻的所述第八像素组，且相邻的所述第一子像素和所述第二子像素之间的所述间隔区中，有至少部分所述间隔区为所述第一间隔区。
33.根据权利要求30所述的显示基板，其特征在于，
所述第二子像素对中的两个第二子像素相对一条平行于所述第一方向的线对称分布。
34.根据权利要求15至33中任意一项所述的显示基板，其特征在于，
所述第一子像素为红色子像素，所述第二子像素为绿色子像素，所述第三子像素为蓝色子像素。
35.根据权利要求1所述的显示基板，其特征在于，
所述功能为包括隔垫位，所述功能件包括隔垫物。
36.一种显示装置，其特征在于，包括：
权利要求1至35中任意一项所述的显示基板。
CN202111014705.5A 2021-08-30 2021-08-31 显示基板、显示装置 Pending CN115734650A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202111014705.5A CN115734650A (zh) 2021-08-31 2021-08-31 显示基板、显示装置
US18/279,048 US20240138222A1 (en) 2021-08-30 2022-08-23 Display substrate and display apparatus
PCT/CN2022/114390 WO2023030110A1 (zh) 2021-08-31 2022-08-24 显示基板、显示装置
KR1020237029228A KR20240058045A (ko) 2021-08-31 2022-08-24 디스플레이 기판, 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111014705.5A CN115734650A (zh) 2021-08-31 2021-08-31 显示基板、显示装置

Publications (1)

Publication Number Publication Date
CN115734650A true CN115734650A (zh) 2023-03-03

Family

ID=85291550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111014705.5A Pending CN115734650A (zh) 2021-08-30 2021-08-31 显示基板、显示装置

Country Status (4)

Country Link
US (1) US20240138222A1 (zh)
KR (1) KR20240058045A (zh)
CN (1) CN115734650A (zh)
WO (1) WO2023030110A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005258176A (ja) * 2004-03-12 2005-09-22 Seiko Epson Corp 電気光学装置及び電子機器
CN112750863A (zh) * 2019-10-31 2021-05-04 京东方科技集团股份有限公司 显示背板、掩膜版组件和显示装置
CN111799320B (zh) * 2020-09-01 2023-04-18 京东方科技集团股份有限公司 显示面板以及显示装置
CN112038375B (zh) * 2020-09-02 2022-11-15 昆山国显光电有限公司 显示面板和显示装置
CN113257882B (zh) * 2021-07-06 2021-10-01 北京京东方技术开发有限公司 显示基板和显示装置

Also Published As

Publication number Publication date
US20240138222A1 (en) 2024-04-25
WO2023030110A9 (zh) 2023-05-25
WO2023030110A1 (zh) 2023-03-09
KR20240058045A (ko) 2024-05-03

Similar Documents

Publication Publication Date Title
CN109935730B (zh) 显示基板及其制备方法、显示装置
CN112071882B (zh) 显示基板及其制备方法、显示装置
US11844239B2 (en) Display substrate and preparation method thereof, and display apparatus
JP7342157B2 (ja) 画素アレイ及び表示装置
US20230056754A1 (en) Display substrate and manufacturing method therefor, and display device
WO2022111094A1 (zh) 显示基板及其制备方法、显示装置
WO2022042046A1 (zh) 显示基板及其制备方法、显示装置
US11864447B2 (en) Display substrate, display device and high-precision metal mask
JP2022539621A (ja) ディスプレイパネル及びその製造方法、表示装置
CN114730800B (zh) 像素阵列及显示装置
US20210225950A1 (en) Substantially transparent display substrate, substantially transparent display apparatus, and method of fabricating substantially transparent display substrate
WO2021227040A9 (zh) 显示基板及其制备方法、显示装置
US20230143544A1 (en) Display substrate, display device and high-precision metal mask
EP4068378A1 (en) Display substrate and manufacturing method therefor, and display device
WO2021083226A1 (zh) 一种显示基板及其制作方法、显示装置
CN113921585A (zh) 显示面板及其制备方法
CN216213464U (zh) 显示基板、显示装置
WO2022110169A1 (zh) 一种显示基板及相关装置
US20240155879A1 (en) Display panel, manufacturing method, and mobile terminal
CN117098433A (zh) 显示面板、显示装置及显示面板制备方法
CN218158982U (zh) 触控结构、触控显示面板以及显示装置
WO2022052192A1 (zh) 像素阵列及显示装置
WO2022141628A1 (zh) 一种显示基板及相关装置
CN115734650A (zh) 显示基板、显示装置
CN114156325A (zh) 一种显示基板、显示装置及显示基板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination