CN115708205A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN115708205A
CN115708205A CN202210767417.5A CN202210767417A CN115708205A CN 115708205 A CN115708205 A CN 115708205A CN 202210767417 A CN202210767417 A CN 202210767417A CN 115708205 A CN115708205 A CN 115708205A
Authority
CN
China
Prior art keywords
dielectric layer
conductive
disposed
semiconductor package
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210767417.5A
Other languages
English (en)
Inventor
金康勋
金翅荺
宋俊蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115708205A publication Critical patent/CN115708205A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48159—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

可以呈现一种半导体封装件。半导体封装件包括具有第一表面和第二表面的第一介电层。第一导电焊座和第二导电焊座被设置在第一介电层的第一表面上。由第一导电焊座形成的第一列和由第二导电焊座形成的第二列彼此间隔开。外部迹线从第二导电焊座延伸，并且内部迹线被设置在第一介电层的第二表面上。通孔穿透第一介电层并且将第一导电焊座分别连接至内部迹线。半导体晶片被设置在第一介电层的第一表面上。

Description

半导体封装件
技术领域
本公开涉及半导体封装技术，并且更具体地，涉及包括互连的半导体封装件。
背景技术
一种半导体封装件可以包括半导体晶片(die)和封装基板。集成电路(IC)可以集成到半导体晶片中。半导体晶片可以安装在封装基板上。半导体封装件可以包括保护半导体晶片的包封层。
半导体晶片和封装基板可以通过凸块互连彼此电连接。凸块互连可以指代通过导电凸块将半导体晶片的连接焊盘和封装基板的凸块焊座(land)彼此连接的结构。凸块焊座可以指代封装基板的导电迹线(trace)的一部分或封装基板的导电引线(lead)的一部分。导电凸块可以指代焊球、金属凸块、金属杆或导电柱的形状。
随着半导体封装技术的发展，对减小半导体晶片的尺寸的需求日益增加。此外，随着半导体晶片需要实现高密度和高性能，半导体晶片所需的连接焊盘的数量或凸块的数量或凸块焊座的数量也在增加。正在尝试在半导体晶片的有限面积内配置所需数量的连接焊盘的同时确保凸块焊座之间、导电凸块之间或连接焊盘之间的更宽的间距。
发明内容
在本公开的实施方式中，一种半导体封装件可以包括：第一介电层，其包括第一表面和第二表面；第一导电焊座，其设置在第一介电层的第一表面上并且形成第一列；第二导电焊座，其设置在第一介电层的第一表面上并且形成与第一列间隔开的第二列；外部迹线，其从第二导电焊座延伸；内部迹线，其设置在第一介电层的第二表面上；通孔，其穿透第一介电层并且将第一导电焊座连接到内部迹线；以及半导体晶片，其设置在第一介电层的第一表面上。
在本公开的实施方式中，一种半导体封装件可以包括：第一介电层，其包括第一表面和第二表面；第一导电焊座，其设置在第一介电层的第一表面上；第二导电焊座，其设置在第一介电层的第一表面上；外部迹线，其从第二导电焊座延伸；内部迹线，其设置在第一介电层的第二表面上；通孔，其穿透第一介电层并且将第一导电焊座连接到内部迹线；以及半导体晶片，其设置在第一介电层的第一表面上并且包括分别连接到第一导电焊座的第一晶片焊盘和分别连接到第二导电焊座的第二晶片焊盘，其中第一晶片焊盘设置在半导体晶片上，同时与第二晶片焊盘形成之字形(zigzag)布置。
在本公开的实施方式中，一种半导体封装件可以包括：第一介电层，其包括第一表面和第二表面；第一导电焊座，其设置在第一介电层的第一表面上并且形成第一列；第二导电焊座，其设置在第一介电层的第一表面上并且形成与第一列间隔开的第二列；外部迹线，其从第二导电焊座延伸；内部迹线，其设置在第一介电层的第二表面上；通孔，其穿透第一介电层并且将第一导电焊座连接到内部迹线；半导体晶片，其设置在第一介电层的第一表面上；以及接合布线，其将半导体晶片连接到第一导电焊座和第二导电焊座。
附图说明
图1和图2是例示根据本公开的实施方式的半导体封装件的示意性截面图。
图3是例示设置图1和图2的半导体封装件的导电焊座的布置形状的示意性平面图。
图4是例示设置图1和图2的半导体封装件的迹线的布置形状的示意性平面图。
图5是例示设置图1和图2的半导体封装件的晶片焊盘的布置形状的示意性平面图。
图6是例示设置图1和图2的半导体封装件的连接凸块和导电焊座的布置形状的示意性平面图。
图7是例示根据比较示例的设置连接凸块和导电焊座的布置形状的示意性平面图。
图8和图9是例示根据本公开的另一实施方式的半导体封装件的示意性截面图。
图10是例示设置图8和图9的半导体封装件的导电焊座和迹线的布置形状的示意性平面图。
图11是例示设置图8和图9的半导体封装件的晶片焊盘的布置形状的示意性平面图。
图12是例示根据本公开的实施方式的采用包括封装件的存储卡的电子***的框图。
图13是例示根据本公开的实施方式的包括封装件的电子***的框图。
具体实施方式
在本公开的实施方式的描述中使用的术语是考虑到所呈现的实施方式中的功能而选择的术语，并且术语的含义可以根据技术领域中的用户或操作者的意图或习惯而变化。所使用的术语的含义当在本公开中被特别定义时与所限定的定义一致，如果没有特别定义，则它可以被解释为本领域技术人员普遍认可的含义。
在本公开的实施方式的描述中，“第一”、“第二”、“侧面”、“顶部”、“底部或下部”等描述是为了区分附属材料，而不用于限制附属材料本身或暗示任何特定的顺序。将理解的是，当一元件或层被称为“在”另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、连接或联接到另一元件或层，或者可以存在中间的元件或层。相反，当一元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在中间的元件或层。相似的标号始终指代相似的元件。
半导体装置可以包括半导体基板或其中层叠有多个半导体基板的结构。半导体装置可以指示其中封装了层叠有半导体基板的结构的半导体封装结构。半导体基板可以指代其上集成有电子组件和元件的半导体晶圆、半导体晶片或半导体芯片。半导体芯片可以指代其中集成了诸如DRAM、SRAM、NAND FLASH、NOR FLASH、MRAM、ReRAM、FeRAM或PcRAM之类的存储器集成电路的存储器芯片，或者其中逻辑电路集成在半导体基板上的逻辑晶片或者处理器，诸如ASIC芯片、应用处理器(AP)、图形处理单元(GPU)、中央处理单元(CPU)或片上***(SoC)。半导体装置可以应用于诸如便携式终端、生物或保健相关电子装置以及可穿戴电子装置之类的信息通信装置。半导体装置可以应用于物联网。
在整个本公开中，相同的附图标记可以指代相同的元件。相同的附图标记或类似的附图标记可以参照其它附图来描述，即使它们在对应的附图中没有提及或描述。此外，即使未指明附图标记，也可以参照其它附图来对它进行描述。
图1和图2是例示根据本公开的实施方式的半导体封装件10的示意性截面图。图3是例示设置图1和图2的半导体封装件10的导电焊座210和250的布置形状A1的示意性平面图。图4是例示设置图1和图2的半导体封装件10的迹线215和255的布置形状A2的示意性平面图。图5是例示设置图1和图2的半导体封装件10的晶片焊盘610的布置形状A3的示意性平面图。图1例示了半导体封装件10的沿着图4和图5的切割线X1-X2的示意性X-Z截面形状。图2例示了半导体封装件10的沿着图4和图5的切割线X3-X4的示意性X-Z截面形状。
参照图1，半导体封装件10可以包括半导体晶片600和封装基板500。半导体晶片600可以包括其中集成了集成电路(IC)的装置。半导体晶片600可以包括其中集成了诸如DRAM或NAND之类的存储器装置的装置。半导体晶片600可以设置在封装基板500上。
封装基板500可以包括将半导体晶片600电连接到外部装置、外部模块或外部组件的互连组件。在示例中，封装基板500可以被配置为印刷电路板(PCB)的形式。在示例中，封装基板500可以形成在包括介电层和设置在介电层中的导电图案的结构元件中。导电图案可以指示重分布层(RDL)。
尽管未示出，但半导体封装件10还可以包括覆盖和保护半导体晶片600的包封层。包封层可以包括各种包封材料。在示例中，包封层可以通过模制环氧模塑料(EMC)的模制工艺形成。
封装基板500可以包括第一介电层110。封装基板500还可以包括支撑第一介电层110的第二介电层120。第一介电层110和第二介电层120可以是构成封装基板500的主体或构成封装基板500的核心层的层。第一介电层110和第二介电层120可以包括各种介电材料。第一介电层110和第二介电层120中的每一个可以包括环氧树脂或聚合物层。第一介电层110可以包括彼此相对的第一表面111和第二表面112。第二介电层120可以形成在第一介电层110的第二表面112上。第二介电层120可以层压到第一介电层110。
半导体封装件10可以包括将半导体晶片600电连接到封装基板500的连接结构。连接结构可以包括第一连接结构，其包括第一导电焊座210、第一晶片焊盘611和第一连接凸块711。每个第一导电焊座210可以包括与第一连接凸块711连接的凸块焊座。第一晶片焊盘611可以是设置在半导体晶片600中的晶片焊盘610的一部分。晶片焊盘610可以是将集成在半导体晶片600中的集成电路(IC)电连接到外部装置的连接端子。第一连接凸块711可以是连接凸块710的一部分。
半导体晶片600可以设置在第一介电层110的第一表面111上，使得半导体晶片600的表面601面对第一介电层110的第一表面111。第一导电焊座210可以设置在第一介电层110的第一表面111上。第一导电焊座210可以设置在与半导体晶片600的第一晶片焊盘611交叠的位置。第一连接凸块711可以位于第一导电焊座210与第一晶片焊盘611之间，并且可以将第一晶片焊盘611连接到第一导电焊座210。
参照图2，用于将半导体晶片600电连接到封装基板500的连接结构可以包括第二连接结构，其包括第二导电焊座250、第二晶片焊盘615和第二连接凸块715。每个第二导电焊座250可以包括与第二连接凸块715连接的凸块焊座。每个第二晶片焊盘615可以是设置在半导体晶片600中的晶片焊盘610的一部分。每个第二连接凸块715可以是连接凸块710的一部分。第二导电焊座250可以设置在第一介电层110的第一表面111上。第二导电焊座250可以设置在与半导体晶片600的第二晶片焊盘615交叠的位置。第二连接凸块715可以位于第二导电焊座250与第二晶片焊盘615之间，并且可以将第二晶片焊盘615连接到第二导电焊座250。
连接凸块710可以接合到第一导电焊座210和第二导电焊座250以将半导体晶片600分别电连接到第一导电焊座210和第二导电焊座250。每个连接凸块710可以包括用于接合的焊料层。焊料层可以是导电粘合层，连接凸块710通过该导电粘合层充分接合到第一导电焊座210和第二导电焊座250。
参照图3和图1，多个第一导电焊座210可以沿第一列设置在第一介电层110的第一表面111上。第一导电焊座210可以在X-Y平面上沿Y轴方向布置成第一列。多个第二导电焊座250可以沿第二列设置在第一介电层110的第一表面111上。第二导电焊座250的第二列可以与第一导电焊座210的第一列间隔开。第二导电焊座250的第二列可以在X轴方向上与第一导电焊座210的第一列间隔开。
参照图3，第一导电焊座210可以与第二导电焊座250形成之字形布置。第一导电焊座210可以设置为在第一介电层110的第一表面111上在对角线方向D上与第二导电焊座250隔开。对角线方向D可以是X轴方向和Y轴方向之间的方向。对角线方向D可以是与X轴方向和Y轴方向具有一定角度的方向。例如，在实施方式中，第一导电焊座210可以与第二导电焊座250形成之字形布置，如图3所示。在图3中，例如，第一导电焊座210在对角线方向D上与第二导电焊座250交替布置并间隔开以形成之字形布置。在实施方式中，第一导电焊座210被设置为相对于外部迹线255延伸的方向在对角线方向D上与第二导电焊座250间隔开。
参照图3和图1，每个第一导电焊座210可以是具有岛形状的导电图案。每个第一导电焊座210可以包括诸如铜(Cu)之类的金属材料。在第一介电层110的第一表面111上，因为其它导电图案实质上不连接到第一导电焊座210并且实质上不从第一导电焊座210延伸，所以每个第一导电焊座210可以是隔离的岛形状的导电图案。
参照图3和图2，第一外部迹线255可以从第二导电焊座250延伸。第一外部迹线255可以设置在第一介电层110的第一表面111上。第一外部迹线255和第二导电焊座250中的每一个可以形成为由单体构成的导电图案。第一外部迹线255和第二导电焊座250中的每一个可以由包括铜的导电图案形成。
参照图3，第一外部迹线255可以在远离第二导电焊座250的方向上延伸。第一外部迹线255可以彼此并排延伸。第一外部迹线255可以在X轴方向上延伸。第一外部迹线255可以在远离第一导电焊座210的方向上延伸，同时与第二导电焊座250一个接一个地连接。每个第一导电焊座210可以被设置为相对于第一外部迹线255延伸的方向E在对角线方向D上与第二导电焊座250间隔开。因此，第一导电焊座210可以与第二导电焊座250形成之字形布置或交错布置。
参照图1和图4，内部迹线215可以设置在第一介电层110的第二表面112上。如图4所示，因为第一外部迹线255和第一导电焊座210设置在第一介电层110的第一表面111上，所以内部迹线215可以设置在与第一导电焊座210和第一外部迹线255不同的层上。内部迹线215可以形成为电连接到第一导电焊座210的导电图案。
参照图1，因为内部迹线215设置在与第一导电焊座210不同的层上，所以第一导电通孔213可以将内部迹线215连接到第一导电焊座210。因为内部迹线215被设置在第一介电层110的第二表面112上并且第一导电焊座210被设置在第一介电层110的第一表面111上，所以第一导电通孔213可以各自具有穿透第一介电层110的形状以将内部迹线215连接到第一导电焊座210。第一导电通孔213可以基本上垂直地穿透第一介电层110。第一导电焊座210可以设置在第一介电层110的第一表面111上以与第一导电通孔213交叠。
参照图4和图1，内部迹线215可以在远离第一导电通孔213和第一导电焊座210的方向上延伸。内部迹线215可以彼此并排延伸。内部迹线215可以在X轴方向上延伸。内部迹线215可以在远离第一导电焊座210的方向上延伸，同时与第一导电通孔213一个接一个地连接。如图4所示，内部迹线215可以延伸以与位于第一外部迹线255之间且位于第二导电焊座250之间的区域115部分地交叠。内部迹线215位于与第一外部迹线255和第二导电焊座250不同的层上，使得对内部迹线215所设置的位置可以没有限制。内部迹线215中的一些可以与第一外部迹线255或第二导电焊座250交叠。
再次参照图1，第一阻焊层410还可以设置在第一介电层110的第一表面111上。第一阻焊层410可以形成为暴露与第一连接凸块711接合的第一导电焊座210的介电层图案。半导体封装件10还可以包括形成在第二介电层120上的外部连接器700。外部连接器700可以是将半导体封装件10电连接到外部装置的连接端子。
外部连接器700中的一些可以电连接到内部迹线215。外部连接器700中的一些可以通过内部迹线215、第一导电通孔213、第一导电焊座210、第一连接凸块711和第一晶片焊盘611电连接到半导体晶片600。
将外部连接器700中的一些电连接到内部迹线215的第一互连结构510可以设置在第二介电层120中。第二介电层120可以具有彼此相对的第三表面121和第四表面122。第二介电层120的第三表面121可以是与第一介电层110的第二表面112接触的表面。第一互连结构510可以包括第二通孔511和第二外部迹线512。第二外部迹线512可以设置在第四表面122上，该第四表面122是第二介电层120的与第一介电层110相对的外表面。第二通孔511可以基本垂直地穿透第二介电层120并且可以将第二外部迹线512和内部迹线215彼此电连接。第二阻焊层420可以设置在第二介电层120的第四表面122上，同时暴露第二外部迹线512的一部分。外部连接器700可以形成在第二外部迹线512的由第二阻焊层420暴露的一部分上或者附接到第二外部迹线512的由第二阻焊层420暴露的一部分。外部连接器700可以形成为诸如导电凸块或焊球之类的连接构件。
再次参照图2，第一阻焊层410可以形成为进一步暴露与第二连接凸块715接合的第二导电焊座250的介电层图案。外部连接器700中的一些可以电连接到第一外部迹线255。外部连接器700中的一些其它的外部连接器可以通过第一外部迹线255、第二导电焊座250、第二连接凸块715和第二晶片焊盘615电连接到半导体晶片600。
将外部连接器700中的一些其它的外部连接器和第一外部迹线255彼此电连接的第二互连结构550可以设置在第一介电层110和第二介电层120中。每个第二互连结构550可以包括第三通孔551、通孔焊座552、第四通孔553和第三外部迹线554。第三外部迹线554可以设置在第二介电层120的第四表面122上，同时与图1的外部迹线512位于基本相同的层上。第四通孔553可以基本垂直地穿透第二介电层120，并且可以将通孔焊座552和第三外部迹线554彼此电连接。第三通孔551可以基本垂直地穿透第一介电层110，并且可以将通孔焊座552和第一外部迹线255彼此电连接。通孔焊座552可以与内部迹线215设置在基本相同的层上。通孔焊座552可以设置在第一介电层110的第二表面112上以将第三通孔551和第四通孔553彼此电连接。第二阻焊层420可以设置为进一步暴露第三外部迹线554的部分的介电层图案。外部连接器700中的一些其它的外部连接器可以形成在第三外部迹线554的由第二阻焊层420暴露的部分上或附接到第三外部迹线554的由第二阻焊层420暴露的部分。
参照图5，半导体晶片600可以包括布置成不同的列的第一晶片焊盘611和第二晶片焊盘615。多个第一晶片焊盘611可以沿第三列设置在半导体晶片600的表面601上。多个第二晶片焊盘615可以沿第四列设置在半导体晶片600的表面601上。第二晶片焊盘615的第四列可以与第一晶片焊盘611的第三列间隔开。第二晶片焊盘615的第四列可以在X轴方向上与第一晶片焊盘611的第三列间隔开。
如图1所示，第一晶片焊盘611可以连接到第一导电焊座210并且可以定位为与第一导电焊座210交叠。如图2所示，第二晶片焊盘615可以连接到第二导电焊座250并且可以被定位为与第二导电焊座250交叠。因此，由于图4所示的第一导电焊座210与第二导电焊座250形成之字形布置，所以图5所示的第一晶片焊盘611可以与第二晶片焊盘615设置成之字形布置。
图6是例示设置图1和图2的半导体封装件10的连接凸块710和导电焊座210和250的布置形状A4的示意性平面图。图7是例示根据比较示例的设置连接凸块70和导电焊座20的布置形状A5的示意性平面图。图7例示了其中导电焊座20在纵向方向上布置成一列的比较示例。
如图6所示，因为第一导电焊座210和第二导电焊座250在第一介电层110的第一表面111上布置成之字形，因此彼此相邻的第一导电焊座210可以在确保比图7所示的导电焊座20的间距D7相对宽的间距D1的同时设置。因此，分别着陆并接合到相邻的第一导电焊座210的每个第一连接凸块711之间的间距D5可以被确保为比图7所示的每个连接凸块70之间的间距D9更宽。在实施方式中，因为每个第一连接凸块711之间的间距D5被确保为相对较宽，所以其中第一连接凸块711彼此连接的桥接故障或者电短路风险可以降低。
在图6中，彼此相邻的第二导电焊座250可以在确保比图7所示的导电焊座20的间距D7相对宽的间距D2的同时设置。因此，分别接合到彼此相邻的第二导电焊座250的每个第二连接凸块715之间的间距也可以被确保为比图7所示的每个连接凸块70的间距D9更宽。
在图6中，彼此相邻的第一导电焊座210和第二导电焊座250也可以在确保比图7所示的导电焊座20的间距D7相对宽的间距D3的同时设置。因此，彼此相邻并分别接合到第一导电焊座210和第二导电焊座250的第一连接凸块711和第二连接凸块715之间的间距D6也可以被确保为比图7所示的连接凸块70的间距D9更宽。因此，在实施方式中，其中第一连接凸块711和第二连接凸块715彼此连接的桥接失效故障或者电短路风险可以降低。
如图6所示，因为内部迹线215被设置在与第一外部迹线255不同的层上，所以每条第一外部迹线255之间的间距D4可以被确保为比图7所示的每条迹线25之间的间距D8更宽。因此，在实施方式中，其中第二连接凸块715不期望地连接到相邻的第一外部迹线255的桥接故障或电短路风险可以降低。此外，在实施方式中，因为内部迹线215没有设置在第一介电层110的第一表面111上，而是设置在图1的作为不同层的第二表面112上，因此可以从根本上防止或减轻其中第二连接凸块715不期望地连接到内部迹线215的桥接故障。
这样，本公开的一些实施方式可以确保导电焊座之间的相对宽的间距。此外，本公开的一些实施方式可以确保导电焊座与迹线之间的相对宽的间距。因此，在一些实施方式中，可以减少接合到导电焊座的连接凸块与相邻的连接凸块或另一导电焊座或迹线的不期望的连接。此外，在一些实施方式中，可以减少由于构成导电焊座和迹线的铜(Cu)的迁移而导致的导电焊座之间或导电焊座和迹线之间的桥接故障。
图8和图9是例示根据本公开的另一实施方式的半导体封装件12的示意性截面图。图10是例示设置图8和图9的半导体封装件12的导电焊座2210和2250以及迹线2215和2255的布置形状A6的示意性平面图。图11是例示设置图8和图9的半导体封装件12的晶片焊盘2610的布置形状A7的示意性平面图。图8例示了半导体封装件12的沿着图10和图11的切割线X11-X12的示意性截面形状。图9例示了半导体封装件12的沿着图10和图11的切割线X13-X14的示意性截面形状。如图8和图10所指示的那样，在实施方式中，第一导电焊座2210设置在第一介电层2110的第一表面2111上以分别与第一晶片焊盘2611在X方向上水平对齐。如图9和图10所指示的那样，在实施方式中，第二导电焊座2250设置在第一介电层2110的第一表面2111上以分别与第二晶片焊盘2615在X方向上水平对齐。
参照图8和图9，半导体封装件12可以包括半导体晶片2600和封装基板2500。半导体晶片2600可以通过粘合层2900附接到封装基板2500。封装基板2500可以包括第一介电层2110和第二介电层2120。第一介电层2110可以包括彼此相对的第一表面2111和第二表面2112。第二介电层2120可以设置在第一介电层2110的第二表面2112上。第二介电层2120可以包括彼此相对的第三表面2121和第四表面2122。第二介电层2120的第三表面2121可以是与第一介电层2110的第二表面2112接触的表面。
参照图8，半导体封装件12可以包括将半导体晶片2600电连接到封装基板2500的连接结构。每个连接结构可以包括第一导电焊座2210、第一晶片焊盘2611和第一接合布线2711。第一导电焊座2210可以包括接合指，第一接合布线2711联接到该接合指。第一晶片焊盘2611可以是包括在半导体晶片2600中的晶片焊盘2610的一部分。第一接合布线2711可以是接合布线2710的一部分。
半导体晶片2600可以设置在第一介电层2110的第一表面2111上，使得半导体晶片2600的表面2601与第一介电层2110的第一表面2111面向基本相同的方向。导电焊座2210可以设置在第一介电层2110的第一表面2111上。第一导电焊座2210可以设置在对应于半导体晶片2600的第一晶片焊盘2611的位置。第一接合布线2711可以将第一晶片焊盘2611连接到第一导电焊座2210。
参照图9，用于将半导体晶片2600电连接到封装基板2500的每个连接结构可以包括第二导电焊座2250、第二晶片焊盘2615和第二接合布线2715。第二导电焊座2250可以包括接合指，第二接合布线2715联接到该接合指。第二晶片焊盘2615可以是包括在半导体晶片2600中的晶片焊盘2610的一部分。第二接合布线2715可以是接合布线2710的一部分。第二导电焊座2250可以设置在第一介电层2110的第一表面2111上。第二接合布线2715可以将第二晶片焊盘2615连接到第二导电焊座2250。
参照图10和图8，多个第一导电焊座2210可以沿第一列设置在第一介电层2110的第一表面2111上。多个第二导电焊座2250可以沿第二列设置在第一介电层2110的第一表面2111上。第二导电焊座2250的第二列可以与第一导电焊座2210的第一列间隔开。第一导电焊座2210可以与第二导电焊座2250形成之字形布置。每个第一导电焊座2210可以是具有岛形状的导电图案。在第一介电层2110的第一表面2111上，其它导电图案实质上不连接到第一导电焊座2210并且实质上不从第一导电焊座2210延伸，使得每个第一导电焊座2210可以是隔离的岛形状的导电图案。在实施方式中，第一导电焊座2210被设置为相对于第一外部迹线2255延伸的方向在对角线方向D上与第二导电焊座2250间隔开。
参照图10和图9，第一外部迹线2255可以从第二导电焊座2250延伸。第一外部迹线2255可以设置在第一介电层2110的第一表面2111上。第一外部迹线2255和第二导电焊座2250可以形成为由单体构成的导电图案。
参照图10和图8，内部迹线2215可以设置在第一介电层2110的第二表面2112上。因为第一外部迹线2255和第一导电焊座2210设置在第一介电层2110的第一表面2111上，内部迹线2215可以设置在与第一导电焊座2210和第一外部迹线2255不同的层上。内部迹线2215可以形成为电连接到第一导电焊座2210的导电图案。
内部迹线2215设置在与第一导电焊座2210不同的层上，使得第一导电通孔2213可以将内部迹线2215连接到第一导电焊座2210。第一导电通孔2213可以具有穿透第一介电层2110的形状，使得第一导电通孔2213可以将内部迹线2215连接到第一导电焊座2210。第一导电通孔2213可以基本垂直地穿透第一介电层2110。第一导电焊座2210可以设置在第一介电层2110的第一表面2111上以与第一导电通孔2213交叠。
参照图8，第一阻焊层2410可以进一步形成在第一介电层2110的第一表面2111上。第一阻焊层2410可以形成为暴露第一导电焊座2210的介电层图案。半导体封装件12还可以包括形成在第二介电层2120上的外部连接器2700。外部连接器2700中的一些可以电连接到内部迹线2215。外部连接器2700中的一些可以通过内部迹线2215、第一导电通孔2213、第一导电焊座2210、第一接合布线2711和第一晶片焊盘2611电连接到半导体晶片2600。
可以在第二介电层2120中形成将外部连接器2700中的一些电连接到内部迹线2215的第一互连结构2510。第一互连结构2510可以包括第二通孔2511和第二外部迹线2512。第二外部迹线2512可以设置在第二介电层2120的作为外表面的第四表面2122上。第二通孔2511可以基本上垂直地穿透第二介电层2120并且可以将第二外部迹线2512和内部迹线2215彼此电连接。第二阻焊层2420可以形成在第二介电层2120的第四表面2122上，同时暴露第二外部迹线2512的一部分。外部连接器2700可以形成在第二外部迹线2512的由第二阻焊层2420暴露的部分上或附接到第二外部迹线2512的由第二阻焊层2420暴露的部分。
参照图9，第一阻焊层2410可以形成为进一步暴露与第二接合布线2715接合的第二导电焊座2250的介电层图案。外部连接器2700中的一些其它的外部连接器可以电连接到第一外部迹线2255。外部连接器2700中的一些其它的外部连接器可以通过第一外部迹线2255、第二导电焊座2250、第二接合布线2715和第二晶片焊盘2615电连接到半导体晶片2600。
可以在第一介电层2110和第二介电层2120中形成将外部连接器2700中的一些其它的外部连接器电连接到第一外部迹线2255的第二互连结构2550。第二互连结构2550可以包括第三通孔2551、通孔焊座2552、第四通孔2553和第三外部迹线2554。第三外部迹线2554可以设置在第二介电层2120的第四表面2122上，同时与图8的第二外部迹线2512位于基本相同的层上。第四通孔2553可以基本垂直地穿透第二介电层2120，并且可以将通孔焊座2552和第三外部迹线2554彼此电连接。第三通孔2551可以基本垂直地穿透第一介电层2110，并且可以将通孔焊座2552和第一外部迹线2255彼此电连接。通孔焊座2552可以与内部迹线2215设置在基本相同的层上。通孔焊座2552可以设置在第一介电层2110的第二表面2112上以电连接第三通孔2551和第四通孔2553。阻焊层2420可以形成为进一步暴露第三外部迹线2554的一部分的介电层图案。外部连接器2700中的一些其它的外部连接器可以形成在第三外部迹线2554的由第二阻焊层2420暴露的部分上或附接到第三外部迹线2554的由第二阻焊层2420暴露的部分。
参照图11，半导体晶片2600可以包括布置成不同的列的第一晶片焊盘2611和第二晶片焊盘2615。多个第一晶片焊盘2611可以沿第三列设置在半导体晶片2600的表面2601上。多个第二晶片焊盘2615可以沿第四列设置在半导体晶片2600的表面2601上。第二晶片焊盘2615的第四列可以与第一晶片焊盘2611的第三列间隔开。第二晶片焊盘2615的第四列可以在X轴方向上与第一晶片焊盘2611的第三列间隔开。第一晶片焊盘2611可以与第二晶片焊盘2615设置成之字形布置。例如，在实施方式中，第一晶片焊盘2611可以与第二晶片焊盘2615形成之字形布置，如图11所示。在图11中，例如，第一晶片焊盘2611与第二晶片焊盘2615在对角线方向D上交替布置并间隔开以形成之字形布置。例如，在实施方式中，第一导电焊座2210可以与第二导电焊座2250形成之字形布置，如图10所示。在图10中，例如，第一导电焊座2210在对角线方向D上与第二导电焊座2250交替布置并间隔开以形成之字形布置。
这样，本公开的一些实施方式可以确保每个导电焊座之间的相对宽的间距。此外，本公开的一些实施方式可以确保导电焊座和迹线之间的相对宽的间距。因此，在实施方式中，可以减少接合到导电焊座的连接凸块与相邻的连接凸块或者一个或更多个其它导电焊座或迹线的不期望的连接。
图12是例示电子***的框图，该电子***包括采用根据本公开的实施方式的半导体封装件中的至少一个的存储卡7800。存储卡7800包括诸如非易失性存储器装置之类的存储器7810和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读出所存储的数据。存储器7810和存储器控制器7820中的至少一个可以包括根据实施方式的半导体封装件中的至少一个。
存储器7810可以包括应用了本公开的实施方式的技术的非易失性存储器装置。存储器控制器7820可以控制存储器7810，使得响应于来自主机7830的读/写请求而读出所存储的数据或存储数据。
图13是例示电子***8710的框图，该电子***8710包括根据本公开的实施方式的半导体封装件中的至少一个。电子***8710可以包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可以通过提供数据移动路径的总线8715彼此联接。
在实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同功能的逻辑器件。控制器8711或存储器8713可以包括根据本公开的实施方式的半导体封装件中的至少一个。输入/输出装置8712可以包括在小键盘、键盘、显示装置、触摸屏等当中选择的至少一个。存储器8713是用于存储数据的装置。存储器8713可以存储数据和/或要由控制器8711执行的命令等。
存储器8713可以包括诸如DRAM之类的易失性存储器装置和/或诸如闪存之类的非易失性存储器装置。例如，闪存可以安装到诸如移动终端或台式计算机之类的信息处理***。闪存可以构成固态盘(SSD)。在这种情况下，电子***8710可以在闪存***中稳定地存储大量数据。
电子***8710还可以包括被配置为向通信网络发送数据和从通信网络接收数据的接口8714。接口8714可以是有线类型或无线类型。例如，接口8714可以包括天线或者有线或无线收发器。
电子***8710可以被实现为执行各种功能的逻辑***、移动***、个人计算机、或工业计算机。例如，移动***可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐***和信息发送/接收***中的任何一种。
如果电子***8710是能够执行无线通信的装备，则电子***8710可以用于使用以下技术的通信***中：CDMA(码分多址)、GSM(全球移动通信***)、NADC(北美数字蜂窝)、E-TDMA(增强型时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)或Wibro(无线宽带互联网)。
已经结合如上所述的各种实施方式公开了各种构思。因此，不应从限制性的角度，而应从例示性的角度来考虑本说明书中公开的实施方式。实施方式的范围不应限于以上描述。
相关申请的交叉引用
本申请要求于2021年8月18日递交的韩国申请No.10-2021-0109085的优先权，其全部内容通过引用合并于此。

Claims (25)

1.一种半导体封装件，所述半导体封装件包括：
第一介电层，所述第一介电层包括第一表面和第二表面；
第一导电焊座，所述第一导电焊座设置在所述第一介电层的所述第一表面上并形成第一列；
第二导电焊座，所述第二导电焊座设置在所述第一介电层的所述第一表面上并形成与所述第一列间隔开的第二列；
外部迹线，所述外部迹线从所述第二导电焊座延伸；
内部迹线，所述内部迹线设置在所述第一介电层的所述第二表面上；
通孔，所述通孔穿透所述第一介电层并且将所述第一导电焊座连接到所述内部迹线；以及
半导体晶片，所述半导体晶片设置在所述第一介电层的所述第一表面上。
2.根据权利要求1所述的半导体封装件，其中，所述第一导电焊座包括岛形状的导电图案。
3.根据权利要求1所述的半导体封装件，其中，所述第一导电焊座被设置在所述第一介电层的所述第一表面上，同时与所述第二导电焊座形成之字形布置。
4.根据权利要求1所述的半导体封装件，其中，所述第一导电焊座被设置为相对于所述外部迹线延伸的方向在对角线方向上与所述第二导电焊座间隔开。
5.根据权利要求1所述的半导体封装件，其中，所述第一导电焊座被设置在所述第一介电层的所述第一表面上以与所述通孔交叠。
6.根据权利要求1所述的半导体封装件，其中，所述通孔垂直地穿透所述第一介电层。
7.根据权利要求1所述的半导体封装件，其中，所述外部迹线彼此平行地延伸。
8.根据权利要求1所述的半导体封装件，其中，所述内部迹线延伸以与位于所述外部迹线之间的区域和位于所述第二导电焊座之间的区域部分地交叠。
9.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
第二介电层，所述第二介电层形成在所述第一介电层的所述第二表面上；以及
外部连接器，所述外部连接器形成在所述第二介电层上并且电连接到所述内部迹线和所述外部迹线。
10.根据权利要求1所述的半导体封装件，所述半导体封装件还包括将所述半导体晶片电连接到所述第一导电焊座和所述第二导电焊座并且接合到所述第一导电焊座和所述第二导电焊座的连接凸块。
11.一种半导体封装件，所述半导体封装件包括：
第一介电层，所述第一介电层包括第一表面和第二表面；
第一导电焊座，所述第一导电焊座设置在所述第一介电层的所述第一表面上；
第二导电焊座，所述第二导电焊座设置在所述第一介电层的所述第一表面上；
外部迹线，所述外部迹线从所述第二导电焊座延伸；
内部迹线，所述内部迹线设置在所述第一介电层的所述第二表面上；
通孔，所述通孔穿透所述第一介电层并且将所述第一导电焊座连接到所述内部迹线；以及
半导体晶片，所述半导体晶片设置在所述第一介电层的所述第一表面上并且包括分别连接到所述第一导电焊座的第一晶片焊盘和分别连接到所述第二导电焊座的第二晶片焊盘，
其中，所述第一晶片焊盘被设置在所述半导体晶片上，同时与所述第二晶片焊盘形成之字形布置。
12.根据权利要求11所述的半导体封装件，
其中，所述第一导电焊座被设置在所述第一介电层的所述第一表面上以分别与所述第一晶片焊盘交叠，并且
其中，所述第二导电焊座被设置在所述第一介电层的所述第一表面上以分别与所述第二晶片焊盘交叠。
13.根据权利要求11所述的半导体封装件，其中，所述第一导电焊座包括岛形状的导电图案。
14.根据权利要求11所述的半导体封装件，其中，所述第一导电焊座被设置为相对于所述外部迹线延伸的方向在对角线方向上与所述第二导电焊座间隔开。
15.根据权利要求11所述的半导体封装件，其中，所述第一导电焊座被设置在所述第一介电层的所述第一表面上以与所述通孔交叠。
16.根据权利要求11所述的半导体封装件，其中，所述通孔垂直地穿透所述第一介电层。
17.根据权利要求11所述的半导体封装件，其中，所述外部迹线彼此平行地延伸。
18.根据权利要求11所述的半导体封装件，其中，所述内部迹线延伸以与位于所述外部迹线之间的区域和位于所述第二导电焊座之间的区域部分地交叠。
19.根据权利要求11所述的半导体封装件，所述半导体封装件还包括：
第二介电层，所述第二介电层形成在所述第一介电层的所述第二表面上；以及
外部连接器，所述外部连接器形成在所述第二介电层上并且电连接到所述内部迹线和所述外部迹线。
20.根据权利要求11所述的半导体封装件，所述半导体封装件还包括：
连接凸块，所述连接凸块将所述半导体晶片的所述第一晶片焊盘和所述第二晶片焊盘分别接合到所述第一导电焊座和所述第二导电焊座。
21.一种半导体封装件，所述半导体封装件包括：
第一介电层，所述第一介电层包括第一表面和第二表面；
第一导电焊座，所述第一导电焊座设置在所述第一介电层的所述第一表面上并形成第一列；
第二导电焊座，所述第二导电焊座设置在所述第一介电层的所述第一表面上并形成与所述第一列间隔开的第二列；
外部迹线，所述外部迹线从所述第二导电焊座延伸；
内部迹线，所述内部迹线设置在所述第一介电层的所述第二表面上；
通孔，所述通孔穿透所述第一介电层并且将所述第一导电焊座连接到所述内部迹线；
半导体晶片，所述半导体晶片设置在所述第一介电层的所述第一表面上；以及
接合布线，所述接合布线将所述半导体晶片连接到所述第一导电焊座和所述第二导电焊座。
22.根据权利要求21所述的半导体封装件，其中，所述第一导电焊座被设置在所述第一介电层的所述第一表面上，同时与所述第二导电焊座形成之字形布置。
23.根据权利要求21所述的半导体封装件，
其中，所述半导体晶片包括：
第一晶片焊盘，所述第一晶片焊盘分别与所述第一导电焊座对应；以及
第二晶片焊盘，所述第二晶片焊盘分别与所述第二导电焊座对应，并且
其中，所述第一晶片焊盘被设置在所述半导体晶片的表面上，同时与所述第二晶片焊盘形成之字形布置。
24.根据权利要求21所述的半导体封装件，其中，所述外部迹线被设置在所述第一介电层的所述第一表面上。
25.根据权利要求23所述的半导体封装件，
其中，所述第一导电焊座分别与所述第一晶片焊盘水平对齐，并且
其中，所述第二导电焊座分别与所述第二晶片焊盘水平对齐。
CN202210767417.5A 2021-08-18 2022-07-01 半导体封装件 Pending CN115708205A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0109085 2021-08-18
KR1020210109085A KR20230026903A (ko) 2021-08-18 2021-08-18 반도체 패키지

Publications (1)

Publication Number Publication Date
CN115708205A true CN115708205A (zh) 2023-02-21

Family

ID=85212912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210767417.5A Pending CN115708205A (zh) 2021-08-18 2022-07-01 半导体封装件

Country Status (4)

Country Link
US (1) US20230056222A1 (zh)
KR (1) KR20230026903A (zh)
CN (1) CN115708205A (zh)
TW (1) TW202310278A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102449619B1 (ko) * 2017-12-14 2022-09-30 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 모듈

Also Published As

Publication number Publication date
KR20230026903A (ko) 2023-02-27
TW202310278A (zh) 2023-03-01
US20230056222A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
CN111490029B (zh) 包括桥接管芯的半导体封装
CN108933110B (zh) 包括层叠的芯片的半导体封装
CN111261605B (zh) 半导体封装件
US11557523B2 (en) Semiconductor packages and methods of forming the semiconductor packages
KR20120034386A (ko) 매립 디커플링 커패시터를 포함하는 회로 기판 및 이를 포함하는 반도체 패키지
CN113035839A (zh) 包括具有中介桥的层叠子封装的半导体封装
CN110379798B (zh) 芯片层叠封装
CN112786565A (zh) 具有中介层桥的层叠封装
US10971452B2 (en) Semiconductor package including electromagnetic interference shielding layer
CN111276458B (zh) 半导体封装件
US20190237398A1 (en) Semiconductor packages
KR102298728B1 (ko) 반도체 패키지
CN111524879B (zh) 具有层叠芯片结构的半导体封装
KR20120050828A (ko) 반도체 패키지 및 이를 포함하는 반도체 시스템
CN110931469B (zh) 包括层叠的半导体晶片的层叠封装
CN113257787A (zh) 包括层叠在基础模块上的芯片的半导体封装
US20220328412A1 (en) Semiconductor packages
CN111653559B (zh) 具有引线接合连接结构的层叠半导体封装
US11088117B2 (en) Semiconductor package including stacked semiconductor chips
CN115708205A (zh) 半导体封装件
US9679865B2 (en) Substrate for semiconductor package and semiconductor package having the same
US10879160B2 (en) Semiconductor package with packaging substrate
KR102487532B1 (ko) 반도체 칩 및 이를 이용한 적층 반도체 칩
CN114695291A (zh) 包括贯通电极的半导体芯片和包括其的半导体封装
CN115719737A (zh) 半导体封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination