CN115694508A - 数字模拟转换器电路与电流导向式数字模拟转换器 - Google Patents
数字模拟转换器电路与电流导向式数字模拟转换器 Download PDFInfo
- Publication number
- CN115694508A CN115694508A CN202110836013.2A CN202110836013A CN115694508A CN 115694508 A CN115694508 A CN 115694508A CN 202110836013 A CN202110836013 A CN 202110836013A CN 115694508 A CN115694508 A CN 115694508A
- Authority
- CN
- China
- Prior art keywords
- bit
- node
- circuit
- digital
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
数字模拟转换器电路包含输入电路以及切换式电容电路。输入电路用以根据第一位与第二位选择性地自第一节点汲取第一电流或自第二节点汲取第二电流,其中第一位与第二位具有相反逻辑值。切换式电容电路用以根据第一位与第二位选择性地补偿第一节点与第二节点中之一的电容值。
Description
技术领域
本发明是关于数字模拟转换器电路,尤其是关于通过补偿电容值来提升线性度的数字模拟转换器电路与电流导向式数字模拟转换器。
背景技术
对于高速应用中的电流导向式(current steering)数字模拟转换器,开关阻抗(switching impedance)决定电流导向式数字模拟转换器的线性度。在现有技术中,通过直接提高晶体管的等效阻抗来提高数字模拟转换器的开关阻抗。然而,在实际应用中,开关阻抗会受到晶体管或线路中的寄生元件的影响,使得晶体管的等效阻抗在高频的匹配度不佳,导致电流导向式数字模拟转换器的线性度变低。
发明内容
在一些实施例中,数字模拟转换器电路包含输入电路、阻抗调整电路以及切换式电容电路。输入电路用以根据第一位与第二位选择性地自第一节点汲取第一电流或自第二节点汲取第二电流,其中该第一位与该第二位具有相反逻辑值。切换式电容电路用以根据该第一位与该第二位选择性地补偿该第一节点与该第二节点中之一的电容值。
在一些实施例中,电流导向式数字模拟转换器包含负载电路以及多个数字模拟转换器电路。负载电路用以转换第一电流为第一输出信号,并转换第二电流为第二输出信号。多个数字模拟转换器电路用以根据多个位汲取该第一电流与该第二电流。这些数字模拟转换器电路中之一包含输入电路以及切换式电容电路。输入电路用以根据这些位中的第一位与第二位自第一节点汲取该第一电流的一个信号成分或自第二节点汲取该第二电流的一个信号成分,其中该第一位为这些位中的最高有效位,且该第一位与该第二位具有相反逻辑值。切换式电容电路用以根据该第一位与该第二位选择性地补偿该第一节点与该第二节点中之一的电容值。
有关本发明的特征、实施与功效,在此配合附图作较佳实施例详细说明如下。
附图说明
图1A为根据本发明一些实施例绘制的一种数字模拟转换器电路的示意图;
图1B为根据本发明一些实施例绘制的图1A中的输入电路、阻抗调整电路以及相关寄生电容的示意图;
图2为根据本发明一些实施例绘制的一种数字模拟转换器电路的示意图;
图3A为根据本发明一些实施例绘制的一种电流导向式数字模拟转换器的示意图;
图3B为根据本发明一些实施例绘制的一种电流导向式数字模拟转换器的示意图;
图4A为根据本发明一些实施例绘制的一种电流导向式数字模拟转换器的示意图;以及
图4B为根据本发明一些实施例绘制的一种电流导向式数字模拟转换器的示意图。
具体实施方式
本文所使用的所有术语具有其通常的含义。上述的术语在普遍常用的字典中的定义,在本发明的内容中包含的任一在此讨论的术语的使用例子仅为示例,不应限制本发明的范围与含义。同样地,本发明也不仅以在该说明书所示出的各种实施例为限。
关于本文中所使用的“耦接”或“连接”,均可指二或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,也可指二或多个元件相互操作或动作。如本文所用,术语“电路”可以是由至少一个晶体管和/或至少一个主被动元件按一定方式连接以处理信号的装置。
如本文所用,术语“和/或”包含了列出的关联项目中的一个或多个的任何组合。在本文中,使用第一、第二与第三等等的术语,是用于描述并辨别各个元件。因此,在本文中的第一元件也可被称为第二元件,而不脱离本发明的本意。为便于理解,在各附图中的类似元件将被指定为相同的附图标记。
图1A为根据本发明一些实施例绘制的一种数字模拟转换器电路100的示意图。在一些实施例中,数字模拟转换器电路100可以是数字模拟转换器(例如为图3A的数字模拟转换器300A)中用于转换一组对应位的电路单元(cell)。
数字模拟转换器电路100包含输入电路120、阻抗调整电路140以及切换式电容电路160。输入电路120用以根据位D与位DB选择性地自节点N1汲取电流I1或自节点N2汲取电流I2。位D与位DB具有相反逻辑值。例如,若位D为逻辑值1,则位DB为逻辑值0。或者,若位D为逻辑值0,则位DB为逻辑值1。
输入电路120包含多个晶体管M0~M2。晶体管M1的第一端(例如为漏极)耦接至节点N1,晶体管M1的第二端(例如为源极)耦接至晶体管M0的第一端,且晶体管M1的控制端(例如为栅极)接收位D。晶体管M2的第一端耦接至节点N2,晶体管M2的第二端耦接至晶体管M0的第一端,且晶体管M2的控制端接收位DB。晶体管M0的第二端耦接至地(ground),且晶体管M0的控制端接收电压VB1。
在该例中,晶体管M0可操作为电流源电路,其用以根据电压VB1产生电流(例如为图3A所示的2n×I或20×I),以偏置晶体管M1与晶体管M2。晶体管M1与晶体管M2可操作为一差动输入对。晶体管M1根据位D选择性导通,且晶体管M2根据位DB选择性导通。当晶体管M1导通时,晶体管M2不导通。在该条件下,晶体管M1可自节点N1汲取电流I1。类似地,当晶体管M2导通时,晶体管M1不导通。在该条件下,晶体管M2可自节点N2汲取电流I2。
阻抗调整电路140用以自输出端O+向节点N1传输电流I1,或自输出端O-向节点N2传输电流I2,并用以提升输出端O+的输出阻抗Z+以及输出端O-的输出阻抗Z-。输出阻抗Z-与输出阻抗Z+可用以定义数字模拟转换器电路100的开关电阻。经由电路分析与模拟可得知,此开关电阻越大,数字模拟转换器电路100的谐波失真越小,故数字模拟转换器电路100的线性度越好。经由电路分析与模拟可得知,为了提高上述的开关电阻,可以提高输出阻抗Z-与输出阻抗Z+,或是让输出阻抗Z-与输出阻抗Z+两者彼此互相匹配(即相同)。在一些实施例中,阻抗调整电路140可用以提高输出阻抗Z+与输出阻抗Z-,且切换式电容电路160可用以让输出阻抗Z+与输出阻抗Z-两者尽量互相匹配。
详细而言,阻抗调整电路140包含晶体管M3、晶体管M4、电流源电路141以及电流源电路142。晶体管M3的第一端耦接至输出端O+,晶体管M3的第二端耦接至节点N1,且晶体管M3的控制端接收电压VB2。晶体管M4的第一端耦接至输出端O-,晶体管M4的第二端耦接至节点N2,且晶体管M4的控制端接收电压VB2。如图1A所示,晶体管M3与晶体管M1共源共栅(cascode)连接,且晶体管M4与晶体管M2共源共栅连接。如此,可以提高输出阻抗Z+以及输出阻抗Z-。
电流源电路141耦接至节点N1,并用以提供电流来偏置晶体管M3,以保持晶体管M3的工作区域。类似地,电流源电路142耦接至节点N2,并用以提供电流来偏置晶体管M4,以保持晶体管M4的工作区域。在一些实施例中,为了节省功率消耗,电流源电路141与电流源电路142中每一个所产生的电流可小于晶体管M0所产生的电流,但本发明并不以此为限。如先前所述,当晶体管M1与晶体管M2中的一个导通时,晶体管M1与晶体管M2中的另一个不导通。当晶体管M1导通且晶体管M2不导通时,电流源电路142可持续偏置晶体管M4以保持晶体管M4可操作于预设的工作区域(例如为饱和区)。如此一来,可确保输出阻抗Z-接近于输出阻抗Z+,以提高整体线性度。类似地,当晶体管M2导通且晶体管M1不导通时,电流源电路141可持续偏置晶体管M3使保持晶体管M3可操作于预设的工作区域(例如为饱和区)。如此一来,可确保输出阻抗Z+接近于输出阻抗Z-。
切换式电容电路160用以根据位D以及位DB选择性地补偿节点N1与节点N2的电容值。具体而言,切换式电容电路160可根据位DB提高节点N1的电容值,并根据位D提高节点N2的电容值。在此例中,切换式电容电路160用以根据位DB选择性地耦接电容(例如电容C1)至节点N1,并根据位D选择性地耦接电容(例如电容C2)至节点N2。详细而言,切换式电容电路160包含电容C1、电容C2、开关SW1以及开关SW2。电容C1的一端耦接至节点N1,且电容C1的另一端经由开关SW1耦接至地。开关SW1根据位DB选择性导通。当开关SW1导通时,节点N1可经由电容C1耦接至地。类似地,电容C2的一端耦接至节点N2,且电容C2的另一端经由开关SW2耦接至地。开关SW2根据位D选择性导通。当开关SW2导通时,节点N2可经由电容C2耦接至地。
通过上述设置方式,切换式电容电路160可在晶体管M1关闭时提高节点N1的电容值,并在晶体管M2关闭时提高节点N2的电容值。例如,当晶体管M1根据位D关闭时,开关SW1可根据位DB导通以经由电容C1耦接节点N1至地。如此,节点N1的电容值可以提高。类似地,当晶体管M2根据位DB关闭时,开关SW2可根据位D导通以经由电容C2耦接节点N2至地。如此,节点N2的电容值可以提高。如此一来,可以使前述的输出阻抗Z+与输出阻抗Z-更为匹配,以提高线性度。关于切换式电容电路160的设置方式将参照图1B进一步说明。
图1B为根据本发明一些实施例绘制的图1A中的输入电路120、阻抗调整电路140以及相关寄生电容的示意图。为易于说明,图1B的例子假设为未使用切换式电容电路160。
在实际应用中,由于晶体管的寄生电容以及晶体管的工作区域的影响,输出阻抗Z+与输出阻抗Z-可能会不匹配,造成线性度降低。例如,节点N1的电容(后称电容CA)主要由晶体管M3的寄生电容CGS3以及晶体管M1的寄生电容CGD1决定(即CA=CGS3+CGD1),节点N2的电容(后称电容CB)主要由晶体管M4的寄生电容CGS4以及晶体管M2的寄生电容CGD2决定(即CB=CGS4+CGD2)。参考现有技术对于晶体管(例如为金属氧化物半导体场效应晶体管;MOSFET)的寄生电容的相关分析,可得知栅极-漏极间的寄生电容(例如为寄生电容CGD1或CGD2)的容值与晶体管的工作区域有关。在此例中,假设晶体管M1导通且晶体管M2不导通,故晶体管M1操作在饱和区(或线性区)且晶体管M2操作在截止区。因此,寄生电容CGD1的容值会等于(或大于)寄生电容CGD2的容值。
类似地,参考现有技术对于晶体管的寄生电容的相关分析,可得知栅极-源极间的寄生电容(例如为寄生电容CGS3或CGS4)的容值与栅极-源极间的电压有关。如前所述,电流源电路142(或电流源电路141)所产生的电流可设定为小于晶体管M3所产生的电流。在晶体管M2未导通的条件下,流经晶体管M4的电流(仅有电流源电路142提供的电流)会小于流经晶体管M3的电流(包含电流源电路141以及晶体管M1提供的电流)。在此条件下,可以推得晶体管M3的栅极-源极间的电压大于晶体管M4的栅极-源极间的电压。因此,可以得知寄生电容CGS3的容值会大于寄生电容CGS4的容值。
据此,在晶体管M1导通、晶体管M2未导通以及未使用切换式电容电路160的条件下,可推知电容CA高于电容CB。如图1B所示,输出阻抗Z+包含电容CA且输出阻抗Z-包含电容CB,且电容CA的阻抗与电容CB的阻抗会随着频率而变。换言之,输出阻抗Z+与输出阻抗Z-为频率相依的阻抗。在此例中,由于电容CA大于电容CB,当图1B的电路操作于高频时,电容CA的阻抗将不同于电容CB的阻抗。如此一来,输出阻抗Z+会不同于输出阻抗Z-,使得线性度下降。
为改善上述问题,图1A的切换式电容电路160可在晶体管M2关闭时提供电容C2至节点N2,以提高节点N2的电容值(即提升电容CB的电容值)。通过上述操作,电容CB的电容值可经校正至以接近于(或相同于)电容CA的电容值。如此一来,当图1A的数字模拟转换器电路100操作于高频时,输出阻抗Z-可尽量匹配输出阻抗Z-,以提高数字模拟转换器电路100的线性度。依此类推,当晶体管M1关闭时,切换式电容电路160可提供电容C1至节点N1,以提高节点N1的电容值(即提升电容CA的电容值)。
图2为根据本发明一些实施例绘制的一种数字模拟转换器电路200的示意图。相较于图1A,在图2的例子中,切换式电容电路160可根据位D与位DB耦接电容(例如为电容CC)至节点N1与节点N2中对应的一个。
详细而言,切换式电容电路160包含电容CC、开关SW21以及开关SW22。电容CC的一端耦接至开关SW21与开关SW22,且电容CC的另一端耦接至地。开关SW21用以根据位DB选择性导通,以耦接电容CC至节点N1。开关SW22用以根据位D选择性导通,以耦接电容CC至节点N2。
上述图1A和/或图2中关于切换式电容电路160的设置方式用于示例,且本发明并不以此为限。各种可用来补偿电容值的设置方式皆为本发明所涵盖的范围。
图3A为根据本发明一些实施例绘制的一种电流导向式(current steering)数字模拟转换器300A的示意图。在此例中,电流导向式数字模拟转换器300A包含负载电路320以及多个数字模拟转换器电路340[0]~340[n]。
负载电路320耦接至输出端O+以及输出端O-,并用以转换电流IO+为输出信号VO+,并转换电流IO-为输出信号VO-。例如,负载电路320包含电阻R1与电阻R2。电阻R1的一端接收电压VDD,且电阻R1的另一端用以产生输出信号VO-。电阻R2的一端接收电压VDD,且电阻R2的另一端用以产生输出信号VO+。
多个数字模拟转换器电路340[0]~340[n]根据多个位D[0]~D[n]以及多个位DB[0]~DB[n]产生电流IO+以及电流IO-。在此例中,多个数字模拟转换器电路340[0]~340[n]中每一个可由图1A的数字模拟转换器电路100实施。为便于说明,图3A仅示出数字模拟转换器电路100中的部分电路的对应设置方式,且详细的设置方式与操作可参考图1A,故不再重复赘述。
以数字模拟转换器电路340[n]为例,在数字模拟转换器电路340[n]中,晶体管M1接收位D[n],且晶体管M2接收位DB[n],其中位D[n]与位DB[n]具有相反逻辑值。晶体管M1根据位D[n]选择性导通以产生电流IO+的一个信号成分(例如为图1A的电流I1),且晶体管M2根据位DB[n]选择性导通以产生电流IO-的一个信号成分(例如为图1A的电流I2)。根据位D[n]所对应的二进制权重(即数值n,其中n可为大于或等于0的整数),晶体管M0用以提供电流2n×I(I为单位电流)。对应地,在数字模拟转换器电路340[n]中,电容C1与电容C2中每一个的电容值为2n×C(C为单位电容),开关SW1根据位DB[n]选择性导通,且开关SW2根据位D[n]选择性导通。依此类推,在数字模拟转换器电路340[0]中,晶体管M1根据位D[0]选择性导通以产生电流IO+的另一信号成分(例如为图1A的电流I1),且晶体管M2根据位DB[0]选择性导通以产生电流IO-的另一信号成分(例如为图1A的电流I2),其中位D[0]与位DB[0]具有相反逻辑值。根据位D[0]所对应的二进制权重,晶体管M0用以提供电流20×I。对应地,在数字模拟转换器电路340[0]中,电容C1与电容C2中每一个的电容值为20×C,开关SW1根据位DB[0]选择性导通,且开关SW2根据位D[0]选择性导通。应当理解,晶体管M0所提供的电流以及电容C1(与电容C2)的电容值与所接收的位D[n]所对应的权重成正比。
图3B为根据本发明一些实施例绘制的一种电流导向式数字模拟转换器300B的示意图。相较于图3A,在此例中,多个数字模拟转换器电路340[0]~340[n]中对应于高权重位(例如为最高有效位D[n])的至少一个可由图1A的数字模拟转换器电路100实施。
例如,用以处理最高有效位D[n]的数字模拟转换器电路340[n]可由图1A的数字模拟转换器电路100实施,且详细设置方式类似于图1A与图3A,故在此不再重复赘述。多个数字模拟转换器电路340[0]~340[n]中的剩余电路可以不使用切换式电容电路160。例如,数字模拟转换器电路340[0]可在未使用切换式电容电路160下进行操作。通过改善处理高权重位的数字模拟转换器电路340[n]的开关阻抗,亦可有效改善电流导向式数字模拟转换器300B的线性度。
图4A为根据本发明一些实施例绘制的一种电流导向式数字模拟转换器400A的示意图。在此例中,电流导向式数字模拟转换器400A包含负载电路320以及多个数字模拟转换器电路340[0]~340[n]。
相较于图3A,在此例中,多个数字模拟转换器电路340[0]~340[n]中每一个可由图2的数字模拟转换器电路200实施。为便于说明,图4A仅示出数字模拟转换器电路200中的部分电路的对应设置方式,且详细的设置方式与操作可参考图2,故不再重复赘述。
以数字模拟转换器电路340[n]为例,在数字模拟转换器电路340[n]中,晶体管M1接收位D[n],且晶体管M2接收位DB[n]。晶体管M1根据位D[n]选择性导通以产生电流IO+的一个信号成分(例如为图2的电流I1),且晶体管M2根据位DB[n]选择性导通以产生电流IO-的一个信号成分(例如为图2的电流I2)。根据位D[n]所对应的二进制权重,晶体管M0用以提供电流2n×I。对应地,在数字模拟转换器电路340[n]中,电容CC的电容值为2n×C(C为单位电容),开关SW21根据位DB[n]选择性导通,且开关SW22根据位D[n]选择性导通。依此类推,在数字模拟转换器电路340[0]中,M1根据位D[0]选择性导通以产生电流IO+的另一信号成分(例如为图2的电流I1),且晶体管M2根据位DB[0]选择性导通以产生电流IO-的另一信号成分(例如为图2的电流I2)。根据位D[0]所对应的二进制权重,晶体管M0用以提供电流20×I。对应地,在数字模拟转换器电路340[0]中,电容CC的电容值为20×C,开关SW21根据位DB[0]选择性导通,且开关SW22根据位D[0]选择性导通。应可理解,晶体管M0所提供的电流以及电容CC的电容值与所接收的位D[n]所对应的权重成正比。
图4B为根据本发明一些实施例绘制的一种电流导向式数字模拟转换器400B的示意图。相较于图4A,在此例中,多个数字模拟转换器电路340[0]~340[n]中对应于高权重位(例如为最高有效位D[n])的至少一个可由图2的数字模拟转换器电路200实施。
例如,用以处理最高有效位D[n]的数字模拟转换器电路340[n]可由图2的数字模拟转换器电路200实施,且其电路设置方式类似于图2与图4A,故在此不再重复赘述。多个数字模拟转换器电路340[0]~340[n]中的剩余电路可以不使用切换式电容电路160。例如,数字模拟转换器电路340[0]可在未使用切换式电容电路160下进行操作。通过改善处理高权重位的数字模拟转换器电路340[n]的开关阻抗,也可以有效改善电流导向式数字模拟转换器400B的线性度。
换言之,在不同实施例中,多个数字模拟转换器电路340[0]~340[n]中的一部分电路(例如为处理最高有效位的电路部分)可由图1A的数字模拟转换器电路100或图2的数字模拟转换器电路200实施,且多个数字模拟转换器电路340[0]~340[n]中的剩余电路可以由未使用切换式电容电路160的数字模拟转换器电路实施。
图3A至图4B的例子仅以二进位制的权重编码方式说明,但本发明并不以此为限。在其他实施例中,前述例子中的数字模拟转换器可由其他编码方式(例如为温度计码或是温度计码-二位码分段式编码等等)实施。
在另一些实施例中,图1A的数字转换器电路100或是图2的数字转换器电路200可在未使用阻抗调整电路140下进行操作。在这些实施例中,输出端O+可直接连接至节点N1,输出端O-可直接连接至节点N2,且切换式电容电路160可用以降低晶体管M1与晶体管M2的寄生电容(例如为寄生电容CGD1以及CGD2)的影响。
上述各例子中的电路数量、位数量与高权重位之间的对应关系皆用以示例,且本发明并不以此为限。依据实际应用需求,各例子中的电路数量、位数量与高权重位之间的对应关系皆可相应进行调整。
在一些实施例中,上述多个晶体管或开关可为N型晶体管。在一些实施例中,上述各个晶体管或开关可由金属氧化物半导体场效应晶体管实施,但本发明并不以此为限。可实施类似操作的各种导电型式(P型或N型)或各种类型的晶体管皆为本发明所涵盖的范围。
综上所述,本发明一些实施例中的数字模拟转换器电路与数字模拟转换器可以提高数字模拟转换器电路的开关电阻,以提升数字模拟转换器的线性度。
虽然本发明的实施例如上所述,然而这些实施例并非用来限定本发明,本领域普通技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化,凡此种种变化均可能属于本发明所寻求的专利保护范围,换言之,本发明的专利保护范围须视本说明书的权利要求所界定的为准。
附图标记说明:
100,200:数字模拟转换器电路
120:输入电路
140:阻抗调整电路
141,142:电流源电路
2n×C,20×C:电容值
2n×I,20×I,I1,I2,IO+,IO-:电流
300A,300B,400A,400B:数字模拟转换器
320:负载电路
340[0]~340[n]:数字模拟转换器电路
CC,C1,C2:电容
CGD1,CGD2,CGS3,CGS4:寄生电容
D,DB,D[0]~D[n],DB[0]~DB[n]:位
M0~M4:晶体管
N1,N2:节点
O+,O-:输出端
R1,R2:电阻
SW1,SW2,SW21,SW22:开关
VB1,VB2,VDD:电压
VO+,VO-:输出信号
Z+,Z-:输出阻抗
Claims (10)
1.一种数字模拟转换器电路,包含:
输入电路,用以根据第一位与第二位选择性地自第一节点汲取第一电流或自第二节点汲取第二电流,其中所述第一位与所述第二位具有相反逻辑值;以及
切换式电容电路,用以根据所述第一位与所述第二位选择性地补偿所述第一节点与所述第二节点中之一的电容值。
2.如权利要求1所述的数字模拟转换器电路,其中所述切换式电容电路用以根据所述第二位提高所述第一节点的电容值,并根据所述第一位提高所述第二节点的电容值。
3.如权利要求1所述的数字模拟转换器电路,其中所述切换式电容电路用以根据所述第二位选择性地耦接第一电容至所述第一节点,并用以根据所述第一位选择性地耦接第二电容至所述第二节点。
4.如权利要求1所述的数字模拟转换器电路,其中所述切换式电容电路用以根据所述第一位与所述第二位耦接电容至所述第一节点与所述第二节点中对应的一个。
5.如权利要求1所述的数字模拟转换器电路,其中所述切换式电容电路包含:
第一电容,耦接至所述第一节点;
第二电容,耦接至所述第二节点;
第一开关,用以根据所述第二位选择性导通,以经由所述第一电容耦接所述第一节点至地;以及
第二开关,用以根据所述第一位选择性导通,以经由所述第二电容耦接所述第二节点至地。
6.如权利要求1所述的数字模拟转换器电路,其中所述切换式电容电路包含:
电容;
第一开关,用以根据所述第二位选择性导通,以耦接所述电容至所述第一节点;以及
第二开关,用以根据所述第一位选择性导通,以耦接所述电容至所述第二节点。
7.如权利要求1所述的数字模拟转换器电路,其中所述输入电路包含:
第一晶体管,耦接至所述第一节点,并用以根据所述第一位选择性导通;以及
第二晶体管,耦接至所述第二节点,并用以根据所述第二位选择性导通,
其中所述切换式电容电路用以在所述第一晶体管关闭时提高所述第一节点的电容值,并在所述第二晶体管关闭时提高所述第二节点的电容值。
8.如权利要求1所述的数字模拟转换器电路,还包含:
阻抗调整电路,用以自第一输出端传输所述第一电流至所述第一节点或自第二输出端传输所述第二电流至所述第二节点,并提升所述第一输出端与所述第二输出端中每一个的输出阻抗。
9.一种电流导向式数字模拟转换器,包含:
负载电路,用以转换第一电流为第一输出信号,并转换第二电流为第二输出信号;以及
多个数字模拟转换器电路,用以根据多个位汲取所述第一电流与所述第二电流,其中这些数字模拟转换器电路中之一包含:
输入电路,用以根据这些位中的第一位与第二位自第一节点汲取所述第一电流的一个信号成分或自第二节点汲取所述第二电流的一个信号成分,其中所述第一位为这些位中的最高有效位,且所述第一位与所述第二位具有相反逻辑值;以及
切换式电容电路,用以根据所述第一位与所述第二位选择性地补偿所述第一节点与所述第二节点中之一的电容值。
10.如权利要求9所述的电流导向式数字模拟转换器,其中所述电容值与所述第一位所对应的权重成正比。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110836013.2A CN115694508A (zh) | 2021-07-23 | 2021-07-23 | 数字模拟转换器电路与电流导向式数字模拟转换器 |
TW110129677A TWI788950B (zh) | 2021-07-23 | 2021-08-11 | 數位類比轉換器電路與電流導向式數位類比轉換器 |
US17/730,248 US12040809B2 (en) | 2021-07-23 | 2022-04-27 | Digital to analog converter circuit and current steering digital to analog converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110836013.2A CN115694508A (zh) | 2021-07-23 | 2021-07-23 | 数字模拟转换器电路与电流导向式数字模拟转换器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115694508A true CN115694508A (zh) | 2023-02-03 |
Family
ID=84976644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110836013.2A Pending CN115694508A (zh) | 2021-07-23 | 2021-07-23 | 数字模拟转换器电路与电流导向式数字模拟转换器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115694508A (zh) |
TW (1) | TWI788950B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8441382B2 (en) * | 2010-03-15 | 2013-05-14 | Stmicroelectronics Pvt. Ltd. | Current steering DAC with switched cascode output current source/sink |
US9432038B1 (en) * | 2015-02-27 | 2016-08-30 | Broadcom Corporation | Digital-to-analog converter using nonlinear capacitance compensation |
US10944417B1 (en) * | 2020-07-07 | 2021-03-09 | Xilinx, Inc. | Radio frequency DAC with improved linearity using shadow capacitor switching |
CN113055008B (zh) * | 2021-03-31 | 2022-05-27 | 清华大学深圳国际研究生院 | 一种改善电流舵型dac线性度的电流源及一种dac |
-
2021
- 2021-07-23 CN CN202110836013.2A patent/CN115694508A/zh active Pending
- 2021-08-11 TW TW110129677A patent/TWI788950B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW202306329A (zh) | 2023-02-01 |
US20230024327A1 (en) | 2023-01-26 |
TWI788950B (zh) | 2023-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5455582A (en) | Digital to analog converter employing R-2R ladders with substituted shunt arms | |
US6906652B2 (en) | High dynamic linearity current-mode digital-to-analog converter architecture | |
CN101471667B (zh) | D/a转换电路 | |
US6734730B2 (en) | Variable gain amplifier | |
KR20150119479A (ko) | 저 글리치-노이즈 dac | |
US20020044076A1 (en) | Current-steering D/A converter and unit cell | |
US8872685B2 (en) | Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resolution DACs | |
US7777655B2 (en) | Wideband switched current source | |
US9866236B1 (en) | Appapatus and method for fast conversion, compact, ultra low power, wide supply range auxiliary digital to analog converters | |
Huang et al. | A 6-GHz bandwidth input buffer based on AC-coupled flipped source follower for 12-bit 8-GS/s ADC in 28-nm CMOS | |
US6664842B1 (en) | FET active load and current source | |
CN115694508A (zh) | 数字模拟转换器电路与电流导向式数字模拟转换器 | |
US20170041018A1 (en) | Digital to analog converter with output impedance compensation | |
CN110890891B (zh) | 数字至模拟转换器 | |
TWI407701B (zh) | 具受控緩衝輸入之數位至類比轉換器 | |
JP4537840B2 (ja) | 電流源セルおよびそれを用いたd/aコンバータ | |
EP0914717B1 (en) | Digital to analogue and analogue to digital converters | |
US12040809B2 (en) | Digital to analog converter circuit and current steering digital to analog converter | |
CN115459777A (zh) | 一种适用于差分电流舵dac的偏置电路 | |
Zeng et al. | Output impedance linearization technique for current-steering DACs | |
RU2446554C1 (ru) | Дифференциальный операционный усилитель с парафазным выходом | |
US5783954A (en) | Linear voltage-to-current converter | |
Qureshi et al. | Feasibility study of an ultra high speed current-mode sar adc | |
Kochetkov et al. | High-linearity Radiation-hardened Segmented 12-bit Digital-to-analog Converter Using Binary-weighted Switches | |
Lee et al. | 12-bit 250-MHz digital transmitter with DAC and line driver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |