CN115694502A - 一种数据处理方法、装置及电子设备 - Google Patents
一种数据处理方法、装置及电子设备 Download PDFInfo
- Publication number
- CN115694502A CN115694502A CN202310000557.4A CN202310000557A CN115694502A CN 115694502 A CN115694502 A CN 115694502A CN 202310000557 A CN202310000557 A CN 202310000557A CN 115694502 A CN115694502 A CN 115694502A
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- processed
- determining
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 28
- 230000000737 periodic effect Effects 0.000 claims abstract description 55
- 238000012545 processing Methods 0.000 claims abstract description 55
- 238000010183 spectrum analysis Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000013481 data capture Methods 0.000 claims abstract description 12
- 238000005070 sampling Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000010606 normalization Methods 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 6
- 238000013461 design Methods 0.000 abstract description 8
- 238000012938 design process Methods 0.000 abstract description 5
- 238000004891 communication Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 238000004458 analytical method Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本申请公开一种数据处理方法、装置及电子设备,涉及数据处理技术领域。方法包括:获取周期信号;在所述模数转换器将所述周期信号转换为数字逻辑信号后,对所述数字逻辑信号进行数据抓取处理,得到预设格式的待处理信号;对所述待处理信号根据预设期望有效位数进行解码,转换为目标待处理数据;对所述目标待处理数据进行频谱分析确定目标参数数据;基于所述目标参数数据确定目标数据图像,可以实现对大量的周期信号的准确快速解析处理并可以使用图像展示出来,可以在电路设计过程中提前发现问题,可以提高设计工程质量和效率,进一步的,提高数据处理的稳定性和可靠性。
Description
技术领域
本申请涉及数据处理技术领域,尤其涉及一种数据处理方法、装置及电子设备。
背景技术
随着科学技术的不断发展,数据越来越多样化,不再以单一的形式存在,例如一段录音可以被分解为若干种信息,因此模拟数字转换器(Analog-to-digital converter,ADC)得到了一定的发展。
在数据越来越多样化的情况下,需要采样速率较快,在采样速率越快的情况下,采样位数越精准,并且,ADC设计的要求较高,导致产生了大量相应的数据。因此,亟需一种数据处理方法来分析ADC采样的数据,对采样的数据进行相应的处理,以解决现有ADC数据采样速率大的情况下无法准确分析数据的问题。
发明内容
本申请的目的在于提供一种数据处理方法、装置及电子设备,以解决现有模拟数字转换器数据采样速率大的情况下无法准确分析数据的问题的问题。
第一方面,本申请提供一种数据处理方法,应用于包括模数转换器的数据处理***,所述方法包括:
获取周期信号;
在所述模数转换器将所述周期信号转换为数字逻辑信号后,对所述数字逻辑信号进行数据抓取处理,得到预设格式的待处理信号;
对所述待处理信号根据预设期望有效位数进行解码,转换为目标待处理数据;
对所述目标待处理数据进行频谱分析确定目标参数数据;
基于所述目标参数数据确定目标数据图像。
采用上述技术方案的情况下,本申请实施例提供的数据处理方法,获取周期信号;在所述模数转换器将所述周期信号转换为数字逻辑信号后,对所述数字逻辑信号进行数据抓取处理,得到预设格式的待处理信号;对所述待处理信号根据预设期望有效位数进行解码,转换为目标待处理数据;对所述目标待处理数据进行频谱分析确定目标参数数据;基于所述目标参数数据确定目标数据图像,可以实现对大量的周期信号的准确快速解析处理并可以使用图像展示出来,可以在电路设计过程中提前发现问题,可以提高设计工程质量和效率,进一步的,提高数据处理的稳定性和可靠性。
在一种可能的实现方式中,所述周期信号包括正弦波信号或锯齿波信号。
在一种可能的实现方式中,在所述周期信号包括所述正弦波信号的情况下,所述目标参数数据包括:信噪比、信噪失真比、有效位数和总谐波失真;
在所述周期信号包括所述锯齿波信号的情况下,所述目标参数数据包括:微分非线性度和/或积分非线性度。
在一种可能的实现方式中,所述对所述待处理信号根据预设期望有效位数进行解码,转换为目标待处理数据,包括:
对所述待处理信号基于所述预设期望有效位数确定时钟周期基本信息、起止时间信息、状态信息、间隔时间信息、下降沿对应的坐标信息和下降沿间隔时间信息;
基于采样位数将所述时钟周期基本信息、所述起止时间信息、所述状态信息、所述间隔时间信息、所述下降沿对应的坐标信息和所述下降沿间隔时间信息解码为所述目标待处理数据。
在一种可能的实现方式中,对所述目标待处理数据进行频谱分析确定目标参数数据,包括:
基于窗函数对所述目标待处理数据进行加窗处理,将所述目标待处理数据由时域转换到频域,得到频域待处理数据;
对所述频域待处理数据进行取模和归一化处理,确定信号功率、谐波功率和噪声功率;
基于所述信号功率、所述谐波功率和所述噪声功率确定所述信噪失真比;
基于所述信噪失真比分别确定所述有效位数、所述信噪比和所述总谐波失真。
在一种可能的实现方式中,对所述目标待处理数据进行频谱分析确定目标参数数据,包括:
截取所述目标待处理数据中所述模数转换器三角波数据上升沿或下降沿的一段锯齿待处理数据;
基于所述锯齿待处理数据中锯齿信号对应数据出现的次数确定所述锯齿信号出现的相对概率;
基于所述相对概率确定最低有效位;
基于所述相对概率和所述最低有效位确定所述微分非线性度和/或所述积分非线性度。
第二方面,本申请还提供一种数据处理装置,用于实现第一方面任一所述的数据处理方法,所述装置包括:
获取模块,用于获取周期信号;
处理模块,用于在所述模数转换器将所述周期信号转换为数字逻辑信号后,对所述数字逻辑信号进行数据抓取处理,得到预设格式的待处理信号;
转换模块,用于对所述待处理信号根据预设期望有效位数进行解码,转换为目标待处理数据;
第一确定模块,用于对所述目标待处理数据进行频谱分析确定目标参数数据;
第二确定模块,用于基于所述目标参数数据确定目标数据图像。
在一种可能的实现方式中,所述周期信号包括正弦波信号或锯齿波信号;
在所述周期信号包括所述正弦波信号的情况下,所述目标参数数据包括:信噪比、信噪失真比、有效位数和总谐波失真;
在所述周期信号包括所述锯齿波信号的情况下,所述目标参数数据包括:微分非线性度和/或积分非线性度。
在一种可能的实现方式中,所述转换模块包括:
第一确定子模块,用于对所述待处理信号基于所述预设期望有效位数确定时钟周期基本信息、起止时间信息、状态信息、间隔时间信息、下降沿对应的坐标信息和下降沿间隔时间信息;
解码子模块,用于基于采样位数将所述时钟周期基本信息、所述起止时间信息、所述状态信息、所述间隔时间信息、所述下降沿对应的坐标信息和所述下降沿间隔时间信息解码为所述目标待处理数据;
所述第一确定模块包括:
转换子模块,用于基于窗函数对所述目标待处理数据进行加窗处理,将所述目标待处理数据由时域转换到频域,得到频域待处理数据;
第二确定子模块,用于对所述频域待处理数据进行取模和归一化处理,确定信号功率、谐波功率和噪声功率;
第三确定子模块,用于基于所述信号功率、所述谐波功率和所述噪声功率确定所述信噪失真比;
第四确定子模块,用于基于所述信噪失真比分别确定所述有效位数、所述信噪比和所述总谐波失真;
所述第一确定模块还包括:
截取子模块,用于截取所述目标待处理数据中所述模数转换器三角波数据上升沿或下降沿的一段锯齿待处理数据;
第五确定子模块,用于基于所述锯齿待处理数据中锯齿信号对应数据出现的次数确定所述锯齿信号出现的相对概率;
第六确定子模块,用于基于所述相对概率确定最低有效位;
第七确定子模块,用于基于所述相对概率和所述最低有效位确定所述微分非线性度和/或所述积分非线性度。
第二方面提供的数据处理装置的有益效果与第一方面或第一方面任一可能的实现方式描述的数据处理方法的有益效果相同,此处不做赘述。
第三方面,本申请还提供一种电子设备,包括:一个或多个处理器;和其上存储有指令的一个或多个机器可读介质,当由所述一个或多个处理器执行时,使得所述装置执行第一方面任一可能的实现方式描述的数据处理方法。
第三方面提供的电子设备的有益效果与第一方面或第一方面任一可能的实现方式描述的数据处理方法的有益效果相同,此处不做赘述。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了本申请实施例提供的一种数据处理方法的流程示意图;
图2示出了本申请实施例提供的另一种数据处理方法的流程示意图;
图3示出了本申请实施例提供的一种模数转换器将采样数据进行转换的前后对比图;
图4示出了本申请实施例提供的一种正弦波信号进行频谱分析确定目标参数数据的结果示意图;
图5示出了本申请实施例提供的一种锯齿波信号进行频谱分析确定目标参数数据的结果示意图;
图6示出了本申请实施例提供的一种数据处理装置的结构示意图;
图7为本申请实施例提供的一种电子设备的硬件结构示意图;
图8为本申请实施例提供的芯片的结构示意图。
附图标记:
400-电子设备;410-处理器;420-通信接口;430-存储器;440-通信线路;500-芯片;540-总线***。
具体实施方式
为了便于清楚描述本申请实施例的技术方案,在本申请的实施例中,采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如,第一阈值和第二阈值仅仅是为了区分不同的阈值,并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定,并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是,本申请中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本申请中,“至少一个”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B的情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b或c中的至少一项(个),可以表示:a,b,c,a和b的结合,a和c的结合,b和c的结合,或a、b和c的结合,其中a,b,c可以是单个,也可以是多个。
图1示出了本申请实施例提供的一种数据处理方法的流程示意图,应用于包括模数转换器的数据处理***,如图1所示,所述方法包括:
步骤101:获取周期信号。
在本申请中,所述周期信号包括正弦波信号或锯齿波信号。
其中,可以通过数据处理***中和模数转换器连接的信号发生器生成正弦波信号或锯齿波信号输入至模数转换器(ADC)。
步骤102:在所述模数转换器将所述周期信号转换为数字逻辑信号后,对所述数字逻辑信号进行数据抓取处理,得到预设格式的待处理信号。
在本申请中,模数转换器可以将周期信号对应的模拟信号转换为数字逻辑信号,使用数据处理***中和模数转换器连接的逻辑分析仪抓取数据,导出预设格式的待处理信号,其中,预设格式可以为CSV文件格式,本申请实施例对此不作具体限定,可以根据实际应用场景做调整。
步骤103:对所述待处理信号根据预设期望有效位数进行解码,转换为目标待处理数据。
在本申请中,数据处理***中和逻辑分析仪连接的分析模块可以对预设格式的待处理信号中的0-1二进制数据根据预设期望有效位数进行解码,转换为10进制的目标待处理数据。
具体的,可以对待处理信号基于所述预设期望有效位数确定时钟周期基本信息、起止时间信息、状态信息、间隔时间信息、下降沿对应的坐标信息和下降沿间隔时间信息;基于采样位数将所述时钟周期基本信息、所述起止时间信息、所述状态信息、所述间隔时间信息、所述下降沿对应的坐标信息和所述下降沿间隔时间信息解码为所述目标待处理数据。
步骤104:对所述目标待处理数据进行频谱分析确定目标参数数据。
在本申请中,分析***可以对目标待处理数据进行频谱(FFT)分析确定目标参数数据。
步骤105:基于所述目标参数数据确定目标数据图像。
综上所述,本申请实施例提供的数据处理方法,获取周期信号;在所述模数转换器将所述周期信号转换为数字逻辑信号后,对所述数字逻辑信号进行数据抓取处理,得到预设格式的待处理信号;对所述待处理信号根据预设期望有效位数进行解码,转换为目标待处理数据;对所述目标待处理数据进行频谱分析确定目标参数数据;基于所述目标参数数据确定目标数据图像,可以实现对大量的周期信号的准确快速解析处理并可以使用图像展示出来,可以在电路设计过程中提前发现问题,可以提高设计工程质量和效率,进一步的,提高数据处理的稳定性和可靠性。
图2示出了本申请实施例提供的另一种数据处理方法的流程示意图,应用于包括模数转换器的数据处理***,如图2所示,所述方法包括:
步骤201:获取周期信号。
在本申请中,所述周期信号包括正弦波信号或锯齿波信号。
其中,可以通过数据处理***中和模数转换器连接的信号发生器生成正弦波信号或锯齿波信号输入至模数转换器(ADC)。
步骤202:在所述模数转换器将所述周期信号转换为数字逻辑信号后,对所述数字逻辑信号进行数据抓取处理,得到预设格式的待处理信号。
在本申请中,模数转换器可以将周期信号对应的模拟信号转换为数字逻辑信号,使用数据处理***中和模数转换器连接的逻辑分析仪抓取数据,导出预设格式的待处理信号,其中,预设格式可以为CSV文件格式,本申请实施例对此不作具体限定,可以根据实际应用场景做调整。
图3示出了本申请实施例提供的一种模数转换器将采样数据进行转换的前后对比图,如图3所示,可以将采样数据对应的周期信号的模拟信号转换为数字逻辑信号。
步骤203:对所述待处理信号基于所述预设期望有效位数确定时钟周期基本信息、起止时间信息、状态信息、间隔时间信息、下降沿对应的坐标信息和下降沿间隔时间信息。
在本申请中,可以读取CSV文件,将0-1二进制数据根据预设期望有效位数,获取时钟中期基本(info)信息、起止时间信息、状态信息、间隔时间信息、下降沿对应的坐标信息和下降沿间隔时间信息。
步骤204:基于采样位数将所述时钟周期基本信息、所述起止时间信息、所述状态信息、所述间隔时间信息、所述下降沿对应的坐标信息和所述下降沿间隔时间信息解码为所述目标待处理数据。
在本申请中,可以根据采样位数对所有上述信息进行解码,得到16进制数据,再将16进制转码为10进制数据,得到ADC转换后的目标待处理数据。
步骤205:对所述目标待处理数据进行频谱分析确定目标参数数据。
在本申请中,分析***可以对目标待处理数据进行频谱(FFT)分析确定目标参数数据,具体的,可以使用hanming窗作为窗函数使用,时域转换频域可以使用FFT变换。
可选的,在所述周期信号包括所述正弦波信号的情况下,所述目标参数数据包括:信噪比、信噪失真比、有效位数和总谐波失真,则上述步骤205的具体实现过程可以包括以下子步骤:
子步骤A1:基于窗函数对所述目标待处理数据进行加窗处理,将所述目标待处理数据由时域转换到频域,得到频域待处理数据。
在本申请中,可以计算窗函数,对目标待处理数据进行数据加窗处理,以减弱输入信号收尾无法拼接带来的问题,将目标待处理数据由时域转换到频域,得到频域待处理数据。
子步骤A2:对所述频域待处理数据进行取模和归一化处理,确定信号功率、谐波功率和噪声功率。
子步骤A3:基于所述信号功率、所述谐波功率和所述噪声功率确定所述信噪失真比。
可选的,信噪失真比(SNDR)的计算公式可以为:
子步骤A4:基于所述信噪失真比分别确定所述有效位数、所述信噪比和所述总谐波失真。
可选的,有效位数(ENOB)的计算公式可以为:
可选的,可以确定理想增益,基于理想增益和信噪失真比确定信噪比和总谐波失真,其中,信噪比(SNR)=SNDR-理想增益,总谐波失真(THD)=SNDR+理想增益。
图4示出了本申请实施例提供的一种正弦波信号进行频谱分析确定目标参数数据的结果示意图,如图4所示,抽样率为2012861.3247588424,正弦波信号在经过上述子步骤A1-A4后确定SNDR=68.427,ENOB=11.074,SNR=68.445,THD=88.141。
可选的,在所述周期信号包括所述锯齿波信号的情况下,所述目标参数数据包括:微分非线性度(DNL)和/或积分非线性度(INL),则上述步骤205的具体实现过程可以包括以下子步骤:
子步骤B1:截取所述目标待处理数据中所述模数转换器三角波数据上升沿或下降沿的一段锯齿待处理数据。
子步骤B2:基于所述锯齿待处理数据中锯齿信号对应数据出现的次数确定所述锯齿信号出现的相对概率。
子步骤B3:基于所述相对概率确定最低有效位(LSB)。
子步骤B4:基于所述相对概率和所述最低有效位确定所述微分非线性度和/或所述积分非线性度。
图5示出了本申请实施例提供的一种锯齿波信号进行频谱分析确定目标参数数据的结果示意图,如图5所示,抽样率为2000000,锯齿波信号在经过上述子步骤B1-B4后确定DNL最大值为0.883,DNL最小值为-0.910,INL最大值为1.612,INL最小值为-1.219。
步骤206:基于所述目标参数数据确定目标数据图像。
在本申请中,可以使用python-matplotlib 库将算法分析后的目标参数数据对应的坐标点数据进行图像绘制。
综上所述,本申请实施例提供的数据处理方法,可以获取周期信号,在所述模数转换器将所述周期信号转换为数字逻辑信号后,对所述数字逻辑信号进行数据抓取处理,得到预设格式的待处理信号,对所述待处理信号基于所述预设期望有效位数确定时钟周期基本信息、起止时间信息、状态信息、间隔时间信息、下降沿对应的坐标信息和下降沿间隔时间信息,基于采样位数将所述时钟周期基本信息、所述起止时间信息、所述状态信息、所述间隔时间信息、所述下降沿对应的坐标信息和所述下降沿间隔时间信息解码为所述目标待处理数据,对所述目标待处理数据进行频谱分析确定目标参数数据,基于所述目标参数数据确定目标数据图像,可以实现对大量的周期信号的准确快速解析处理并可以使用图像展示出来,可以在电路设计过程中提前发现问题,可以提高设计工程质量和效率,进一步的,提高数据处理的稳定性和可靠性。
图6示出了本申请实施例提供的一种数据处理装置的结构示意图,如图6所示,所述数据处理装置300包括:
获取模块301,用于获取周期信号;
处理模块302,用于在所述模数转换器将所述周期信号转换为数字逻辑信号后,对所述数字逻辑信号进行数据抓取处理,得到预设格式的待处理信号;
转换模块303,用于对所述待处理信号根据预设期望有效位数进行解码,转换为目标待处理数据;
第一确定模块304,用于对所述目标待处理数据进行频谱分析确定目标参数数据;
第二确定模块305,用于基于所述目标参数数据确定目标数据图像。
可选的,所述周期信号包括正弦波信号或锯齿波信号;
在所述周期信号包括所述正弦波信号的情况下,所述目标参数数据包括:信噪比、信噪失真比、有效位数和总谐波失真;
在所述周期信号包括所述锯齿波信号的情况下,所述目标参数数据包括:微分非线性度和/或积分非线性度。
可选的,所述转换模块包括:
第一确定子模块,用于对所述待处理信号基于所述预设期望有效位数确定时钟周期基本信息、起止时间信息、状态信息、间隔时间信息、下降沿对应的坐标信息和下降沿间隔时间信息;
解码子模块,用于基于采样位数将所述时钟周期基本信息、所述起止时间信息、所述状态信息、所述间隔时间信息、所述下降沿对应的坐标信息和所述下降沿间隔时间信息解码为所述目标待处理数据;
所述第一确定模块包括:
转换子模块,用于基于窗函数对所述目标待处理数据进行加窗处理,将所述目标待处理数据由时域转换到频域,得到频域待处理数据;
第二确定子模块,用于对所述频域待处理数据进行取模和归一化处理,确定信号功率、谐波功率和噪声功率;
第三确定子模块,用于基于所述信号功率、所述谐波功率和所述噪声功率确定所述信噪失真比;
第四确定子模块,用于基于所述信噪失真比分别确定所述有效位数、所述信噪比和所述总谐波失真;
所述第一确定模块还包括:
截取子模块,用于截取所述目标待处理数据中所述模数转换器三角波数据上升沿或下降沿的一段锯齿待处理数据;
第五确定子模块,用于基于所述锯齿待处理数据中锯齿信号对应数据出现的次数确定所述锯齿信号出现的相对概率;
第六确定子模块,用于基于所述相对概率确定最低有效位;
第七确定子模块,用于基于所述相对概率和所述最低有效位确定所述微分非线性度和/或所述积分非线性度。
综上所述,本申请实施例提供的数据处理装置,可以通过获取模块,获取周期信号;再通过处理模块,在所述模数转换器将所述周期信号转换为数字逻辑信号后,对所述数字逻辑信号进行数据抓取处理,得到预设格式的待处理信号;接着通过转换模块,对所述待处理信号根据预设期望有效位数进行解码,转换为目标待处理数据;然后通过第一确定模块,对所述目标待处理数据进行频谱分析确定目标参数数据;并通过第二确定模块,基于所述目标参数数据确定目标数据图像,可以实现对大量的周期信号的准确快速解析处理并可以使用图像展示出来,可以在电路设计过程中提前发现问题,可以提高设计工程质量和效率,进一步的,提高数据处理的稳定性和可靠性。
本申请提供的一种数据处理装置,可以实现如图1-5任一所示的数据处理方法,为避免重复,这里不再赘述。
本申请实施例中的电子设备可以是装置,也可以是终端中的部件、集成电路、或芯片。该装置可以是移动电子设备,也可以为非移动电子设备。示例性的,移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(ultra-mobile personal computer,UMPC)、上网本或者个人数字助理(personaldigital assistant,PDA)等,非移动电子设备可以为服务器、网络附属存储器(NetworkATTached Storage,NAS)、个人计算机(personal computer,PC)、电视机(television,TV)、柜员机或者自助机等,本申请实施例不作具体限定。
本申请实施例中的电子设备可以为具有操作***的装置。该操作***可以为安卓(Android)操作***,可以为ios操作***,还可以为其他可能的操作***,本申请实施例不作具体限定。
图7示出了本申请实施例提供的一种电子设备的硬件结构示意图。如图7所示,该电子设备400包括处理器410。
如图7所示,上述处理器410可以是一个通用中央处理器(central processingunit,CPU),微处理器,专用集成电路(application-specific integrated circuit,ASIC),或一个或多个用于控制本申请方案程序执行的集成电路。
如图7所示,上述电子设备400还可以包括通信线路440。通信线路440可包括一通路,在上述组件之间传送信息。
可选的,如图7所示,上述电子设备还可以包括通信接口420。通信接口420可以为一个或多个。通信接口420可使用任何收发器一类的装置,用于与其他设备或通信网络通信。
可选的,如图7所示,该电子设备还可以包括存储器430。存储器430用于存储执行本申请方案的计算机执行指令,并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令,从而实现本申请实施例提供的方法。
如图7所示,存储器430可以是只读存储器(read-only memory,ROM)或可存储静态信息和指令的其他类型的静态存储设备,随机存取存储器(random access memory,RAM)或者可存储信息和指令的其他类型的动态存储设备,也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory,EEPROM)、只读光盘(compactdisc read-only memory,CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质,但不限于此。存储器430可以是独立存在,通过通信线路440与处理器410相连接。存储器430也可以和处理器410集成在一起。
可选的,本申请实施例中的计算机执行指令也可以称之为应用程序代码,本申请实施例对此不作具体限定。
在具体实现中,作为一种实施例,如图7所示,处理器410可以包括一个或多个CPU,如图7中的CPU0和CPU1。
在具体实现中,作为一种实施例,如图7所示,终端设备可以包括多个处理器,如图7中的处理器。这些处理器中的每一个可以是一个单核处理器,也可以是一个多核处理器。
图8是本申请实施例提供的芯片的结构示意图。如图8所示,该芯片500包括一个或两个以上(包括两个)处理器410。
可选的,如图8所示,该芯片还包括通信接口420和存储器430,存储器430可以包括只读存储器和随机存取存储器,并向处理器提供操作指令和数据。存储器的一部分还可以包括非易失性随机存取存储器(non-volatile random access memory,NVRAM)。
在一些实施方式中,如图8所示,存储器430存储了如下的元素,执行模块或者数据结构,或者他们的子集,或者他们的扩展集。
在本申请实施例中,如图8所示,通过调用存储器存储的操作指令(该操作指令可存储在操作***中),执行相应的操作。
如图8所示,处理器410控制终端设备中任一个的处理操作,处理器410还可以称为中央处理单元(central processing unit,CPU)。
如图8所示,存储器430可以包括只读存储器和随机存取存储器,并向处理器提供指令和数据。存储器430的一部分还可以包括NVRAM。例如应用中存储器、通信接口以及存储器通过总线***耦合在一起,其中总线***除包括数据总线之外,还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见,在图8中将各种总线都标为总线***540。
如图8所示,上述本申请实施例揭示的方法可以应用于处理器中,或者由处理器实现。处理器可能是一种集成电路芯片,具有信号的处理能力。在实现过程中,上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digital signal processing,DSP)、ASIC、现场可编程门阵列(field-programmable gate array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成,或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器,闪存、只读存储器,可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器,处理器读取存储器中的信息,结合其硬件完成上述方法的步骤。
一方面,提供一种计算机可读存储介质,计算机可读存储介质中存储有指令,当指令被运行时,实现上述实施例中由终端设备执行的功能。
一方面,提供一种芯片,该芯片应用于终端设备中,芯片包括至少一个处理器和通信接口,通信接口和至少一个处理器耦合,处理器用于运行指令,以实现上述实施例中由数据处理方法执行的功能。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时,全部或部分地执行本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质,例如,软盘、硬盘、磁带;也可以是光介质,例如,数字视频光盘(digital video disc,DVD);还可以是半导体介质,例如,固态硬盘(solid state drive,SSD)。
尽管在此结合各实施例对本申请进行了描述,然而,在实施所要求保护的本申请过程中,本领域技术人员通过查看附图、公开内容、以及所附权利要求书,可理解并实现公开实施例的其他变化。在权利要求中,“包括”(comprising)一词不排除其他组成部分或步骤,“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施,但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本申请进行了描述,显而易见的,在不脱离本申请的精神和范围的情况下,可对其进行各种修改和组合。相应地,本说明书和附图仅仅是所附权利要求所界定的本申请的示例性说明,且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包括这些改动和变型在内。
Claims (10)
1.一种数据处理方法,其特征在于,应用于包括模数转换器的数据处理***,所述方法包括:
获取周期信号;
在所述模数转换器将所述周期信号转换为数字逻辑信号后,对所述数字逻辑信号进行数据抓取处理,得到预设格式的待处理信号;
对所述待处理信号根据预设期望有效位数进行解码,转换为目标待处理数据;
对所述目标待处理数据进行频谱分析确定目标参数数据;
基于所述目标参数数据确定目标数据图像。
2.根据权利要求1所述的数据处理方法,其特征在于,所述周期信号包括正弦波信号或锯齿波信号。
3.根据权利要求2所述的数据处理方法,其特征在于,在所述周期信号包括所述正弦波信号的情况下,所述目标参数数据包括:信噪比、信噪失真比、有效位数和总谐波失真;
在所述周期信号包括所述锯齿波信号的情况下,所述目标参数数据包括:微分非线性度和/或积分非线性度。
4.根据权利要求1所述的数据处理方法,其特征在于,所述对所述待处理信号根据预设期望有效位数进行解码,转换为目标待处理数据,包括:
对所述待处理信号基于所述预设期望有效位数确定时钟周期基本信息、起止时间信息、状态信息、间隔时间信息、下降沿对应的坐标信息和下降沿间隔时间信息;
基于采样位数将所述时钟周期基本信息、所述起止时间信息、所述状态信息、所述间隔时间信息、所述下降沿对应的坐标信息和所述下降沿间隔时间信息解码为所述目标待处理数据。
5.根据权利要求3所述的数据处理方法,其特征在于,对所述目标待处理数据进行频谱分析确定目标参数数据,包括:
基于窗函数对所述目标待处理数据进行加窗处理,将所述目标待处理数据由时域转换到频域,得到频域待处理数据;
对所述频域待处理数据进行取模和归一化处理,确定信号功率、谐波功率和噪声功率;
基于所述信号功率、所述谐波功率和所述噪声功率确定所述信噪失真比;
基于所述信噪失真比分别确定所述有效位数、所述信噪比和所述总谐波失真。
6.根据权利要求3所述的数据处理方法,其特征在于,对所述目标待处理数据进行频谱分析确定目标参数数据,包括:
截取所述目标待处理数据中所述模数转换器三角波数据上升沿或下降沿的一段锯齿待处理数据;
基于所述锯齿待处理数据中锯齿信号对应数据出现的次数确定所述锯齿信号出现的相对概率;
基于所述相对概率确定最低有效位;
基于所述相对概率和所述最低有效位确定所述微分非线性度和/或所述积分非线性度。
7.一种数据处理装置,其特征在于,用于实现权利要求1至6任一所述的数据处理方法,所述装置包括:
获取模块,用于获取周期信号;
处理模块,用于在所述模数转换器将所述周期信号转换为数字逻辑信号后,对所述数字逻辑信号进行数据抓取处理,得到预设格式的待处理信号;
转换模块,用于对所述待处理信号根据预设期望有效位数进行解码,转换为目标待处理数据;
第一确定模块,用于对所述目标待处理数据进行频谱分析确定目标参数数据;
第二确定模块,用于基于所述目标参数数据确定目标数据图像。
8.根据权利要求7所述的数据处理装置,其特征在于,所述周期信号包括正弦波信号或锯齿波信号;
在所述周期信号包括所述正弦波信号的情况下,所述目标参数数据包括:信噪比、信噪失真比、有效位数和总谐波失真;
在所述周期信号包括所述锯齿波信号的情况下,所述目标参数数据包括:微分非线性度和/或积分非线性度。
9.根据权利要求8所述的数据处理装置,其特征在于,所述转换模块包括:
第一确定子模块,用于对所述待处理信号基于所述预设期望有效位数确定时钟周期基本信息、起止时间信息、状态信息、间隔时间信息、下降沿对应的坐标信息和下降沿间隔时间信息;
解码子模块,用于基于采样位数将所述时钟周期基本信息、所述起止时间信息、所述状态信息、所述间隔时间信息、所述下降沿对应的坐标信息和所述下降沿间隔时间信息解码为所述目标待处理数据;
所述第一确定模块包括:
转换子模块,用于基于窗函数对所述目标待处理数据进行加窗处理,将所述目标待处理数据由时域转换到频域,得到频域待处理数据;
第二确定子模块,用于对所述频域待处理数据进行取模和归一化处理,确定信号功率、谐波功率和噪声功率;
第三确定子模块,用于基于所述信号功率、所述谐波功率和所述噪声功率确定所述信噪失真比;
第四确定子模块,用于基于所述信噪失真比分别确定所述有效位数、所述信噪比和所述总谐波失真;
所述第一确定模块还包括:
截取子模块,用于截取所述目标待处理数据中所述模数转换器三角波数据上升沿或下降沿的一段锯齿待处理数据;
第五确定子模块,用于基于所述锯齿待处理数据中锯齿信号对应数据出现的次数确定所述锯齿信号出现的相对概率;
第六确定子模块,用于基于所述相对概率确定最低有效位;
第七确定子模块,用于基于所述相对概率和所述最低有效位确定所述微分非线性度和/或所述积分非线性度。
10.一种电子设备,其特征在于,包括:一个或多个处理器;和其上存储有指令的一个或多个机器可读介质,当由所述一个或多个处理器执行时,使得执行权利要求1至6任一所述的数据处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310000557.4A CN115694502A (zh) | 2023-01-03 | 2023-01-03 | 一种数据处理方法、装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310000557.4A CN115694502A (zh) | 2023-01-03 | 2023-01-03 | 一种数据处理方法、装置及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115694502A true CN115694502A (zh) | 2023-02-03 |
Family
ID=85057491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310000557.4A Pending CN115694502A (zh) | 2023-01-03 | 2023-01-03 | 一种数据处理方法、装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115694502A (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102170318A (zh) * | 2011-01-11 | 2011-08-31 | 南京国睿安泰信科技股份有限公司 | 用于接收机性能测试的频谱分析算法 |
CN102170292A (zh) * | 2011-01-31 | 2011-08-31 | 华为技术有限公司 | 一种数据处理方法、数据处理***以及相关设备 |
CN102768336A (zh) * | 2012-07-20 | 2012-11-07 | 中国科学院深圳先进技术研究院 | 基于片上***或***级封装的内建自测试*** |
CN105959007A (zh) * | 2016-06-08 | 2016-09-21 | 北京时代民芯科技有限公司 | 一种高精度数模转换器的测试***及测试方法 |
CN105988077A (zh) * | 2015-02-06 | 2016-10-05 | 中国科学院微电子研究所 | 内建自测试方法、装置及片上*** |
CN110350916A (zh) * | 2019-06-14 | 2019-10-18 | 电子科技大学 | 用于adc测试的dac预失真补偿方法 |
CN111953346A (zh) * | 2020-07-03 | 2020-11-17 | 上海美仁半导体有限公司 | 模数转换器的测试方法、***、芯片及家用电器 |
CN114966373A (zh) * | 2022-05-24 | 2022-08-30 | 江苏科技大学 | 一种集成电路模数转换芯片参数测试方法与测试*** |
-
2023
- 2023-01-03 CN CN202310000557.4A patent/CN115694502A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102170318A (zh) * | 2011-01-11 | 2011-08-31 | 南京国睿安泰信科技股份有限公司 | 用于接收机性能测试的频谱分析算法 |
CN102170292A (zh) * | 2011-01-31 | 2011-08-31 | 华为技术有限公司 | 一种数据处理方法、数据处理***以及相关设备 |
CN102768336A (zh) * | 2012-07-20 | 2012-11-07 | 中国科学院深圳先进技术研究院 | 基于片上***或***级封装的内建自测试*** |
CN105988077A (zh) * | 2015-02-06 | 2016-10-05 | 中国科学院微电子研究所 | 内建自测试方法、装置及片上*** |
CN105959007A (zh) * | 2016-06-08 | 2016-09-21 | 北京时代民芯科技有限公司 | 一种高精度数模转换器的测试***及测试方法 |
CN110350916A (zh) * | 2019-06-14 | 2019-10-18 | 电子科技大学 | 用于adc测试的dac预失真补偿方法 |
CN111953346A (zh) * | 2020-07-03 | 2020-11-17 | 上海美仁半导体有限公司 | 模数转换器的测试方法、***、芯片及家用电器 |
CN114966373A (zh) * | 2022-05-24 | 2022-08-30 | 江苏科技大学 | 一种集成电路模数转换芯片参数测试方法与测试*** |
Non-Patent Citations (3)
Title |
---|
J. DOERNBERG等: "Full-Speed Testing of A/D Converters" * |
侯笑晗: "低功耗逐次逼近型ADC的设计" * |
冯子琛: "10bit 500KS/s低功耗SAR ADC设计" * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11309902B2 (en) | Gain and memory error estimation in a pipeline analog to digital converter | |
KR101811615B1 (ko) | 이진-그레이 변환 회로 및 이를 포함하는 그레이 코드 카운터 | |
KR101996491B1 (ko) | 이중 데이터 레이트 카운터 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 | |
CN113190791A (zh) | 矩阵的处理方法、装置及逻辑电路 | |
JP2009017085A (ja) | A/dコンバータ | |
CN111325096A (zh) | 直播流采样方法、装置及电子设备 | |
CN115694502A (zh) | 一种数据处理方法、装置及电子设备 | |
JP2011193451A (ja) | 圧縮された整数データを記憶・転送するためのシステム | |
CN113282645A (zh) | 一种卫星时序参数分析方法、***、终端以及存储介质 | |
JP4839139B2 (ja) | Ad/da変換兼用装置 | |
EP3493406B1 (en) | Method and apparatus for preventing inherent error propagation of successive approximation register analog-to-digital converter through digital correction | |
US8018359B2 (en) | Conversion of bit lengths into codes | |
CN115525454A (zh) | 芯片fifo模块故障判断方法、装置、电子设备及存储介质 | |
JP3818965B2 (ja) | ソフトウェアおよびハードウェアのループ圧縮を有するfifo書込み/lifo読取り追跡バッファ | |
CN111050179B (zh) | 一种视频转码方法及装置 | |
US10915547B2 (en) | Optimizing data conversion using pattern frequency | |
CN115080305A (zh) | 一种基于重复读取的数据恢复方法、***及电子设备 | |
CN111061523B (zh) | 一种软件包调用管理方法、***、装置及存储介质 | |
CN108335706B (zh) | 一种多媒体文件的无缝播放方法、终端设备及存储介质 | |
CN101087143A (zh) | 将模拟信号转换为数字信号的方法和模数转换装置 | |
CN109741286B (zh) | 中值滤波方法、装置、存储介质和电子设备 | |
CN113016141A (zh) | 一种数字校准方法、装置及真随机数发生器电路 | |
US6795879B2 (en) | Apparatus and method for wait state analysis in a digital signal processing system | |
CN117749179A (zh) | 一种模数转换器的测试***、方法及电子设备 | |
CN114254254A (zh) | 中缀表达式的转换方法、函数解析器及存储装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230203 |