CN115686121B - 一种双环补偿瞬态增强ldo电路 - Google Patents
一种双环补偿瞬态增强ldo电路 Download PDFInfo
- Publication number
- CN115686121B CN115686121B CN202211718090.9A CN202211718090A CN115686121B CN 115686121 B CN115686121 B CN 115686121B CN 202211718090 A CN202211718090 A CN 202211718090A CN 115686121 B CN115686121 B CN 115686121B
- Authority
- CN
- China
- Prior art keywords
- loop
- ldo
- resistor
- operational amplifier
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 54
- 230000004044 response Effects 0.000 claims abstract description 27
- 230000007246 mechanism Effects 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明公开一种双环补偿瞬态增强LDO电路，属于电源转换领域，包括LDO电路反馈环路和快速瞬态响应结构；所述双环补偿瞬态增强LDO电路若处于重载条件下，则采用前馈补偿机制，提高重载条件下的环路稳定性；若处于轻载条件下，所述LDO电路反馈环路则仅存在一个主极点，从而实现双环切换补偿，在任何负载条件下都能保证***稳定性；所述快速瞬态响应结构检测输出电压值，若电位降低到预设阈值时，开启快速瞬态响应机制，将输出电压迅速拉高，从而提高所述双环补偿瞬态增强LDO电路整体的瞬态响应速度。本发明可集成于各种数模混合芯片中，作为电源供电，实现芯片单电源供电。
Description
技术领域
本发明涉及电源转换技术领域，特别涉及一种双环补偿瞬态增强LDO电路。
背景技术
半导体技术的不断发展支撑着手机、平板电脑、笔记本电脑等锂电池供电手持电子设备性能的突飞猛进，越来越多的大规模数模混合电路需要将电源模块继承在芯片内部，因此高性能低功耗的电源转换***越来越被业界关注。LDO（low dropout regulator，低压差线性稳压器）作为电源转换***的重要组成部分，由于其噪声低、结构简单同时有良好的负载调整率等优异特性，在各类手持电子设备中和植入式设备中有着广泛的应用。
为了实现SoC（system on a chip，片上***）的本地电压调节，降低***的成本，减少焊盘连接线寄生电感和电阻对***的影响，低功耗快速响应的片上集成LDO在近年逐渐成为研究热点，被业界和学术界广泛关注。片上集成LDO可以针对SoC***各个模块的特性，对每个电路模块单独供电，同时片上集成LDO可以放置在被供电的电路模块附近，以便对供电模块的所需的电压精度、供电能力、电源抑制比、噪声和瞬态响应等性能进行单独的优化，提高了***的整体性能。同时，在高速SoC芯片中，对电源的基本要求是低噪声和快速的瞬态响应。双环补偿瞬态增强LDO电路是理想的选择。从节能的角度看，暂时不工作的电路或芯片应该处于关闭模式或者待机模式，一旦需要其正常工作，***电源应该在启动信号发出后的几个***时钟内完全准备好，通常是1～2us。同时，要求电源提供越来越大的电流和越来越大的电流摆率。LDO***中由于增益带宽积（GBW）和压摆率SR的限制，输出电压无法瞬态跟踪负载电流的快速变化。对外表现出的现象是：输出电源将会之后于负载电流的变化，而且输出电压还会出现过冲（Over-Shoot）和短时振荡。
现代电子设备对电源的瞬态响应品质提出了越来越高的要求，因此设计一款双环补偿瞬态增强LDO电路显得尤为重要。
发明内容
本发明的目的在于提供一种双环补偿瞬态增强LDO电路，以解决现有的LDO瞬态响应时间过长影响芯片整理性能的问题。
为解决上述技术问题，本发明提供了一种双环补偿瞬态增强LDO电路，包括LDO电路反馈环路和快速瞬态响应结构；
所述双环补偿瞬态增强LDO电路若处于重载条件下，则采用前馈补偿机制，提高重载条件下的环路稳定性；若处于轻载条件下，所述LDO电路反馈环路则仅存在一个主极点，从而实现双环切换补偿，在任何负载条件下都能保证***稳定性；
所述快速瞬态响应结构检测输出电压值，若电位降低到预设阈值时，开启快速瞬态响应机制，将输出电压迅速拉高，从而提高所述双环补偿瞬态增强LDO电路整体的瞬态响应速度。
在一种实施方式中，所述LDO电路反馈环路包括四输入运算放大器A1、两输入运算放大器A2、PMOS管MP1、电阻Rf、网络反馈电阻R1、R2及补偿电容C0；其中，
所述PMOS管MP1的衬底和源端连接输入电压VIN，栅端同时连接四输入运算放大器A1的输出端VO1和电阻Rf的第二端，电阻Rf的第一端与四输入运算放大器A1的第二端口相连，PMOS管MP1的漏端同时与网络反馈电阻R1的第一端、补偿电容C0的第一端、LDO的输出电压VOUT端口相连；
所述网络反馈电阻R1的第二端同时与网络反馈电阻R2的第一端、四输入运算放大器A1的第三端口、两输入运算放大器A2的第一端口相连；所述网络反馈电阻R2的第二端口、所述补偿电容C0的第二端口均与地GND直接相连；参考电压VREF同时与四输入运算放大器A1的第四端口、两输入运算放大器A2的第二端口相连，参考电压VREF由外部基准电路提供，为整个LDO电路反馈环路提供参考电位；所述两输入运算放大器A2的输出端VO2与四输入运算放大器A1的第一端口相连。
在一种实施方式中，所述快速瞬态响应结构包括PMOS管MP2~MP3、NMOS管MN1~MN3、电阻R3~R4；
NMOS管MN3的源端和衬底、NMOS管MN1的衬底、NMOS管MN2的衬底均与地GND相连；NMOS管MN3的漏端同时与NMOS管MN1、MN2的源端相连；NMOS管MN3的栅端与偏置电压VB相连；NMOS管MN1的栅端与电阻R4的第二端口相连；
NMOS管MN2的栅端与偏置电压VLOW相连；NMOS管MN1的漏端与输入电压VIN相连；NMOS管MN2的漏端同时与PMOS管MP2的漏端和栅端、PMOS管MP3的栅端相连；PMOS管MP2的源端和衬底、PMOS管MP3的衬底均与输入电压VIN相连；PMOS管MP3的漏端与电阻R3的第一端相连；电阻R3的第二端同时与电阻R4的第一端、LDO的输出电压VOUT端口相连。
在一种实施方式中，所述双环补偿瞬态增强LDO电路还包括欠压保护电路，所述欠压保护电路包括PMOS管MP4、NMOS管MN4、电阻R5和比较器CMP；比较器CMP的第一输入端口同时与电阻R5的第二端、NMOS管MN4的漏端相连；比较器的第二输入端口与参考电位Vuv相连；比较器的输出端VO3与PMOS管MP4的栅端相连；电阻R5的第一端与LDO的输出电压VOUT端口相连；NMOS管MN4的栅端、源端和衬底均与地GND相连；PMOS管MP4的源端和衬底均与输入电压VIN相连；PMOS管MP4的漏端与LDO的输出电压VOUT端口相连。
本发明提供的一种双环补偿瞬态增强LDO电路，具有以下有益效果：
（1）通过CMOS工艺中普通的NMOS管、PMOS管、电阻等器件就能够实现，可集成于大规模数模混合芯片中，实现单电源供电方案；
（2）采用双环补偿机制，实现全负载范围内环路稳定性；
（3）设计快速瞬态响应结构，降低负载跳变引起的输出电压过冲，使输出电压幅度更加稳定；
（4）增加欠压保护电路，防止输出电压过低。
附图说明
图1是本发明提出的一种双环补偿瞬态增强LDO电路结构示意图。
图2是LDO电路反馈环路示意图。
图3是快速瞬态响应结构示意图。
图4为欠压保护电路图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种双环补偿瞬态增强LDO电路作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种双环补偿瞬态增强LDO电路，如图1所示，采用新颖的LDO电路反馈环路和快速瞬态响应结构，实现电源电压的转换；另外，所述双环补偿瞬态增强LDO电路还包括欠压保护电路。所述双环补偿瞬态增强LDO电路处于重载条件下，则采用前馈补偿机制，提高重载条件下的环路稳定性；所述双环补偿瞬态增强LDO电路处于轻载条件下，环路则仅存在一个主极点，从而实现双环切换补偿，在任何负载条件下都能保证***稳定性。所述快速瞬态响应结构检测输出电压值，若电位降低到一定值时，开启瞬态响应结构，将输出电压迅速拉高，从而提高LDO电路整体的瞬态响应速度。
如图2所示，所述LDO电路反馈环路包括四输入运算放大器A1、两输入运算放大器A2、PMOS管MP1、电阻Rf、网络反馈电阻R1、R2及补偿电容C0。其中，所述PMOS管MP1的衬底和源端连接输入电压VIN，栅端同时连接四输入运算放大器A1的输出端VO1和电阻Rf的2端，电阻Rf的1端与四输入运算放大器A1的2端口相连，PMOS管MP1的漏端同时与网络反馈电阻R1的1端、补偿电容C0的1端、LDO的输出电压VOUT端口相连；所述网络反馈电阻R1的2端同时与网络反馈电阻R2的1端、四输入运算放大器A1的3端口、两输入运算放大器A2的1端口相连；所述网络反馈电阻R2的2端口、所述补偿电容C0的2端口均与地GND直接相连；参考电压VREF同时与四输入运算放大器A1的4端口、两输入运算放大器A2的2端口相连，参考电压VREF由外部基准电路提供，为整个LDO电路反馈环路提供参考电位；所述两输入运算放大器A2的输出端VO2与四输入运算放大器A1的1端口相连。
如图3所示，所述快速瞬态响应结构包括PMOS管MP2~MP3、NMOS管MN1~MN3、电阻R3~R4。NMOS管MN3的源端和衬底、NMOS管MN1的衬底、NMOS管MN2的衬底均与地GND相连；NMOS管MN3的漏端同时与NMOS管MN1、MN2的源端相连；NMOS管MN3的栅端与偏置电压VB相连；NMOS管MN1的栅端与电阻R4的2端口相连；NMOS管MN2的栅端与偏置电压VLOW相连；NMOS管MN1的漏端与输入电压VIN相连；NMOS管MN2的漏端同时与PMOS管MP2的漏端和栅端、PMOS管MP3的栅端相连；PMOS管MP2的源端和衬底、PMOS管MP3的衬底均与输入电压VIN相连；PMOS管MP3的漏端与电阻R3的1端相连；电阻R3的2端同时与电阻R4的1端、LDO的输出电压VOUT端口相连。
如图4所示，所述欠压保护电路包括PMOS管MP4、NMOS管MN4、电阻R5和比较器CMP；比较器CMP的1端口同时与电阻R5的2端、NMOS管MN4的漏端相连；比较器的2端口与参考电位Vuv相连；比较器的输出端VO3与PMOS管MP4的栅端相连；电阻R5的1端与LDO的输出电压VOUT端口相连；NMOS管MN4的栅端、源端和衬底均与地GND相连；PMOS管MP4的源端和衬底均与输入电压VIN相连；PMOS管MP4的漏端与LDO的输出电压VOUT端口相连。
本发明的工作过程及工作原理如下：
所述LDO电路反馈环路的工作原理为：在LDO电路反馈环路中，所述四输入运算放大器A1的1、2端口为PMOS对管输入，3、4端口为NMOS对管输入。在轻载条件下，PMOS管MP1的栅端电位较高，由电阻Rf构成的单位增益结构会将四输入运算放大器A1的1、2端口关闭，此时LDO电路反馈环路只有四输入运算放大器A1的3、4端口工作，相当于一个两输入的运放。这种情况下环路主极点和次极点分布为：
其中R o 、C o 为输出节点VOUT的电阻和电容；R o1 、C o1 为四输入运算放大器A1输出节点的电阻和电容。在轻载条件下，输出节点VOUT的电阻电容非常大，此时主极点W 1 的位置离原点位置较近，离次极点W 2 较远，W 2 位于单位增益带宽之外，LDO电路反馈环路只存在一个极点W 1 ，所以环路稳定。
在重载条件下，四输入运算放大器A1的1、2端口开始工作，两输入运算放大器A2加入到环路中，形成前馈补偿，开环传递函数为：
其中，
为变量，R o2 、C o2 分别为两输入运算放大器A2输出节点的电阻、电容，A1、A2分别为运放四输入运算放大器、两输入运算放大器的直流增益、A3为PMOS管MP1的直流增益。可以看出，环路增加了一个极点
和一个零点
：
由于两输入运算放大器A2的输出节点寄生电容很小，所以极点W 3 频率很高，位于单位增益带宽外，忽略不计。在重载条件下，输出极点W 1 离原点较远，离次极点W 2 较近，这样环路相位裕度会恶化，导致环路不稳定，通过前馈补偿的方式增加零点Z 1 ，补偿环路相位裕度。
所述快速瞬态响应结构的工作原理为：通过监测VOUT信号，当LDO电路反馈环路输出电压稳定工作时，VOUT电位高于VLOW，此时电流IL全部流过NMOS管MN1，流过NMOS管MN2的电流为0，Vc节点电压被拉高，PMOS管MP3被关闭；当负载电流瞬间变大时，VOUT电位被迅速拉低，有一个向下的过冲电压，当过冲电压低于VLOW时，电流IL全部流过NMOS管MN2，而流过NMOS管MN1的电流为0，此时Vc节点电压被下拉到一个较低的电位，使得PMOS管MP3导通，其漏端通过电阻R3连接到输出电压VOUT，给VOUT节点提供一个瞬态的大电流，把VOUT的电位迅速拉高，电阻R3的作用是限流。当VOUT电位回归到正常电位时，此时电流IL全部流过NMOS管MN1，PMOS管MP3不再为VOUT提供电流。综上，VOUT的瞬态过冲电压值由VLOW决定，瞬态恢复时间由PMOS管MP3的尺寸决定。
所述欠压保护电路的工作原理为：监测输出电压VOUT，与参考电位Vuv进行比较，当输出电压低于Vuv时，比较器CMP输出低电平，将PMOS管MP4打开，将VOUT上拉，使得VOUT电位不至于太低进而损坏整个芯片。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (3)
1.一种双环补偿瞬态增强LDO电路，其特征在于，包括LDO电路反馈环路和快速瞬态响应结构；
所述双环补偿瞬态增强LDO电路若处于重载条件下，则采用前馈补偿机制，提高重载条件下的环路稳定性；若处于轻载条件下，所述LDO电路反馈环路则仅存在一个主极点，从而实现双环切换补偿，在任何负载条件下都能保证***稳定性；
所述快速瞬态响应结构检测输出电压值，若电位降低到预设阈值时，开启快速瞬态响应机制，将输出电压迅速拉高，从而提高所述双环补偿瞬态增强LDO电路整体的瞬态响应速度；
所述LDO电路反馈环路包括四输入运算放大器A1、两输入运算放大器A2、PMOS管MP1、电阻Rf、网络反馈电阻R1、R2及补偿电容C0；其中，
所述PMOS管MP1的衬底和源端连接输入电压VIN，栅端同时连接四输入运算放大器A1的输出端VO1和电阻Rf的第二端，电阻Rf的第一端与四输入运算放大器A1的第二端口相连，PMOS管MP1的漏端同时与网络反馈电阻R1的第一端、补偿电容C0的第一端、LDO的输出电压VOUT端口相连；
所述网络反馈电阻R1的第二端同时与网络反馈电阻R2的第一端、四输入运算放大器A1的第三端口、两输入运算放大器A2的第一端口相连；所述网络反馈电阻R2的第二端口、所述补偿电容C0的第二端口均与地GND直接相连；参考电压VREF同时与四输入运算放大器A1的第四端口、两输入运算放大器A2的第二端口相连，参考电压VREF由外部基准电路提供，为整个LDO电路反馈环路提供参考电位；所述两输入运算放大器A2的输出端VO2与四输入运算放大器A1的第一端口相连。
2.如权利要求1所述的双环补偿瞬态增强LDO电路，其特征在于，所述快速瞬态响应结构包括PMOS管MP2～MP3、NMOS管MN1～MN3、电阻R3～R4；
NMOS管MN3的源端和衬底、NMOS管MN1的衬底、NMOS管MN2的衬底均与地GND相连；NMOS管MN3的漏端同时与NMOS管MN1、MN2的源端相连；NMOS管MN3的栅端与偏置电压VB相连；NMOS管MN1的栅端与电阻R4的第二端口相连；
NMOS管MN2的栅端与偏置电压VLOW相连；NMOS管MN1的漏端与输入电压VIN相连；NMOS管MN2的漏端同时与PMOS管MP2的漏端和栅端、PMOS管MP3的栅端相连；PMOS管MP2的源端和衬底、PMOS管MP3的衬底均与输入电压VIN相连；PMOS管MP3的漏端与电阻R3的第一端相连；电阻R3的第二端同时与电阻R4的第一端、LDO的输出电压VOUT端口相连。
3.如权利要求2所述的双环补偿瞬态增强LDO电路，其特征在于，所述双环补偿瞬态增强LDO电路还包括欠压保护电路，所述欠压保护电路包括PMOS管MP4、NMOS管MN4、电阻R5和比较器CMP；比较器CMP的第一输入端口同时与电阻R5的第二端、NMOS管MN4的漏端相连；比较器的第二输入端口与参考电位Vuv相连；比较器的输出端VO3与PMOS管MP4的栅端相连；电阻R5的第一端与LDO的输出电压VOUT端口相连；NMOS管MN4的栅端、源端和衬底均与地GND相连；PMOS管MP4的源端和衬底均与输入电压VIN相连；PMOS管MP4的漏端与LDO的输出电压VOUT端口相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211718090.9A CN115686121B (zh) | 2022-12-30 | 2022-12-30 | 一种双环补偿瞬态增强ldo电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211718090.9A CN115686121B (zh) | 2022-12-30 | 2022-12-30 | 一种双环补偿瞬态增强ldo电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115686121A CN115686121A (zh) | 2023-02-03 |
| CN115686121B true CN115686121B (zh) | 2023-03-10 |
Family
ID=85056974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211718090.9A Active CN115686121B (zh) | 2022-12-30 | 2022-12-30 | 一种双环补偿瞬态增强ldo电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115686121B (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246221B1 (en) * | 2000-09-20 | 2001-06-12 | Texas Instruments Incorporated | PMOS low drop-out voltage regulator using non-inverting variable gain stage |
| US6518737B1 (en) * | 2001-09-28 | 2003-02-11 | Catalyst Semiconductor, Inc. | Low dropout voltage regulator with non-miller frequency compensation |
| TWI332134B (en) * | 2006-12-28 | 2010-10-21 | Ind Tech Res Inst | Adaptive pole and zero & pole zero cancellation control low drop-out voltage regulator |
| CN101355346B (zh) * | 2008-09-17 | 2011-03-30 | 清华大学 | 两级运算放大器的宽带共模反馈环路频率补偿方法 |
| CN110649900A (zh) * | 2018-06-27 | 2020-01-03 | 重庆湃芯入微科技有限公司 | 一种高信噪比两级运算放大器 |
| US10802523B2 (en) * | 2019-03-07 | 2020-10-13 | Semiconductor Components Industries, Llc | System and method for controlling a low-dropout regulator |
| CN113835463B (zh) * | 2021-09-30 | 2022-09-06 | 西北工业大学太仓长三角研究院 | 一种小面积快速瞬态响应全片上集成ldo电路 |
| CN114779866B (zh) * | 2022-04-24 | 2023-01-10 | 电子科技大学 | 一种品质因数优化的高压多级ldo电路 |
-
2022
- 2022-12-30 CN CN202211718090.9A patent/CN115686121B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN115686121A (zh) | 2023-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11082047B2 (en) | Low dropout linear voltage regulator | |
| Ming et al. | An ultrafast adaptively biased capacitorless LDO with dynamic charging control | |
| CN202486643U (zh) | 高带宽低压差线性稳压源及***级芯片 | |
| Oh et al. | A CMOS low-dropout regulator with current-mode feedback buffer amplifier | |
| US7834611B2 (en) | Bandgap reference generating circuit | |
| CN208848104U (zh) | 一种快速瞬态响应的低压差线性稳压器 | |
| Ma et al. | A fully integrated LDO with 50-mV dropout for power efficiency optimization | |
| CN105242734B (zh) | 一种无外置电容的大功率ldo电路 | |
| WO2022033457A1 (zh) | 一种自适应快速响应的ldo电路及其芯片 | |
| Tseng et al. | An integrated linear regulator with fast output voltage transition for dual-supply SRAMs in DVFS systems | |
| US8026703B1 (en) | Voltage regulator and method having reduced wakeup-time and increased power efficiency | |
| CN114167933B (zh) | 低功耗快速瞬态响应的低压差线性稳压器电路 | |
| EP3933543A1 (en) | Low-dropout regulator for low voltage applications | |
| CN108241396A (zh) | 一种提高瞬态响应速度的低压差线性稳压器 | |
| CN113467559B (zh) | 一种应用于ldo的自适应动态零点补偿电路 | |
| CN113760031B (zh) | 一种低静态电流nmos型全集成ldo电路 | |
| Li et al. | A fully on-chip digitally assisted LDO regulator with improved regulation and transient responses | |
| CN115562426A (zh) | 低压差无片外电容ldo电路 | |
| CN117389371B (zh) | 一种适用于ldo的双环路频率补偿电路及其补偿方法 | |
| CN215642444U (zh) | 一种低静态电流nmos型全集成ldo电路 | |
| CN104950976A (zh) | 一种基于摆率增强的稳压电路 | |
| CN113778158A (zh) | 一种面积紧凑的自适应偏置nmos型ldo电路 | |
| CN115686121B (zh) | 一种双环补偿瞬态增强ldo电路 | |
| CN116185115A (zh) | 一种ldo复合零点跟踪补偿电路 | |
| Wu et al. | A low dropout voltage regulator with programmable output |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |