CN115640853A - 一种量子芯片及量子计算设备 - Google Patents

Abstract

本发明公开了一种量子芯片及量子计算设备，应用于量子计算技术领域，包括相对设置的第一基板与第二基板；第一基板朝向第二基板一侧表面设置有读取腔，第二基板朝向第一基板一侧表面设置有与读取腔相对应的量子比特，读取腔与量子比特形成电容以相互耦合。通过将量子芯片本体的结构分别设置在相对两个表面，使得两个表面的结构部件相互耦合形成量子芯片本体，可以降低任一表面中设置结构部件的数量，从而降低任一表面中量子芯片本体结构的布线难度。同时在厚度方向使得读取腔与量子比特之间形成电容相互耦合，可以极大的增加读取腔与量子比特之间的耦合强度，提升量子比特的性能。

Description

一种量子芯片及量子计算设备

技术领域

本发明涉及量子计算技术领域，特别是涉及一种量子芯片以及一种量子计算设备。

背景技术

目前，主流的超导量子芯片为单面的平面结构，特别是当量子比特数较少的时候。这样，在量子比特和读取腔处于同一表面的情况下，两者之间的等效距离被限制在一个较大的数值。又由于两者的电磁振荡模式都局域在结构附近，因此两者之间的电容，即耦合大小难以做大，典型的耦合强度数值为100MHz以下。而在量子芯片的应用中，特别是在量子纠错中，很多情况下要求快速高保真度的量子态读取，这就要求读取腔和量子比特间有着较大的耦合强度。随着量子比特数的增多，芯片的尺寸越来越大。读取腔和比特作为基本单元，共面的结构将占用较大面积，这使得芯片的尺寸难以做小，从而遇到封装盒模式限制比特性能等困难。所以如何当量子比特数量较大时降低量子芯片的布线难度是本领域技术人员急需解决的问题。

发明内容

本发明的目的是提供一种量子芯片，具有较低的布线难度；本发明的另一目的在于提供一种量子计算设备，具有较低的布线难度。

为解决上述技术问题，本发明提供一种量子芯片，包括相对设置的第一基板与第二基板；

所述第一基板朝向所述第二基板一侧表面设置有读取腔，所述第二基板朝向所述第一基板一侧表面设置有与所述读取腔相对应的量子比特，所述读取腔与所述量子比特形成电容以相互耦合。

可选的，所述第二基板表面设置有多个所述量子比特，多个所述量子比特呈阵列分布，相邻所述量子比特之间设置有耦合器。

可选的，所述耦合器与所述量子比特均设置于所述第二基板朝向所述第一基板一侧表面。

可选的，还包括耦合器驱动线，所述耦合器驱动线与所述读取腔均设置于所述第一基板朝向所述第二基板一侧表面；所述耦合器驱动线与对应的所述耦合器相互耦合。

可选的，所述耦合器为电容耦合器或电感耦合器。

可选的，还包括量子比特驱动线，所述量子比特驱动线与所述读取腔均设置于所述第一基板朝向所述第二基板一侧表面；所述量子比特驱动线与所述量子比特对应的输入端相互耦合。

可选的，所述量子比特驱动线为同时传输直流信号和微波信号的驱动线。

可选的，所述第一基板与所述第二基板相互键合，所述读取腔与所述量子比特之间设置有间隙。

可选的，所述量子比特为Xmon量子比特，所述Xmon量子比特的横边与所述读取腔预设的波导线至少部分重合。

本发明还提供了一种量子计算设备，包括如上述任一项所述的量子芯片。

本发明所提供的一种量子芯片，包括相对设置的第一基板与第二基板；第一基板朝向第二基板一侧表面设置有读取腔，第二基板朝向第一基板一侧表面设置有与读取腔相对应的量子比特，读取腔与量子比特形成电容以相互耦合。

通过将量子芯片本体的结构分别设置在相对两个表面，使得两个表面的结构部件相互耦合形成量子芯片本体，可以降低任一表面中设置结构部件的数量，从而降低任一表面中量子芯片本体结构的布线难度。同时在厚度方向使得读取腔与量子比特之间形成电容相互耦合，可以极大的增加读取腔与量子比特之间的耦合强度，提升量子比特的性能。

本发明还提供了一种量子计算设备，同样具有上述有益效果，在此不再进行赘述。

附图说明

为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例所提供的一种量子芯片的结构示意图；

图2为图1中第一基板表面结构示意图；

图3为图1中第二基板表面结构示意图；

图4为本发明实施例所提供的第一种具体的量子芯片的结构示意图。

图中：1.读取腔、2.量子比特、3.耦合器、4.耦合器驱动线、5.量子比特驱动线、6.读取传输线。

具体实施方式

本发明的核心是提供一种量子芯片。在现有技术中，目前已有的读取腔与量子比特的耦合方式为读取腔与量子比特共面，通过插指电容或类似的方式作电容耦合。但是随着量子比特数的增多，芯片的尺寸越来越大。读取腔和比特作为基本单元，共面的结构将占用较大面积，这使得芯片的尺寸难以做小，从而遇到封装盒模式限制比特性能等困难。

而本发明所提供的一种量子芯片，包括相对设置的第一基板与第二基板；第一基板朝向第二基板一侧表面设置有读取腔，第二基板朝向第一基板一侧表面设置有与读取腔相对应的量子比特，读取腔与量子比特形成电容以相互耦合。

通过将量子芯片本体的结构分别设置在相对两个表面，使得两个表面的结构部件相互耦合形成量子芯片本体，可以降低任一表面中设置结构部件的数量，从而降低任一表面中量子芯片本体结构的布线难度。同时在厚度方向使得读取腔与量子比特之间形成电容相互耦合，可以极大的增加读取腔与量子比特之间的耦合强度，提升量子比特的性能。

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1至图4，图1为本发明实施例所提供的一种量子芯片的结构示意图；图2为图1中第一基板表面结构示意图；图3为图1中第二基板表面结构示意图；图4为本发明实施例所提供的第一种具体的量子芯片的结构示意图。

参见图1，在本发明实施例中，一种量子芯片，包括相对设置的第一基板与第二基板；所述第一基板朝向所述第二基板一侧表面设置有所述读取腔1，所述第二基板朝向所述第一基板一侧表面设置有与所述读取腔1相对应的所述量子比特2，所述读取腔1与所述量子比特2形成电容以相互耦合。

上述第一基板与第二基板共提供相对的两个表面，在本发明实施例中会在上述两个表面均设置有结构，设置于两个表面的结构部件会相互耦合，形成量子芯片本体，实现量子计算功能。而上述量子芯片本体，即两个表面的结构部件相互耦合后需要形成的部件包括读取腔1、量子比特2和信号线，而上述读取腔1、量子比特2和信号线通常也需要对应耦合，共同构成量子芯片本体。

上述第一基板与第二基板即用于设置上述结构的基板，该第一基板与第二基板通常为蓝宝石基板或硅基板。有关第一基板与第二基板的具体材质在本发明实施例中不做具体限定，视具体情况而定。在本发明实施例中，第一基板与第二基板需要相互键合，该第一基板与第二基板之间具体可以通过倒装焊工艺相互键合，在第一基板与第二基板之间可以设置铟柱作为支撑结构以及作地平面的电学连接。

上述量子比特2为用于提供可操作和测量的量子态的物理***。在超导量子计算芯片中，一般使用以约瑟夫森结为核心元件的超导***作为量子比特2，如Transmon比特；上述读取腔1通常用于读取量子比特2的状态，其一般为四分之一波长的共面波导腔；上述信号线具体用于传输信号，包括直流信号以及微波信号。

参见图2以及图3，在本发明实施例中，在本发明实施例中会将读取腔1作为一个完整的结构设置在第一基板表面，将量子比特2作为另一个完整的结构设置在第二基板表面。此时，上述量子比特2通常具有对应的读取腔1。由于相对应的量子比特2与读取腔1各自位于第一基板表面与第二基板表面，且对应的读取腔1与量子比特2需要形成电容以相互耦合，该电容通常为平面电容，因此对应的读取腔1与量子比特2需要相互对位，使得对应的读取腔1与量子比特2之间可以具有较大面积的重合，从而使得对应的读取腔1与量子比特2之间具有很高的耦合强度。由于量子比特2和读取腔1两者的电磁振荡模式都局域在结构附近，通过上述结构，将读取腔1与量子比特2分别设置在第一基板表面与第二基板表面进行对位，可以使得二者中心区域相对设置，进一步提高量子比特2和读取腔1之间的耦合强度。

在本发明实施例中通常需要在读取腔1与量子比特2之间设置有间隙。通常情况下再将第一基板与第二基板相互键合时，可以在读取腔1与量子比特2之间形成一间隙，使得对应的读取腔1与量子比特2形成电容进行耦合。上述间隙通常为真空间隙，该间隙的宽度通常不大于10μm，该间隙通常在7μm至10μm之间，包括端点值。

通常情况下，在所述第二基板表面设置有多个所述量子比特2，多个所述量子比特2呈阵列分布，相邻所述量子比特2之间设置有耦合器3。上述耦合器3为可用来调节两个量子比特2之间的耦合大小的元件，多个量子比特2呈阵列分布，并在相邻量子比特2之间设置耦合器3，可以构成量子比特2阵列，从而基于该量子比特2阵列进行计算。上述耦合器3可以为电容耦合器3或电感耦合器3，有关耦合器3的具体结构可以根据实际情况自行设定，在此不做具体限定。

具体的，在本发明实施例中所述耦合器3与所述量子比特2均设置于所述第二基板朝向所述第一基板一侧表面。为了便于耦合器3将相邻的量子比特2相互耦合，上述耦合器3通常与量子比特2位于同一表面，即耦合器3与量子比特2均设置于第二基板朝向第一基板一侧表面。相应的，在本发明实施例中上述读取腔1以及信号线则会设置在第一基板朝向第二基板一侧表面。

在本发明实施例中，所述信号线还包括耦合器驱动线4，所述耦合器驱动线4与所述读取腔1均设置于所述第一基板朝向所述第二基板一侧表面；所述耦合器驱动线4与对应的所述耦合器3相互耦合。

上述信号线通常包括驱动线和读取传输线6，其中驱动线通常为用来操作量子比特2状态的传输线，用于驱动量子比特2产生对应状态；而读取传输线6用于从读取腔1中读取信号。上述驱动线具体包括耦合器驱动线4以及量子比特驱动线5，其中耦合器驱动线4具体与读取腔1均设置于第一基板朝向第二基板一侧表面，而耦合器驱动线4具有对应的耦合器3，该耦合器驱动线4会与对应的耦合器3相互耦合，以实现对耦合器3的控制，进而实现对量子比特2之间传输信号的控制。在本发明实施例中，耦合器驱动线4与耦合器3之间具体会通过形成电感或电容的方式进行耦合，以传输信号进行控制。

在本发明实施例中，所述信号线还包括量子比特驱动线5，所述量子比特驱动线5与所述读取腔1均设置于所述第一基板朝向所述第二基板一侧表面；所述量子比特驱动线5与所述量子比特2对应的输入端相互耦合。

上述量子比特驱动线5用于对量子比特2自身传输信号，进行控制。上述量子比特驱动线5需要与读取腔1均设置于第一基板表面，而量子比特驱动线5具有对应的量子比特2，量子比特驱动线5需要与对应的量子比特2耦合，具体需要与量子比特2对应的输入端相互耦合，从而传输信号进行控制。在本发明实施例中，量子比特驱动线5与量子比特2之间具体会通过形成电感或电容的方式进行耦合，以传输信号进行控制。

具体的，量子比特驱动线5向量子比特2传输信号通常包括直流信号以及微波信号。即在现有技术中，一量子比特2通常对应两根量子比特驱动线5，其中一根用于传输直流信号，另一根用于传输微波信号；即上述量子比特驱动线5具体可以包括XY线以及Z线。而在本发明实施例中，量子比特驱动线5为同时传输直流信号和微波信号的驱动线，即上述XY线与Z线可以合并为一根信号线；该量子比特驱动线5基于其自身的电路设计，可以同时传播直流信号以及微波信号，从而可以将现有的两根量子比特驱动线5整合为一根量子比特驱动线5，即在本发明实施例中一量子比特2仅对应一量子比特驱动线5，该量子比特驱动线5可以同时传输直流信号和微波信号。

在本发明实施例中，所述信号线还包括读取传输线6，所述读取传输线6与所述读取腔1均设置于所述第一基板朝向所述第二基板一侧表面；所述读取传输线6与所述读取腔1相连接。上述读取传输线6用于从读取腔1中读取信号，从而识别出量子比特2的状态。该读取传输线6具体与读取腔1均位于第一基板表面，该读取传输线6需要与读取腔1相连接。在本发明实施例中上述读取传输线6具体可以连接有带通滤波器，从而增加量子比特2状态读取的准确率。

在本发明实施例中，量子比特2通常为Transmon量子比特2，该量子比特2具体为接地结构或浮地结构均可。作为优选的，所述量子比特2为Xmon量子比特2，所述Xmon量子比特2的横边与所述读取腔1预设的波导线至少部分重合。Xmon量子比特2可以视作Transmon量子比特2的一种，Xmon量子比特2通常呈十字形结构，其通常具有一横边。在本发明实施例中读取腔1通常是由多段波导线在第一基板表面平行排列并通过弯折部相连通。而在本发明实施例中使得Xmon量子比特2的横边与读取腔1预设的波导线至少部分重合，可以进一步增加量子比特2与读取腔1之间的耦合强度。

所谓重合，即上述Xmon量子比特2的横边所在轴线与读取腔1预设的波导线所在轴线大体重合，从而使得Xmon量子比特2的横边与读取腔1预设的波导线具有较大面积的重合。而所谓部分重合，即Xmon量子比特2的横边的长度，与读取腔1预设的波导线的长度之间可以具有一定差异，或Xmon量子比特2的横边与读取腔1预设的波导线之间会形成一定夹角，使得Xmon量子比特2的横边与读取腔1预设的波导线之间仅会有部分重合而非完全重合。所谓至少部分重合，即表示在本发明实施例中对于Xmon量子比特2的横边与读取腔1预设的波导线的长度没有限制，其可以具有一定差异，也可以具有大体相等；以及在本发明实施例中不要求Xmon量子比特2的横边与读取腔1预设的波导线至今完全平行，其之间可以具有一定的夹角。当Xmon量子比特2的横边与读取腔1预设的波导线基本平行以及其长度大体相等时，可以认为Xmon量子比特2的横边与读取腔1预设的波导线之间完全重合，此时量子比特2与读取腔1之间具有很高的耦合强度。

请参考图4，在本发明实施例中，上述结构够支持量子比特2芯片的规模化，图4展示了基于上述结构所构建的8×16＝128比特芯片的示意图。在使用时，需要先将量子芯片放入稀释制冷机。首先使用自然冷却或测量反馈的方式将比特初始化为基态，然后在信号线上施加低频信号或微波信号实现不同的量子门进行量子计算，最后在读取传输线6上输入与读取腔1频率一一对应的微波信号，从而能够一次性读取所有的量子比特2状态。使用该上述量子芯片能够实现百纳秒级的读取时间，而上述结构所导致的量子比特2与读取腔1之间可以形成超过100MHz的耦合强度。

本发明实施例所提供的一种量子芯片，通常将量子比特2与读取腔1分别设置在两个表面并相对的进行耦合，可以极大的增加量子比特2与读取腔1之间的耦合强度，同时降低任一表面中量子芯片本体结构的布线难度。

有关本发明所提供的一种量子芯片的其余结构将在下述发明实施例中做详细介绍。

区别于上述发明实施例，本发明实施例是在上述发明实施例的基础上，进一步的对量子芯片的结构进行具体限定。其余内容已在上述发明实施例中做详细介绍，在此不再进行赘述。

在本发明实施例中，所述第一结构部件与所述第二结构部件相互耦合形成所述量子比特2和/或所述读取腔1。即在本发明实施例中具体可以将量子比特2自身的结构，或者是读取腔1自身的结构进行拆分，将拆分后得到的子部件分别设置在第一结构部件和第二结构部件中，使得第一结构部件与第二结构部件相互耦合可以形成量子比特2和/或读取腔1。

例如，当在本发明实施例中量子比特2具体沿厚度方向相对设置的电容板时，可以将相对的电容板分别设置在第一基板朝向第二基板表面，以及第二基板朝向第一基板表面，而在将第一基板与第二基板相互键合时，使得设置在两个表面的电容板可以形成一个完整的量子比特2，从而降低单一基板表面的布线难度。

而由于本发明实施例中读取腔1通常是由多段波导线在第一基板表面平行排列并通过弯折部相连通，因此对于读取腔1来说可以将波导线与弯折部分别设置在第一基板朝向第二基板表面，以及第二基板朝向第一基板表面，而在将第一基板与第二基板相互键合时，使得设置在两个表面的波导线于弯折部相互耦合，形成一个完整的读取腔1，从而降低单一基板表面的布线难度。

当然在本发明实施例中也可以将上述不同功能的信号线分别设置在第一基板朝向第二基板表面，以及第二基板朝向第一基板表面，从而降低单一基板表面的布线难度亦可，而上述拆分在两个不同表面的部件之间可以任意组合，只要在第一基板与第二基板相键合时，可以形成完整的量子芯片本体即可。

本发明实施例所提供的一种量子芯片，通过将量子芯片本体的结构分别设置在相对两个表面，使得两个表面的结构部件相互耦合形成量子芯片本体，可以降低任一表面中设置结构部件的数量，从而降低任一表面中量子芯片本体结构的布线难度。

有关本发明所提供的一种量子芯片的其余结构将在下述发明实施例中做详细介绍。

区别于上述发明实施例，本发明实施例是在上述发明实施例的基础上，进一步的对量子芯片的结构进行具体限定。其余内容已在上述发明实施例中做详细介绍，在此不再进行赘述。

在本发明实施例中，所述读取腔1与所述量子比特2位于所述第一基板朝向所述第二基板一侧表面，所述信号线位于所述第二基板朝向所述第一基板一侧表面。此时读取腔1与量子比特2位于一个表面，而信号线则位于另一表面。处于同一表面的读取腔1与量子比特2之间可以通过插指电容或类似的方式作电容耦合，而设置在另一表面的信号线由于没有读取腔1以及量子比特2自身结构的限制，其布局时具有很大的灵活性，从而可以尽可能多的降低其布线难度。

发明实施例所提供的一种量子芯片，通过将信号线单独的设置在一个表面，与读取腔1以及量子比特2相分离，可以使其布局时具有很大的灵活性，从而可以尽可能多的降低其布线难度。

本发明还提供了一种量子计算设备，该量子计算设备需要包括如上述任一实施例所述的量子芯片。有关量子计算设备的其余结构，例如稀释制冷机等具体可以参考现有技术，在此不再进行展开描述。

由于本发明实施例所提供的一种量子芯片具有较低的布线难度，进而可以具有较低的制作成本，因此本发明实施例所提供的一种量子计算设备通常可以具有较低的布线难度，进而具有较低的制作成本。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种量子芯片以及一种量子计算设备进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种量子芯片，其特征在于，包括相对设置的第一基板与第二基板；

所述第一基板朝向所述第二基板一侧表面设置有读取腔，所述第二基板朝向所述第一基板一侧表面设置有与所述读取腔相对应的量子比特，所述读取腔与所述量子比特形成电容以相互耦合。

2.根据权利要求1所述的量子芯片，其特征在于，所述第二基板表面设置有多个所述量子比特，多个所述量子比特呈阵列分布，相邻所述量子比特之间设置有耦合器。

3.根据权利要求2所述的量子芯片，其特征在于，所述耦合器与所述量子比特均设置于所述第二基板朝向所述第一基板一侧表面。

4.根据权利要求3所述的量子芯片，其特征在于，还包括耦合器驱动线，所述耦合器驱动线与所述读取腔均设置于所述第一基板朝向所述第二基板一侧表面；所述耦合器驱动线与对应的所述耦合器相互耦合。

5.根据权利要求4所述的量子芯片，其特征在于，所述耦合器为电容耦合器或电感耦合器。

6.根据权利要求1所述的量子芯片，其特征在于，还包括量子比特驱动线，所述量子比特驱动线与所述读取腔均设置于所述第一基板朝向所述第二基板一侧表面；所述量子比特驱动线与所述量子比特对应的输入端相互耦合。

7.根据权利要求6所述的量子芯片，其特征在于，所述量子比特驱动线为同时传输直流信号和微波信号的驱动线。

8.根据权利要求1所述的量子芯片，其特征在于，所述第一基板与所述第二基板相互键合，所述读取腔与所述量子比特之间设置有间隙。

9.根据权利要求1至8任一项权利要求所述的量子芯片，其特征在于，所述量子比特为Xmon量子比特，所述Xmon量子比特的横边与所述读取腔预设的波导线至少部分重合。

10.一种量子计算设备，其特征在于，包括如权利要求1至9任一项权利要求所述的量子芯片。

Images