CN115618955B - 一种量子线路优化方法、装置、设备及存储介质 - Google Patents

Abstract

本发明公开了一种量子线路优化方法、装置、设备及存储介质，应用于量子计算技术领域，包括获取待优化量子线路；确定待优化量子线路中的优化单元，并将优化单元替换成综合表达式，得到第一优化量子线路；优化单元对应至少两比特泡利算符；根据预设标准，以及综合表达式前后的线路，将综合表达式替换为等效线路，形成第二优化量子线路；第二优化量子线路包括可消除的量子门；对第二优化量子线路进行门消除，得到已优化量子线路。通过先提取待优化量子线路的优化单元确定对应的综合表达式，基于综合表达式替换为等效电路，替换时使得量子线路包括可消除的量子门；最后进行门消除，可以有效简化量子线路的结构，实现对量子线路的优化。

Description

一种量子线路优化方法、装置、设备及存储介质

技术领域

本发明涉及量子计算技术领域，特别是涉及一种量子线路优化方法、一种量子线路优化装置、一种量子线路优化设备以及一种计算机可读存储介质。

背景技术

现在的量子计算机还存在很多限制，且完全容错的量子计算机尚不可用。我们必须使用所谓的含噪中等规模量子设备，其特点是量子计算机的量子比特范围在50到几百之间，缺乏全尺度量子错误校正，以及它们对可运行的线路施加的严格限制。主要的限制有两点，有限的量子比特数目和有限的可运行量子线路深度（量子线路不可并行化运行的量子门层数）。为了降低对量子计算机的要求，提高运行效率，通常会采用量子线路优化算法减少量子门的数量和降低量子线路的深度。因此很多复杂量子算法可以依靠量子线路优化算法在含噪中等规模量子设备上运行。

泡利算符X，Y，Z，这三者可以构成9种2比特泡利算符形式，记为P⨂P，其中P∈{X，Y，Z}。P⨂P这个2比特泡利算符对应的量子线路，其中j,k分别表示泡利算符作用的量子比特。量子线路优化算法有很多不同的简化规则和适用场景，而X⨂X、X⨂Y、X⨂Z、Y⨂X、Y⨂Y、Y⨂Z、Z⨂X、Z⨂Y、Z⨂Z这9种2比特泡利算符可以涵盖所有的2比特泡利算符，这种线路在量子计算中很常见，比如量子哈密顿模拟、酉矩阵分解等。所以如何提供一种可以对量子线路进行优化的技术方案是本领域技术人员急需解决的问题。

发明内容

本发明的目的是提供一种量子线路优化方法，可以简化量子线路的结构；本发明的另一目的在于提供一种量子线路优化装置、一种量子线路优化设备以及一种计算机可读存储介质，可以简化量子线路的结构。

为解决上述技术问题，本发明提供一种量子线路优化方法，包括：

获取待优化量子线路；

确定所述待优化量子线路中的优化单元，并将所述优化单元替换成综合表达式，得到第一优化量子线路；所述优化单元对应至少两比特泡利算符；

根据预设标准，以及所述综合表达式前后的线路，将所述综合表达式替换为等效线路，形成第二优化量子线路；所述第二优化量子线路包括可消除的量子门；

对所述第二优化量子线路进行门消除，得到已优化量子线路。

可选的，所述确定所述待优化量子线路中的优化单元，并将所述优化单元替换成综合表达式，得到第一优化量子线路包括：

以两比特泡利算符为优化单元，确定所述待优化量子线路中的优化单元，并将所述优化单元替换成综合表达式，得到第一优化量子线路。

可选的，所述综合表达式包括：

X⨂X，X⨂Y，X⨂Z，Y⨂X，Y⨂Y，Y⨂Z，Z⨂X，Z⨂Y，Z⨂Z。

可选的，所述根据预设标准，以及所述综合表达式前后的线路，将所述综合表达式替换为等效线路，形成第二优化量子线路包括：

根据所述综合表达式前后的线路，确定所述综合表达式对应的各个待选等效线路的优先级；所述优先级包括高优先级和低优先级，所述高优先级为使所述第二优化量子线路具有可消除的量子门的待选等效线路对应的优先级；所述低优先级为线路深度最浅的待选等效线路所对应的优先级；在同一所述待选等效线路中所述高优先级覆盖所述低优先级；

根据优先级从高到低的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路。

可选的，所述优先级包括第一优先级、第二优先级、第三优先级和第四优先级；所述第一优先级为使所述第二优化量子线路具有可消除的CNOT门的待选等效线路对应的优先级；

所述第二优先级为使所述第二优化量子线路具有可消除的单比特门的待选等效线路对应的优先级；

所述第三优先级为线路深度最浅的待选等效线路所对应的优先级；

所述第四优先级为不属于所述第一优先级、所述第二优先级以及所述第三优先级的待选等效线路对应的优先级；

所述根据优先级从高到低的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路包括：

当所述待选等效线路对应多个优先级时，沿优先级顺序将最靠前的优先级作为实际优先级；所述优先级顺序为沿第一优先级、第二优先级、第三优先级至第四优先级的顺序；

根据实际优先级从前到后的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路。

可选的，根据实际优先级从前到后的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路包括：

当选取的待选等效线路数量不小于两个时，从选取的待选等效线路中随机选取一待选等效线路替换对应的所述综合表达式，形成第二优化量子线路。

可选的，所述根据所述综合表达式前后的线路，确定所述综合表达式对应的各个待选等效线路的优先级包括：

当多个综合表达式连续出现时，将连续的综合表达式对应的待选等效线路进行组合，根据所述综合表达式前后的线路，综合确定组合后待选等效线路的优先级。

本发明还提供了一种量子线路优化装置，包括：

获取模块，用于获取待优化量子线路；

第一优化量子线路模块，用于确定所述待优化量子线路中的优化单元，并将所述优化单元替换成综合表达式，得到第一优化量子线路；所述优化单元对应至少两比特泡利算符；

第二优化量子线路模块，用于根据预设标准，以及所述综合表达式前后的线路，将所述综合表达式替换为等效线路，形成第二优化量子线路；所述第二优化量子线路包括可消除的量子门；

门消除模块，用于对所述第二优化量子线路进行门消除，得到已优化量子线路。

本发明还提供了一种量子线路优化设备，所述设备包括：

存储器：用于存储计算机程序；

处理器：用于执行所述计算机程序时实现如上述任一项所述量子线路优化方法的步骤。

本发明还提供了一种计算机可读存储介质，、所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一项所述量子线路优化方法的步骤。

本发明所提供的一种量子线路优化方法，包括：获取待优化量子线路；确定待优化量子线路中的优化单元，并将优化单元替换成综合表达式，得到第一优化量子线路；优化单元对应至少两比特泡利算符；根据预设标准，以及综合表达式前后的线路，将综合表达式替换为等效线路，形成第二优化量子线路；第二优化量子线路包括可消除的量子门；对第二优化量子线路进行门消除，得到已优化量子线路。

通过先提取待优化量子线路的优化单元确定对应的综合表达式，基于综合表达式替换为等效电路，替换时使得量子线路包括可消除的量子门；最后进行门消除，可以有效简化量子线路的结构，实现对量子线路的优化。

本发明还提供了一种量子线路优化装置、一种量子线路优化设备以及一种计算机可读存储介质，同样具有上述有益效果，在此不再进行赘述。

附图说明

为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例所提供的一种量子线路优化方法的流程图；

图2为X⨂X的等效线路图；

图3为X⨂Y的等效线路图；

图4为X⨂Z的等效线路图；

图5为Y⨂X的等效线路图；

图6为Y⨂Y的等效线路图；

图7为Y⨂Z的等效线路图；

图8为Z⨂X的等效线路图；

图9为Z⨂Y的等效线路图；

图10为Z⨂Z的等效线路图；

图11为本发明实施例所提供的一种具体的量子线路优化方法的流程图；

图12为本发明实施例中已知的待优化量子线路；

图13为图12对应的第一优化量子线路；

图14为图13对应的第二优化量子线路；

图15为图14对应的已优化量子线路；

图16为本发明实施例所提供的一种量子线路优化装置的结构框图；

图17为本发明实施例所提供的一种量子线路优化设备的结构框图。

具体实施方式

本发明的核心是提供一种量子线路优化方法。在现有技术中，泡利算符X，Y，Z，这三者可以构成9种2比特泡利算符形式，记为P⨂P，其中P∈{X，Y，Z}。P⨂P这个2比特泡利算符对应的量子线路，其中j,k分别表示泡利算符作用的量子比特。量子线路优化算法有很多不同的简化规则和适用场景，而X⨂X、X⨂Y、X⨂Z、Y⨂X、Y⨂Y、Y⨂Z、Z⨂X、Z⨂Y、Z⨂Z这9种2比特泡利算符可以涵盖所有的2比特泡利算符，这种线路在量子计算中很常见，比如量子哈密顿模拟、酉矩阵分解等。

本发明所提供的一种量子线路优化方法，包括：获取待优化量子线路；确定待优化量子线路中的优化单元，并将优化单元替换成综合表达式，得到第一优化量子线路；优化单元对应至少两比特泡利算符；根据预设标准，以及综合表达式前后的线路，将综合表达式替换为等效线路，形成第二优化量子线路；第二优化量子线路包括可消除的量子门；对第二优化量子线路进行门消除，得到已优化量子线路。

通过先提取待优化量子线路的优化单元确定对应的综合表达式，基于综合表达式替换为等效电路，替换时使得量子线路包括可消除的量子门；最后进行门消除，可以有效简化量子线路的结构，实现对量子线路的优化。

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1至图10，图1为本发明实施例所提供的一种量子线路优化方法的流程图；图2为X⨂X的等效线路图；图3为X⨂Y的等效线路图；图4为X⨂Z的等效线路图；图5为Y⨂X的等效线路图；图6为Y⨂Y的等效线路图；图7为Y⨂Z的等效线路图；图8为Z⨂X的等效线路图；图9为Z⨂Y的等效线路图；图10为Z⨂Z的等效线路图。

参见图1，在本发明实施例中，量子线路优化方法包括：

S101：获取待优化量子线路。

待优化量子线路为为优化前的量子线路，有关该待优化量子线路具体的获取过程可以根据实际情况自行设定，在此不做具体限定。

S102：确定待优化量子线路中的优化单元，并将优化单元替换成综合表达式，得到第一优化量子线路。

在本发明实施例中，所述优化单元对应至少两比特泡利算符。在本发明实施例中会将连续的多个比特的泡利算符算作一个优化单元，在待优化量子线路中搜寻并确定优化单元，进而将优化单元替换成对应的综合表达式，得到第一优化量子线路。上述优化单元对应至少两比特泡利算符，当然其也可以对应更多比特的泡利算符，例如三比特泡利算符亦可。当然在现阶段由于量子计算机通常是基于二进制进行计算，因此上述优化单元通常仅包括两比特泡利算符。相应的本步骤具体包括：以两比特泡利算符为优化单元，确定所述待优化量子线路中的优化单元，并将所述优化单元替换成综合表达式，得到第一优化量子线路。

具体的，在本发明实施例中所述综合表达式包括：

X⨂X，X⨂Y，X⨂Z，Y⨂X，Y⨂Y，Y⨂Z，Z⨂X，Z⨂Y，Z⨂Z。

即在本发明实施例中会使用上述9中泡利算符作为综合表达式，在本发明实施例中每一种综合表达式对应多种等效线路，其具体内容可以参考图2至图10。图2至图10中每个图的第一个是两比特泡利算符的类型表示，其中，，。除了第一个后其它的线路都是该两比特泡利算符的等效线路，按照从左向右，从上到下顺序分别标记为第一个等效线路、第二个等效线路，直到所有等效线路都被标记，其中，，，，表示单比特Hadamard门，表示，表示。

在本步骤中，可以根据图2至图10中综合表达式与等效线路中的对应关系，从待优化线路中确定优化单元，并将优化单元替换为对应的综合表达式，得到第一优化量子线路。

需要说明的是，上述确定优化单元的过程在本发明实施例中具体可以使用深度优先搜索算法或广度优先搜索算法，将搜索到的优化单元，例如两比特泡利算符位置进行标记。需要说明的是，在替换成综合表达式时，需要保证替换位置的输入输出不变。

S103：根据预设标准，以及综合表达式前后的线路，将综合表达式替换为等效线路，形成第二优化量子线路。

在本发明实施例中，所述第二优化量子线路包括可消除的量子门。即在本步骤中通过预设标准选取的等效线路，可以使得第二优化量子线路中包括有可消除的量子门，从而在后续步骤中进行门消除，简化量子线路的结构。具体的，由于两个连续的H门（Hadamard门）可以消除、两个连续的CNOT门（控制端、输出端分别作用相同比特）可以消除、相位相反的同类型单量子旋转门可以消除等，因此依据上述预设标准确定等效线路时，需要使得第二优化量子线路包括上述可消除的量子门的，形成具有第二优化量子线路。

具体的，本步骤可以包括：根据所述综合表达式前后的线路，确定所述综合表达式对应的各个待选等效线路的优先级；所述优先级包括高优先级和低优先级，所述高优先级为使所述第二优化量子线路具有可消除的量子门的待选等效线路对应的优先级；所述低优先级为线路深度最浅的待选等效线路所对应的优先级；在同一所述待选等效线路中所述高优先级覆盖所述低优先级；根据优先级从高到低的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路。

由于一个综合表达式会对应多个待选等效线路，因此在本步骤中会先确定在第一优化量子线路中，各个待选等效线路的优先级。需要说明的是，第一优化量子线路的不同，可能会导致同一待选等效线路具有不同的优先级。

上述优先级至少包括高优先级与低优先级两种，高优先级可以使得将该待选等效线路替换对应的综合表达式之后，使得第二优化线路具有可以消除的量子门，即高优先级为使第二优化量子线路具有可消除的量子门的待选等效线路对应的优先级；而低优先级为线路深度最浅的待选等效线路所对应的优先级，即低优先级所对应的量子线路替换对应综合表达式之后至少不会增加替换后量子线路的线路深度。当同一个待选等效线路对应多个优先级时，高优先级会覆盖低优先级，即在本步骤中会有限选择可以消除量子门的待选等效线路替换综合表达式，以简化线路结构。

在确定了各个待选等效线路的优先级之后，可以根据上述优先级从高到低的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路，从而使得整个第二优化量子线路具有可消除的量子门。

有关上述优先级的具体内容将在下述发明实施例中做详细介绍，在此不再进行赘述。

S104：对第二优化量子线路进行门消除，得到已优化量子线路。

在本步骤中具体可以通过门消除策略，例如消除两个连续的H门、消除两个连续的CNOT门、消除相位相反的同类型单量子旋转门等消除策略来对第二优化量子线路进行门消除，得到已优化量子线路。

本发明所提供的一种量子线路优化方法，通过先提取待优化量子线路的优化单元确定对应的综合表达式，基于综合表达式替换为等效电路，替换时使得量子线路包括可消除的量子门；最后进行门消除，可以有效简化量子线路的结构，实现对量子线路的优化。

有关本发明所提供的一种量子线路优化方法的具体内容将在下述发明实施例中做详细介绍。

请参考图11，图11为本发明实施例所提供的一种具体的量子线路优化方法的流程图。

参见图11，在本发明实施例中，量子线路优化方法包括：

S201：获取待优化量子线路。

S202：确定待优化量子线路中的优化单元，并将优化单元替换成综合表达式，得到第一优化量子线路。

上述S201至S202与上述发明实施例中S101至S102基本一致，详细内容请参考上述发明实施例，在此不再进行赘述。

S203：根据综合表达式前后的线路，确定综合表达式对应的各个待选等效线路的优先级。

在本步骤中具体会结合综合表达式前后的线路，例如该综合表达式前后是否存在H门等，来确定综合表达式对应的各个待选等效线路的优先级。在本发明实施例中上述优先级从高到低，从前到后包括第一优先级、第二优先级、第三优先级和第四优先级；所述第一优先级为使所述第二优化量子线路具有可消除的CNOT门的待选等效线路对应的优先级；所述第二优先级为使所述第二优化量子线路具有可消除的单比特门的待选等效线路对应的优先级；所述第三优先级为线路深度最浅的待选等效线路所对应的优先级；所述第四优先级为不属于所述第一优先级、所述第二优先级以及所述第三优先级的待选等效线路对应的优先级。

即对于某一综合表达式来说，其对应的待选等效线路中，若将综合表达式替换该待选等效线路后，可以使得第二优化量子线路具有重复的CNOT门，即具有可消除的CNOT门，此时会赋予该待选等效线路第一优先级。若将综合表达式替换该待选等效线路后，可以使得第二优化量子线路具有重复的H门，即具有可消除的H门，此时会赋予该待选等效线路第二优先级。以为CNOT门的复杂度大于H门的复杂度，因此会将可以消除CNOT门作为第一优先级，将可以消除H门作为第二优先级。

而对于某一综合表达式来说，其对应的待选等效线路中，线路深度最浅的待选等效线路会被赋予第三优先级，若具有相同的线路深度则会同时赋予第三优先级。若一个待选等效线路均不具有上述任一个优先级，则会赋予第四优先级。此时，在本发明实施例中一个待选等效线路可能会被赋予多个优先级。

S204：当待选等效线路对应多个优先级时，沿优先级顺序将最靠前的优先级作为实际优先级。

在本发明实施例中，所述优先级顺序为沿第一优先级、第二优先级、第三优先级至第四优先级的顺序。在本步骤中，当待选等效线路对应多个优先级，会选取最靠前的优先级作为其对应的实际优先级，上述优先级顺序为沿第一优先级、第二优先级、第三优先级至第四优先级的顺序。例如，当待选等效线路具有第一优先级时，则其实际优先级为第一优先级，换句话说靠前的优先级会覆盖靠后的优先级。

S205：根据实际优先级从前到后的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路。

当确定各个待选等效线路的优先级之后，会从待选等效线路中选取最靠前优先级所对应的待选等效线路，替换其对应的综合表达式，形成第二优化量子线路。

具体的，本步骤包括：当选取的待选等效线路数量不小于两个时，从选取的待选等效线路中随机选取一待选等效线路替换对应的所述综合表达式，形成第二优化量子线路。

即当可以选取的待选等效线路的数量为多个，例如同时有两个具有第一优先级的待选等效线路时，在本步骤中会随机选取一个待选等效线路替换对应的综合表达式，形成第二优化量子线路。

具体的，上述S203可以具体包括：沿所述第一优化线路从前到后的顺序，根据所述综合表达式前后的线路，依次确定所述综合表达式对应的各个待选等效线路的优先级。相应的上述S205可以具体包括：在每确定一所述综合表达式对应的各个待选等效线路的优先级后，根据优先级从高到低的顺序选取待选等效线路替换对应的所述综合表达式，直至替换完全部的所述综合表达式，形成第二优化量子线路。

即在本发明实施例中具体可以依次确定各个综合表达式对应待选等效线路的优先级，而在确定了一个综合表达式对应各个待选等效线路的优先级后，即可依据其优先级选取待选等效线路对综合表达式进行替换，之后沿第一优化线路从前到后的顺序计算下一综合表达式对应待选等效线路的优先级，对该综合表达式依据其优先级选取待选等效线路进行替换，直至替换完全部的综合表达式，得到第二优化量子线路。

当然在本发明实施例中也可以同时确定全部综合表达式对应的各个待选等效线路的优先级后，统一进行替换。需要说明的是，当综合表达式连续出现则同时考虑它们的优先级，例如连续出现X⨂X，Z⨂Z这两种两比特泡利算符，则将X⨂X，Z⨂Z这两个2比特泡利算符的等效线路综合同时考虑，再按照优先级规则评定等效线路的优先级。即当多个综合表达式连续出现，其之间不具有单独的量子门进行分割时，需要综合考虑多个综合表达式对应的待选等效线路的优先级，通常是将连续的综合表达式对应的待选等效线路进行组合，综合确定组合后待选等效线路的优先级。利于连续出现X⨂X与Z⨂Z这两个综合表达式时，X⨂X对应三种待选等效线路，Z⨂Z对应两种待选等效线路，此时会组合出六种待选等效线路。而在本步骤中会综合考虑这六种待选等效线路，确定其优先级。即在本发明实施例中，当多个综合表达式连续出现时，将连续的综合表达式对应的待选等效线路进行组合，根据所述综合表达式前后的线路，综合确定组合后待选等效线路的优先级。

S206：对第二优化量子线路进行门消除，得到已优化量子线路。

本步骤与上述发明实施例中S104基本一致，详细内容请参考上述发明实施例，在此不再进行赘述。

本发明所提供的一种量子线路优化方法，通过设置不同等级的优先级，可以尽可能简化量子线路的结构，实现对量子线路的优化。

请参考图12至图15，图12为本发明实施例中已知的待优化量子线路；图13为图12对应的第一优化量子线路；图14为图13对应的第二优化量子线路；图15为图14对应的已优化量子线路。

参见图12与图13，在本发明实施例中首先搜索待优化量子线路中的两比特泡利算符并替换成综合表达式，得到第一优化量子线路。在搜索到优化单元，即两比特泡利算符后标记位置，图13中虚线框内就是标记的搜索到的两比特泡利算符，从图中看到共有三个两比特泡利算符。另外附图中S表示单比特相位门，Y表示单比特泡利Y门。结合上述附图可知，上述线路中从左到右三个虚线框内的两比特泡利算符对应的综合表达式分别为X⨂Z，X⨂X和Z⨂Z，替换后的量子线路如图13所示。

之后需要确定各个待选等效线路的优先级，在本实施例中第一个两比特泡利算符X⨂Z根据规则判定各等效线路的优先级。首先，两比特泡利算符X⨂Z的第一个待选等效线路替换综合表达式带入并结合前后线路考虑，不满足规则第一优先级条件与第二优先级条件，即替换后无法进行CNOT门和单比特门消除，所以该等效线路不具有第一优先级和第二优先级。考虑第三优先级条件，两比特泡利算符X⨂Z的第一个等效线路和其余两个等效线路深度相同，所以两比特泡利算符X⨂Z的第一个等效线路具有第三优先级。接着，考虑两比特泡利算符X⨂Z的第二个等效线路，该等效线路替换综合表达式带入并结合前后线路考虑，同时满足规则第一优先级条件与第二优先级条件，替换后可以先消除两个单比特H门（Hadamard门），接着消除两个CNOT门，所以该等效线路具有第一优先级和第二优先级。考虑第三优先级条件，两比特泡利算符X⨂Z的第二个等效线路和其余两个等效线路深度相同，也满足第三优先级的条件。两比特泡利算符X⨂Z的第二个等效线路同时具有第一、第二、第三优先级，按照规则，需要保留最高的一个优先级，所以两比特泡利算符X⨂Z的第二个等效线路是第一优先级。接着，考虑两比特泡利算符X⨂Z的第三个等效线路，该等效线路替换综合表达式带入并结合前后线路考虑，满足第二优先级条件，即替换后可以消除两个单比特H门（Hadamard门），所以该等效线路具有第二优先级。考虑第三优先级条件，两比特泡利算符X⨂Z的第三个等效线路和其余两个等效线路的线路深度相同，也满足第三优先级的条件。两比特泡利算符X⨂Z的第三个等效线路同时具有第二、第三优先级，按照规则，需要保留最高的一个优先级，所以两比特泡利算符X⨂Z的第二个等效线路是第二优先级。按照规则，在等效线路替换时选择优先级高的等效线路，所以选择两比特泡利算符X⨂Z的第二个等效线路替换综合表达式。

第二和第三个两比特泡利算符X⨂X和Z⨂Z是连续的，按照规则同时进行考虑。按照优先级规则X⨂X这个两比特泡利算符的第一个等效线路在两比特泡利算符Z⨂Z取不同等效线路的情况下都不满足第一优先级条件与第二优先级条件，即替换后无法进行CNOT门和单比特门消除，且该等效线路不是三个等效线路中线路深度最浅的，也不满足第三优先级条件，所以根据第四优先级条件，两比特泡利算符X⨂X的第一个等效线路是第四优先级。两比特泡利算符X⨂X的第二个等效线路在两比特泡利算符Z⨂Z取第一个等效线路时不满足第一优先级条件与第二优先级条件，即替换后无法进行CNOT门和单比特门消除，但该等效线路是三个等效线路中线路深度最浅的，满足第三优先级条件，所以两比特泡利算符X⨂X的第二个等效线路在两比特泡利算符Z⨂Z取第一个等效线路时是第三优先级。

同理可得，两比特泡利算符X⨂X的第二个等效线路在两比特泡利算符Z⨂Z取第二个等效线路时是第一优先级；两比特泡利算符X⨂X的第三个等效线路在两比特泡利算符Z⨂Z取第一个等效线路时是第一优先级；两比特泡利算符X⨂X的第三个等效线路在两比特泡利算符Z⨂Z取第二个等效线路时是第三优先级；在考虑两比特泡利算符X⨂X时将两比特泡利算符Z⨂Z带入考虑了，对于Z⨂Z这个两比特泡利算符，它的等效线路的优先级也与X⨂X这个两比特泡利算符取不同的等效线路有关，使用上述分析方法可得，两比特泡利算符Z⨂Z的第一个等效线路在两比特泡利算符X⨂X取第一个等效线路时是第三优先级；两比特泡利算符Z⨂Z的第一个等效线路在两比特泡利算符X⨂X取第二个等效线路时是第三优先级；两比特泡利算符Z⨂Z的第一个等效线路在两比特泡利算符X⨂X取第三个等效线路时是第一优先级；两比特泡利算符Z⨂Z的第二个等效线路在两比特泡利算符X⨂X取第一个等效线路时是第三优先级；两比特泡利算符Z⨂Z的第二个等效线路在两比特泡利算符X⨂X取第二个等效线路时是第一优先级；两比特泡利算符Z⨂Z的第二个等效线路在两比特泡利算符X⨂X取第三个等效线路时是第三优先级；综合考虑X⨂X，Z⨂Z的几种不同选取等效线路的可能，评定X⨂X，Z⨂Z分别取第二个等效线路与第二个等效线路，或取第三个等效线路与第一个等效线路时是第一优先级，两种方案优先级相同且都是最高，从两种方案中随机选择一个即可。本实施例随机选取的结果是两比特泡利算符X⨂X，Z⨂Z分别取第三个等效线路、第一个等效线路。通过上述操作，可以得到如图14所示的第二优化量子线路。

最后对第二优化量子线路进行门消除，得到优化后的已优化量子线路。门消除规则包括删除同一条线路连续的两个H门（Hadamard门）和连续两个CNOT门（控制端、输出端分别作用相同比特）得到和原量子线路等效的已优化量子线路，图15所示为将等效后的第二优化量子线路进行门消除后得到的已优化量子线路对比图15和图12，可以看出相比于原待优化量子线路，已优化量子线路中量子门数量和线路深度都得到削减。

下面对本发明实施例所提供的一种量子线路优化装置进行介绍，下文描述的量子线路优化装置与上文描述的量子线路优化方法可相互对应参照。

请参考图16，图16为本发明实施例所提供的一种量子线路优化装置的结构框图。参照图16，量子线路优化装置可以包括：

获取模块100，用于获取待优化量子线路；

第一优化量子线路模块200，用于确定所述待优化量子线路中的优化单元，并将所述优化单元替换成综合表达式，得到第一优化量子线路；所述优化单元对应至少两比特泡利算符；

第二优化量子线路模块300，用于根据预设标准，以及所述综合表达式前后的线路，将所述综合表达式替换为等效线路，形成第二优化量子线路；所述第二优化量子线路包括可消除的量子门；

门消除模块400，用于对所述第二优化量子线路进行门消除，得到已优化量子线路。

作为优选的，在本发明实施例中，第一优化量子线路模块200具体用于：

以两比特泡利算符为优化单元，确定所述待优化量子线路中的优化单元，并将所述优化单元替换成综合表达式，得到第一优化量子线路。

作为优选的，在本发明实施例中，所述综合表达式包括：

X⨂X，X⨂Y，X⨂Z，Y⨂X，Y⨂Y，Y⨂Z，Z⨂X，Z⨂Y，Z⨂Z。

作为优选的，在本发明实施例中，第二优化量子线路模块300包括：

优先级单元，用于根据所述综合表达式前后的线路，确定所述综合表达式对应的各个待选等效线路的优先级；所述优先级包括高优先级和低优先级，所述高优先级为使所述第二优化量子线路具有可消除的量子门的待选等效线路对应的优先级；所述低优先级为线路深度最浅的待选等效线路所对应的优先级；在同一所述待选等效线路中所述高优先级覆盖所述低优先级；

第二优化量子线路单元，用于根据优先级从高到低的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路。

作为优选的，在本发明实施例中，所述优先级包括第一优先级、第二优先级、第三优先级和第四优先级；所述第一优先级为使所述第二优化量子线路具有可消除的CNOT门的待选等效线路对应的优先级；

所述第二优先级为使所述第二优化量子线路具有可消除的单比特门的待选等效线路对应的优先级；

所述第三优先级为线路深度最浅的待选等效线路所对应的优先级；

所述第四优先级为不属于所述第一优先级、所述第二优先级以及所述第三优先级的待选等效线路对应的优先级；

第二优化量子线路单元包括：

际优先级子单元，用于当所述待选等效线路对应多个优先级时，沿优先级顺序将最靠前的优先级作为实际优先级；所述优先级顺序为沿第一优先级、第二优先级、第三优先级至第四优先级的顺序；

第二优化量子线路子单元，用于根据实际优先级从前到后的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路。

作为优选的，在本发明实施例中，第二优化量子线路子单元具体用于：

当选取的待选等效线路数量不小于两个时，从选取的待选等效线路中随机选取一待选等效线路替换对应的所述综合表达式，形成第二优化量子线路。

作为优选的，在本发明实施例中，优先级单元具体用于：

当多个综合表达式连续出现时，将连续的综合表达式对应的待选等效线路进行组合，根据所述综合表达式前后的线路，综合确定组合后待选等效线路的优先级。

本实施例的量子线路优化装置用于实现前述的量子线路优化方法，因此量子线路优化设计模块中的具体实施方式可见前文中的量子线路优化设计方法的实施例部分，例如，获取模块100，第一优化量子线路模块200，第二优化量子线路模块300，门消除模块400，分别用于实现上述量子线路优化设计方法中步骤S101至S104，所以，其具体实施方式可以参照前文中相应的各个部分实施例的描述，在此不再赘述。

下面对本发明实施例提供的一种量子线路优化设备进行介绍，下文描述的量子线路优化设备与上文描述的量子线路优化方法以及量子线路优化装置可相互对应参照。

请参考图17，图17为本发明实施例所提供的一种量子线路优化设备的结构框图。

参照图17，该量子线路优化设备可以包括处理器11和存储器12。

所述存储器12用于存储计算机程序；所述处理器11用于执行所述计算机程序时实现上述发明实施例中所述的量子线路优化方法的具体内容。

本实施例的量子线路优化设备中处理器11用于安装上述发明实施例中所述的量子线路优化装置，同时处理器11与存储器12相结合可以实现上述任一发明实施例中所述的量子线路优化方法。因此量子线路优化设备中的具体实施方式可见前文中的量子线路优化方法的实施例部分，其具体实施方式可以参照前文中相应的各个部分实施例的描述，在此不再赘述。

本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一发明实施例中所介绍的一种量子线路优化方法。其余内容可以参照现有技术，在此不再进行展开描述。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种量子线路优化方法、装置、设备及存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (7)

1.一种量子线路优化方法，其特征在于，包括：

获取待优化量子线路；

以两比特泡利算符为优化单元，确定所述待优化量子线路中的优化单元，并将所述优化单元替换成综合表达式，得到第一优化量子线路；所述综合表达式包括：X⨂X，X⨂Y，X⨂Z，Y⨂X，Y⨂Y，Y⨂Z，Z⨂X，Z⨂Y，Z⨂Z；

根据所述综合表达式前后的线路，确定所述综合表达式对应的各个待选等效线路的优先级；所述优先级包括高优先级和低优先级，所述高优先级为使第二优化量子线路具有可消除的量子门的待选等效线路对应的优先级；所述低优先级为线路深度最浅的待选等效线路所对应的优先级；在同一所述待选等效线路中所述高优先级覆盖所述低优先级；

根据优先级从高到低的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路；所述第二优化量子线路包括可消除的量子门；

对所述第二优化量子线路进行门消除，得到已优化量子线路。

2.根据权利要求1所述的方法，其特征在于，所述优先级包括第一优先级、第二优先级、第三优先级和第四优先级；所述第一优先级为使所述第二优化量子线路具有可消除的CNOT门的待选等效线路对应的优先级；

所述第二优先级为使所述第二优化量子线路具有可消除的单比特门的待选等效线路对应的优先级；

所述第三优先级为线路深度最浅的待选等效线路所对应的优先级；

所述第四优先级为不属于所述第一优先级、所述第二优先级以及所述第三优先级的待选等效线路对应的优先级；

所述根据优先级从高到低的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路包括：

当所述待选等效线路对应多个优先级时，沿优先级顺序将最靠前的优先级作为实际优先级；所述优先级顺序为沿第一优先级、第二优先级、第三优先级至第四优先级的顺序；

根据实际优先级从前到后的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路。

3.根据权利要求2所述的方法，其特征在于，根据实际优先级从前到后的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路包括：

当选取的待选等效线路数量不小于两个时，从选取的待选等效线路中随机选取一待选等效线路替换对应的所述综合表达式，形成第二优化量子线路。

4.根据权利要求2所述的方法，其特征在于，所述根据所述综合表达式前后的线路，确定所述综合表达式对应的各个待选等效线路的优先级包括：

当多个综合表达式连续出现时，将连续的综合表达式对应的待选等效线路进行组合，根据所述综合表达式前后的线路，综合确定组合后待选等效线路的优先级。

5.一种量子线路优化装置，其特征在于，包括：

获取模块，用于获取待优化量子线路；

第一优化量子线路模块，用于以两比特泡利算符为优化单元，确定所述待优化量子线路中的优化单元，并将所述优化单元替换成综合表达式，得到第一优化量子线路；所述综合表达式包括：X⨂X，X⨂Y，X⨂Z，Y⨂X，Y⨂Y，Y⨂Z，Z⨂X，Z⨂Y，Z⨂Z；

优先级单元，用于根据所述综合表达式前后的线路，确定所述综合表达式对应的各个待选等效线路的优先级；所述优先级包括高优先级和低优先级，所述高优先级为使第二优化量子线路具有可消除的量子门的待选等效线路对应的优先级；所述低优先级为线路深度最浅的待选等效线路所对应的优先级；在同一所述待选等效线路中所述高优先级覆盖所述低优先级；

第二优化量子线路单元，用于根据优先级从高到低的顺序选取待选等效线路替换对应的所述综合表达式，形成第二优化量子线路；所述第二优化量子线路包括可消除的量子门；

门消除模块，用于对所述第二优化量子线路进行门消除，得到已优化量子线路。

6.一种量子线路优化设备，其特征在于，所述设备包括：

存储器：用于存储计算机程序；

处理器：用于执行所述计算机程序时实现如权利要求1至4任一项所述量子线路优化方法的步骤。

7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述量子线路优化方法的步骤。

Images