CN115603580A - 集成电路及电源电路 - Google Patents

Abstract

本发明提供一种无论外部状态如何变化都能够适当地控制电源电路的集成电路。集成电路对根据输入电压生成规定电平的输出电压的电源电路的晶体管进行驱动，所述电源电路具有：包含初级线圈、次级线圈和辅助线圈的变压器；及控制流过所述初级线圈的电流的所述晶体管，该集成电路具有：被施加有与来自所述辅助线圈的电压相对应的电源电压的第一端子；被施加有与所述输出电压相对应的反馈电压的第二端子；在所述晶体管导通时被施加有与流过所述晶体管的电流相对应的电压的第三端子；基于所述晶体管截止时的所述第三端子的电压对用于检测所述辅助线圈中产生的电压的检测电路是否连接在所述第三端子与所述辅助线圈之间进行判定的第一判定电路；以及基于所述第二端子和所述第三端子的电压、和所述第一判定电路的判定结果来控制所述晶体管的开关的开关控制电路。

Description

集成电路及电源电路

技术领域

本发明涉及集成电路及电源电路。

背景技术

存在一种集成电路，其根据电感器电流和与输出电压相对应的反馈电压来控制反激式AC-DC转换器(例如，专利文献1-4)。

现有技术文献

专利文献

专利文献1：日本专利第5601158号公报

专利文献2：美国专利第10056842号说明书

专利文献3：美国专利第10355606号说明书

专利文献4：日本专利第3412624号公报

发明内容

发明所要解决的技术问题

控制一般的AC-DC转换器的集成电路具有所谓的CS端子，其用于在控制AC-DC转换器的晶体管导通时检测与流过晶体管的电流相对应的电压。另外，在晶体管截止时，有时将规定的电路连接到CS端子以施加来自AC-DC转换器的辅助线圈的电压。在这种情况下，集成电路需要基于CS端子的电压适当地开关控制晶体管。

然而，由于上述规定的电路有时没有连接到CS端子，因此即使在这种情况下，集成电路也需要适当地控制AC-DC转换器。

本发明是鉴于上述以往的问题而完成的，其目的在于提供一种无论外部状态如何变化都能够适当地控制电源电路的集成电路。

用于解决技术问题的技术手段

用于解决上述问题的本发明所涉及的第一方式的集成电路对根据输入电压生成规定电平的输出电压的电源电路的晶体管进行驱动，所述电源电路具有：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；以及所述晶体管，该晶体管控制流过所述初级线圈的电流，所述集成电路具有：第一端子，该第一端子被施加有与来自所述辅助线圈的电压相对应的电源电压；第二端子，该第二端子被施加有与所述输出电压相对应的反馈电压；第三端子，该第三端子在所述晶体管导通时被施加有与流过所述晶体管的电流相对应的电压；第一判定电路，该第一判定电路基于所述晶体管截止时的所述第三端子的电压，对用于检测所述辅助线圈中产生的电压的检测电路是否连接在所述第三端子与所述辅助线圈之间进行判定；以及开关控制电路，该开关控制电路基于所述第二端子和第三端子的电压以及所述第一判定电路的判定结果，来控制所述晶体管的开关。

用于解决上述问题的本发明所涉及的第二方式的集成电路对根据输入电压生成规定电平的输出电压的电源电路的晶体管进行驱动，所述电源电路具有：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；以及所述晶体管，该晶体管控制流过所述初级线圈的电流，所述集成电路具有：第一端子，该第一端子被施加有与来自所述辅助线圈的电压相对应的电源电压；第二端子，该第二端子被施加有与所述输出电压相对应的反馈电压；第三端子，该第三端子在所述晶体管导通时被施加有与流过所述晶体管的电流相对应的电压，在所述晶体管截止时被施加有与在所述辅助线圈中产生的电压相对应的电压；判定电路，该判定电路基于所述晶体管截止时的所述第三端子的电压，对所述晶体管截止时所述次级线圈的电流是不为零的连续动作、或所述晶体管截止时所述次级线圈的电流是为零的不连续动作进行判定；以及开关控制电路，该开关控制电路基于所述第二端子和第三端子的电压、和所述判定电路的判定结果，来控制所述晶体管的开关。

用于解决上述问题的本发明所涉及的第三方式的集成电路对根据输入电压生成规定电平的输出电压的电源电路的晶体管进行驱动，所述电源电路具有：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；以及所述晶体管，该晶体管控制流过所述初级线圈的电流，所述集成电路具有：第一端子，该第一端子被施加有与来自所述辅助线圈的电压相对应的电源电压；第二端子，该第二端子被施加有与所述输出电压相对应的反馈电压；第三端子，该第三端子在所述晶体管导通时被施加有与流过所述晶体管的电流相对应的电压，在所述晶体管截止时被施加有与在所述辅助线圈中产生的电压相对应的电压；过电流检测电路，该过电流检测电路基于所述第三端子的电压，对是否为流过所述晶体管的电流大于规定电流的过电流状态进行检测；以及驱动电路，该驱动电路基于所述第二端子和第三端子的电压来控制所述晶体管的开关，并且当在所述晶体管导通且经过了规定期间后被检测出流过所述晶体管的电流为所述过电流状态时，截止所述晶体管。

用于解决上述问题的本发明所涉及的第一方式的电源电路，是根据输入电压生成规定电平的输出电压的电源电路，具有：变压器，该变压器包含初级线圈、次级线圈以及辅助线圈；晶体管，该晶体管对流过所述初级线圈的电流进行控制；以及集成电路，该集成电路对所述晶体管进行驱动，所述集成电路具有：第一端子，该第一端子被施加有与来自所述辅助线圈的电压相对应的电源电压；第二端子，该第二端子被施加有与所述输出电压相对应的反馈电压；第三端子，该第三端子在所述晶体管导通时被施加有与流过所述晶体管的电流相对应的电压；第一判定电路，该第一判定电路基于所述晶体管截止时的所述第三端子的电压，对用于检测所述辅助线圈中产生的电压的检测电路是否连接在所述第三端子与所述辅助线圈之间进行判定；以及开关控制电路，该开关控制电路基于所述第二端子和第三端子的电压、和所述第一判定电路的判定结果，来控制所述晶体管的开关。

用于解决上述问题的本发明所涉及的第二方式的电源电路，是根据输入电压生成规定电平的输出电压的电源电路，该电源电路具有：变压器，该变压器包含初级线圈、次级线圈以及辅助线圈；晶体管，该晶体管对流过所述初级线圈的电流进行控制；以及集成电路，该集成电路对所述晶体管进行驱动，所述集成电路具有：第一端子，该第一端子被施加有与来自所述辅助线圈的电压相对应的电源电压；第二端子，该第二端子被施加有与所述输出电压相对应的反馈电压；第三端子，该第三端子在所述晶体管导通时被施加有与流过所述晶体管的电流相对应的电压，在所述晶体管截止时被施加有与在所述辅助线圈中产生的电压相对应的电压；判定电路，该判定电路基于所述晶体管截止时的所述第三端子的电压，对所述晶体管截止时是所述次级线圈的电流不为零的连续动作、或所述晶体管截止时是所述次级线圈的电流为零的不连续动作进行判定；开关控制电路，该开关控制电路基于所述第二端子和第三端子的电压、和所述判定电路的判定结果，来控制所述晶体管的开关。

用于解决上述问题的本发明所涉及的第三方式的电源电路，是根据输入电压生成规定电平的输出电压的电源电路，该电源电路具有：变压器，该变压器包含初级线圈、次级线圈以及辅助线圈；晶体管，该晶体管对流过所述初级线圈的电流进行控制；以及集成电路，该集成电路对所述晶体管进行驱动，所述集成电路具有：第一端子，该第一端子被施加有与来自所述辅助线圈的电压相对应的电源电压；第二端子，该第二端子被施加有与所述输出电压相对应的反馈电压；第三端子，该第三端子在所述晶体管导通时被施加有与流过所述晶体管的电流相对应的电压，在所述晶体管截止时被施加有与在所述辅助线圈中产生的电压相对应的电压；过电流检测电路，该过电流检测电路基于所述第三端子的电压，对是否为流过所述晶体管的电流大于规定电流的过电流状态进行检测；以及驱动电路，该驱动电路基于所述第二端子和第三端子的电压来控制所述晶体管的开关，并且当在所述晶体管导通且经过了规定期间后被检测出流过所述晶体管的电流为所述过电流状态时，截止所述晶体管。。

发明效果

根据本发明，能够提供一种无论外部状态如何变化都能够适当地控制电源电路的集成电路。

附图说明

图1是表示AC-DC转换器10的结构的一个示例的图。

图2是表示控制IC32的结构的一个示例的图。

图3是表示振荡电路51的结构的一个示例的图。

图4是表示反馈电压Vfb与偏置电流Ib和振荡频率Fsw之间关系的一个示例的图。

图5是用于说明控制电路53所进行的底部开关电路52的控制的图。

图6是示出了表示在“非连接状态”下连续动作时的AC-DC转换器10和控制IC32的动作的时序图的一个示例的图。

图7是示出了表示在“非连接状态”下不连续动作时的AC-DC转换器10的动作的时序图的一个示例的图。

图8是表示AC-DC转换器12的结构的一个示例的图。

图9是示出了表示在“连续动作”下的AC-DC转换器12和控制IC32的动作的时序图的一个示例的图。

图10是示出了表示过电流保护电路57的误动作的时序图的一个示例的图。

图11是表示通过计时器58示出抑制过电流保护电路57的误动作的动作的时序图的一个示例的图。

图12是表示通过计时器58示出抑制过电流保护电路57的误动作的动作的时序图的一个示例的图。

图13是表示底部开关电路52的结构的一个示例的图。

图14是表示底部控制器93的结构的一个示例的图。

图15是表示输出电路111输出信号out0的时刻的图。

图16是示出了表示在“不连续动作”时的AC-DC转换器12的动作的时序图的一个示例的图。

图17是示出了表示在“不连续动作”下振荡频率Fsw降低时的控制IC32的动作的时序图的一个示例的图。

图18是示出了表示在“不连续动作”下振荡频率Fsw上升时的控制IC32的动作的时序图的一个示例的图。

图19是表示生成电路114的构成的一个示例的图。

图20是表示计时器121、122的结构的一个示例的图。

图21是示出了表示在“不连续动作”下能检测底部时的生成电路114的动作的时序图的一个示例的图。

图22是示出了表示在“不连续动作”下不能检测底部时的生成电路114的动作的时序图的一个示例的图。

具体实施方式

根据本说明书及附图的记载，至少明确了以下事项。

＝＝＝＝＝本实施方式＝＝＝＝＝

图1是表示本发明的一个实施方式即AC-DC转换器10的结构的一个示例的图。AC-DC转换器10是根据商用电源的交流电压Vac生成规定电平的输出电压Vout的反激方式的电源电路。

＜＜＜AC-DC转换器10的概要＞＞＞

AC-DC转换器10构成为包含全波整流电路20、电容器21、25、变压器22、控制块23、二极管24、D1、恒压电路26、发光二极管27、电阻R1和电容器C1。而且，AC-DC转换器10将功率提供给负载11。

全波整流电路20对输入电压即规定的交流电压Vac进行全波整流，并且将其作为电压Vrec输出至变压器22的初级线圈L1和电容器21。此外，电容器21对电压Vrec进行滤波。另外，交流电压Vac例如是有效值为100～240V、频率为50～60Hz的电压。

变压器22具有设在输入侧的初级线圈L1、与初级线圈L1磁耦合的次级线圈L2以及辅助线圈L3。此处，次级线圈L2和辅助线圈L3被卷绕，使得在次级线圈L2和辅助线圈L3中产生的电压的极性与在初级线圈L1中产生的电压的极性相反。另外，初级线圈L1及辅助线圈L3设在输入侧(初级侧)，次级线圈L2设在输出侧(次级侧)。

控制块23通过控制在变压器22的初级侧的初级线圈L1中流动的电感器电流IL1来控制在变压器22的次级侧的次级线圈L2中产生的电压。其结果是，在变压器22的次级侧生成目标电平的输出电压Vout。

二极管24对来自变压器22的次级线圈L2的电感器电流IL2进行整流，并提供给电容器25。电容器25通过来自二极管24的电流进行充电，因此在电容器25的端子间产生输出电压Vout。

恒压电路26是生成恒定的直流电压的电路，例如使用分路调节器来构成。

发光二极管27为发射具有与输出电压Vout与恒压电路26的输出之差相对应的强度的光的元件，并且与后述的光电晶体管39一起构成光电耦合器。在本实施方式中，当输出电压Vout的电平变高时，来自发光二极管27的光的强度变强。

电阻R1、电容器C1和二极管D1构成缓冲电路。当功率晶体管30截止时，缓冲电路抑制由初级线圈L1的漏感所产生的浪涌电压，并抑制功率晶体管30的损坏。此外，缓冲电路与初级线圈L1并联连接。二极管D1的阳极连接到后述功率晶体管30的高电位侧，阴极连接到电阻R1。电容器C1与电阻R1并联连接。

负载11是连接到AC-DC转换器10的负载，并且被施加有输出电压Vout。另外，将流过负载11的电流设为负载电流Iout。

＜＜＜控制块23的概要＞＞＞

控制块23是用于控制AC-DC转换器10的电路块。控制块23构成为包含功率晶体管30、电阻31、34、37、控制IC32、电容器33、35、38、二极管36、光电晶体管39。

功率晶体管30是用于对提供给负载11的功率进行控制的NMOS晶体管。另外，在本实施方式中，功率晶体管30是MOS(Metal Oxide Semiconductor：金属氧化物半导体器件)晶体管，但不限于此。功率晶体管30只要是能控制功率的晶体管即可，例如也可以是双极型晶体管等。此外，将功率晶体管30的高电位侧的电压设为电压Vx。

电阻31是用于检测在功率晶体管30导通时流过初级线圈L1的电感器电流IL1(即流过功率晶体管30的电流)的电阻。电阻31的一端连接到功率晶体管30的源极电极，另一端接地。

控制IC32是控制功率晶体管30的开关以使输出电压Vout的电平成为目标电平的集成电路。具体地说，控制IC32基于电感器电流IL1和输出电压Vout来驱动功率晶体管30。

另外，关于控制IC32的详细情况将在后文阐述，控制IC32上设有端子CS、FB、OUT、VCC。另外，功率晶体管30的栅极电极连接到端子OUT，并且功率晶体管30由驱动电压Vg驱动。另外，在实际的控制IC32中也设有其他端子，但为了方便说明进行省略。此外，端子VCC相当于“第一端子”，端子FB相当于“第二端子”，端子CS相当于“第三端子”。

电容器33设置在端子CS与接地之间，并且经由电阻34施加由于电感器电流IL1流动而产生的电阻31的电压。另外，电容器33和电阻34构成低通滤波器，以使端子CS的电压Vcs稳定。

电容器38设置在端子FB与接地之间，以使端子FB的电压Vfb稳定。此外，电压Vfb是与输出电压Vout相对应的反馈电压，并且被施加到端子FB。另外，虽然在后文中说明详细内容，但是控制IC32以与电压Vfb相对应的频率导通功率晶体管30。而且，当功率晶体管30导通期间电压Vcs超过电压Vfb时，控制IC32截止功率晶体管30。

另外，实际上，当控制IC32在电压Vcs超过电压Vfb的k倍(这里，k为1以下)时，截止功率晶体管30。以后，当电压Vcs超过电压Vfb或电压Vcs成为电压Vfb时所说明的部位是相同的。

光电晶体管39设置在端子FB与接地之间，接收来自发光二极管27的光。此外，当发光二极管27发射的光的强度变强时，光电晶体管39使较大的灌电流Ia流过端子FB。

电容器35设置在端子VCC与接地之间。此外，二极管36的阳极连接至辅助线圈L3，阴极经由电阻37连接至端子VCC。

此外，在辅助线圈L3中产生的电压Va经由二极管36、电阻37被施加到电容器35，电容器35的电压成为控制IC32的电源电压Vcc。

另外，当功率晶体管30截止时，与辅助线圈L3的电压Va相对应的电压在电容器35中产生，电容器35的电压作为电源电压Vcc被施加到端子VCC上。

<<<控制IC32的结构>>>

图2是表示控制IC32的结构的一例的图。控制IC32构成为包含迟滞比较器40、开关控制电路41。

<<<迟滞比较器40>>>

迟滞比较器40与后述的底部开关电路52的一部分电路一起检测规定的外部电路是否连接在端子CS与辅助线圈L3之间。具体地，迟滞比较器40通过检测功率晶体管30截止时的电压Vcs，来检测是否使用了上述规定的外部电路(后面将详细说明)。

另外，当使用规定的外部电路时，迟滞比较器40被用来检测流过初级线圈L1和次级线圈L2的电流是连续的还是不连续的。

稍后将详细说明，迟滞比较器40通过检测功率晶体管30截止时的电压Vcs，对在电流不连续时电压Vcs中产生与电压Vx对应的振动进行检测。另外，迟滞比较器40根据基准电压Vref0生成用于检测是否连接有规定的外部电路的阈值电压VrefH、以及用于检测电流是连续还是不连续的VrefL。另外，在本实施方式中，阈值电压VrefH高于阈值电压VrefL。

具体地，当后述的控制电路53在功率晶体管30截止时输出“L”电平的信号crst0时，迟滞比较器40进行动作。

另外，在规定的外部电路连接到控制IC32的端子CS的情况下，电压Vcs在功率晶体管30截止时变得高于阈值电压VrefH。因此，当电压Vcs高于阈值电压VrefH时，迟滞比较器40输出“H”电平的信号btm_cmp。此时，迟滞比较器40能够对规定的外部电路连接到端子CS进行检测。

另一方面，当控制IC 32被用于AC-DC转换器10并且规定的外部电路未连接到端子CS时，电压Vcs在功率晶体管30截止时成为接地电压。因此，当电压Vcs低于阈值电压VrefL时，迟滞比较器40输出“L”电平的信号btm_cmp。此时，迟滞比较器40能够对控制IC32被用于AC-DC转换器10的情况进行检测。另外，当信号crst0为“H”电平时，迟滞比较器40输出“L”电平的信号btm_cmp。

另外，详细内容将后文中说明，但当规定的外部电路连接到端子CS，例如在次级线圈L2的电流为不连续(零)的情况下，电压Vcs随着电压Vx的振动而振动。此时，迟滞比较器40对电压Vcs低于阈值电压VrefL的情况进行检测，并且能够对电压Vx正在振动的情况进行检测。由此，迟滞比较器40能够对在功率晶体管30截止期间电压Vcs是否振动进行检测。另外，对于控制IC32如何根据是否检测出电压Vcs的振动而动作，将在后文中说明。

另外，迟滞比较器40相当于“第一判定电路”、“比较电路”，阈值电压VrefH相当于“第一电压”，阈值电压VrefL相当于“第二电压”、“规定电压”。此外，信号btm_cmp相当于“判定结果”、“比较结果”。

另外，详细内容将在后文中说明，但当控制IC32被用于包含外部电路的AC-DC转换器12(后述)时，迟滞比较器40输出“H”电平的信号btm_cmp，并以“连接状态”进行动作。另一方面，如果控制IC32被用于图1的AC-DC转换器10时，迟滞比较器40输出“L”电平的信号btm_cmp，并以“非连接状态”进行动作。

由此，控制IC32能够基于迟滞比较器40的检测结果，判定规定的外部电路是以未连接到端子CS的“非连接状态”进行动作还是以规定的外部电路连接到端子CS的“连接状态”动作。

另外，在控制IC32被用于AC-DC转换器10的情况下，控制IC32以“非连接状态”进行动作。这里，“非连接状态”是指当功率晶体管30截止时电压Vcs不根据电压Vx而变化的状态。另外，对于“连接状态”的详细内容将在后文中说明。

＜＜＜开关控制电路41的详细＞＞＞

开关控制电路41构成为包含电阻50、振荡电路51、底部开关电路52、控制电路53、SR触发器54、或门元件55、60、比较器56、过电流保护电路(OCP)57、计时器58、与门元件59、缓冲器61、低电压保护电路(UVLO)62、软启动电路(SS)63。为了便于说明，开关控制电路41包含底部开关电路52，但底部开关电路52的一部分包含在“第二判定电路”中。

电阻50设置在施加有根据电源电压Vcc生成的内部电压Vdd的节点与端子FB之间，并且生成与光电晶体管39所流过的灌电流Ia相对应的电压Vfb。

在本实施方式中，当负载11的状态成为重负载并且输出电压Vout降低时，灌电流Ia减小。其结果是，电压Vfb上升。另一方面，如果负载11的状态成为轻负载并且输出电压Vout上升时，灌电流Ia增大。其结果是，电压Vfb降低。另外，“负载11的状态为重负载”是指例如流过负载11的负载电流Iout的电流值大于规定值(例如，5A)的情况。此外，“负载11的状态为轻负载”是指例如流过负载11的负载电流Iout的电流值小于规定值(例如，5A)的情况。

<<<振荡电路51的结构及动作>>>

振荡电路51输出具有与电压Vfb相对应的频率Fsw的脉冲信号osc_out。具体地，振荡电路51根据电压Vfb从频率Fsw0起输出高于频率Fsw0的频率Fsw1的脉冲信号osc_out。另外，脉冲信号osc_out相当于“振荡信号”。

另外，详细内容将在后文中说明，振荡电路51在输入有导通功率晶体管30的脉冲信号pwm_s时，在输入脉冲信号pwm_s后经过了与频率Fsw相对应的振荡周期后的定时输出脉冲信号osc_out。

图3是表示振荡电路51的结构的一个示例的图，图4是表示反馈电压Vfb与电流Ib和振荡频率Fsw之间的关系的一个示例的图。振荡电路51构成为包含电流源70、71、开关72、73，电容器74、比较器75、延迟电路76、或门元件77、逆变器78。

电流源70接受内部电压Vdd的提供并提供恒定电流Ib0。同样地，电流源71接受内部电压Vdd的提供，并提供与电压Vfb相对应的电流Ibx。另外，电流Ib是将恒定电流Ib0和电流Ibx相加而得的电流。

当电压Vfb低于Vfba时，电流源71不提供电流Ibx。此外，当电压Vfb高于Vfba且低于Vfbb时，电流源71提供根据电压Vfb而增加的电流Ibx。而且，当电压Vfb高于Vfbb时，电流源71提供规定电流作为电流Ibx。

因此，如图4所示，当电压Vfb低于Vfba时，电流Ib为恒定电流Ib0，当电压Vfb高于Vfba且低于Vfbb时，通过电流Ibx根据电压Vfb而增加从而电流Ib增加。

另外，当电压Vfb变得高于Vfbb时，通过电流Ibx成为规定电流从而电流Ib成为恒定电流值即电流Ib1。

开关72、73通过进行开关从而对电容器74进行充放电。当开关72导通时，电容器74由电流Ib充电。另一方面，当开关73导通时，电容器74放电。

比较器75通过比较电容器74的电压saw和基准电压Vref1来进行动作，从而输出脉冲信号osc_out。具体地，当开关72导通时，电容器74由电流Ib充电，电压saw上升。

而且，当电压saw成为基准电压Vref1时，比较器75输出“H”电平的信号。

而且，延迟电路76使来自比较器75的信号仅延迟规定时间并输出。因此，当比较器75输出“H”电平的信号时，延迟电路76在规定时间后输出“H”电平的信号。

或门元件77运算来自延迟电路76的信号与脉冲信号pwm_s之间的逻辑或，并对开关73进行开关。具体地，当延迟电路76输出“H”电平的信号时，或门元件77导通开关73并对电容器74进行放电。此时，开关72截止。因此，电压saw成为接地电压。

然后，当电压saw降低并低于基准电压Vref1时，比较器75输出“L”电平的信号。因此，比较器75输出脉冲信号osc_out，该脉冲信号osc_out在开关72导通并且振荡周期经过时、即当电压saw成为基准电压Vref1时仅在一定期间内成为“H”电平。

由此，振荡电路51输出具有与振荡周期相对应的、即与电压Vfb相对应的振荡频率的脉冲信号osc_out。另外，由于当比较器75输出“L”电平的脉冲信号osc_out时，来自延迟电路76的信号成为“L”电平且逆变器78输出“H”电平的信号，因此开关72导通。

另外，或门元件77在输入有脉冲信号pwm_s时导通开关73并对电容器74进行放电。此时，保持开关72导通。因此，电压saw暂时成为接地电压后上升。因此，每当功率晶体管30在振荡周期经过之前导通时，振荡电路51同步并重新开始振荡周期的测量。即振荡电路51在输入有脉冲信号pwm_s时，在输入了脉冲信号pwm_s后经过了与频率Fsw相对应的振荡周期后的定时输出脉冲信号osc_out。

另外，振荡电路51的振荡周期是从开关72导通到比较器75输出“H”电平的脉冲信号osc_out的周期，由与电压Vfb相对应的电流Ib的电流值来确定。即，振荡周期在电流Ib增加时变短，并在电流Ib减小时变长。

因此，当负载11的状态成为重负载时，振荡周期变短，而当负载11的状态成为轻负载时，振荡周期变长。这里，当负载11的状态为重负载时，负载电流Iout大于规定值，另一方面，当负载11的状态为轻负载时，负载电流Iout小于规定值。

由此，如图4所示那样，当电压Vfb变得低于Vfba时，电流Ib成为电流Ib0，并且由于振荡周期恒定，因此振荡电路51输出具有振荡频率Fsw0的脉冲信号osc_out。

另外，当电压Vfb变得高于Vfba且低于Vfbb时，电流Ib随着电压Vfb的上升而增加。而且，随着电流Ib的增加，振荡周期逐渐变短，因此振荡电路51输出具有从频率Fsw0向Fsw1变高的振荡频率的脉冲信号osc_out。

此外，当电压Vfb变得高于Vfbb时，无论电压Vfb如何，电流Ib都成为电流Ib1，并且由于振荡周期恒定，因此振荡电路51输出具有振荡频率Fsw1的脉冲信号osc_out。

<<<底部开关电路52和控制电路53>>>

返回图2，再次说明控制IC32。底部开关电路52基于从控制电路53输出的信号和来自迟滞比较器40的输出，输出导通功率晶体管30的脉冲信号pwm_s。

详细内容将在后文中说明，但底部开关电路52基于来自控制电路53的信号crst0，将底部开关电路52的内部状态复位。此外，底部开关电路52基于信号btm_cmp和信号crst1使输出具有预定的最小导通宽度的脉冲信号pwm_s的模式发生变化。另外，此处将说明底部开关电路52的详细电路结构，其表示底部开关电路52的动作概要。

如图5所示，控制电路53与迟滞比较器40一起控制底部开关电路52。此处，在本实施方式中，底部开关电路52的动作被分为条件A1至A3时的动作和条件A4时的动作。以下，对条件A1到条件A4成立的情况进行详细说明。

＜＜条件A1＞＞

条件A1是在AC-DC转换器10以及后述的AC-DC转换器12启动时成立。此时，后述的软启动电路(SS)输出“L”电平信号ss_end，迟滞比较器40始终输出“L”电平的信号btm_cmp。

该情况下，由于AC-DC转换器10和AC-DC转换器12正在启动，因此底部开关电路52在输入有脉冲信号osc_out时输出脉冲信号pwm_s。

＜＜条件A2＞＞

另外，条件A2是在规定的外部电路未连接到端子CS的AC-DC转换器10的稳定时成立。此时，软启动电路输出“H”电平的信号ss_end，迟滞比较器40始终输出“L”电平的信号btm_cmp。

该情况下，由于迟滞比较器40不检测电压Vcs的振动，因此与条件A1的情况同样地，底部开关电路52在输入有脉冲信号osc_out时输出脉冲信号pwm_s。

＜＜条件A3＞＞

另外，条件A3是在规定的外部电路连接到端子CS的后述的AC-DC转换器12的稳定时负载11为重负载的情况下成立。该情况下，当功率晶体管30导通时，迟滞比较器40输出“L”电平的信号btm_cmp。另一方面，当功率晶体管30截止时，迟滞比较器40始终输出“H”电平的信号btm_cmp。

详细情况将在后文中说明，但在本实施方式中，即使在该情况下，由于迟滞比较器40不检测电压Vcs的振动，因此与条件A2的情况同样地，底部开关电路52在输入有脉冲信号osc_out时输出脉冲信号pwm_s。

＜＜条件A4＞＞

另外，条件A4是在规定的外部电路连接到端子CS的后述的AC-DC转换器12的稳定时负载11为轻负载的情况下成立。该情况下，当功率晶体管3截止时，迟滞比较器40输出“H”电平的信号btm_cmp。

在该情况下，迟滞比较器40有时检测电压Vcs的振动。因此，与条件A1到条件A3的情况不同，底部开关电路52即使输入有脉冲信号osc_out，有时也不立即输出脉冲信号pwm_s。即，底部开关电路52有时也根据电压Vcs的振动输出脉冲信号pwm_s。

即，在条件A4下，底部开关电路52的动作有时根据AC-DC转换器12的动作而不同。具体地，当AC-DC转换器12连续动作时，底部开关电路52在输入有脉冲信号osc_out时输出脉冲信号pwm_s。该情况下，当功率晶体管30导通时，迟滞比较器40输出“L”电平的信号btm_cmp。另外，当功率晶体管30截止时，迟滞比较器40始终输出“H”电平的信号btm_cmp。

另一方面，如果AC-DC转换器12进行不连续动作时，底部开关电路52在输入了脉冲信号osc_out之后，信号btm_cmp成为“L”电平，然后在规定定时输出pwm_s。该情况下，当功率晶体管30导通时，迟滞比较器40输出“L”电平的信号btm_cmp。另外，当功率晶体管30截止时，迟滞比较器40根据电压Vcs的振动输出“H”电平或“L”电平的信号btm_cmp。

如果对控制电路53的动作进行说明，则控制电路53根据信号ss_end、Vpg、电压Vfb来使信号crst0、crst1发生变化。具体地，如上所述，控制电路53输出将底部开关电路52的内部电路复位的信号crst0以控制底部开关电路52。

此外，如条件A3的情况那样，当负载11的状态为重负载时，控制电路53输出“H”电平的信号crst1，该信号crst1使底部开关电路52在输入有脉冲信号osc_out时输出脉冲信号pwm_s。

另一方面，如条件A4的情况那样，当负载11的状态为轻负载时，控制电路53输出“L”电平的信号crst1，该信号crst1使底部开关电路52根据AC-DC转换器12的动作输出脉冲信号pwm_s。

因此，在负载11的状态成为重负载的情况下，当振荡电路51输出脉冲信号osc_out时，底部开关电路52能够导通功率晶体管30，而与电压Vx无关。另外，底部开关电路52的动作状态根据所输入的信号的逻辑电平而发生变化，对于底部开关电路52的详细电路结构等将在后文中说明。

＜＜＜＜SR触发器54＞＞＞＞

SR触发器54输出用于开关功率晶体管30的信号Vq1。具体地，当底部开关电路52输出脉冲信号pwm_s时，SR触发器54输出“H”电平的信号Vq1。另一方面，当后述的或门元件60输出“H”电平的信号pwm_r时，SR触发器54输出“L”电平的信号Vq1。

或门元件55设置为在输入了具有最小导通宽度的“H”电平的脉冲pwm_s的期间输出“H”电平的信号Vpg。具体地，即使SR触发器54输出比信号pwm_s的最小导通宽度短的脉冲宽度的信号Vq1，或门元件55通过进行获取信号pwm_s和信号Vq1的逻辑或的运算，来输出具有最小脉冲宽度的信号Vpg，即、使具有最小脉冲宽度的驱动信号Vg输出到缓冲器61(后述)。由此，功率晶体管30至少在最小导通宽度期间始终导通。

<<<比较器56>>>

比较器56生成截止功率晶体管30的定时。具体地，当AC-DC转换器10启动时，后述的软启动电路63输出逐渐以阶跃状上升的电压Vss。然后，比较器56在功率晶体管30导通期间，当电压Vcs超过电压Vss或电压Vfb中较低一方的电压时，输出“H”电平的信号Vr。

即，在启动时，当电压Vcs超过电压Vss时，比较器56输出“H”电平的信号Vr。由此，功率晶体管30截止。因此，根据电压Vss的上升，功率晶体管30的导通期间逐渐变长。

其结果是，输出电压Vout也逐渐上升。另外，当所谓的软启动期间经过时，电压Vss变得高于电压Vfb。其结果是，比较器56在稳定时比较电压Vcs与电压Vfb。

实际上，当电压Vcs超过电压Vfb的k倍时，比较器56输出截止功率晶体管30的“H”电平的信号Vr。以后，当电压Vcs超过电压Vfb或电压Vcs成为电压Vfb时所说明的部位是相同的。

当电压Vcs变得高于电压Vfb时，比较器56输出“H”电平的信号Vr。由此，功率晶体管30截止。

另外，无论启动时或稳定动作时的哪一个，当电压Vcs低于电压Vss和电压Vfb中较低一方的电压时，比较器56输出“L”电平的信号Vr。比较器56相当于“第一截止信号输出电路”，信号Vr相当于“截止信号”。

＜＜＜过电流保护电路(OCP)57＞＞＞

在检测出过大的电感器电流IL1流过功率晶体管30时，过电流保护电路(OCP)57截止功率晶体管30。具体地，过电流保护电路57在比较器56动作的期间进行动作，当电压Vcs超过基准电压Vref2时，判定为过大的电感器电流IL1流过功率晶体管30，从而输出“H”电平的信号ocp_o。因此，过电流保护电路57截止功率晶体管30。

另一方面，当电压Vcs变得低于基准电压Vref2时，过电流保护电路57输出“L”电平的信号ocp_o。另外，过电流保护电路57在功率晶体管30截止期间(即，在信号Vpg为“L”电平的期间)输出“L”电平的信号ocp_o。过电流保护电路57相当于“过电流检测电路”。

另外，电压Vcs成为基准电压Vref2时的电感器电流IL1相当于“规定电流”。另外，电压Vcs超过基准电压Vref2的状态相当于“过电流状态”。

＜＜＜计时器58及逻辑电路＞＞＞

计时器58防止过电流保护电路57的误动作。此外，当计时器58输出“H”电平的信号mask时，与门元件59将信号ocp_o作为信号sw_off输出。另一方面，当计时器58输出“L”电平的信号mask时，与门元件59输出“L”电平的信号sw_off。另外，对于计时器58的动作将在后文中详细说明。另外，计时器58和与门元件59相当于“第二截止信号输出电路”，信号sw_off相当于“截止信号”。

或门元件60运算信号Vr和信号sw_off之间的逻辑或，并将其输出为信号pwm_r。具体地，或门元件60可以输入有在“H”电平的信号Vr或“H”电平的信号sw_off时输出“H”电平的信号pwm_r。

另一方面，当信号Vr和信号sw_off为“L”电平时，或门元件60输出“L”电平的信号pwm_r。

＜＜＜缓冲器61＞＞＞

缓冲器61放大信号Vpg并将其作为驱动信号Vg进行输出。具体地，当或门元件55输出“H”电平的信号Vpg时，缓冲器61输出“H”电平的驱动信号Vg。另一方面，当或门元件55输出“L”电平的信号Vpg时，缓冲器61输出“L”电平的驱动信号Vg。

＜＜＜低电压保护电路(UVLO)62＞＞＞

低电压保护电路(UVLO)62在电源电压Vcc较低的情况下复位控制IC32，停止控制IC32的动作。具体地，当电源电压Vcc不满足于规定电压时，低电压保护电路62输出“H”电平的信号rst。

另一方面，当电源电压Vcc超过规定电压时，低电压保护电路62输出“L”电平的信号rst。另外，信号rst被输出到控制IC32内的各种电路，各种电路在输入有“H”电平的信号rst时复位，在输入有“L”电平的信号rst时开始动作。

＜＜＜软启动电路(SS)63＞＞＞

软启动电路(SS)63在AC-DC转换器10启动时使输出电压Vout逐渐上升，并使AC-DC转换器10转移到稳定状态。具体地，当低电压保护电路62输出“L”电平的信号rst时，软启动电路63使电压Vss以阶跃状逐渐上升。

另外，软启动电路63在低电压保护电路62输出“L”电平的信号rst后直到软启动期间经过为止，输出“L”电平的信号ss_end，并当软启动期间经过时，输出“H”电平的信号ss_end。

另外，软启动期间相当于从AC-DC转换器10开始启动到转移到稳定状态为止的期间。

另外，开关控制电路41中，包含除了过电流保护电路57以外的电路的电路相当于“驱动电路”。

＜＜＜在“非连接状态”下连续动作时的AC-DC转换器10及控制IC32的动作＞＞＞

图6是示出了表示在“非连接状态”下连续动作时的AC-DC转换器10和控制IC32的动作的时序图的一个示例的图。另外，图6对应于图5的条件A2，因此，底部开关电路52与迟滞比较器40和控制电路53的动作无关地进行动作。另外，在图6中，AC-DC转换器10以电感器电流IL1和IL2中的任一个始终流动的连续动作进行动作。

在时刻t0，控制IC32输出高电平(以下设为“H”电平)的驱动信号Vg，从而功率晶体管30导通。另外，当功率晶体管30导通时，流过初级侧的线圈L1的电感器电流IL1以规定的斜率增加。

由此，由流过电阻31的电感器电流IL1产生的电压Vcs也以规定的斜率增加。

另外，如上所述，当功率晶体管30导通时，迟滞比较器40与电压Vcs无关地输出“L”电平的信号btm_cmp。这里，由于控制电路53输出“H”电平的信号crst0，因此迟滞比较器40输出“L”电平的信号btm_cmp。

另外，次级侧的线圈L2以相反极性与初级侧的线圈L1电磁耦合，从而二极管24截止。因此，流过次级侧的线圈L2的电感器电流IL2在功率晶体管30导通时并不流动，而能量存储在变压器22中。而且，当功率晶体管30被导通时，电压Vx成为与电感器电流IL1相对应的电压。其中，此处，由于功率晶体管30的导通电阻和电阻31足够小，因此在图6中，为了方便起见，电压Vx被描绘为大致是接地电压。

同样地，由于与电感器电流IL2相对应的电流也不流过辅助线圈L3，因此辅助线圈L3的电压Va成为接地电压。

另外，通过将电容器74充电并且电压saw上升，从而振荡电路51开始振荡周期的测量。

当电压Vcs在时刻t1超过电压Vfb时，比较器56输出“H”电平的信号Vr。由此，或门元件60输出“H”电平的信号pwm_r，SR触发器54输出“L”电平的信号Vq1。因此，控制IC32输出“L”电平的驱动信号Vg，功率晶体管30截止。

当功率晶体管30截止时，电感器电流IL1急剧减小。另外，此时，由于功率晶体管30截止，因此电压Vcs成为接地电压。

另外，信号Vpg成为“L”电平，控制电路53输出“L”电平的信号crst0。因此，迟滞比较器40开始动作。然而，在图1所示的AC-DC转换器10中，在辅助线圈L3与端子CS之间没有连接外部电路，如上所述，端子CS的电压Vcs为接地电压。因此，由于电压Vcs不超过阈值电压VrefH，因此迟滞比较器40持续输出“L”电平的信号btm_cmp。

另外，当功率晶体管30截止时，存储在变压器22中的能量经由二极管24从次级侧的线圈L2输出。此时，电感器电流IL2在以规定的斜率减小的同时流动。这里，由于电感器电流IL1为零，因此电压Vx成为与整流电压Vrec相对应的电压，另外，与线圈L2电磁耦合的辅助线圈L3的电压Va成为与线圈L2的电感器电流IL2相对应的电压。

在时刻t2，当电压saw超过基准电压Vref1时，振荡电路51输出脉冲信号osc_out。如上所述，底部开关电路52基于脉冲信号osc_out输出脉冲信号pwm_s。因此，SR触发器54输出“H”电平的信号Vq1。因此，缓冲器61输出“H”电平的驱动信号Vg，功率晶体管30导通。另外，在振荡电路51中，由于电容器74放电，因此电压saw成为接地电压。

此处，当成为时间t2时，电感器电流IL2尚未变为0，在功率晶体管30导通并且电感器电流IL1流动后，电感器电流IL2成为0。另外，在时刻t2之后，重复与时刻t0～t1同样的动作。

因此，AC-DC转换器10在连续动作时，当功率晶体管30被导通时，在电感器电流IL1不变为零的情况下进行动作。在连续动作时，电感器电流IL1和电感器电流IL2中的任一个在从时间t0到时间t2中的任何瞬间都在流动。

＜＜＜在“非连接状态”下不连续动作时的AC-DC转换器10的动作＞＞＞

图7是示出了表示在“非连接状态”下不连续动作时的AC-DC转换器10的动作的时序图的一个示例的图。在图7中，AC-DC转换器10以稳定状态进行动作，并且电压Vfb低于电压Vfbb。

另外，图7中的控制IC32的动作与图6中的控制IC32的动作相同，因此省略控制IC32的动作的说明。另外，在图6中，设为AC-DC转换器10以具有电感电流IL1和IL2两者都不流动的期间的不连续动作来进行动作。

在时刻t10，控制IC32输出“H”电平的驱动信号Vg，从而导通功率晶体管30。另外，当功率晶体管30导通时，流过初级侧的线圈L1的电感器电流IL1从零开始增加。

由此，当AC-DC转换器10进行不连续动作时，电感器电流IL1从断流的状态(即，零)开始增加。由此，由流过电阻31的电感器电流IL1产生的电压Vcs与电感器电流IL1同样地从接地电压(零)开始增加。

另一方面，由于次级侧的线圈L2以相反极性电磁耦合，并且二极管24被截止，所以当功率晶体管30导通时，流过次级侧的线圈L2的电感器电流IL2不流动，能量储存在变压器22中。另外，当功率晶体管30被导通时，电压Vx成为与电感器电流IL1相对应的电压。其中，此处，由于功率晶体管30的导通电阻和电阻31足够小，因此在图6中，为了方便起见，电压Vx被描绘为大致是接地电压。

同样地，由于与电感器电流IL2相对应的电流也不流过辅助线圈L3，因此辅助线圈L3的电压Va成为接地电压。

在时刻t11，当电压Vcs超过电压Vfb时，控制IC32输出“L”电平的驱动信号Vg，并且截止功率晶体管30。

当功率晶体管30截止时，电压Vx以几乎成为整流电压Vrec的方式上升，因此，电感器电流IL1急剧减小，电压Vcs成为接地电压。

因此，存储在变压器22中的能量经由二极管24从次级侧的线圈L2输出。此时，电感器电流IL2在以一定的比例减小的同时流动。此时，电压Va成为与电感器电流IL2相对应的电压。

在时刻t12，电感器电流IL2结束流动。此时，电压Vx根据由初级线圈L1和功率晶体管30的漏极源极之间的寄生电容构成的LC电路的谐振频率来开始振动。

当电压Vx开始振动时，在初级线圈L1和与次级线圈L2磁耦合的辅助线圈L3中产生的电压Va也开始同样地以接地电压的电压电平为中心进行振动。

然后，当从时刻t10成为经过了振荡电路51的脉冲信号osc_out的周期后的时刻t13时，控制IC32输出“H”电平的驱动信号Vg，导通功率晶体管30。另外，当功率晶体管30再次与时刻t10时同样地导通时，AC-DC转换器10不连续动作，因此，电感器电流IL2不流动。

在时刻t13以后重复同样的动作。因此，AC-DC转换器10在不连续动作时，当功率晶体管30被导通时，进行动作使得电感器电流IL1成为零。在不连续动作时，如从时刻t12到时刻t13之间那样存在电感器电流IL1和电感器电流IL2这两者几乎不流动的期间。

这里，当AC-DC转换器10不连续动作时，如图7所示，在功率晶体管30的漏极-源极电压(电压Vx)上发生振铃(振动)。这里，在电压Vx的电平较高的情况下，当功率晶体管30被导通时，AC-DC转换器10的效率恶化。具体地，例如，在作为噪声对策将电容器(未示出)连接到功率晶体管30的漏极-源极之间的情况下，当电压Vx的电平变高时，电荷被充电到功率晶体管30的漏极-源极之间的寄生电容和电容器(未示出)的合成电容。当功率晶体管30导通时，被充电到合成电容的电荷经由功率晶体管30和电阻31流向接地，因此与被充电到合成电容的电荷量相对应地AC-DC转换器10的效率发生恶化。

然而，在AC-DC转换器10中，例如，如图7所说明的那样，基于振荡电路51的脉冲信号osc_out的周期来确定功率晶体管30导通的定时(例如，t10和t13)。因此，如上所述，有时在电压Vx的电平较高的定时，功率晶体管30导通，效率恶化。

因此，使用电压Va来控制功率晶体管30的开关，以使得功率晶体管30能够在所振铃的电压Vx的电平成为最小的点(以下称为“底部”)处导通。下面将参考图8来说明这种AC-DC转换器12。

＜＜＜AC-DC转换器12的概要＞＞＞

图8是表示本发明的一个实施方式即AC-DC转换器12的结构的一个示例的图。AC-DC转换器12是在所谓的不连续动作时，能够在电压Vx的底部定时导通功率晶体管30的电路。

本实施方式的AC-DC转换器12的控制块28包含用于检测辅助线圈L3的电压的二极管80、电阻81。另外，由于图1和图8中标注相同符号的块是相同的，因此这里主要说明二极管80和电阻81。

二极管80的阳极连接至辅助线圈L3，阴极经由电阻81连接至端子CS。另外，当在辅助线圈L3中产生较高的电压并且二极管80导通时，电压Va经由二极管80和电阻81而被施加到电容器33。

另外，当功率晶体管30导通时，在电阻31中产生的电压被施加到端子CS。另一方面，当功率晶体管30截止时，与辅助线圈L3的电压Va相对应的电压被施加到端子CS。详细内容将在后文中说明，但迟滞比较器40能够对二极管80和电阻81连接到端子CS的情况进行检测。二极管80和电阻81相当于“检测电路”。

此外，用于对电容器33进行放电的路径是经由电阻31、34的第一路径，以及经由二极管80的端子间电容、电阻81和辅助线圈L3的第二路径。另外，在第二路径中，电容器33的放电有时也由于二极管80的反向恢复电流而引起，该反向恢复电流由于电压Va成为负电压而产生。

另外，当功率晶体管30导通时，电感器电流IL1开始流向电阻31。因此，与电感器电流IL1相对应的电压被施加到电压Vcs。

另一方面，当功率晶体管30截止时，电感器电流IL2开始流动。而且，当电感器电流IL2开始流动时，辅助线圈L3中产生的电压Va被施加到电压Vcs。

另外，AC-DC转换器12与AC-DC转换器10同样地进行连续动作或不连续动作。另外，在控制IC32处于“连接状态”的情况下，当AC-DC转换器12连续动作时，控制IC32以“连续动作”进行动作，当AC-DC转换器12不连续动作时，控制IC以“不连续动作”进行动作。另外，将AC-DC转换器12连续动作的情况设为“连续模式”，并且将AC-DC转换器12不连续动作的情况设为“不连续模式”。另外，控制IC32用于AC-DC转换器10的情况(例如图5的条件A2的情况)相当于“第一情况”。当控制IC32被用于AC-DC转换器12时，“连续模式”的情况(图5的条件A4中为“连续模式”的情况)相当于“第二情况”，“不连续模式”的情况(图5的条件A4中为“不连续模式”的情况)相当于“第三情况”。

另外，在功率晶体管30截止、电感器电流IL2不连续的情况下，如上所述，在辅助线圈L3中产生的电压Va以接地电压的电压电平为中心振动。电压Va以接地电压为中心振动，但由于二极管80设置在端子CS与辅助线圈L3之间，因此端子CS上仅施加所振动的电压Va中的正电压。以下，详细说明基于电压Vcs进行动作的控制IC32。

＜＜＜“连续动作”时的控制IC32的动作＞＞＞

图9是示出了表示在“连续动作”下的AC-DC转换器12和控制IC32的动作的时序图的一个示例的图。图9与图5的条件A4相对应。另外，AC-DC转换器12被设计成使得与功率晶体管30截止时的电压Va相对应的电压Vcs变得高于迟滞比较器40的阈值电压VrefH。

另外，AC-DC转换器12的动作与图6中的AC-DC转换器10的动作的区别仅仅是电压Vcs的不同，因此关于电压Vcs的动作将在下面详细说明。另外，AC-DC转换器12的控制IC32与图1的控制IC32相同，因此适当地参照图2。

在时刻t20，当控制IC32输出“H”电平的驱动信号Vg时，功率晶体管30导通。当功率晶体管30导通时，电感器电流IL1流动。此时，通过电感器电流IL1在电阻31中产生的电压被施加到端子CS。然后，电压Vcs以规定的斜率上升。

此时，图2的控制电路53输出“H”电平的信号crst0。另外，由于信号crst0为“H”电平，因此迟滞比较器40输出“L”电平的信号btm_cmp。

在时刻t21，当电压Vcs超过电压Vfb时，控制IC32输出“L”电平的驱动信号Vg，功率晶体管30截止。此时，在辅助线圈L3中产生与电感器电流IL2相对应的电压Va，与在辅助线圈L3中产生的电压Va相对应的电压被施加到端子CS。

另外，控制电路53输出“L”电平的信号crst0。另外，由于信号crst0为“L”电平，电压Vcs变得高于阈值电压VrefH，因此迟滞比较器40输出“H”电平的信号btm_cmp。

由此，控制IC32能够基于信号btm_cmp来判定辅助线圈L3是否连接到端子CS。即，控制IC32能够对AC-DC转换器12以“连接状态”动作进行检测。

在时刻t22，当振荡电路51输出脉冲信号osc_out时，控制IC32输出“H”电平的驱动信号Vg，功率晶体管30导通。

当功率晶体管30导通时，控制电路53输出“H”电平的信号crst0。另外，由于信号crst0为“H”电平，因此迟滞比较器40输出“L”电平的信号btm_cmp。然后，在时刻t22以后重复同样的动作。

＜＜＜过电流保护电路57的误动作＞＞＞

然而，当控制IC32输出“H”电平的驱动信号Vg并且功率晶体管30导通时，控制IC32停止辅助线圈L3的电压Va的施加，并且电容器33经由第一路径或第二路径而被放电。因此，当功率晶体管30导通时，电压Vcs暂时下降到接地电压，然后根据电感器电流IL1而上升。

然而，如图10所示，即使功率晶体管30导通，由于某些因素(例如，在第二路径中包含的二极管80的反向恢复电流不流动的情况)，电压Vcs有时也不低于基准电压Vref2。使用图10来说明这种情况。

在时刻t30，当电压Vcs成为电压Vfb并且图2的比较器56输出“H”电平的信号擵Vr时，控制IC32输出“L”电平的驱动信号Vg，功率晶体管30截止。当功率晶体管30截止时，如上所述，控制电路53输出“L”电平的信号crst0。然后，根据来自辅助线圈L3的电压Va的上升，电压Vcs变得高于基准电压VrefH，因此，迟滞比较器40输出“H”电平的信号btm_cmp。另外，由于信号Vpg成为“L”电平而驱动信号Vg也成为“L”电平，因此过电流保护电路57输出“L”电平的信号ocp_o。因此，在功率晶体管30截止之后，或门元件60输出“L”电平的pwm_r。

然后，在时刻t31，当振荡电路51输出脉冲信号osc_out并且底部开关电路52输出脉冲信号pwm_s时，控制IC32输出“H”电平的驱动信号Vg。然而，由于电压Vcs保持高于基准电压Vref2，并且过电流保护电路57输出“H”电平的信号ocp_o，因此或门元件60输出“H”电平的pwm_r。

因此，在从时刻t31起经过了脉冲信号pwm_s的最小导通宽度的期间后的时刻t32，SR触发器54输出“L”电平信号Vq1，控制IC32输出“L”电平的驱动信号Vg。因此，功率晶体管30在导通之后立即截止。另外，由于信号Vpg为“L”电平，因此过电流保护电路57输出“L”电平的信号ocp_o。

因此，假设当没有电路在功率晶体管30导通之后立即使过电流保护电路57所进行的过电流的判定无效时，功率晶体管30在导通之后立即截止。

在时刻t33，当振荡电路51输出脉冲信号osc_out并且底部开关电路52输出脉冲信号pwm_s时，控制IC32输出“H”电平的驱动信号Vg。此时，当电压Vcs变得低于基准电压Vref2时，过电流保护电路57输出“L”电平的信号ocp_o。之后，当电压Vcs变得低于阈值电压VrefL时，迟滞比较器40输出“L”电平的信号btm_cmp。

为了抑制过电流保护电路57的误动作，在本实施方式中，在控制IC32中设置有计时器58。具体地，计时器58在输入了脉冲信号pwm_s之后，信号btm_cmp保持为“H”电平的情况下，在直到信号btm_cmp成为“L”电平为止或经过规定期间P为止的其中较短的期间输出“L”电平的信号mask。

另一方面，计时器58在输入了脉冲信号pwm_s后，当信号btm_cmp成为“L”电平或者经过规定期间P时，输出“H”电平的信号mask。

＜＜＜计时器58的动作＞＞＞

[功率晶体管30导通之后到电压Vcs变为阈值电压VrefL的期间短于规定期间P的情况]

图11和图12是表示通过计时器58示出抑制过电流保护电路57的误动作的动作的时序图的一个示例的图。另外，图11是在功率晶体管30导通之后到电压Vcs变为阈值电压VrefL的期间短于规定期间P的情况的时序图的一个示例。

另外，在图11中，设为当在功率晶体管30导通之后最多经过规定期间P时，电压Vcs变得小于基准电压Vref2。即，设为过电流保护电路57在功率晶体管30导通之后最多经过规定期间P之前输出“L”电平的信号ocp_o。

另外，在本实施方式中，与图10的情况同样地，为了便于说明，当电压Vcs成为电压Vfb时，比较器56输出“H”电平的信号Vr，然后输出“L”电平的信号Vr。

在时刻t40，当电压Vcs成为电压Vfb并且图2的比较器56输出“H”电平的信号Vr时，控制IC32输出“L”电平的信号Vg，功率晶体管30截止。然后，根据来自辅助线圈L3的电压Va的上升，电压Vcs变得高于基准电压VrefH，因此，迟滞比较器40输出“H”电平的信号btm_cmp。另外，由于信号Vpg成为“L”电平而驱动信号Vg也成为“L”电平，因此过电流保护电路57输出“L”电平的信号ocp_o。此时，计时器58输出“H”电平的信号mask，因此或门元件60在功率晶体管30截止之后输出“L”电平的信号pwm_r。

在时刻t41，当图2的振荡电路51输出脉冲信号osc_out并且底部开关电路52输出脉冲信号pwm_s时，控制IC32输出“H”电平的驱动信号Vg，导通功率晶体管30。此时，由于电压Vcs还高于基准电压Vref2，因此过电流保护电路57输出“H”电平的信号ocp_o。

然而，由于计时器58输出“L”电平的信号mask，因此与门元件59输出“L”电平的信号sw_off。因此，或门元件60输出“L”电平的信号pwm_r。

由此，由于电压Vcs高于基准电压Vref2，因此控制IC32能够抑制过电流保护电路57的误动作。另外，由于计时器58在功率晶体管30导通之后经过规定期间P之前输出“H”电平的信号mask，因此控制IC32能够尽早使用过电流保护功能。

在电压Vcs降低并且低于基准电压Vref2的时刻t42，过电流保护电路57输出“L”电平的信号ocp_o。

在电压Vcs进一步降低并且低于阈值电压VrefL的时刻t43，迟滞比较器40输出“L”电平的信号btm_cmp，计时器58输出“H”电平的信号mask。此时，由于过电流保护电路57输出“L”电平的信号ocp_o，因此与门元件59输出“L”电平的信号sw_off。因此，或门元件60输出“L”电平的信号pwm_r。

在电压Vcs成为电压Vfb的时刻t44，比较器56输出“H”电平的信号Vr。然后，或门元件60在功率晶体管30截止之后，输出“L”电平的信号pwm_r。

[功率晶体管30导通之后到电压Vcs变为阈值电压VrefL的期间长于规定期间P的情况]

另一方面，图12是功率晶体管30导通之后到电压Vcs变为阈值电压VrefL的期间长于规定期间P的情况的时序图的一个示例。图12与图11同样地，设为过电流保护电路57在功率晶体管30导通之后最多经过规定期间P之前输出“L”电平的信号ocp_o。

另外，与图11同样地，设为比较器56输出“H”电平的信号Vr。另外，在图12中，时刻t50～t51的动作与图11中时刻t40～t41的动作是同样的，因此省略说明。

在控制IC32输出“H”电平的信号Vg之后，在电压Vcs低于基准电压Vref2的时刻t52，过电流保护电路57输出“L”电平信号ocp_o。

在从时刻t51起经过了规定期间P的时刻t53，计时器58输出“H”电平的信号mask。然而，在时刻t52，由于过电流保护电路57输出“L”电平的信号ocp_o，因此与门元件59输出“L”电平的信号sw_off，因此或门元件60输出“L”电平的信号pwm_r。

因此，由于电压Vcs高于基准电压Vref2，因此控制IC32能够抑制过电流保护电路57的误动作。另外，由于计时器58在功率晶体管30导通之后且经过规定期间P之前输出“H”电平的信号mask，因此，只要最多经过规定期间P，控制IC32就能够使用过电流保护功能。

在电压Vcs降低并低于阈值电压VrefL的时刻t54，迟滞比较器40输出“L”电平的信号btm_cmp。

在电压Vcs成为电压Vfb的时刻t55，比较器56输出“H”电平的信号Vr。然后，或门元件60在功率晶体管30截止之后，输出“L”电平的信号pwm_r。

图11与图12中，说明了过电流保护电路57在功率晶体管30导通之后且最多经过最大规定期间P时输出“L”电平的信号ocp_o。然而，在即使经过规定期间P而过电流保护电路57仍输出“H”电平的信号ocp_o的情况下，功率晶体管30在经过规定期间P之后截止。

由此，即使由于某种原因实际上过电流流过功率晶体管30的情况下，当过电流流过的状态持续时间长于最大规定期间P时，控制IC32也能够截止并保护功率晶体管30。另外，规定期间P相当于“规定期间”。

＜＜＜底部开关电路52的结构＞＞＞

图13是表示底部开关电路52的结构的一个示例的图。底部开关电路52输出用于导通功率晶体管30的脉冲信号pwm_s。具体地，在控制IC32以“非连接状态”或“连续动作”进行动作的情况下，当振荡电路51输出脉冲信号osc_out时，底部开关电路52输出脉冲信号pwm_s。

另一方面，底部开关电路52基于迟滞比较器40和控制电路53的输出来输出脉冲信号pwm_s。具体地，在控制IC32以“不连续动作”进行动作时，底部开关电路52基于脉冲信号osc_out和后述的向上计数器90和向下/向下计数器91的输出，输出脉冲信号pwm_s。

底部开关电路52构成为包含向上计数器90、向上/向下计数器91、数据保持器92和底部控制器93。另外，在控制IC32以“不连续动作”进行动作时若电压Vcs振动，则向上计数器90和向上/向下计数器91进行动作。

向上计数器90对电压Vcs中产生的振动的次数(即，底部发生的次数(底部次数))进行计数。具体地，若控制电路53输出“L”电平的信号crst0，则每当迟滞比较器40输出“L”电平的信号btm_cmp时，向上计数器90向上计数。

然后，将由向上计数器90向上计数的计数值作为信号uc_out输出。因此，后述的判定电路110能够基于在输入了脉冲信号osc_out的定时信号uc_out是否为零，来对控制IC32以“连续动作”和“不连续动作”的哪一个动作进行判定。

另外，当控制电路53输出“H”电平的信号crst0时，向上计数器90被复位。其中，“底部”是指在不连续动作时电压Vx振动并成为下限的定时(参照图16)，“底部次数”是指该定时发生的次数。另外，向上计数器90相当于“计数器”。

向上/向下计数器91基于底部次数对成为用于导通功率晶体管30的基准的基准次数进行保持。另外，当控制电路53输出“L”电平的信号crst1时，向上/向下计数器91进行动作，当控制电路53输出“H”电平的信号crst1时，向上/向下计数器91将被记录为计数值的基准次数复位。

具体地，当来自后述的底部控制器93的信号up_down是指示向上计数的“H”电平且输入了时钟信号udc_clk时，向上/向下计数器91取信号uc_out作为基准次数(计数值)。然后，作为信号udc_out由向上/向下计数器91输出。

另一方面，当信号up_down是指示向下计数的“L”电平并且输入了时钟信号udc_clk时，向上/向下计数器91对基准次数(计数值)进行向下计数，并作为信号udc_out输出。

数据保持器92在输入了脉冲信号osc_out的定时对来自表示底部的次数的向上计数器90的信号uc_out进行保持。具体地，当控制电路53输出用于解除数据保持器92的复位的“L”电平的信号crst0并且振荡电路51输出脉冲信号osc_out时，数据保持器92获取信号uc_out并作为信号dh_out输出。另一方面，当控制电路53输出“H”电平的信号crst0时，数据保持器90被复位。

底部控制器93输出用于导通功率晶体管30的脉冲信号pwm_s、用于控制底部开关电路52的时钟信号udc_clk和信号up_down。具体地，底部控制器93根据控制IC32以“非连接状态”、“连续动作”和“不连续动作”中的哪一个动作，来使输出脉冲信号pwm_s的定时发生变化。

如图14所示，底部控制器93构成为包含信号生成电路100和调整电路101。信号生成电路100根据从迟滞比较器40输出的信号btm_cmp输出脉冲信号pwm_s。具体地，在控制IC32以“非连接状态”或“连续动作”进行动作的情况下，如图6所示，当振荡电路51输出脉冲信号osc_out时，信号生成电路100输出脉冲信号pwm_s。

另外，当控制IC32以“不连续动作”进行动作时，当信号btm_cmp随着电压Vcs的振动而变化时，信号生成电路100根据信号btm_cmp的变化而输出脉冲信号pwm_s。另一方面，当电压Vcs的振动消失并且信号btm_cmp不变化时，在经过规定时间时，信号生成电路100输出脉冲信号pwm_s。

如图14所示，信号生成电路100构成为包含判定电路110、输出电路111、或门元件112、D触发器113和生成电路114。判定电路110对控制IC32是进行“连续动作”还是进行“不连续动作”进行判定。

具体地，当振荡电路51输出脉冲信号osc_out时，在来自向上计数器90的信号uc_out(即，向上计数器90的计数值)为零的情况下，判定电路110判定为控制IC32以“连续动作”进行动作，并输出“L”电平的信号mode。另一方面，当振荡电路51输出脉冲信号osc_out时，在来自向上计数器90的信号uc_out不为零的情况下，判定电路110判定为控制IC32以“不连续动作”进行动作，并输出“H”电平的信号mode。

由此，判定电路110能够基于在输入了脉冲信号osc_out的定时信号uc_out是否为零，来对控制IC32以“连续动作”和“不连续动作”的哪一个来动作进行判定。另外，当控制IC32以“非连接状态”进行动作时，电压Vcs不振动，并且来自向上计数器90的信号uc_out为零，因此判定电路110输出“L”电平的信号mode。另外，信号mode相当于“判定结果”。

如图15所示，输出电路111根据控制IC32以“非连接状态”、“连续动作”和“不连续动作”的任一个来动作，来使输出脉冲信号out0的定时发生变化。

具体地，在图15的条件B1下，在输出电路111输入了“L”电平的信号mode的情况下，由于控制IC32以“非连接状态”或“连续动作”进行动作，因此，当振荡电路51输出脉冲信号osc_out时，输出电路111输出脉冲信号out0。此时，功率晶体管30的开关频率Ftr等于振荡频率Fsw。

另一发面，在图15的条件B2、B3下，在输出电路111输入了“H”电平的信号mode的情况下，由于控制IC32以“不连续动作”进行动作，因此，当振荡电路51输出脉冲信号osc_out之后，输出电路111在规定定时输出脉冲信号out0。此时，开关频率Ftr低于振荡频率Fsw。

以下，详细说明输出电路111如何决定规定定时。

输出电路111根据信号up_down的逻辑电平使振荡电路51输出脉冲信号osc_out之后的规定定时发生变化。

具体地，首先，对信号up_down为“H”电平的情况、即振荡频率Fsw变低并且向上/向下计数器91向上计数的条件B2进行说明。当振荡电路51输出脉冲信号osc_out时，信号uc_out与信号udc_out相一致，然后，在迟滞比较器40输出“L”电平的信号btm_cmp时，输出电路111在规定延迟之后输出信号out0。

接着，对信号up_down为“L”电平的情况、即振荡频率Fsw变高并且向上/向下计数器91向下计数的条件B3进行说明。当振荡电路51输出脉冲信号osc_out时，如果信号uc_out小于信号udc_out，则之后输出电路111直到信号uc_out与信号udc_out一致为止进行等待，并在规定延迟之后输出信号out0。

由此，在负载11的状态成为轻负载的情况下，控制IC32能够迅速地应对负载11的状态的变动，并且能够使开关频率Ftr迅速地变化。另外，在负载11的状态成为重负载的情况下，控制IC32抑制开关频率Ftr的急剧变化，抑制电感器电流IL1、IL2的急剧变化。然后，控制IC32抑制在变压器22中产生声响的情况。

或门元件112运算来自输出电路111的信号out0与来自后述的生成电路114的信号out1之间的逻辑或，并将其作为脉冲信号pwm_s输出。

当控制电路53输出“L”电平的信号crst0时，若迟滞比较器40输出“H”电平的信号btm_cmp，则D触发器113输出“H”电平的信号en。另一方面，当控制电路53输出“H”电平的信号crst0时，D触发器113被复位。在生成电路114和时钟生成电路117中，信号en用作表示控制IC32以“连续动作”或“不连续动作”进行动作的信号。

当电压Vcs的振动变小到无法检测出时，生成电路114生成导通功率晶体管30的定时。具体地说，电压Vcs由于某种因素而比通常振动要小，使得迟滞比较器40无法检测到电压Vcs的信号，当经过规定时间时，生成电路114输出脉冲信号out1。另外，对于生成电路114的详细情况将在后文中说明。

调整电路101根据流过负载11的负载电流Iout来使基准次数发生变化。调整电路101构成为包含比较单元115、116和时钟生成电路117。

比较单元115比较向上计数器90的计数值与向上/向下计数器91的计数值，从而比较当前的底部次数与基准次数。具体地，在信号uc_out与信号udc_out一致的情况即当前的底部次数与基准次数一致的情况下，比较单元115输出“H”电平的信号cnt_cmp，在信号uc_out与信号udc_out不一致的情况即当前的底部次数与基准次数不一致时，比较单元115输出“L”电平的信号cnt_cmp。

比较单元116根据输入到向上/向下计数器91的信号udc_clk，输出指示向上/向下计数器91应向上计数还是应向下计数的信号up_down。具体地，在由信号udc_out示出的计数值大于由信号dh_out示出的计数值加上1而得的值的情况(即，图2的振荡电路51的振荡周期变短的情况)下，比较单元116输出“L”电平的信号up_down。

另一方面，在由信号udc_out示出的计数值为由信号dh_out示出的计数值加上1而得的值以下的情况(即，振荡电路51的振荡周期变长的情况)下，比较单元116输出“H”电平的信号up_down。在信号dh_out为零的情况(即，在数据保持器92复位之后未输入脉冲信号osc_out的情况)下，比较单元116不执行比较，而是输出与先前输出的逻辑电平相同的逻辑电平的信号up_down。另外，在信号udc_out为零的情况(即，向上/向下计数器91被复位的情况)下，比较单元116输出“H”电平的信号up_down。

时钟生成电路117生成脉冲信号udc_clk，该脉冲信号udc_clk表示向上/向下计数器91更新基准次数的定时。具体地，时钟生成电路117在信号en为“H”电平时进行动作。然后，在比较单元116输出“H”电平的信号up_down的情况下，时钟生成电路117在信号cnt_cmp成为“L”电平时输出脉冲信号udc_clk。

此时，向上/向下计数器91在输入了脉冲信号udc_clk时，获取信号uc_out并将其作为信号udc_out输出。因此，当振荡频率Fsw降低并使功率晶体管30的开关频率Ftr降低时，控制IC32基于振荡频率Fsw的降低而立即使最大底部次数增加。即，当负载11的状态成为轻负载时，控制IC32立即使开关频率Ftr降低。

另一方面，时钟生成电路117在输入了脉冲信号osc_out之后，当比较单元116输出“L”电平的信号up_down的情况持续规定次数时，时钟生成电路117输出脉冲信号udc_clk。

在以下中，也将除时钟生成电路117以外的电路包含在内来说明信号up_down为“L”电平时的动作。首先，当振荡电路51输出脉冲信号osc_out时，数据保持器92获取信号uc_out并作为信号dh_out输出。

接着，在由信号udc_out示出的计数值大于由信号dh_out示出的计数值加上1而得的值的情况下，比较单元116输出“L”电平的信号up_down。然后，在输入了规定次数的脉冲信号osc_out时，若重复这样的动作，则时钟生成电路117输出脉冲信号udc_clk。

然后，向上/向下计数器91在输入了脉冲信号udc_clk时，对计数值进行向下计数，并作为信号udc_out输出。由此，控制IC32使基准次数逐渐减小。因此，向上/向下计数器91向下计数时的条件比向上/向下计数器91向上计数的条件严格。

因此，控制IC32在振荡频率Fsw上升并且使功率晶体管30的开关频率Ftr上升时，使开关频率Ftr逐渐上升。即，即使负载11的状态成为重负载，控制IC32也不立即反映到开关频率Ftr，而是逐渐地使开关频率Ftr上升。由此，控制IC32能够抑制开关频率Ftr的急剧变化，抑制在变压器22中产生声响的情况。

另外，判定电路110相当于“模式判定电路”。因此，迟滞比较器40、向上计数器90以及判定电路110相当于“判定电路”或“第二判定电路”。另外，输出电路111相当于“导通信号输出电路”，信号out相当于“导通信号”。

<<<不连续动作时的AC-DC转换器12的动作>>>

图16是表示不连续动作时的AC-DC转换器12的动作的一个示例的图。另外，在图8的AC-DC转换器12中，二极管80和电阻81被追加到图1的AC-DC转换器10，以便当功率晶体管30截止时将与辅助线圈L3的电压Va相对应的电压施加到端子Vcs。因此，图16与AC-DC转换器10的不连续动作时的图7相比，仅电压Vcs的电压的变化不同。因此，此处，以下将参考图16说明电压Vcs的电压变化。此外，图16的时刻t60～t63与图7的时刻t10～t13相对应。在图16中，为了帮助理解上述“底部”的定义，将在不连续动作时电压Vx振动并成为下限的时序的部位用虚线包围来强调。

在时刻t60，当功率晶体管30被导通时，由于AC-DC转换器12不连续动作，因此流过初级侧的线圈L1的电感器电流IL1增加。因此，电压Vcs暂时降低到接地电压，之后与电感器电流IL1同样地上升。因此，电压Vcs也从零开始增加。

在时刻t61，当电压Vcs超过电压Vfb时，控制IC32输出“L”电平的驱动信号Vg，并且截止功率晶体管30。

另外，电压Vx成为与整流电压Vrec对应的电压，电压Va成为与电感器电流IL2对应的电压。另外，此时，电压Vcs成为与电压Va对应的电压。

在时刻t62，电压Va以接地电压的电压电平为中心开始振动。

因此，电压Vcs也开始振动。由于电压Va经由二极管80和电阻81施加到端子CS，因此当电压Va成为负电压时，电压Vcs成为低于接地电压大致二极管80的顺时针方向电压量的负电压。

在时刻t63，控制IC32输出“H”电平的驱动信号Vg，从而导通功率晶体管30。此时，电压Vcs成为在电阻31中产生的电压。在时刻t63以后重复同样的动作。

＜＜＜在“不连续动作”中振荡频率Fsw降低时的动作＞＞＞

图17是示出了表示在“不连续动作”下负载11的状态成为轻负载，振荡频率Fsw降低时的控制IC32的动作的时序图的一个示例的图。

图17与图5的条件A4相对应。此外，图17的时刻t70、t76、t83与图16的时刻t60、t63相对应。此外，图17的时刻t71、t77与图16的时刻t61相对应。图17的时刻t72、t78与图16的时刻t62相对应。

另外，信号btm_cmp、crst0、crst1、pwm_r、saw、osc_out的变化如上所述，因此不详细说明。此外，设为向上/向下计数器91已经被复位，并且在时刻t70之前输出计数值“0”作为信号udc_out。

在时刻t70，控制IC32输出“H”电平的驱动信号Vg，从而导通功率晶体管30。当功率晶体管30导通时，电压Vcs增加。此时，当控制电路53输出“H”电平的信号crst0时，向上计数器90被复位。其结果是，向上计数器90的计数值(信号uc_out)成为“0”。

在电压Vcs增加并成为电压Vfb的时刻t71，比较器56输出“H”电平的信号Vr，由于或门元件60输出“H”电平的信号pwm_r，因此功率晶体管30截止。当功率晶体管30截止时，电压Vcs根据来自辅助线圈L3的电压Va而上升。当电压Vcs超过阈值电压VrefH时，迟滞比较器40输出“H”电平的信号btm_cmp。

在电压Vcs降低并低于阈值电压VrefL的时刻t72，迟滞比较器40输出“L”电平的信号btm_cmp。然后，向上计数器90基于“L”电平的信号btm_cmp来向上计数。其结果是，向上计数器90的计数值(信号uc_out)成为“1”。

当向上计数器90向上计数并且信号uc_out成为“1”时，信号uc_out变得大于信号udc_out，因此时钟生成电路117输出脉冲信号udc_clk。此时，由于信号udc_out等于信号dh_out，因此比较单元116输出“H”电平的信号up_down。因此，向上/向下计数器91获取信号uc_out作为信号udc_out，将计数值(信号udc_out)设为“1”。之后，电压Vcs开始振动(振铃)。

在电压Vcs振动并且低于阈值电压VrefL的时刻t73，与时刻t72同样地，迟滞比较器40进行动作，向上计数器90将信号uc_out从“1”设为“2”。其结果是，向上/向下计数器91输入了信号udc_clk时，向上/向下计数器91将信号udc_out从“1”设为“2”。

在振荡电路51输出脉冲信号osc_out的时刻t74，数据保持器92获取向上计数器90的信号uc_out并作为信号dh_out输出。此时，信号uc_out与信号udc_out一致。即，是向上/向下计数器91的计数值，用于确定导通的定时的基准次数与输入脉冲信号osc_out时信号dh_out所示的次数相等。

然后，在电压Vcs振动并且低于阈值电压VrefL的时刻t75，与时刻t72同样地，迟滞比较器40进行动作，向上计数器90将信号uc_out设为“3”后，向上/向下行计数器_91在输入了信号udc_clk时，将信号udc_out从“2”设为“3”。

由于在时刻t74输入了脉冲信号osc_out时，信号uc_out与信号udc_out一致，因此在经过等待期间后的时刻t76，底部控制器93输出脉冲信号pwm_s。然后，功率晶体管30导通。由于输入了脉冲信号pwm_s，之后，振荡电路51在输入了脉冲信号pwm_s后经过与频率Fsw相对应的振荡周期后的定时输出脉冲信号osc_out。

由此，每当功率晶体管30被导通时，振荡电路51进行振荡周期的测量，因此即使在根据电压Vx导通功率晶体管30的情况下，也能够防止开关频率Ftr的延迟。

在时刻t76以后，重复时刻t70～时刻t76的动作。然而，在时刻t76以后，是向上/向下计数器91的计数值，表示基准次数的信号udc_out是“3”。此处，当在时间t76以后负载11的负载电流Iout进一步变小时，电压Vcs变得高于阈值电压VrefH的期间(时刻t77～t78)变得短于时刻t71～t72的期间。

在这种情况下，电压Vcs振动的次数增加。结果，当在时刻t82，向上计数器90输出为“4”的信号uc_out时，由于输入了信号udc_clk，因此向上/向下计数器91将信号udc_out从“3”设为“4”。

然后，在从时间t82起经过等待期间后的时间t83，在时间t81输入了脉冲信号osc_out时，信号uc_out与信号udc_out一致。因此，底部控制器93输出脉冲信号pwm_s。

因此，如时刻t77～t78所示，当负载电流Iout变小时，电压Vcs振动的次数增加。假设在这种情况下，是向上/向下计数器91的计数值，表示基准次数的信号udc_out从“3”开始不变化时，在时刻t80的定时之后输出脉冲信号pwm_s，并且脉冲信号pwm_s的周期变化得较大。

在本实施方式中，当负载电流Iout变小时，基准次数也增加，因此脉冲信号pwm_s的周期能够大致恒定。其结果是，例如，能够防止由于脉冲信号pwm_s的周期急剧地变化而产生在初级线圈L1等中产生的声响的情况。

＜＜＜在“不连续动作”中振荡频率Fsw上升时的动作＞＞＞

图18是示出了表示在“不连续动作”下负载11的状态成为重负载，在振荡频率Fsw上升时的控制IC32的动作的时序图的一个示例的图。

图18与图5的条件A4相对应。此外，图18的时刻t90、t96、t102、t107与图16的时刻t60、t63相对应。此外，图18的时刻t91、t97、t103与图16的时刻t61相对应。此外，图18的时刻t92、t98、t104与图16的时刻t62相对应。

另外，信号btm_cmp、crst0、crst1、pwm_r、saw、osc_out的变化如上所述，因此不详细说明。此外，设为向上/向下计数器91在时刻t90之前输出计数值“3”作为信号udc_out(基准次数)。另外，由于信号udc_out大于信号dh_out加上1而得的值，因此设为比较单元116在时刻t90之前输出“L”电平的信号up_down。

从时刻t90到时刻t91的控制IC32的动作与从图17的时刻t70到时刻t71的控制IC32的动作相同，因此省略说明。

在电压Vcs降低并低于阈值电压VrefL的时刻t92，迟滞比较器40输出“L”电平的信号btm_cmp。然后，向上计数器90基于“L”电平的信号btm_cmp进行向上计数，并将信号uc_out从“0”设为“1”。

此时，由于信号udc_out大于信号dh_out加上1而得的值，因此比较单元116输出“L”电平的信号up_down。另外，当输入了信号osc_out时，信号up_down成为“L”电平的情况并没有持续规定次数(这里为三次)。因此，时钟生成电路117不输出脉冲信号udc_clk。其结果是，向上/向下计数器91不向下计数，将信号udc_out保持为“3”不变。之后，电压Vcs开始振动。

在振荡电路51输出脉冲信号osc_out的时刻t93，数据保持器92获取信号uc_out并作为信号dh_out输出。此时，由于信号udc_out大于信号dh_out加上1而得的值，因此比较单元116输出“L”电平的信号up_down。

另外，当输入了信号osc_out时，信号up_down成为“L”电平的情况并没有持续规定次数。因此，时钟生成电路117不输出脉冲信号udc_clk。其结果是，向上/向下计数器91不向下计数，将信号udc_out保持为“3”不变。

在电压Vcs振动并且低于阈值电压VrefL的时刻t94，与时刻t92同样地，迟滞比较器40进行动作，向上计数器90将信号uc_out从“1”设为“2”。而且，向上/向下计数器91没有输入信号udc_clk，因此将信号udc_out保持为“3”不变。

在电压Vcs振动并且低于阈值电压VrefL的时刻t95，与时刻t92同样地，迟滞比较器40进行动作，向上计数器90将信号uc_out设为“3”。而且，向上/向下计数器91没有输入信号udc_clk，因此将信号udc_out保持为“3”不变。

此时，由于已经输入了脉冲信号osc_out，信号uc_out与信号udc_out一致，因此在从时刻t95起经过等待期间后的时刻t96，底部控制器93输出脉冲信号pwm_s。然后，功率晶体管30导通。

“等待期间”是从电压Vcs成为阈值VrefL的时刻t95到振动(振铃)的下一个底部(未示出)的期间。即，“等待期间”是振铃周期的大约1/4的期间。其结果是，底部控制器93能在功率晶体管30的漏极-源极电压较小的定时导通功率晶体管30。

由于输入了脉冲信号pwm_s，之后，振荡电路51在输入了脉冲信号pwm_s后经过与频率Fsw相对应的振荡周期后的定时输出脉冲信号osc_out。另外，从时刻t96到时刻t102，重复从时刻t90到时刻t96的操作。

从时刻t102到时刻t105，重复从时刻t90到时刻t93的动作。

然而，在时刻t105，到目前为止，在输入有脉冲信号osc_out时，信号udc_out大于信号dh_out加上1而得的值的状态持续了规定次数(例如，在图18的情况下为三次)。即，在输入了脉冲信号osc_out之后，比较单元116输出“L”电平的信号up_down的情况持续了规定次数。

因此，在时刻t106，时钟生成电路117输出脉冲信号udc_clk。此时，向上/向下计数器91将计数值从“3”向下计数到“2”，并作为信号udc_out输出。然后，由于信号udc_out与信号dh_out加上1而得的值相等，因此比较单元116输出“H”电平的信号up_down。

如上所述，控制IC32在负载11的状态接近重负载并且振荡频率Fsw上升时使基准次数减小。在该情况下，控制IC32在使基准次数减小的条件满足了规定次数时，对基准次数即信号udc_out进行向下计数。由此，控制IC32能够抑制开关频率Ftr急剧上升的情况，抑制在变压器22中产生声响的情况。

然后，在时刻t106，由于电压Vcs降低并低于阈值电压VrefL，因此向上计数器90输出为“2”的信号uc_out。

在从时刻t106经过等待期间后的时刻t107，由于已经输入了脉冲信号osc_out，信号uc_out与信号udc_out一致，因此底部控制器93输出脉冲信号pwm_s。然后，功率晶体管30导通。由于输入有脉冲信号pwm_s，之后，振荡电路51在输入了脉冲信号pwm_s后经过与频率Fsw相对应的振荡周期后的定时输出脉冲信号osc_out。

＜＜＜电压Vcs的振动变小的情况＞＞＞

然而，当控制IC32以“不连续动作”进行动作时，由于某些因素，电压Vcs的振动变弱，从而可能使迟滞比较器40不能检测到电压Vcs的振动。在该情况下，输出电路111不能输出脉冲信号out0。因此，功率晶体管30不导通。在该情况下，通过使用图20所示的生成电路114，即使在电压Vcs的振动较小的情况下，功率晶体管30也能够导通。

具体地，生成电路114在完全不能检测到电压Vcs的振动的情况下，当经过预定期间时生成脉冲信号out1，在能够检测到哪怕一次电压Vcs的振动的情况下，生成电路114根据电压Vcs的振动周期生成脉冲信号out1。另一方面，生成电路114在持续检测电压Vcs的振动的情况下，不生成脉冲信号out1。此外，当D触发器113输出“H”电平的信号en时，生成电路114进行动作。

<<<生成电路114的详细内容>>>

生成电路114构成为包含触发电路120、计时器121、122、或门元件123和输出电路124。触发电路120输出用于触发计时器121、122的信号。具体地，当完全不能检测到电压Vcs的振动时，触发电路120输出用于触发计时器121的信号Vg1、Vg2，该计时器121输出成为脉冲信号out1的基础的信号outa。另外，当能够检测到哪怕一次电压Vcs的振动时，触发电路120输出用于触发计时器122的信号Vg3、Vg4，该计时器122输出成为脉冲信号out1的基础的信号outb。

＜＜触发电路120＞＞

触发电路120构成为包含D触发器130、133、135、单触发电路131、132、与门元件134、136和选择器137。首先，将参照图19来说明触发电路120的电路结构。在说明了计时器121、122、或门元件123和输出电路124之后，将说明生成电路114如何根据信号Vg1到Vg4来进行动作。

D触发器130是为了根据电压Vcs的振动来生成从信号Vg1到Vg4而动作的。具体地，D触发器130在信号en为“L”电平时被复位。另外，当信号en成为“H”电平并且信号btm_cmp由于电压Vcs的振动而成为“L”电平时，D触发器130从Q输出将“H”电平的信号Vg1输出。

之后，每当电压Vcs振动并且信号btm_cmp成为“L”电平时，D触发器130使Q输出反转。另外，D触发器130的Q输出成为信号Vg1。由此，后述的计时器121在能够检测到电压Vcs的振动的期间不输出脉冲信号outa。

另外，单触发电路131在D触发器130的Q输出上升时输出脉冲信号Vg1_osh。另外，将D触发器的Q条输出设为信号Vg1_b。然后，单触发电路132在信号Vg1_b的上升沿输出脉冲信号Vg2。

D触发器133在信号en为“L”电平时被复位。

另外，D触发器133在复位被解除并且输入了“H”电平的信号btm_cmp时，将信号en作为信号en1来输出。

另外，信号en1由脉冲信号Vg1_b与与门元件134运算逻辑与。与门元件134输出信号Vg3。另外，当信号en1为“H”电平的期间，信号Vg3成为与信号Vg1相反的逻辑电平。由此，与计时器121的情况同样地，后述的计时器122在能检测到电压Vcs的振动的期间不输出脉冲信号outb。

D触发器135在信号en为“L”电平时被复位。

另外，D触发器135在复位被解除并且输入了“H”电平的信号btm_cmp时，将信号en1作为信号en2输出。

另外，与门元件136运算信号Vg1_b与将信号Vg3反转后的信号的逻辑与，并将其输出到选择器137。选择器137在信号en2为“L”电平时输出与门元件136的输出作为信号Vg4。另一方面，选择器137在信号en2为“H”电平时输出信号Vg1_osh作为信号Vg4。

<<计时器121、122的详细内容>>

计时器121在电压Vcs成为阈值电压VrefL时开始计时，之后，在完全不能检测到电压Vcs的振动的情况下，输出成为脉冲信号out1的基础的脉冲信号outa。另外，计时器122在能检测到哪怕一次电压Vcs的振动时，对与电压Vcs的振动周期相对应的期间进行计时，并输出成为脉冲信号out1的基础的脉冲信号outb。首先，将参照图20说明计时器121、122的电路。此后，在图21、图22中说明包含计时器121、122的生成电路114的动作。

图20是表示计时器121、122的结构的一个示例的图。计时器121、122根据信号In1和In2输出信号OUTX。另外，以下，由于计时器121、122的结构相同，因此将以计时器121为例进行说明。

计时器121构成为包含恒定电流源140、143、PMOS晶体管141、NMOS晶体管142、145、电容器144、齐纳二极管146、147以及比较器148。

在输入了“L”电平的信号In1时，恒定电流源140经由PMOS晶体管141用电流Ic对电容器144充电。另一方面，在输入了“H”电平的信号In1时，由于PMOS晶体管141截止，因此恒定电流源140不用电流Ic对电容器144充电。另外，将电容器144中产生的电压设为电压Vy。

在输入了“H”电平的信号In1时，恒定电流源143经由NMOS晶体管142用电流Ic/2对电容器144放电。另一方面，在输入了“L”电平的信号In1时，由于NMOS晶体管142截止，因此恒定电流源143不用电流Ic/2对电容器144放电。另外，当输入了“H”电平的信号In1并且预定期间经过时，“电容器144的电容值”决定为使得电压Vy变得低于基准电压Vref3。

当输入了“H”电平的信号In2时，NMOS晶体管145导通，并将电容器144中产生的电压Vy钳位在电压Vzda。电压Vzda是齐纳二极管146钳位的电压。另一方面，当输入了“L”电平的信号In2时，NMOS晶体管145截止，并且不将电压Vy钳位在电压Vzda。此外，齐纳二极管147将电压Vy钳位在电压Vzdb。

比较器148将电压Vy和基准电压Vref3进行比较来输出信号OUTX。具体地，当信号In1为“H”电平，电容器144被放电并且电压Vy低于基准电压Vref3时，比较器148输出“H”电平的信号OUTX。

另一方面，当信号In1为“L”电平、电容器144被放电并且电压Vy高于基准电压Vref3时，比较器148输出“L”电平的信号OUTX。另外，这里，电压Vzdb＞电压Vzda＞基准电压Vref3。

因此，计时器121、122在信号In1为“H”电平的期间利用电流Ic/2对电容器144放电，并且在信号In1为“L”电平的期间利用电流Ic对电容器144充电。此时，当电压Vy超过电压Vzdb时，电压Vy由齐纳二极管147钳位在电压Vzdb。另外，计时器121、122在信号In2为“H”电平的期间或信号In2为“H”电平时将电压Vy钳位在电压Vzda。另外，计时器121、122在信号In2为“L”电平的期间且电压Vy超过电压Vzdb时，将电压Vy钳位在电压Vzdb。

返回图19，再次说明生成电路114。或门元件123对来自计时器121的脉冲信号outa和来自计时器122的脉冲信号outb进行逻辑与，并且作为脉冲信号outc输出。

输出电路124在控制电路53输出“L”电平的信号crst0、并且在输入了脉冲信号outc之后输入了脉冲信号osc_out时，输出脉冲信号out1。

另一方面，输出电路124在控制电路53输出“L”电平的信号crst0、并且在输入了脉冲信号outc时脉冲信号osc_out已经被输入时，输出脉冲信号out1。

另外，每当控制电路53输出“H”电平的信号crst0时，输出电路124被复位并输出“L”电平的脉冲信号out1。

因此，当触发电路120在预定期间持续输出“H”电平的信号Vg1时，计时器121输出脉冲信号outa。然而，D触发器130在能够检测到电压Vcs的振动的情况下，每当信号btm_cmp成为“L”电平时，使信号Vg1的逻辑电平反转。由此，计时器121在能以比预定期间短的周期检测到电压Vcs的振动的期间，不输出脉冲信号outa。

另外，触发电路120在预定期间持续输出“H”电平的信号Vg3时，计时器122输出脉冲信号outb是与计时器121的情况相同的。然后，触发电路120在检测到哪怕一次电压Vcs的振动时输出信号Vg4，以使得定时器122能够根据振动的周期来输出脉冲信号outb。在输入了“H”电平的信号Vg4的期间或输入了“H”电平的信号Vg4时，计时器122的电压Vy被钳位在电压Vzda。另外，对于计时器122的动作将在后文中详细说明。

<<<持续检测电压Vcs的振动时的生成电路114的动作>>>

图21是示出了表示在“不连续动作”下底部存在时的生成电路114的动作的时序图的一个示例的图。在该情况下，生成电路114不输出脉冲信号out1。然而，在该情况下，图14的输出电路111输出信号out0。另外，在图21中，电压Vzd1、Vzd3相当于电压Vzda，电压Vzd2、Vzd4相当于电压Vzdb。另外，电压Va相当于计时器121中的电压Vy，电压Vb相当于计时器122中的电压Vy。

在时刻t110，当控制IC32输出“H”电平的驱动信号Vg时，功率晶体管30导通。当功率晶体管30导通时，电压Vcs上升。当功率晶体管30导通的期间，控制电路53输出“H”电平的信号crst0。

在输入了“L”电平的信号en的期间，图19的D触发器130输出“L”电平的信号Vg1和“H”电平的信号Vg1_b，单触发电路132输出“L”电平的信号Vg2。因此，电压Va被钳位在电压Vzd2。

与门元件134输出“L”电平的信号Vg3。此时，选择器137输出“H”电平的信号Vg4。因此，电压Vb被钳位在电压Vzd3。

在时刻t111，当电压Vcs成为电压Vfb时，控制IC32输出“L”电平的驱动信号Vg，功率晶体管30截止。当功率晶体管30截止时，电压Vcs超过阈值电压VrefH，迟滞比较器40输出“H”电平的信号btm_cmp。另外，当功率晶体管30截止时，控制电路53输出“L”电平的信号crst0。

当控制电路53输出“L”电平的信号crst0时，由于信号btm_cmp为“H”电平，因此D触发器113输出“H”电平的信号en。然后，D触发器130输出“L”电平的信号Vg1和“H”电平的信号Vg1_b。

在时刻t112，当电压Vcs变得低于阈值电压VrefL时，迟滞比较器40输出“L”电平的信号btm_cmp。此时，D触发器130输出“H”电平的信号Vg1和“L”电平的信号Vg1_b。另外，单触发电路131输出脉冲信号Vg1_osh。

另外，由于D触发器133输出“L”电平的信号en1，因此与门元件134输出“L”电平的信号Vg3。另外，由于D触发器135输出“L”电平的信号en2，因此选择器137输出“L”电平的信号Vg4。

另外，此时，由于信号Vg1成为“H”电平，因此电压Va降低。同样地，由于信号Vg4成为“L”电平，因此电压Vb上升。

在时刻t113中，在电压Vcs振动并超过阈值电压VrefH时，迟滞比较器40输出“H”电平的信号btm_cmp。当输入了“H”电平的信号btm_cmp时，D触发器133将“H”电平的信号en作为信号en1输出。此时，由于D触发器130输出“L”电平的Vg1_b，因此与门元件134持续输出“L”电平的信号Vg3。

在时刻t114，当电压Vcs变得低于阈值电压VrefL时，迟滞比较器40输出“L”电平的信号btm_cmp。此时，D触发器130输出“L”电平的信号Vg1和“H”电平的信号Vg1_b。另外，单触发电路132输出脉冲信号Vg2。此外，计时器121通过输入了脉冲信号Vg2来将电压Va设为电压Vzd1。

另外，由于信号en1和信号Vg1_b为“H”电平，因此与门元件134输出“H”电平的Vg3。由此，计时器122使上升后的电压Vb降低。

在时刻t115中，在电压Vcs振动并超过阈值电压VrefH时，迟滞比较器40输出“H”电平的信号btm_cmp。当输入有“H”电平的信号btm_cmp时，D触发器135将“H”电平的信号en1作为信号en2输出。

在时刻t116，当电压Vcs变得低于阈值电压VrefL时，迟滞比较器40输出“L”电平的信号btm_cmp。此时，D触发器130输出“H”电平的信号Vg1和“L”电平的信号Vg1_b。另外，计时器121通过输入“H”电平的信号Vg1来使电压Va降低。另外，由于信号Vg1成为“H”电平，因此单触发电路_131输出脉冲信号Vg1_osh。

另外，由于信号Vg1_b成为“L”电平，因此与门元件134输出“L”电平的信号Vg3。另外，选择器137由于信号en2为“H”电平，因此将脉冲信号Vg1_osh作为信号Vg4输出。

由于时刻t117～时刻t123之间的生成电路114的动作与时刻t110～时刻t116之间的生成电路114的动作相同，因此省略说明。

在时刻t124中，在电压Vcs振动并超过阈值电压VrefH时，迟滞比较器40输出“H”电平的信号btm_cmp。

在时刻t125，当电压Vcs变得低于阈值电压VrefL时，迟滞比较器40输出“L”电平的信号btm_cmp。此时，D触发器130输出“L”电平的信号Vg1和“H”电平的信号Vg1_b。另外，由于信号Vg1_b成为“H”电平，因此单触发电路132输出脉冲信号Vg2。另外，计时器121在输入了脉冲信号Vg2时将电压Va设为电压Vzd1。

另外，与门元件134由于信号en1为“H”电平，因此将“H”电平的信号Vg1_b作为信号Vg3输出。因此，计时器122使电压Vb降低。

在时刻t126，当控制IC32输出“H”电平的驱动信号Vg时，功率晶体管30导通。当功率晶体管30导通时，控制电路53输出“H”电平的信号crst0，因此生成电路114被复位。

如上所述，从时刻t110到时刻t126，电压Va、Vb中的任一个与基准电压Vref3相比都没有降低，因此不输出脉冲信号outa、outb和outc。由此，当检测电压Vcs的振动的情况下，生成电路114没有输出脉冲信号out1。因此，当检测到电压Vcs的振动的情况下，图14的输出电路111在适当的定时导通功率晶体管30。

<<<不能检测电压Vcs的振动或从中途不能检测时的生成电路114的动作>>>

图22是示出了表示在“不连续动作”下底部消失时的生成电路114的动作的时序图的一个示例的图。另外，在该情况下，生成电路114输出脉冲信号out1。另外，在图22中，电压Vzd1、Vzd3相当于电压Vzda，电压Vzd2、Vzd4相当于电压Vzdb。另外，电压Va相当于计时器121中的电压Vy，电压Vb相当于计时器122中的电压Vy。

[不能检测到电压Vcs的振动时的生成电路114的动作]

首先，为了说明触发电路120和计时器121的动作，将对从时刻t130～时刻t134之间的生成电路114的动作进行说明。

由于时刻t130～时刻t132之间的生成电路114的动作与图21中的时刻t110～时刻t112之间的生成电路114的动作相同，因此省略说明。

在时刻t133，从D触发器130在时刻t132输出“H”电平的信号Vg1后，经过规定期间。另外，由于到目前为止没有检测出电压Vcs的振动，因此电压Va低于基准电压Vref3，计时器121输出“H”电平的脉冲信号outa。

在时刻t134，当振荡电路51输出脉冲信号osc_out时，由于已经输出了脉冲信号outa，因此生成电路114输出脉冲信号out1，并且功率晶体管30导通。当功率晶体管30导通时，控制电路53输出“H”电平的信号crst0，因此生成电路114被复位。

[不能从中途检测出电压Vcs的振动时的生成电路114的动作]

接着，为了说明触发电路120和计时器122的动作，将对从时刻t134～时刻t140之间的生成电路114的动作进行说明。

由于时刻t134～时刻t136之间的生成电路114的动作与图21中的时刻t110～时刻t112之间的生成电路114的动作相同，因此省略说明。

在时刻t137中，在电压Vcs振动并超过阈值电压VrefH时，迟滞比较器40输出“H”电平的信号btm_cmp。此时，D触发器133将“H”电平的信号en作为信号en1输出。

在时刻t138，当电压Vcs变得低于阈值电压VrefL时，迟滞比较器40输出“L”电平的信号btm_cmp。此时，D触发器130输出“L”电平的信号Vg1和“H”电平的信号Vg1_b。另外，由于信号Vg1_b成为“H”电平，因此单触发电路132输出脉冲信号Vg2。另外，计时器121在输入有脉冲信号Vg2时将电压Va设为电压Vzd1。

另外，与门元件134由于信号en1为“H”电平，因此将“H”电平的信号Vg1_b作为信号Vg3输出。计时器122在输入了“H”电平的信号Vg3时使电压Vb降低。

与门元件134在时刻t139输出“H”电平的信号Vg3后，经过预定期间。此时，电压Vb变得低于基准电压Vref3。因此，计时器122输出“H”电平的信号outb。

在时刻t140，当振荡电路51输出脉冲信号osc_out时，由于已经输出了脉冲信号outb，因此生成电路114输出脉冲信号out1，并且功率晶体管30导通。当功率晶体管30导通时，控制电路53输出“H”电平的信号crst0，因此生成电路114被复位。

由此，计时器122利用电流Ic对电容器144充电，并利用电流Ic/2对电容器144放电。因此，从时刻t138～时刻t139的期间大约为从时刻t136～时刻t138的期间的两倍。由此，计时器122能够根据电压Vcs的振动周期来输出脉冲信号outb。

＝＝＝变形例＝＝＝

设迟滞比较器40具有利用阈值电压VrefH和VrefL使输出发生变化的迟滞特性。然而，用于检测电压Vcs的比较器不一定具有迟滞特性。

另外，虽然迟滞比较器40检测电压Vcs，但是也可以检测端子VCC的电压Vcc以取代电压Vcs。另外，迟滞比较器40也可以对根据功率晶体管30的高电位侧的电极的电压Vx而变化的电压(例如，与电感器电流IL1相对应的电压)进行检测。

另外，为了对AC-DC转换器12是否不连续动作进行检测，使用了向上计数器90，但是根据电压Vcs的振动，对底部次数保持的电路并不限于向上计数器。例如，保持底部次数的电路可以是例如向上/向下行计数器、向下计数器等。

＝＝＝总结＝＝＝

(1)以上说明了本实施方式的AC-DC转换器10、12。控制IC32包括端子VCC、FB、CS、迟滞比较器40和开关控制电路41。由此，控制IC32能够对由二极管80、电阻81组成的电路是否连接到端子CS进行判定以用于检测辅助线圈L3的电压。由此，能够提供一种集成电路，无论外部状态如何变化都能够适当地控制电源电路。

(2)在功率晶体管30截止时的电压Vcs高于阈值电压VrefH的情况下，迟滞比较器40输出表示检测辅助线圈L3的电压的电路连接到端子CS的“H”电平的信号btm_cmp。另外，在功率晶体管30截止时的电压Vcs低于阈值电压VrefH的情况下，迟滞比较器40输出表示检测辅助线圈L3的电压的电路没有连接到端子CS的“L”电平的信号btm_cmp。由此，控制IC32能够利用简单的电路来对用于检测辅助线圈L3的电压的电路是否连接到端子CS进行检测。

(3)控制IC32包括迟滞比较器40、开关控制电路41，开关控制电路41包含振荡电路51、向上计数器90、判定电路110、输出电路111和比较器56。由此，控制IC32根据AC-DC转换器12是连续动作还是不连续动作来变更功率晶体管30的开关定时。然后，控制IC32向负载11提供适当的功率并且使功率晶体管30的开关损耗降低。

(4)另外，控制IC32通过组合迟滞比较器40、向上计数器90以及判定电路110，从而能够利用简单的电路来对AC-DC转换器12是连续动作还是不连续动作进行判定。

(5)另外，控制IC32通过组合对电压Vcs的振动进行检测的迟滞比较器40、在检测到振动时向上计数的向上计数器90，从而能够简单地检测电压Vcs是否振动。

(6)开关控制电路41包含过电流保护电路57、计时器58和与门元件59。由此，当AC-DC转换器12连续动作时，能够抑制过电流保护电路57的误动作。

(7)计时器58和与门元件59屏蔽过电流保护电路57的输出，直到电压Vcs降低到阈值电压VrefL或经过规定期间P为止。由此，当AC-DC转换器12连续动作时，能够抑制过电流保护电路57的误动作。

(8)控制IC32包括端子VCC、FB、CS、迟滞比较器40、向上计数器90、判定电路110和开关控制电路41。由此，控制IC32能够基于电压Vcs对AC-DC转换器12是连续动作还是不连续动作进行判定。

(9)开关控制电路41包含输出电路111和比较器56。由此，控制IC32能够根据AC-DC转换器12的动作来输出信号out0。

(10)另外，能够使用诸如迟滞比较器40、向上计数器90和判定电路110那样的简单电路来判定AC-DC转换器12的动作。

(11)另外，当电压Vcs振动时，向上计数器90向上计数。

由此，在向上计数器90的计数值不为零的情况下，控制IC32能够检测出AC-DC转换器12不连续动作的情况。

(12)开关控制电路41包含过电流保护电路57、计时器58和与门元件59。由此，当AC-DC转换器12连续动作时，能够抑制过电流保护电路57的误动作。

(13)计时器58和与门元件59屏蔽过电流保护电路57的输出，直到电压Vcs降低到阈值电压VrefL或经过规定期间P为止。由此，当AC-DC转换器12连续动作时，能够抑制过电流保护电路57的误动作。

(14)控制IC32包括端子VCC、FB、CS、过电流保护电路57、其他电路(计时器58和与门元件59)。由此，当AC-DC转换器12连续动作时，能够抑制过电流保护电路57的误动作。

(15)计时器58和与门元件59屏蔽过电流保护电路57的输出，直到电压Vcs降低到阈值电压VrefL或经过规定期间P为止。由此，当AC-DC转换器12连续动作时，能够抑制过电流保护电路57的误动作。

上述实施方式是为了便于理解本发明，而不是为了限定地解释本发明。另外，本发明可以在不脱离其主旨的情况下进行变更或改进，并且本发明当然包含其等同发明。

标号说明

10、12AC-DC 转换器

11 负载

20 全波整流电路

21、25、33、35、38、74、144 电容器

22 变压器

23、28 控制块

24、36、80 二极管

26 恒压电路

27 发光二极管

30 功率晶体管

31、34、37、50、81 电阻

39 光电晶体管

40 迟滞比较器

41 开关控制电路

51 振荡电路

52 底部开关电路

53 控制电路

54 SR触发器

56、75、148 比较器

57 过电流保护电路

58、121、122 计时器

59、134、136 与门元件

60、77、112、123 或门元件

61 缓冲器

62 低电压保护电路

63 软启动电路

70、71 电流源

72、73 开关

76 延迟电路

78 逆变器

90 向上计数器

91 向上/向下计数器

92 数据保持器

93 底部控制器

100 信号生成电路

101 调整电路

110 判定电路

111、124 输出电路

113、130、133、135 D触发器

114 生成电路

115、116 比较单元

117 时钟生成电路

120 触发电路

131、132 单触发电路

137 选择器

140、143 恒定电流源

141 PMOS晶体管

142、145 NMOS晶体管

146、147 齐纳二极管。

Claims (18)

1.一种集成电路，该集成电路对电源电路的晶体管进行驱动，所述电源电路根据输入电压生成规定电平的输出电压，该电源电路包括：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；以及所述晶体管，该晶体管控制流过所述初级线圈的电流，所述集成电路的特征在于，具有：

第一端子，该第一端子被施加了与来自所述辅助线圈的电压相对应的电源电压；

第二端子，该第二端子被施加了与所述输出电压相对应的反馈电压；

第三端子，该第三端子在所述晶体管导通时被施加了与流过所述晶体管的电流相对应的电压；

第一判定电路，该第一判定电路基于所述晶体管截止时所述第三端子的电压，对用于检测所述辅助线圈中产生的电压的检测电路是否连接在所述第三端子与所述辅助线圈之间进行判定；以及

开关控制电路，该开关控制电路基于所述第二端子和第三端子的电压以及所述第一判定电路的判定结果，来控制所述晶体管的开关。

2.如权利要求1所述的集成电路，其特征在于，

所述第一判定电路在所述晶体管截止时所述第三端子的电压高于第一电压的情况下，输出表示所述检测电路连接到所述第三端子的所述判定结果，在所述晶体管截止时所述第三端子的电压低于所述第一电压的情况下，输出所述检测电路没有连接到所述第三端子的所述判定结果。

3.如权利要求1或2所述的集成电路，其特征在于，

所述开关控制电路包含：

振荡电路，该振荡电路输出振荡信号；

第二判定电路，该第二判定电路基于所述晶体管截止时所述第三端子的电压，对所述晶体管截止时所述次级线圈的电流是不为零的连续动作、或所述晶体管截止时所述次级线圈的电流是为零的不连续动作进行判定；

导通信号输出电路，在被判定为所述第三端子没有连接到所述检测电路的第一情况、或被判定为所述第三端子连接到所述检测电路并且被判定为所述次级线圈的电流是连续动作的第二情况下，该导通信号输出电路基于所述振荡信号输出用于导通所述晶体管的导通信号，在被判定为所述第三端子连接到所述检测电路并且被判定为所述次级线圈的电流是不连续动作的第三情况下，该导通信号输出电路基于所述振荡信号及所述第三端子的电压输出所述导通信号；以及

第一截止信号输出电路，该第一截止信号输出电路基于所述第二端子的电压和所述晶体管导通时所述第三端子的电压，输出用于截止所述晶体管的截止信号。

4.如权利要求3所述的集成电路，其特征在于，

所述第二判定电路包含：

比较电路，该比较电路比较所述晶体管截止时所述第三端子的电压、和第二电压；

计数器，该计数器基于所述比较电路的比较结果使计数值发生变化；以及

模式判定电路，该模式判定电路基于输入了所述振荡信号时的所述计数值，对所述次级线圈的电流是所述连续动作还是所述不连续动作进行判定。

5.如权利要求4所述的集成电路，其特征在于，

所述比较电路比较所述晶体管截止时所述第三端子的电压、和所述第二电压，

所述计数器在所述晶体管截止时所述第三端子的电压变得低于所述第二电压时，使所述计数值发生变化。

6.如权利要求3至5中任一项所述的集成电路，其特征在于，

所述开关控制电路包含：

过电流检测电路，该过电流检测电路基于所述第三端子的电压，对是否为流过所述晶体管的电流大于规定电流的过电流状态进行检测；以及

第二截止信号输出电路，当在所述晶体管导通并经过规定期间后被检测出流过所述晶体管的电流为所述过电流状态时，该第二截止信号输出电路输出所述截止信号。

7.如权利要求6所述的集成电路，其特征在于，

当在所述晶体管导通且经过所述规定期间、或所述第三端子的电压电平降低到规定电压后被检测出流过所述晶体管的电流为所述过电流状态时，所述第二截止信号输出电路输出所述截止信号。

8.一种集成电路，该集成电路对电源电路的晶体管进行驱动，所述电源电路根据输入电压生成规定电平的输出电压，所述电源电路具有：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；以及所述晶体管，该晶体管控制流过所述初级线圈的电流，所述集成电路的特征在于，具有：

第一端子，该第一端子被施加了与来自所述辅助线圈的电压相对应的电源电压；

第二端子，该第二端子被施加了与所述输出电压相对应的反馈电压；

第三端子，该第三端子在所述晶体管导通时被施加了与流过所述晶体管的电流相对应的电压，在所述晶体管截止时被施加了与在所述辅助线圈中产生的电压相对应的电压；

判定电路，该判定电路基于所述晶体管截止时所述第三端子的电压，对所述晶体管截止时所述次级线圈的电流是不为零的连续动作、或所述晶体管截止时所述次级线圈的电流是为零的不连续动作进行判定；以及

开关控制电路，该开关控制电路基于所述第二端子和第三端子的电压以及所述判定电路的判定结果，来控制所述晶体管的开关。

9.如权利要求8所述的集成电路，其特征在于，

所述开关控制电路包含：

振荡电路，该振荡电路输出振荡信号；

导通信号输出电路，在被判定为所述次级线圈的电流是所述连续动作的情况下，该导通信号输出电路基于所述振荡信号来输出用于导通所述晶体管的导通信号，在被判定为所述次级线圈的电流是所述不连续动作的情况下，该导通信号输出电路基于所述振荡信号和所述第三端子的电压来输出所述导通信号；以及

第一截止信号输出电路，该第一截止信号输出电路基于所述第二端子的电压和所述晶体管导通时的所述第三端子的电压来输出用于截止所述晶体管的截止信号。

10.如权利要求9所述的集成电路，其特征在于，

所述判定电路包含：

比较电路，该比较电路比较所述晶体管截止时所述第三端子的电压、和规定电压；

计数器，该计数器基于所述比较电路的比较结果使计数值发生变化；以及

模式判定电路，该模式判定电路基于输入了所述振荡信号时的所述计数值，对所述次级线圈的电流是所述连续动作还是所述不连续动作进行判定。

11.如权利要求10所述的集成电路，其特征在于，

所述计数器在所述晶体管截止时所述第三端子的电压变得低于所述规定电压时，使所述计数值发生变化。

12.如权利要求9至11中任一项所述的集成电路，其特征在于，

所述开关控制电路包含：

过电流检测电路，该过电流检测电路基于所述第三端子的电压，对是否为流过所述晶体管的电流大于规定电流的过电流状态进行检测；以及

第二截止信号输出电路，当在所述晶体管导通并经过规定期间后被检测出流过所述晶体管的电流为所述过电流状态时，该第二截止信号输出电路输出所述截止信号。

13.如权利要求12所述的集成电路，其特征在于，

当在所述晶体管导通且经过所述规定期间、或所述第三端子的电压电平降低到规定电压后被检测出流过所述晶体管的电流为所述过电流状态时，所述第二截止信号输出电路输出所述截止信号。

14.一种集成电路，该集成电路对电源电路的晶体管进行驱动，所述电源电路根据输入电压生成规定电平的输出电压，所述电源电路具有：变压器，该变压器包含初级线圈、次级线圈和辅助线圈；以及所述晶体管，该晶体管控制流过所述初级线圈的电流，所述集成电路的特征在于，具有：

第一端子，该第一端子被施加了与来自所述辅助线圈的电压相对应的电源电压；

第二端子，该第二端子被施加了与所述输出电压相对应的反馈电压；

第三端子，该第三端子在所述晶体管导通时被施加了与流过所述晶体管的电流相对应的电压，在所述晶体管截止时被施加了与在所述辅助线圈中产生的电压相对应的电压；

过电流检测电路，该过电流检测电路基于所述第三端子的电压，对是否为流过所述晶体管的电流大于规定电流的过电流状态进行检测；以及

驱动电路，该驱动电路基于所述第二端子和第三端子的电压来控制所述晶体管的开关，并且当在所述晶体管导通且经过规定期间后被检测出流过所述晶体管的电流为所述过电流状态时，截止所述晶体管。

15.如权利要求14所述的集成电路，其特征在于，

当在所述晶体管导通且经过所述规定期间、或所述第三端子的电压电平降低到规定电压后被检测出流过所述晶体管的电流为所述过电流状态时，所述驱动电路截止所述晶体管。

16.一种电源电路，是根据输入电压生成规定电平的输出电压的电源电路，其特征在于，具有：

变压器，该变压器包含初级线圈、次级线圈以及辅助线圈；

晶体管，该晶体管对流过所述初级线圈的电流进行控制；以及

集成电路，该集成电路对所述晶体管进行驱动，

所述集成电路具有：

第一端子，该第一端子被施加有与来自所述辅助线圈的电压相对应的电源电压；

第二端子，该第二端子被施加了与所述输出电压相对应的反馈电压；

第三端子，该第三端子在所述晶体管导通时被施加了与流过所述晶体管的电流相对应的电压；

第一判定电路，该第一判定电路基于所述晶体管截止时所述第三端子的电压，对用于检测所述辅助线圈中产生的电压的检测电路是否连接在所述第三端子与所述辅助线圈之间进行判定；以及

开关控制电路，该开关控制电路基于所述第二端子和第三端子的电压以及所述第一判定电路的判定结果，来控制所述晶体管的开关。

17.一种电源电路，是根据输入电压生成规定电平的输出电压的电源电路，其特征在于，包括：

变压器，该变压器包含初级线圈、次级线圈以及辅助线圈；

晶体管，该晶体管对流过所述初级线圈的电流进行控制；以及

集成电路，该集成电路对所述晶体管进行驱动，

所述集成电路具有：

第一端子，该第一端子被施加了与来自所述辅助线圈的电压相对应的电源电压；

第二端子，该第二端子被施加了与所述输出电压相对应的反馈电压；

第三端子，该第三端子在所述晶体管导通时被施加了与流过所述晶体管的电流相对应的电压，在所述晶体管截止时被施加了与在所述辅助线圈中产生的电压相对应的电压；

判定电路，该判定电路基于所述晶体管截止时所述第三端子的电压，对所述晶体管截止时所述次级线圈的电流是不为零的连续动作、或所述晶体管截止时所述次级线圈的电流是为零的不连续动作进行判定；以及

开关控制电路，该开关控制电路基于所述第二端子和第三端子的电压以及所述判定电路的判定结果，来控制所述晶体管的开关。

18.一种电源电路，是根据输入电压生成规定电平的输出电压的电源电路，其特征在于，具有：

变压器，该变压器包含初级线圈、次级线圈以及辅助线圈；

晶体管，该晶体管对流过所述初级线圈的电流进行控制；以及

集成电路，该集成电路对所述晶体管进行驱动，

所述集成电路具有：

第一端子，该第一端子被施加有与来自所述辅助线圈的电压相对应的电源电压；

第二端子，该第二端子被施加了与所述输出电压相对应的反馈电压；

第三端子，该第三端子在所述晶体管导通时被施加了与流过所述晶体管的电流相对应的电压，在所述晶体管截止时被施加有了在所述辅助线圈中产生的电压相对应的电压；

过电流检测电路，该过电流检测电路基于所述第三端子的电压，对是否为流过所述晶体管的电流大于规定电流的过电流状态进行检测；以及

驱动电路，该驱动电路基于所述第二端子和第三端子的电压来控制所述晶体管的开关，并且当在所述晶体管导通且经过规定期间后被检测出流过所述晶体管的电流为所述过电流状态时，截止所述晶体管。

Images