CN115599191B - 智能网卡的上电方法及上电装置 - Google Patents
智能网卡的上电方法及上电装置 Download PDFInfo
- Publication number
- CN115599191B CN115599191B CN202211529494.3A CN202211529494A CN115599191B CN 115599191 B CN115599191 B CN 115599191B CN 202211529494 A CN202211529494 A CN 202211529494A CN 115599191 B CN115599191 B CN 115599191B
- Authority
- CN
- China
- Prior art keywords
- intelligent network
- network card
- target
- power
- mainboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000004891 communication Methods 0.000 claims abstract description 31
- 238000006243 chemical reaction Methods 0.000 claims description 48
- 238000004590 computer program Methods 0.000 claims description 13
- 230000000694 effects Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 6
- 208000037598 Pontocerebellar hypoplasia type 12 Diseases 0.000 description 5
- 208000036871 type 12 pontocerebellar hypoplasia Diseases 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
Abstract
本申请实施例提供了一种智能网卡的上电方法及上电装置,其中,该方法包括:主板获取来自目标智能网卡的上电指示信息和接口带宽信息,其中,上电指示信息用于指示目标智能网卡所需的上电状态;根据上电指示信息,主板将工作状态调整至目标工作状态;主板发送时钟控制信号和电源控制信号至目标智能网卡,以使得目标智能网卡根据接收到的时钟控制信号和电源控制信号进行上电;根据接口带宽信息,主板对通信带宽进行分叉,得到目标带宽类型,其中,目标带宽类型用于与目标智能网卡的带宽类型匹配。通过本申请,解决了相关技术中无法满足同一主板对不同的智能网卡供电需求的问题,达到使用一套板卡匹配不同厂商的智能网卡以实现供电的效果。
Description
技术领域
本申请实施例涉及计算机领域,具体而言,涉及一种智能网卡的上电方法及上电装置。
背景技术
近年来,随着国内广阔的应用市场以及各种海量数据的产生,在大数据、云计算以及人工智能发展的基础上,各种加速技术应运而生;其中市场上主流的加速技术有GPU加速技术、FPGA加速卡加速技术、智能网卡加速技术。
这三种加速卡都是PCIE设备,主流的厂商都是欧美的大厂商,其中智能网卡的设备制造商中,基于应用场景卡的考虑,有些厂商研发的智能网卡在服务器的S5状态(设备关闭状态)下开始运行,因此需要主板在S5状态下提供100Mhz时钟信号、电源信号以及复位信号,有些厂商研发的智能网卡在服务器S0状态下运行,因此需要在S0状态(设备工作状态)下提供100Mhz时钟信号、电源信号以及复位信号,因此目前市场上智能网卡在应用到服务器整机***中,对时钟、电源和复位信号的需求存在差异。但是近年来,随着人工智能以及大数据多种应用场景的产生,AI服务器以及通用服务器中对智能网卡的需求越来越多,服务器整***中会越来越多的整合入各种厂商研发的智能网卡,其中一些智能网卡要求在主板在S5状态下给智能网卡提供电源、时钟和复位信号,有些要求在S0下提供,这种多场景的应用对服务器***厂商来说带来了一定的挑战。
基于此,如何使用一套板卡匹配不同厂商的智能网卡以实现供电,满足***设计需求,是目前亟需解决的技术问题。
发明内容
本申请实施例提供了一种智能网卡的上电方法及上电装置,以至少解决相关技术中无法满足同一主板对不同的智能网卡供电需求的问题。
根据本申请的一个实施例,提供了一种智能网卡的上电方法,包括:主板获取来自目标智能网卡的上电指示信息和接口带宽信息,其中,上电指示信息用于指示目标智能网卡所需的上电状态,目标智能网卡所需的目标上电状态与主板的目标工作状态对应,接口带宽信息用于指示目标智能网卡的带宽类型;根据上电指示信息,主板将工作状态调整至目标工作状态;主板发送时钟控制信号和电源控制信号至目标智能网卡,以使得目标智能网卡根据接收到的时钟控制信号和电源控制信号进行上电;根据接口带宽信息,主板对通信带宽进行分叉,得到目标带宽类型,其中,目标带宽类型用于与目标智能网卡的带宽类型匹配。
在一个示例性实施例中,上述主板包括FPGA,主板获取来自目标智能网卡的上电指示信息,包括:FPGA通过I2C接口向目标智能网卡发送获取请求,以使得目标智能网卡响应获取请求,并发送上电指示信息;FPGA接收上电指示信息。
在一个示例性实施例中,上述主板还包括电压转换芯片和时钟缓冲芯片,主板发送时钟控制信号和电源控制信号至目标智能网卡,包括:FPGA根据目标工作状态,发送使能信号至电压转换芯片和时钟缓冲芯片;FPGA根据目标工作状态,发送使能信号至电压转换芯片和时钟缓冲芯片;电压转换芯片根据使能信号,发送电源控制信号至目标智能网卡。
在一个示例性实施例中,上述FPGA根据目标工作状态,发送使能信号至电压转换芯片和时钟缓冲芯片,包括:FPGA判断目标工作状态是否为第一状态,其中,第一状态为上电状态或下电状态;在判断结果指示为是的情况下,FPGA发送第一使能信号至电压转换芯片和时钟缓冲芯片,电压转换芯片用于在接收到第一使能信号的情况下,发送与第一状态对应的第一时钟控制信号,电压转换芯片用于在接收到第一使能信号的情况下,发送与第一状态对应的第一电源控制信号;在判断结果指示为否的情况下,确定目标工作状态为第二状态,FPGA发送第二使能信号至电压转换芯片和时钟缓冲芯片,电压转换芯片用于在接收到第二使能信号的情况下,发送与第二状态对应的第二时钟控制信号,电压转换芯片用于在接收到第二使能信号的情况下,发送与第二状态对应的第二电源控制信号,其中,第二状态和第一状态分别为上电状态和下电状态。
在一个示例性实施例中,上述主板发送时钟控制信号和电源控制信号至目标智能网卡,还包括:FPGA发送复位信号至目标智能网卡。
在一个示例性实施例中,上述主板获取来自目标智能网卡的接口带宽信息,包括:FPGA通过第一接口接收来自转接板的第二接口的指示信号,以使得转接板转发来自目标智能网卡的指示信号,其中,第一接口与转接板互联,第一接口相同通信带宽,转接板通过第二接口与目标智能网卡互联,指示信号的数值大小用于指示目标智能网卡的带宽类型。
在一个示例性实施例中,上述主板还包括输入/输出控制单元,根据接口带宽信息,主板对输出带宽进行分叉,得到目标带宽类型,包括:FPGA将指示信号发送至输入/输出控制单元;输入/输出控制单元根据指示信号的数值大小,通过基本输入输出***对通信带宽进行分叉,使第一接口具有目标带宽类型;在目标带宽类型与目标智能网卡的带宽类型相同的情况下,CPU识别目标智能网卡,在CPU识别到目标智能网卡的情况下,完成与目标智能网卡的匹配。
根据本申请的另一个实施例,提供了一种智能网卡的上电方法,包括:目标智能网卡发送上电指示信息至主板,以使得主板根据上电指示信息将工作状态调整至目标工作状态,其中,上电指示信息用于指示目标智能网卡所需的目标上电状态,目标上电状态与主板的目标工作状态对应主板;目标智能网卡接收主板发送的时钟控制信号和电源控制信号,并根据时钟控制信号和电源控制信号进行上电;目标智能网卡发送接口带宽信息至主板,以使得主板根据接口带宽信息,对通信带宽进行分叉,得到与目标智能网卡匹配的目标带宽类型,其中,接口带宽信息包括带宽类型主板。
在一个示例性实施例中,上述目标智能网卡包括现场可更换单元,目标智能网卡发送上电指示信息至主板,包括:现场可更换单元通过I2C接口接收来自主板获取请求;在接收到获取请求的情况下,现场可更换单元发送上电指示信息。
在一个示例性实施例中,上述目标智能网卡发送接口带宽信息至主板,包括:目标智能网卡发送指示信号至转接板,以使得转接板将指示信号转发至主板,其中,指示信号的数值大小用于指示带宽类型。
在一个示例性实施例中,上述方法还包括:目标智能网卡接收来自主板的复位信号。
根据本申请的另一个实施例,提供了一种智能网卡的上电方法,包括:转接板获取来自目标智能网卡的上电指示信息,其中,上电指示信息用于指示目标智能网卡所需的目标上电状态,目标上电状态与主板的目标工作状态对应;转接板转发上电指示信息至主板,以使得主板将工作状态调整至目标工作状态,并发送时钟控制信号和电源控制信号,目标智能网卡根据接收到的时钟控制信号和电源控制信号进行上电;转接板获取目标智能网卡的接口带宽信息,其中,接口带宽信息用于指示目标智能网卡的带宽类型;转接板转发接口带宽信息至主板,以使得主板根据接口带宽信息,对通信带宽进行分叉,得到目标带宽类型,目标带宽类型用于与目标智能网卡的带宽类型进行匹配。
根据本申请的另一个实施例,提供了一种智能网卡的上电装置,包括:获取模块,用于采用主板获取来自目标智能网卡的上电指示信息和接口带宽信息,其中,上电指示信息用于指示目标智能网卡所需的上电状态,目标智能网卡所需的目标上电状态与主板的目标工作状态对应,接口带宽信息用于指示目标智能网卡的带宽类型;调整模块,用于根据上电指示信息,采用主板将工作状态调整至目标工作状态;发送模块,用于采用主板发送时钟控制信号和电源控制信号至目标智能网卡,以使得目标智能网卡根据接收到的时钟控制信号和电源控制信号进行上电;分叉模块,用于根据接口带宽信息,采用主板对通信带宽进行分叉,得到目标带宽类型,其中,目标带宽类型用于与目标智能网卡的带宽类型匹配。
根据本申请的又一个实施例,还提供了一种计算机可读存储介质,计算机可读存储介质中存储有计算机程序,其中,计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
根据本申请的又一个实施例,还提供了一种电子设备,包括存储器和处理器,存储器中存储有计算机程序,处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
通过本申请,由于主板可以根据目标智能网卡所需的上电状态,对自身的工作状态进行调整,以满足不同智能网卡对主板在不同工作状态下的上电需求,从而可以完成对不同智能网卡的上电,同时主板根据目标智能网卡的接口带宽信息,将自身的通信带宽进行分叉,以满足目标智能网卡的带宽需求,从而使目标智能网卡能够被主板中的CPU识别到,以使得目标智能网卡可以运行上层业务。因此,可以解决相关技术中无法满足同一主板对不同的智能网卡供电需求的问题,达到使用一套板卡匹配不同厂商的智能网卡以实现供电的效果。
附图说明
图1是根据本申请实施例的一种智能网卡的上电方法的流程图;
图2是根据本申请实施例的一种智能网卡的上电方法中电源时钟架构图;
图3是根据本申请实施例的一种智能网卡的上电方法中FPGA的代码流程图;
图4是根据本申请实施例的另一种智能网卡的上电方法的流程图;
图5是根据本申请实施例的另一种智能网卡的上电方法的流程图;
图6是根据本申请实施例的一种智能网卡的上电装置的结构框图;
图7是根据本申请实施例的另一种智能网卡的上电装置的结构框图;
图8是根据本申请实施例的另一种智能网卡的上电装置的结构框图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本申请的实施例。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
在本实施例中提供了一种智能网卡的上电方法,图1是根据本申请实施例的智能网卡的上电方法的流程图,如图1所示,该流程包括如下步骤:
步骤S102,主板获取来自目标智能网卡的上电指示信息和接口带宽信息,其中,上电指示信息用于指示目标智能网卡所需的上电状态,目标智能网卡所需的目标上电状态与主板的目标工作状态对应,接口带宽信息用于指示目标智能网卡的带宽类型;
步骤S104,根据上电指示信息,主板将工作状态调整至目标工作状态;
步骤S106,主板发送时钟控制信号和电源控制信号至目标智能网卡,以使得目标智能网卡根据接收到的时钟控制信号和电源控制信号进行上电;
步骤S108,根据接口带宽信息,主板对通信带宽进行分叉,得到目标带宽类型,其中,目标带宽类型用于与目标智能网卡的带宽类型匹配。
通过上述步骤,由于主板可以根据目标智能网卡所需的上电状态,对自身的工作状态进行调整,以满足不同智能网卡对主板在不同工作状态下的上电需求,从而可以完成对不同智能网卡的上电,同时主板根据目标智能网卡的接口带宽信息,将自身的通信带宽进行分叉(bifurcation),以满足目标智能网卡的带宽需求,从而使目标智能网卡能够被主板中的CPU识别到,以使得目标智能网卡可以运行上层业务。因此,可以解决相关技术中无法满足同一主板对不同的智能网卡供电需求的问题,达到使用一套板卡匹配不同厂商的智能网卡以实现供电的效果。
并且,通过上述步骤,可以在服务器整机***中兼容实现多种需求的智能网卡,该方案实现成本低廉,所需的硬件架构简单,维护和维修成本低,可靠性高。同时,上述方法具有很强的通用性,可以应用在x86、ARM、MIPS等多种平台的服务器整机***中,因此具有很高的市场价值。
步骤S104和步骤S106与步骤S108的执行顺序是可以互换的,即可以先执行步骤S108,然后再执行步骤S104和步骤S106。
示例性的,如图2所示,上述主板10(Main Board)上安装一个高速串行计算机扩展总线接口(Peripheral Component Interconnect Express Slot,PCIE Slot),转接板20(Riser Board)上有导电触片(Gold Finger)插进主板上的PCIE Slot进行互联,同时转接板上有一个PCIE Slot,智能网卡30(Smart Network Interface Card,Smart NIC)上的导电触片插进转接板进行互联。主板可以具有中央处理单元11(Central Processing Unit,CPU)和输入/输出控制单元12(Platform Controller Hub,PCH),CPU11与PCH12可以通过DMI链路互联,PCH12和通过串行通信接口进行操作的存储设备13(Serial PeripheralInterface Flash,SPI Flash)通过SPI链路连接,SPI Flash13中存储BIOS 固件(BasicInput Output System Firmware),开机后,将BIOS加载进PCH12中,再通过DMI链路传送给CPU11内核运行。主板上CPU11出的PCIE信号连接到PCIE Slot,再连接到转接板上,最后通过PCIE Slot和导电触片连接到智能网卡30的主控芯片31。
如图2所示,上述主板可以包括可编程门阵列14(Field Programmable GateArray,FPGA),在一些可选的实施方式中,主板10获取来自目标智能网卡30的上电指示信息,包括:FPGA14通过I2C接口向目标智能网卡30发送获取请求,以使得目标智能网卡30响应获取请求,并发送上电指示信息;FPGA14接收上电指示信息。
具体地,如图2所示,上述智能网卡30可以具有现场可更换单元32(Filed ReplaceUnit,FRU),其中,FRU32中存储有该智能网卡30是要求S5状态(设备关闭状态)提供给该智能网卡30电源、时钟和复位信号,还是S0状态(设备工作状态)下提供给该智能网卡30电源、时钟和复位信号,主板10中的FPGA14通过I2C接口连接到转接板20,再连接到智能网卡30中的FRU32,从而使FPGA14可以通过I2C信号向该智能网卡30发送获取请求,以使得该智能网卡30响应获取请求,并发送对应S5状态或S0状态的上电指示信息。
如图2所示,上述主板10还可以包括电压转换芯片15(Voltage Regulator Chip,VR Chip)和时钟缓冲芯片16(Clock Buffer),在一些可选的实施方式中,主板10发送时钟控制信号和电源控制信号至目标智能网卡30,包括:FPGA14根据目标工作状态,发送使能信号至电压转换芯片15和时钟缓冲芯片16;FPGA14根据目标工作状态,发送使能信号至电压转换芯片15和时钟缓冲芯片16;电压转换芯片15根据使能信号,发送电源控制信号至目标智能网卡30。
在上述实施方式中,FPGA根据目标工作状态,发送使能信号至电压转换芯片和时钟缓冲芯片,可以包括:FPGA判断目标工作状态是否为第一状态,其中,第一状态为上电状态或下电状态;在判断结果指示为是的情况下,FPGA发送第一使能信号至电压转换芯片和时钟缓冲芯片,电压转换芯片用于在接收到第一使能信号的情况下,发送与第一状态对应的第一时钟控制信号,电压转换芯片用于在接收到第一使能信号的情况下,发送与第一状态对应的第一电源控制信号;在判断结果指示为否的情况下,确定目标工作状态为第二状态,FPGA发送第二使能信号至电压转换芯片和时钟缓冲芯片,电压转换芯片用于在接收到第二使能信号的情况下,发送与第二状态对应的第二时钟控制信号,电压转换芯片用于在接收到第二使能信号的情况下,发送与第二状态对应的第二电源控制信号,其中,第二状态和第一状态分别为上电状态和下电状态。
具体地,如图2所示,FPGA14从来自智能网卡30的FRU32的上电指示信息中得知需要在S5状态下提供电源、时钟和复位给该智能网卡30,则在S5状态下,FPGA14发出使能信号(Enable Signal)给电压转换芯片15和时钟缓冲芯片16,使得电压转换芯片15和时钟缓冲芯片16发出电源信号(P12V,P3V3_STBY)和100Mhz时钟信号通过转接板20(Riser Board)传递至目标智能网卡30(Smart NIC)的主控芯片31,Smart NIC30再将PCIE信号转换为以太网信号给到SFP+接口33,同时FPGA14还可以发出复位信号给到该智能网卡30;若上电指示信息指示需要在主板10的S0状态下提供电源、时钟和复位给该智能网卡30,则FPGA14在S0状态下执行上述操作。
并且,现有技术中,转接板中ID[0:n]信号分别通过电阻R1x上拉至直流电压3.3v(P3V3_STBY)或者通过电阻R2x下拉至接地端GND,ID[0:n]的信号数量根据具体需求而定,可以只有1个信号线,也可以有多个信号线,同理根据 ID[0:n]的信号数量,R1x和R2x的电阻数量也进行变化,最终根据 ID[0:n]的排列组合会产生一串二进制的数值,ID[0:n]的值再给到主板中的FPGA,FPGA根据 ID[0:n]值会判断出智能网卡是要求主板在S5状态(设备关闭状态)下提供电源、时钟和复位,还是在S0状态(设备工作状态)下提供进行,FPGA再根据自身内部的电源状态机,判决出目前的目前整机***是处于S5状态还是S0状态,最终根据ID[0:n]值的不同向电压转换芯片和时钟缓冲器发送信号。
然而,上述现有技术需要开发两个或者多个转接板,并且在转接板上对 ID[0:n]分别进行上拉或者下拉,来区分这个转接板上要安装的是需要在S5状态下提供电源、时钟和复位信号的智能网卡,还是在S0状态下提供电源、时钟和复位信号的智能网卡。
本实施例相比于现有技术,只需要开发一套主板和转接板,就可以满足不同智能网卡对主板在S5状态或S0状态下提供时钟、电源和复位的需求。
在一些可选的实施方式中,上述主板获取来自目标智能网卡的接口带宽信息,包括:FPGA通过第一接口接收来自转接板的第二接口的指示信号,以使得转接板转发来自目标智能网卡的指示信号,其中,第一接口与转接板互联,第一接口相同通信带宽,转接板通过第二接口与目标智能网卡互联,指示信号的数值大小用于指示目标智能网卡的带宽类型。
上述带宽类型可以指PCIE插槽的不同种类及数量,如带宽类型可以包括:1个x16插槽, 2个x8插槽, 4个x4插槽,8个x2插槽,以及16个x1插槽;其中,x1插槽带宽最小,x16插槽带宽最大。
具体地,如图2所示,主板10中的FPGA14接收智能网卡30发送的指示信号,指示信号会根据智能网卡30的带宽不同具有不同大小的信号值。示例性的,发送的指示信号为PRSNT[0:3]信号,如果转接板20上***的是一个PCIE x8带宽的智能网卡,则PRSNT[0:3]的值是0100,如果***的是PCIE x16的带宽的智能网卡,则 PRSNT[0:3]的值是0001,如果是定制化网卡,则可能需要将x16分叉成4个x4带宽或者2个x8的PCIE带宽的智能网卡,对应PRSNT[0:3]的值分别是0101或者1111。
上述主板还可以包括输入/输出控制单元(PCH),在一些可选的实施方式中,根据接口带宽信息,主板对输出带宽进行分叉,得到目标带宽类型,包括:FPGA将指示信号发送至输入/输出控制单元;输入/输出控制单元根据指示信号的数值大小,通过基本输入输出***对通信带宽进行分叉,使第一接口具有目标带宽类型;在目标带宽类型与目标智能网卡的带宽类型相同的情况下,CPU识别目标智能网卡,在CPU识别到目标智能网卡的情况下,完成与目标智能网卡的匹配。
示例性的,如图2所示,上述PCH12到FPGA14之间可以新增eSPI链路,该链路主要作用是在FPGA14获取到智能网卡30的指示信号的信号值后,将该信号值传递给PCH12,进而使BIOS在PCIE初始化过程中根据该智能网卡30的实际带宽对上行PCIE x16进行对应的分叉,满足该智能网卡30的带宽需求,从而使CPU11识别智能网卡30,在CPU11识别到智能网卡30的情况下,完成与智能网卡30的匹配。
图3中示出了本申请上述方法的一个具体示例的流程图,下面将结合附图3,对本申请的上述实施例进行说明,该流程图具有以下步骤:
FPGA上电后,FPGA从内部的UFM(Unified Flow Management)模块加载FPGA代码运行,然后,FPGA通过I2C接口从目标智能网卡(Smart NIC)的FRU中获取上电指示信息,同时FPGA从目标智能网卡中获取PRSNT[0:3] 信号的值;
FPGA从FRU信息得知目标智能网卡需要在S5状态下提供电源、时钟和复位给目标智能网卡,则在S5状态下,FPGA发出Enable信号给电压转换芯片(VR Chip)和时钟缓冲芯片(Clock Buffer),使得电压转换芯片和时钟缓冲芯片发出电源和时钟信号通过转接板(Riser Board)传递至目标智能网卡(Smart NIC)的主控芯片,同时FPGA发出复位(Reset)信号也通过转接板(Riser Board)传递至目标智能网卡的主控芯片;
若上电指示信息指示需要在主板的S0状态下提供电源、时钟和复位给目标智能网卡,FPGA在S0状态下执行这些操作。
目标智能网卡上电成功后,同时FPGA也获取到了PRSNT[0:3]信号的值,并将信号值通过eSPI总线传递给PCH;否则,目标智能网卡上电未成功,结束;
PCH运行BIOS,BIOS根据PRSNT[0:3]的信号值进行PCIE带宽分叉。
基于此,目标智能网卡的电源、时钟、复位以及带宽分叉均被满足,目标智能网卡可以被上行CPU识别到,运行上层业务。
在本实施例中提供了另一种智能网卡的上电方法,图4是根据本申请实施例的智能网卡的上电方法的流程图,如图4所示,该流程包括如下步骤:
步骤S202,目标智能网卡发送上电指示信息至主板,以使得主板根据上电指示信息将工作状态调整至目标工作状态,其中,上电指示信息用于指示目标智能网卡所需的目标上电状态,目标上电状态与主板的目标工作状态对应主板;
步骤S204,目标智能网卡接收主板发送的时钟控制信号和电源控制信号,并根据时钟控制信号和电源控制信号进行上电;
步骤S206,目标智能网卡发送接口带宽信息至主板,以使得主板根据接口带宽信息,对通信带宽进行分叉,得到与目标智能网卡匹配的目标带宽类型,其中,接口带宽信息包括带宽类型主板。
通过上述步骤,由于目标智能网卡可以通过向主板发送上电指示信息,指示其所需的上电状态,使得主板对自身的工作状态进行调整,以满足不同智能网卡对主板在不同工作状态下的上电需求,从而可以完成对不同智能网卡的上电,同时该目标智能网卡可以发送接口带宽信息至主板,使主板根据接口带宽信息将自身的通信带宽进行分叉(bifurcation),以满足改目标智能网卡的带宽需求,从而使目标智能网卡能够被主板中的CPU识别到,以使得目标智能网卡可以运行上层业务。因此,可以解决相关技术中无法满足同一主板对不同的智能网卡供电需求的问题,达到使用一套板卡匹配不同厂商的智能网卡以实现供电的效果。
上述目标智能网卡可以包括现场可更换单元(Filed Replace Unit,FRU),在一些可选的实施方式中,目标智能网卡发送上电指示信息至主板,包括:现场可更换单元通过I2C接口接收来自主板获取请求;在接收到获取请求的情况下,现场可更换单元发送上电指示信息。
在上述实施方式中,目标智能网卡还可以接收来自主板的复位信号。
具体地, FRU中存储有该智能网卡是要求S5状态(设备关闭状态)提供给该智能网卡电源、时钟和复位信号,还是S0状态(设备工作状态)下提供给该智能网卡电源、时钟和复位信号,主板中的FPGA通过I2C接口连接到转接板,再连接到智能网卡中的FRU,从而使FPGA通过I2C信号向该智能网卡发送获取请求,以使得该智能网卡响应获取请求,并发送对应S5状态或S0状态的上电指示信息。FPGA从FRU发送的上电指示信息中得知需要在S5状态(或S0状态)下提供电源、时钟和复位给该智能网卡,则在S5状态(或S0状态)下,FPGA发出使能信号给电压转换芯片和时钟缓冲芯片,使得电压转换芯片和时钟缓冲芯片发出电源和时钟信号给到该智能网卡,同时FPGA还可以发出复位信号给到该智能网卡。
在一些可选的实施方式中,上述目标智能网卡发送接口带宽信息至主板,包括:目标智能网卡发送指示信号至转接板,以使得转接板将指示信号转发至主板,其中,指示信号的数值大小用于指示带宽类型。
具体地,该智能网卡发送指示信号至主板中的FPGA,指示信号会根据智能网卡的带宽不同具有不同大小的信号值,。示例性的,发送的指示信号为PRSNT[0:3]信号,如果转接板上***的是一个PCIE x8带宽的智能网卡,则PRSNT[0:3]的值是0100,如果***的是PCIE x16的带宽的智能网卡,则 PRSNT[0:3]的值是0001,如果是定制化网卡,则可能需要将x16分叉成4个x4带宽或者2个x8的PCIE带宽的智能网卡,对应 PRSNT[0:3]的值分别是0101或者1111,从而在FPGA获取到智能网卡的指示信号的信号值后,对上行PCIE x16进行对应的分叉,满足该智能网卡的带宽需求,使CPU识别到目标智能网卡,完成与目标智能网卡的匹配。
在本实施例中提供了另一种智能网卡的上电方法,图5是根据本申请实施例的智能网卡的上电方法的流程图,如图5所示,该流程包括如下步骤:
步骤S302,转接板获取来自目标智能网卡的上电指示信息,其中,上电指示信息用于指示目标智能网卡所需的目标上电状态,目标上电状态与主板的目标工作状态对应;
步骤S304,转接板转发上电指示信息至主板,以使得主板将工作状态调整至目标工作状态,并发送时钟控制信号和电源控制信号,目标智能网卡根据接收到的时钟控制信号和电源控制信号进行上电;
步骤S306,转接板获取目标智能网卡的接口带宽信息,其中,接口带宽信息用于指示目标智能网卡的带宽类型;
步骤S308,转接板转发接口带宽信息至主板,以使得主板根据接口带宽信息,对通信带宽进行分叉,得到目标带宽类型,目标带宽类型用于与目标智能网卡的带宽类型进行匹配。
通过上述步骤,由于可以通过转接板转发来自智能网卡的上电指示信息至主板发送,指示其所需的上电状态,使得主板对自身的工作状态进行调整,以满足不同智能网卡对主板在不同工作状态下的上电需求,从而可以完成对不同智能网卡的上电,同时该转接板还可以转发来自目标智能网卡的接口带宽信息至主板,使主板根据接口带宽信息将自身的通信带宽进行分叉(bifurcation),以满足改目标智能网卡的带宽需求,从而使目标智能网卡能够被主板中的CPU识别到,以使得目标智能网卡可以运行上层业务。因此,可以解决相关技术中无法满足同一主板对不同的智能网卡供电需求的问题,达到使用一套板卡匹配不同厂商的智能网卡以实现供电的效果。
下面结合具体示例对本申请的上述方法进行说明,该方法包括以下步骤:
FPGA上电后,转接板通过I2C将来自目标智能网卡的上电指示信息转发至FPGA,同时转发来自目标智能网卡的PRSNT[0:3]信号至FPGA,使FPGA根据FRU信息得知目标智能网卡需要在S5状态还是S0状态下提供电源、时钟和复位给目标智能网卡,并在所需状态下发出Enable信号给电压转换芯片和时钟缓冲芯片,电压转换芯片和时钟缓冲芯片发出电源和时钟信号给到目标智能网卡,同时FPGA发出复位信号给目标智能网卡;
目标智能网卡上电成功后,同时FPGA也获取转接板转发的PRSNT[0:3]信号,解析得到信号值,并根据PRSNT[0:3]的信号值进行PCIE带宽分叉,以满足该智能网卡的带宽需求,从而使CPU识别目标智能网卡,在CPU识别到目标智能网卡的情况下,完成与目标智能网卡的匹配。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端设备(可以是手机,计算机,服务器,或者网络设备等)执行本申请各个实施例所述的方法。
在本实施例中还提供了一种智能网卡的上电装置,该装置用于实现上述实施例及优选实施方式,已经进行过说明的不再赘述。如以下所使用的,术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现,但是硬件,或者软件和硬件的组合的实现也是可能并被构想的。
图6是根据本申请实施例的智能网卡的上电装置的结构框图,如图6所示,该装置包括:
第一获取模块42,用于获取来自目标智能网卡的上电指示信息和接口带宽信息,其中,上电指示信息用于指示目标智能网卡所需的上电状态,目标智能网卡所需的目标上电状态与主板的目标工作状态对应,接口带宽信息用于指示目标智能网卡的带宽类型;
第一调整模块44,用于根据上电指示信息,采用主板将工作状态调整至目标工作状态;
第一发送模块46,用于采用主板发送时钟控制信号和电源控制信号至目标智能网卡,以使得目标智能网卡根据接收到的时钟控制信号和电源控制信号进行上电;
分叉模块48,用于根据接口带宽信息,采用主板对通信带宽进行分叉,得到目标带宽类型,其中,目标带宽类型用于与目标智能网卡的带宽类型匹配。
通过上述模块,由于第一获取模块42、第一调整模块44和第一发送模块46可以使主板根据目标智能网卡所需的上电状态,对自身的工作状态进行调整,以满足不同目标智能网卡对主板在不同工作状态下的上电需求,从而可以完成对不同智能网卡的上电,同时通过分叉模块48可以使主板根据目标智能网卡的接口带宽信息,将自身的通信带宽进行分叉,以满足目标智能网卡的带宽需求,从而使目标智能网卡能够被主板中的CPU识别到,以使得目标智能网卡可以运行上层业务。因此,可以解决相关技术中无法满足同一主板对不同的智能网卡供电需求的问题,达到使用一套板卡匹配不同厂商的智能网卡以实现供电的效果。
在一些可选的实施方式中,上述主板包括FPGA,上述第一获取模块42包括:第一发送子模块,用于采用FPGA通过I2C接口向目标智能网卡发送获取请求,以使得目标智能网卡响应获取请求,并发送上电指示信息;第一接收子模块,用于采用FPGA接收上电指示信息。
在一些可选的实施方式中,上述主板还包括电压转换芯片和时钟缓冲芯片,上述第一发送模块46包括:第二发送子模块,用于采用FPGA根据目标工作状态,发送使能信号至电压转换芯片和时钟缓冲芯片;第三发送子模块,用于采用FPGA根据目标工作状态,发送使能信号至电压转换芯片和时钟缓冲芯片;第四发送子模块,用于采用电压转换芯片根据使能信号,发送电源控制信号至目标智能网卡。
在一些可选的实施方式中,上述第二发送子模块包括:判断子模块,用于采用FPGA判断目标工作状态是否为第一状态,其中,第一状态为上电状态或下电状态;第五发送子模块,用于在判断结果指示为是的情况下,采用FPGA发送第一使能信号至电压转换芯片和时钟缓冲芯片,电压转换芯片用于在接收到第一使能信号的情况下,发送与第一状态对应的第一时钟控制信号,电压转换芯片用于在接收到第一使能信号的情况下,发送与第一状态对应的第一电源控制信号;第六发送子模块,用于在判断结果指示为否的情况下,确定目标工作状态为第二状态,采用FPGA发送第二使能信号至电压转换芯片和时钟缓冲芯片,电压转换芯片用于在接收到第二使能信号的情况下,发送与第二状态对应的第二时钟控制信号,电压转换芯片用于在接收到第二使能信号的情况下,发送与第二状态对应的第二电源控制信号,其中,第二状态和第一状态分别为上电状态和下电状态。
在一些可选的实施方式中,上述第一发送模块46还包括:第七发送子模块,用于采用FPGA发送复位信号至目标智能网卡。
在一些可选的实施方式中,上述第一获取模块42还包括:第二接收子模块,用于采用FPGA通过第一接口接收来自转接板的第二接口的指示信号,以使得转接板转发来自目标智能网卡的指示信号,其中,第一接口与转接板互联,第一接口相同通信带宽,转接板通过第二接口与目标智能网卡互联,指示信号的数值大小用于指示目标智能网卡的带宽类型。
在一些可选的实施方式中,上述主板还包括输入/输出控制单元,上述分叉模块48包括:第八发送子模块:用于采用FPGA将指示信号发送至输入/输出控制单元;分叉子模块,用于采用输入/输出控制单元根据指示信号的数值大小,通过基本输入输出***对通信带宽进行分叉,使第一接口具有目标带宽类型;识别模块,用于在目标带宽类型与目标智能网卡的带宽类型相同的情况下,采用CPU识别目标智能网卡,在CPU识别到目标智能网卡的情况下,完成与目标智能网卡的匹配。
在本实施例中还提供了另一种智能网卡的上电装置,图7是根据本申请实施例的智能网卡的上电装置的结构框图,如图7所示,该装置包括:
第二发送模块52,用于采用智能网卡发送上电指示信息至主板,以使得主板根据上电指示信息将工作状态调整至目标工作状态,其中,上电指示信息用于指示目标智能网卡所需的目标上电状态,目标上电状态与主板的目标工作状态对应主板;
接收模块54,用于采用智能网卡接收主板发送的时钟控制信号和电源控制信号,并根据时钟控制信号和电源控制信号进行上电;
第三发送模块56,用于采用智能网卡发送接口带宽信息至主板,以使得主板根据接口带宽信息,对通信带宽进行分叉,得到与智能网卡匹配的目标带宽类型,其中,接口带宽信息包括带宽类型主板。
通过上述模块,由于第二发送模块52和接收模块54可以使智能网卡通过向主板发送上电指示信息,指示其所需的上电状态,使得主板对自身的工作状态进行调整,以满足不同目标智能网卡对主板在不同工作状态下的上电需求,从而可以完成对不同智能网卡的上电,同时通过第三发送模块56可以使该目标智能网卡可以发送接口带宽信息至主板,使主板根据接口带宽信息将自身的通信带宽进行分叉(bifurcation),以满足改目标智能网卡的带宽需求,从而使目标智能网卡能够被主板中的CPU识别到,以使得目标智能网卡可以运行上层业务。因此,可以解决相关技术中无法满足同一主板对不同的智能网卡供电需求的问题,达到使用一套板卡匹配不同厂商的智能网卡以实现供电的效果。
在一些可选的实施方式中,上述智能网卡包括现场可更换单元,上述第二发送模块52包括:第三接收子模块,用于采用现场可更换单元通过I2C接口接收来自主板获取请求;第九发送子模块,用于在接收到获取请求的情况下,采用现场可更换单元发送上电指示信息。
在一些可选的实施方式中,上述第三发送模块56包括:第十发送子模块,用于采用智能网卡发送指示信号至转接板,以使得转接板将指示信号转发至主板,其中,指示信号的数值大小用于指示带宽类型。
在一些可选的实施方式中,上述方法还包括:第四接收子模块,用于采用智能网卡接收来自主板的复位信号。
在本实施例中还提供了另一种智能网卡的上电装置,图8是根据本申请实施例的智能网卡的上电装置的结构框图,如图8所示,该装置包括:
第二获取模块62,用于采用转接板获取来自目标智能网卡的上电指示信息,其中,上电指示信息用于指示目标智能网卡所需的目标上电状态,目标上电状态与主板的目标工作状态对应;
第一转发模块64,用于采用转接板转发上电指示信息至主板,以使得主板将工作状态调整至目标工作状态,并发送时钟控制信号和电源控制信号,目标智能网卡根据接收到的时钟控制信号和电源控制信号进行上电;
第三获取模块66,用于采用转接板获取目标智能网卡的接口带宽信息,其中,接口带宽信息用于指示目标智能网卡的带宽类型;
第二转发模块68,用于采用转接板转发接口带宽信息至主板,以使得主板根据接口带宽信息,对通信带宽进行分叉,得到目标带宽类型,目标带宽类型用于与目标智能网卡的带宽类型进行匹配。
通过上述模块,由于通过第二获取模块62和第一转发模块64可以使转接板转发来自智能网卡的上电指示信息至主板发送,指示其所需的上电状态,使得主板对自身的工作状态进行调整,以满足不同目标智能网卡对主板在不同工作状态下的上电需求,从而可以完成对不同智能网卡的上电,同时通过第三获取模块66和第二转发模块68可以使该转接板还可以转发来自目标智能网卡的接口带宽信息至主板,使主板根据接口带宽信息将自身的通信带宽进行分叉(bifurcation),以满足改目标智能网卡的带宽需求,从而使目标智能网卡能够被主板中的CPU识别到,以使得目标智能网卡可以运行上层业务。因此,可以解决相关技术中无法满足同一主板对不同的智能网卡供电需求的问题,达到使用一套板卡匹配不同厂商的智能网卡以实现供电的效果。
需要说明的是,上述各个模块是可以通过软件或硬件来实现的,对于后者,可以通过以下方式实现,但不限于此:上述模块均位于同一处理器中;或者,上述各个模块以任意组合的形式分别位于不同的处理器中。
本申请的实施例还提供了一种计算机可读存储介质,该计算机可读存储介质中存储有计算机程序,其中,该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
在一个示例性实施例中,上述计算机可读存储介质可以包括但不限于:U盘、只读存储器(Read-Only Memory,简称为ROM)、随机存取存储器(Random Access Memory,简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本申请的实施例还提供了一种电子设备,包括存储器和处理器,该存储器中存储有计算机程序,该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
在一个示例性实施例中,上述电子设备还可以包括传输设备以及输入输出设备,其中,该传输设备和上述处理器连接,该输入输出设备和上述处理器连接。
本实施例中的具体示例可以参考上述实施例及示例性实施方式中所描述的示例,本实施例在此不再赘述。
显然,本领域的技术人员应该明白,上述的本申请的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本申请不限制于任何特定的硬件和软件结合。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (13)
1.一种智能网卡的上电方法,其特征在于,包括:
主板获取来自目标智能网卡的上电指示信息和接口带宽信息,其中,所述上电指示信息用于指示所述目标智能网卡所需的上电状态,所述目标智能网卡所需的目标上电状态与主板的目标工作状态对应,所述接口带宽信息用于指示所述目标智能网卡的带宽类型;
根据所述上电指示信息,所述主板将工作状态调整至所述目标工作状态;
所述主板发送时钟控制信号和电源控制信号至所述目标智能网卡,以使得所述目标智能网卡根据接收到的所述时钟控制信号和所述电源控制信号进行上电;
根据所述接口带宽信息,所述主板对通信带宽进行分叉,得到目标带宽类型,其中,所述目标带宽类型用于与所述目标智能网卡的带宽类型匹配,
所述主板包括FPGA,所述目标智能网卡包括现场可更换单元,所述主板获取来自所述目标智能网卡的所述上电指示信息,包括:
FPGA通过I2C接口向所述目标智能网卡发送获取请求,以使得所述现场可更换单元响应所述获取请求,并发送所述上电指示信息;
所述FPGA接收所述上电指示信息。
2.根据权利要求1所述的方法,其特征在于,所述主板还包括电压转换芯片和时钟缓冲芯片,所述主板发送所述时钟控制信号和所述电源控制信号至所述目标智能网卡,包括:
所述FPGA根据所述目标工作状态,发送使能信号至所述电压转换芯片和所述时钟缓冲芯片;
所述时钟缓冲芯片根据所述使能信号,发送时钟控制信号至所述目标智能网卡;
所述电压转换芯片根据所述使能信号,发送电源控制信号至所述目标智能网卡。
3.根据权利要求2所述的方法,其特征在于,所述FPGA根据所述目标工作状态,发送使能信号至电压转换芯片和时钟缓冲芯片,包括:
所述FPGA判断所述目标工作状态是否为第一状态,其中,所述第一状态为上电状态或下电状态;
在判断结果指示为是的情况下,所述FPGA发送第一使能信号至所述电压转换芯片和所述时钟缓冲芯片,所述电压转换芯片用于在接收到所述第一使能信号的情况下,发送与所述第一状态对应的第一时钟控制信号,所述电压转换芯片用于在接收到所述第一使能信号的情况下,发送与所述第一状态对应的第一电源控制信号;
在判断结果指示为否的情况下,确定所述目标工作状态为第二状态,所述FPGA发送第二使能信号至所述电压转换芯片和所述时钟缓冲芯片,所述电压转换芯片用于在接收到所述第二使能信号的情况下,发送与所述第二状态对应的第二时钟控制信号,所述电压转换芯片用于在接收到所述第二使能信号的情况下,发送与所述第二状态对应的第二电源控制信号,其中,所述第二状态和所述第一状态分别为所述上电状态和所述下电状态。
4.根据权利要求2所述的方法,其特征在于,所述主板发送所述时钟控制信号和所述电源控制信号至所述目标智能网卡,还包括:
所述FPGA发送复位信号至所述目标智能网卡。
5.根据权利要求1所述的方法,其特征在于,所述主板获取来自所述目标智能网卡的所述接口带宽信息,包括:
所述FPGA通过第一接口接收来自转接板的第二接口的指示信号,以使得所述转接板转发来自所述目标智能网卡的所述指示信号,其中,所述第一接口与所述转接板互联,所述第一接口相同所述通信带宽,所述转接板通过所述第二接口与所述目标智能网卡互联,所述指示信号的数值大小用于指示所述目标智能网卡的带宽类型。
6.根据权利要求5所述的方法,其特征在于,所述主板还包括输入/输出控制单元,根据所述接口带宽信息,所述主板对输出带宽进行分叉,得到目标带宽类型,包括:
所述FPGA将所述指示信号发送至所述输入/输出控制单元;
所述输入/输出控制单元根据所述指示信号的数值大小,通过基本输入输出***对所述通信带宽进行分叉,使所述第一接口具有所述目标带宽类型;
在所述目标带宽类型与所述目标智能网卡的带宽类型相同的情况下,CPU识别所述目标智能网卡,在所述CPU识别到所述目标智能网卡的情况下,完成与所述目标智能网卡的匹配。
7.一种智能网卡的上电方法,其特征在于,包括:
目标智能网卡发送上电指示信息至主板,以使得所述主板根据所述上电指示信息将工作状态调整至目标工作状态,其中,所述上电指示信息用于指示所述目标智能网卡所需的目标上电状态,所述目标上电状态与所述主板的目标工作状态对应主板;
所述目标智能网卡接收所述主板发送的时钟控制信号和电源控制信号,并根据所述时钟控制信号和所述电源控制信号进行上电;
所述目标智能网卡发送接口带宽信息至主板,以使得所述主板根据所述接口带宽信息,对通信带宽进行分叉,得到与所述目标智能网卡匹配的目标带宽类型,其中,所述接口带宽信息包括带宽类型主板,
所述主板包括FPGA,所述目标智能网卡包括现场可更换单元,所述目标智能网卡发送所述上电指示信息至所述主板,包括:
所述现场可更换单元通过I2C接口接收来自所述FPGA获取请求;
在接收到所述获取请求的情况下,所述现场可更换单元发送所述上电指示信息。
8.根据权利要求7所述的方法,其特征在于,所述目标智能网卡发送所述接口带宽信息至所述主板,包括:
所述目标智能网卡发送指示信号至转接板,以使得所述转接板将所述指示信号转发至所述主板,其中,所述指示信号的数值大小用于指示所述带宽类型。
9.根据权利要求7所述的方法,其特征在于,还包括:
所述目标智能网卡接收来自所述主板的复位信号。
10.一种智能网卡的上电方法,其特征在于,包括:
转接板获取来自目标智能网卡的上电指示信息,其中,所述上电指示信息用于指示所述目标智能网卡所需的目标上电状态,所述目标上电状态与主板的目标工作状态对应,;
所述转接板转发所述上电指示信息至主板,以使得所述主板将工作状态调整至所述目标工作状态,并发送时钟控制信号和电源控制信号,所述目标智能网卡根据接收到的所述时钟控制信号和所述电源控制信号进行上电,其中,所述主板包括FPGA,所述目标智能网卡包括现场可更换单元,FPGA通过I2C接口向所述目标智能网卡发送获取请求,所述现场可更换单元通过I2C接口接收来自所述主板获取请求并发送所述上电指示信息,所述转接板接收所述现场可更换单元发送的所述上电指示信息;
所述转接板获取所述目标智能网卡的接口带宽信息,其中,所述接口带宽信息用于指示所述目标智能网卡的带宽类型;
所述转接板转发所述接口带宽信息至所述主板,以使得所述主板根据所述接口带宽信息,对通信带宽进行分叉,得到目标带宽类型,所述目标带宽类型用于与所述目标智能网卡的带宽类型进行匹配。
11.一种智能网卡的上电装置,其特征在于,包括:
第一获取模块,用于采用主板获取来自目标智能网卡的上电指示信息和接口带宽信息,其中,所述上电指示信息用于指示所述目标智能网卡所需的上电状态,所述目标智能网卡所需的目标上电状态与主板的目标工作状态对应,所述接口带宽信息用于指示所述目标智能网卡的带宽类型;
第一调整模块,用于根据所述上电指示信息,采用所述主板将工作状态调整至所述目标工作状态;
第一发送模块,用于采用所述主板发送时钟控制信号和电源控制信号至所述目标智能网卡,以使得所述目标智能网卡根据接收到的所述时钟控制信号和所述电源控制信号进行上电;
分叉模块,用于根据所述接口带宽信息,采用所述主板对通信带宽进行分叉,得到目标带宽类型,其中,所述目标带宽类型用于与所述目标智能网卡的带宽类型匹配,
所述主板包括FPGA,所述第一获取模块包括:第一发送子模块,用于采用所述FPGA通过I2C接口向所述目标智能网卡发送获取请求,以使得所述目标智能网卡响应所述获取请求,并发送上电指示信息;第一接收子模块,用于采用所述FPGA接收所述上电指示信息。
12.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有计算机程序,其中,所述计算机程序被处理器执行时实现所述权利要求1至6任一项中所述的方法的步骤,或者实现权利要求7至9任一项中所述的方法的步骤,或者实现权利要求10中所述的方法的步骤。
13.一种电子设备,包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现所述权利要求1至6任一项中所述的方法的步骤,或者实现权利要求7至9任一项中所述的方法的步骤,或者实现权利要求10中所述的方法的步骤。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211529494.3A CN115599191B (zh) | 2022-12-01 | 2022-12-01 | 智能网卡的上电方法及上电装置 |
PCT/CN2023/100835 WO2024113767A1 (zh) | 2022-12-01 | 2023-06-16 | 智能网卡的上电方法及上电装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211529494.3A CN115599191B (zh) | 2022-12-01 | 2022-12-01 | 智能网卡的上电方法及上电装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115599191A CN115599191A (zh) | 2023-01-13 |
CN115599191B true CN115599191B (zh) | 2023-03-31 |
Family
ID=84852873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211529494.3A Active CN115599191B (zh) | 2022-12-01 | 2022-12-01 | 智能网卡的上电方法及上电装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115599191B (zh) |
WO (1) | WO2024113767A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115599191B (zh) * | 2022-12-01 | 2023-03-31 | 苏州浪潮智能科技有限公司 | 智能网卡的上电方法及上电装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8763056B2 (en) * | 2012-03-07 | 2014-06-24 | Verizon Patent And Licensing Inc. | Bandwidth management for packet-based program service |
CN111414201A (zh) * | 2020-02-29 | 2020-07-14 | 苏州浪潮智能科技有限公司 | 一种PCIe卡加载方法、装置、设备及存储介质 |
CN112394801A (zh) * | 2020-12-09 | 2021-02-23 | 英业达科技有限公司 | 一种复位方法、复位装置及智能网卡 |
CN113645049B (zh) * | 2021-07-30 | 2022-11-18 | 苏州浪潮智能科技有限公司 | 一种网卡上电方法、***、存储介质及设备 |
CN115145769A (zh) * | 2022-07-01 | 2022-10-04 | 苏州浪潮智能科技有限公司 | 一种智能网卡及其供电方法、装置以及介质 |
CN115599191B (zh) * | 2022-12-01 | 2023-03-31 | 苏州浪潮智能科技有限公司 | 智能网卡的上电方法及上电装置 |
-
2022
- 2022-12-01 CN CN202211529494.3A patent/CN115599191B/zh active Active
-
2023
- 2023-06-16 WO PCT/CN2023/100835 patent/WO2024113767A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN115599191A (zh) | 2023-01-13 |
WO2024113767A1 (zh) | 2024-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8386764B2 (en) | BIOS architecture | |
CN103136048B (zh) | 计算机*** | |
CN114003538B (zh) | 一种智能网卡的识别方法及智能网卡 | |
CN102081568B (zh) | 多主机板服务器*** | |
CN104021060A (zh) | Bmc串口调试***及方法 | |
WO2023138693A1 (zh) | 数据处理***、方法和存储介质 | |
CN115599191B (zh) | 智能网卡的上电方法及上电装置 | |
CN111901164A (zh) | Ocp nic网卡的适配控制方法、装置、设备及*** | |
CN109901664B (zh) | 提供时钟信号的方法、装置、***、设备及可读存储介质 | |
CN117331423A (zh) | Pcie设备的供电方法和装置、存储介质及电子装置 | |
CN113608970A (zh) | 核心板,服务器,故障修复方法、装置以及存储介质 | |
CN116032746B (zh) | 资源池的信息处理方法及装置、存储介质及电子装置 | |
CN116644011B (zh) | 一种i2c设备的快速识别方法、装置、设备及存储介质 | |
CN115629926B (zh) | 基于联合测试工作组接口的控制***、方法及装置 | |
CN111813596A (zh) | 芯片重启方法、装置及计算设备 | |
CN112015602A (zh) | 调试装置及具有所述调试装置的电子装置 | |
CN114996069A (zh) | 一种主板测试方法、装置以及介质 | |
CN113849355A (zh) | I2c速率自适应调整方法、***、终端及存储介质 | |
US10191875B2 (en) | Techniques of providing serial port in non-legacy system via embedded-system device | |
CN113407470B (zh) | 少针脚型接口和通用异步收发器接口复用方法、装置、设备 | |
CN114996177B (zh) | 一种访问管理板Flash芯片的***、方法及服务器 | |
CN215729734U (zh) | 核心板和服务器 | |
CN114579381B (zh) | 磁盘阵列远程调试方法、***、终端及存储介质 | |
CN117826933A (zh) | 一种计算设备及时钟配置方法 | |
CN116414756A (zh) | 一种外接设备适配***、方法及服务器*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |