CN115567004A

CN115567004A - 一种三路Doherty射频功率放大器

Info

Publication number: CN115567004A
Application number: CN202110754515.0A
Authority: CN
Inventors: 杨梦苏
Original assignee: Suzhou Huatai Electronics Co Ltd
Current assignee: Suzhou Huatai Electronics Co Ltd
Priority date: 2021-07-02
Filing date: 2021-07-02
Publication date: 2023-01-03

Abstract

本发明公开了一种三路Doherty射频功率放大器，其包括功率分配器、主放大器、效率峰值放大器、线性峰值放大器、移相网络以及相应的输出匹配网路；输出匹配网络包括视频带宽增强网络和合路阻抗匹配网络，其中，主放大器的输出端与效率峰值放大器的输出端通过合路阻抗匹配网络中的第一π型CLC网络连接，效率峰值放大器的输出端和线性峰值放大器的输出端通过第二π型CLC网络连接；视频带宽增强网络包括在主放大器输出端与地之间依次串接的第一电感和第一电容，第一电感与主放大器的输出电容形成一谐振网络，至少用于补偿合路阻抗匹配网络中相应的匹配电容。本发明解决了三路Doherty射频功率放大器的可实现性问题，并可改善其数字预失真友好度。

Description

一种三路Doherty射频功率放大器

技术领域

本发明涉及一种三路Doherty射频功率放大器，属于无线通信领域。

背景技术

现有的一种三路Doherty射频功率放大器的电路结构如图1所示，合路器中的两段90度传输线通过π型CLC网络实现，并且每一路放大器各自的漏极输出电容C_{ds_M}、

和

均被吸收进合路器中。具体来说，主放大器和效率峰值放大器之间通过C_{ds_M}、C_m、L_s1和部分

来形成所需的传输线，而效率峰值放大器和线性峰值放大器之间通过部分

C_p1、L_s2、

和C_p2来形成所需的传输线。

然而，随着5G的演进，上述架构在实际应用中的缺陷逐步浮现出来，具体包括以下几个方面：首先，集成Doherty放大器已被用于实现具有中等输出功率的放大器，如10-50W，频率为2-4GHz。然而，在未来如MIMO***中微站，微微站，毫微站等应用中，功率放大器需要在更高的频率如3.5GHz处，输出较小的平均功率，如2W。当所需要的输出功率降低时，晶体管的尺寸同样也需要降低以保持合适的效率，尤其是3路应用中主放大器的尺寸进一步缩小，因此，呈现给晶体管的最佳阻抗将会上升。比如，使用28V LDMOS晶体管在3.5GHz输出一个2W的功率，其在饱和状态下的最佳阻抗Z_{low_m}大约为150欧姆，据此可以算出L_s1所需要的电感值约为7nH，这里存在可实现性的问题。一方面，大电感如果通过螺旋电感集成在半导体片上，电感的品质因数很差，尤其是集成在硅衬底上时，会导致效率严重恶化；另一方面，完全使用键合线去实现高电感值的可行性也很差，还会带来耦合振荡的隐患。其次，是关于π型CLC网络所需要的电容值。尤其是主放大器所需要的电容值会小于主放大器自身的实际输出电容。例如，使用28V LDMOS晶体管在3.5GHz获得一个2W的输出功率，晶体管自身的输出电容为0.43pF，然而形成π型CLC网络所需要的电容值为0.29pF，这里同样会引入可实现性的问题。最后，5G场景下普遍使用数字预失真技术对功率放大器进行线性化。初始信号的射频带宽已经超过200MHz，经过数字预失真的实际信号带宽可以很轻易的超过600MHz，这对功率放大器的数字预失真友好度提出了很高的挑战。良好的数字预失真友好度需要合适的基带阻抗匹配，在图1中，该放大器的偏置电路采用一段四分之一波长微带线实现，该结构在射频上可以起到很好的开路效果，在不影响匹配的基础上实现馈电作用，但是同时在基带呈现为非常大的电感，对放大器的输出电容会形成一个低频的谐振结构，不利于宽带调制信号的数字预失真校正。

发明内容

本发明的主要目的在于提供一种三路Doherty射频功率放大器，以解决现有技术存在的问题。

为实现前述发明目的，本发明采用如下技术方案：

本发明实施例提供了一种三路Doherty射频功率放大器，其包括：功率分配器、主放大器、效率峰值放大器、线性峰值放大器、移相网络以及相应的输出匹配网路；待放大的输入信号经所述功率分配器分别输入到主放大器、效率峰值放大器和线性峰值放大器中，并最终流向负载阻抗，所述主放大器的输入端与功率分配器的第一输出端电连接，所述效率峰值放大器的输入端与功率分配器的第二输出端经第一移相网络电连接，所述线性峰值放大器的输入端与功率分配器的第三输出端经第二移相网络电连接；所述输出匹配网络包括视频带宽增强网络和合路阻抗匹配网络，其中，

所述合路阻抗匹配网络包括第一π型CLC网络和第二π型CLC网络，所述主放大器的输出端与效率峰值放大器的输出端通过第一π型CLC网络连接，所述效率峰值放大器的输出端和线性峰值放大器的输出端通过第二π型CLC网络连接；

所述视频带宽增强网络包括主放大器输出端与地之间依次串接的第一电感和第一电容，所述第一电感与主放大器的输出电容形成一谐振网络，所述谐振网络至少用于补偿所述合路阻抗匹配网络中相应的匹配电容。

进一步的，所述第一π型CLC网络包括第一电感、第一电容、第二电感、主放大器的输出电容、效率峰值放大器的输出电容和第二电容的一部分，所述第二π型CLC网络包括效率峰值放大器的输出电容、第二电容的另一部分、第三电感、线性峰值放大器的输出电容和第三电容；其中，

所述第二电感连接在主放大器的输出端与效率峰值放大器的输出端之间，所述第三电感连接在效率峰值放大器的输出端与线性峰值放大器的输出端之间，所述主放大器的输出电容、效率峰值放大器的输出电容并联在第二电感两侧，所述效率峰值放大器的输出电容、线性峰值放大器的输出电容并联在第三电感两侧，所述第二电容和第三电容并联在第三电感两侧。

进一步的，形成所述第一π型CLC网络所需要的匹配电容小于主放大器的输出电容，且所述谐振网络用于补偿主放大器的输出电容与第一π型CLC网络的匹配电容的差值。

进一步的，所述主放大器、效率峰值放大器和线性峰值放大器均包括LDMOS或GaN晶体管，但不限于此。

进一步的，所述第一电感和第一电容依次串接在主放大器晶体管的漏极与地之间。

进一步的，所述第二电感和第三电感均包括相应键合线的等效电感和相应表贴电感元件的等效电感。

进一步的，所述主放大器、效率峰值放大器和线性峰值放大器晶体管的漏极馈电流通过双偏置网络提供，所述双偏置网络包括第一四分之一波长微带线和第二四分之一波长微带线，所述第一四分之一波长微带线与第二四分之一波长微带线并联设置；其中，

所述第一四分之一波长微带线的一端与电源电压电连接，并经第一去耦电容接地，另一端与所述第二四分之一波长微带线的一端电连接，第二四分之一波长微带线的另一端经第二去耦电容接地。

进一步的，所述第一四分之一波长微带线和第二四分之一波长微带线之间的节点经第一LC网络与所述主放大器晶体管、效率峰值放大器晶体管和线性峰值放大器晶体管的漏极直接或间接地电连接，同时经第二LC网络与负载阻抗电连接。

本发明实施例还提供了一种电子器件，其包括上述的三路Doherty射频功率放大器，其中功率分配器、主放大器、效率峰值放大器和线性峰值放大器集成设置为单片微波集成电路，所述单片微波集成电路封装在QFN封装外壳内，所述QFN封装外壳设置在印刷电路板上，并与所述印刷电路板上的相应元件相配合。

发明实施例还提供了另一种器件结构，其包括上述的三路Doherty射频功率放大器，其中功率分配器、主放大器、效率峰值放大器和线性峰值放大器集成设置为单片微波集成电路，所述单片微波集成电路设置在LGA基板上，并与相应的表贴元件相配合。

较之现有技术，本发明实施例提供的一种三路Doherty射频功率放大器，至少具有如下有益效果：

1)通过视频带宽增强网络中的电感补偿主放大器的输出电容与π型CLC网络所需要的匹配电容的差值部分，解决了三路Doherty射频功率放大器可实现性的问题。

2)通过视频带宽增强网络中的接地大电容，推高了三路Doherty射频功率放大器的低频响应谐振点，优化了基带阻抗，有效增强了Doherty射频功率放大器的视频带宽。

3)通过键合线电感与表贴电感元件共同实现π型CLC网络中的大电感，在具有可实现性的基础上有效降低了电感损耗。

4)通过两段并联的四分之一波长微带线构成的双偏执网络来为Doherty射频功率放大器提供漏极馈电流，推高了Doherty射频功率放大器的低频响应谐振点，改善了基带阻抗匹配性能，进而改善了Doherty射频功率放大器的数字预失真友好度。

附图说明

为了更清楚地说明本发明的技术方案，下面将对本发明的附图作简单地介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有的一种三路Doherty射频功率放大器的电路图；

图2是本发明实施例中一种三路Doherty射频功率放大器的电路图；

图3是本发明实施例中三路Doherty射频功率放大器的一种器件结构示意图；

图4是本发明实施例中三路Doherty射频功率放大器的另一种器件结构示意图。

具体实施方式

鉴于现有技术的不足，本案发明人经长期研究和实践，得以提出本发明的技术方案，如下将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中”、“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

请参阅图2，为本发明实施例提供的一种三路Doherty射频功率放大器，其包括：功率分配器120、主放大器103、效率峰值放大器104、线性峰值放大器105、移相网络以及相应的输出匹配网路；待放大的输入信号10经功率分配器120分别输入到主放大器103、效率峰值放大器104和线性峰值放大器105中，并最终流向负载阻抗R_L，主放大器103的输入端与功率分配器120的第一输出端a电连接，效率峰值放大器104的输入端与功率分配器120的第二输出端b经第一移相网络电连接，线性峰值放大器105的输入端与功率分配器120的第三输出端c经第二移相网络电连接。

上述的输出匹配网络包括视频带宽增强网络和合路阻抗匹配网络，其中，合路阻抗匹配网络包括第一π型CLC网络和第二π型CLC网络，主放大器103的输出端与效率峰值放大器104的输出端通过第一π型CLC网络连接，效率峰值放大器104的输出端与线性峰值放大器105的输出端通过第二π型CLC网络连接。上述的视频带宽增强网络包括主放大器103输出端与地之间依次串接的第一电感L_p和第一电容C_p，第一电感L_p与主放大器103的输出电容C_{ds_M}形成一谐振网络，该谐振网络至少用于补偿上述合路阻抗匹配网络中相应的匹配电容。

而与第一电感L_p串联的第一电容C_p，则用来实现射频接地的作用，同时C_p的大小对三路Doherty射频功率放大器在低频的响应十分重要，一般需要通过一个较大的电容来实现接地，以推高三路Doherty射频功率放大器低频响应的谐振点，并可以优化三路Doherty射频功率放大器的基带阻抗，以及增强其视频带宽。

具体的，第一移相网络包括电感L_inl和并联在电感L_in1两侧的电容C_in1，第二移相网络包括电感L_in2和L_in3，以及并联在电感L_in2两侧的电容C_in2和并联在电感L_in3两侧的电容C_in3。

进一步的，第一π型CLC网络包括第一电感L_p、第一电容C_p、第二电感L_s1、主放大器103的输出电容C_{ds_M}、效率峰值放大器104的输出电容

和第二电容C_p1的一部分，第二π型CLC网络包括效率峰值放大器104的输出电容

第二电容C_p1的另一部分、第三电感L_s2、线性峰值放大器105的输出电容

和第三电容C_p2。

其中，第二电感L_s1连接在主放大器103的输出端与效率峰值放大器104的输出端之间，第三电感L_s2连接在效率峰值放大器104的输出端与线性峰值放大器105的输出端之间，主放大器103的输出电容C_{ds_M}、效率峰值放大器104的输出电容

并联在第二电感L_s1两侧，效率峰值放大器104的输出电容

线性峰值放大器的输出电容

并联在第三电感L_s2两侧，第二电容C_p1和第三电容C_p2也并联在第三电感L_s2两侧。

其中，第一π型CLC网络用于实现三路Doherty射频功率放大器中合路器的第一段四分之一波长传输线，第二π型CLC网络用于实现合路器的第二段四分之一波长传输线。

进一步的，第一π型CLC网络的匹配电容C_TL1小于主放大器103的输出电容C_{ds_M}，且上述的谐振网络用于补偿主放大器103的输出电容C_{ds_M}与第一π型CLC网络的匹配电容C_TL1的差值。

具体的，由于形成第一π型CLC网络所需要的匹配电容C_TL1小于主放大器103的输出电容C_{ds_M}，因此，对于合路器的设计存在可实现性的问题，于是本实施例通过第一电感L_p来补偿主放大器103的输出电容C_{ds_M}与匹配电容C_TL1的差值部分。

其中，第一电感L_p可以通过下式确定：

进一步的，主放大器103、效率峰值放大器104和线性峰值放大器105均通过晶体管实现，例如可以是LDMOS晶体管或GaN晶体管，且第一电感L_p和第一电容C_p依次串接在主放大器晶体管的漏极与地之间。

进一步的，上述的第二电感L_s1和第三电感L_s2均包括相应键合线的等效电感和相应表贴电感元件的等效电感。

在小功率应用中所需要的第二电感L_s1、第三电感L_s2比较大，其感值往往不易实现，或者说会产生很大的损耗。因此本发明提出一种混合方式来实现低损耗的大电感。一方面，在内部，采用一根或者多根半导体片间的键合线将三路Doherty射频功率放大器中各放大器的输出端连接到外部的端口，比如LGA基板的焊盘或者QFN封装外壳的引脚，这些键合线从电气性能上来说可以等效于电感，即可以认为是第二电感L_s1或第三电感L_s2的小部分。另一方面，在外部，如LGA基板或印刷电路板上，使用高Q值的表贴电感元件或者微带线构成第二电感L_s1或第三电感L_s2的大部分，这样即实现了所需的大电感，也避免了片上集成螺旋电感的高损耗。

另外，第一电感L_p也可以通过键合线电感与表贴电感元件共同实现。

进一步的，主放大器103、效率峰值放大器104和线性峰值放大器105的漏极馈电流通过双偏置网络提供，该双偏置网络包括第一四分之一波长微带线TL1和第二四分之一波长微带线TL2，且第一四分之一波长微带线TL1与第二四分之一波长微带线TL2并联设置。

其中，第一四分之一波长微带线TL1的一端与电源电压VDD1电连接，并经第一去耦电容C_decoup1接地，另一端与第二四分之一波长微带线TL2的一端电连接，第二四分之一波长微带线TL2的另一端经第二去耦电容C_decoup2接地。

进一步的，第一四分之一波长微带线TL1和第二四分之一波长微带线TL2之间的节点经第一LC网络与所述主放大器晶体管、效率峰值放大器晶体管和线性峰值放大器晶体管的漏极直接或间接地电连接，同时经第二LC网络与负载阻抗电连接。

其中，第一LC网络包括电感L₁和电容C₁，电感L₁连接在第一四分之一波长微带线TL1和第二四分之一波长微带线TL2之间的节点与合路点11之间，电容C₁一端与电感L₁电连接，另一端接地。第二LC网络包括电容C₂和电感L₂，电容C₂连接在第一四分之一波长微带线TL1和第二四分之一波长微带线TL2之间的节点与负载R_L之间，电感L₂一端与电容C₂电连接，另一端接地。

具体的，第一四分之一波长微带线TL1和第二四分之一波长微带线TL2并联设置后，其对应的电感值相较于传统的一段四分之一波长微带线构成的偏置网络而言会变小，从而可以优化基带阻抗，推高三路Doherty射频功率放大器的低频响应谐振点。

进一步的，本发明实施例还提供一个3.5GHz的三路Doherty射频功率放大器的具体设计方案，其中，主放大器103、效率峰值放大器104和线性峰值放大器105均通过LDMOS晶体管实现。该三路Doherty射频功率放大器的总输出功率为12W，主放大器103的输出电容为0.76pF，最佳负载为130Ω，由此可以确定，合路阻抗匹配网络中第一四分之一波长微带线TL1和第二四分之一波长微带线TL2的特征阻抗分别为130Ω和44Ω。由此可以计算出第一π型CLC网络中所需要的匹配电容C_TL1为0.35pF，故通过以下公式：

可得第一电感L_p的感值大小为5.1nH，合路阻抗匹配网络中的其他元件Ls1、Ls2、Cp1、和Cp2可以确定为10.36nH、3.45nH、0.85pF和0.23pF。对于本领域技术人员来讲，此设计方案中相应元件参数的确定是习知的，故不进行具体的描述。

进一步的，本发明实施例还提供了一种电子器件，具体为三路Doherty射频功率放大器的一种布版结构，其包括：集成有功率分配器120、主放大器103、效率峰值放大器104和线性峰值放大器105的单片微波集成电路102，单片微波集成电路102封装在QFN封装外壳101内，QFN封装外壳101设置在印刷电路板100上，并与印刷电路板100上的相应表贴元件相配合。

具体的，请参阅图3，一个基于LDMOS或GaN工艺的单片微波集成电路(MMIC)102，封装在一个QFN封装外壳101内，配合上***的印刷电路板(PCB)100上的匹配元件而形成的三路Doherty射频功率放大器。在单片微波集成电路102上集成有功率分配器120、主放大器103、效率峰值放大器104和线性峰值放大器105。另外，单片微波集成电路102还包含电容元件108A和108B，用以实现第二电容C_p1和第三电容C_p2，这些电容可以通过金属-氧化物-金属电容或者边缘电容实现。根据实际情况也可以选择在印刷电路板100上通过相应的表贴元件和微带线实现。

请继续参阅图3，其上的细线用于表示印刷电路板100、QFN封装外壳101和单片微波集成电路102上的轨迹线，粗线用于表示金属键合线。画出的单线可表示单根键合线或者平行并联的多根键合线。其中，键合线在单片微波集成电路102上的焊盘分别是109A，109B，109C，在QFN封装外壳101上的焊盘分别是111A，111B，111C，111D，111E和111F。

且如前所述，第二电感L_s1基于可实现性的因素在印刷电路板100上通过表贴元件112、键合线110B和键合线110C的混合方式来实现，第三电感L_s2通过表贴电感元件113、键合线110D和键合线110E来实现，同样，第一电感L_p通过表贴电感元件106和键合线110A来实现。

此外，电感L₁、电容C₁、电感L₂、电容C₂以及双偏执网络的第一四分之一波长微带线TL1和第二四分之一波长微带线TL2也均在印刷电路板100上通过相应的表贴元件实现。

需要说明的是，移相网络中的电感L_in1、L_in2、L_in3，电容C_in1、C_in2、C_in3可以集成在单片微波集成电路102上，根绝实际情况，也可以在印刷电路板100上通过相应的表贴元件和微带线实现，图3中未示出此部分结构。

进一步的，本发明实施例还提供了另一种电子器件，其包括：集成有功率分配器120、主放大器103、效率峰值放大器104和线性峰值放大器105的单片微波集成电路102，该单片微波集成电路102设置在LGA基板121上，并与相应的表贴元件相配合。

具体的，请参阅图4，一个基于LDMOS或GaN工艺的单片微波集成电路102，封装在一个LGA基板121内，并且在LGA基板121上刻蚀走线或焊盘并放置相应的表贴元件而形成的三路Doherty射频功率放大器。此器件结构与图3中器件结构的主要区别在于，相应的表贴元件均被集成到LGA基板121上，集成度进一步提高。在具体的实现方式上，由于LGA基板121的灵活性更高，例如第一电感L_p，第二电感L_s1和第三电感L_s2可以根据实际的情况引入微带线结构进行替换。

以上所述，仅为本发明中的具体实施例，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可理解想到的变换或替换，都应涵盖在本发明的包含范围之内。

Claims

1.一种三路Doherty射频功率放大器，其特征在于包括：功率分配器、主放大器、效率峰值放大器、线性峰值放大器、移相网络以及相应的输出匹配网路；待放大的输入信号经所述功率分配器分别输入到主放大器、效率峰值放大器和线性峰值放大器中，并最终流向负载阻抗；所述主放大器的输入端与功率分配器的第一输出端电连接，所述效率峰值放大器的输入端与功率分配器的第二输出端经第一移相网络电连接，所述线性峰值放大器的输入端与功率分配器的第三输出端经第二移相网络电连接；所述输出匹配网络包括视频带宽增强网络和合路阻抗匹配网络；其中，

所述合路阻抗匹配网络包括第一π型CLC网络和第二π型CLC网络，所述主放大器的输出端与效率峰值放大器的输出端通过第一π型CLC网络连接，所述效率峰值放大器的输出端与线性峰值放大器的输出端通过第二π型CLC网络连接；

所述视频带宽增强网络包括在主放大器输出端与地之间依次串接的第一电感和第一电容，所述第一电感与主放大器的输出电容形成一谐振网络，所述谐振网络至少用于补偿所述合路阻抗匹配网络中相应的匹配电容。

2.根据权利要求1所述的三路Doherty射频功率放大器，其特征在于：所述第一π型CLC网络包括第一电感、第一电容、第二电感、主放大器的输出电容、效率峰值放大器的输出电容和第二电容的一部分，所述第二π型CLC网络包括效率峰值放大器的输出电容、第二电容的另一部分、第三电感、线性峰值放大器的输出电容和第三电容；其中，

3.根据权利要求2所述三路Doherty射频功率放大器，其特征在于：所述第一π型CLC网络的匹配电容小于主放大器的输出电容，且所述谐振网络用于补偿主放大器的输出电容与第一π型CLC网络的匹配电容的差值。

4.根据权利要求1所述的三路Doherty射频功率放大器，其特征在于：所述主放大器、效率峰值放大器和线性峰值放大器均包括LDMOS或GaN晶体管。

5.根据权利要求4所述的三路Doherty射频功率放大器，其特征在于：所述第一电感和第一电容依次串接在主放大器晶体管的漏极与地之间。

6.根据权利要求2所述的三路Doherty射频功率放大器，其特征在于：所述第二电感和第三电感均包括相应键合线的等效电感和相应表贴电感元件的等效电感。

7.根据权利要求1所述的三路Doherty射频功率放大器，其特征在于：所述主放大器、效率峰值放大器和线性峰值放大器晶体管的漏极馈电流通过双偏置网络提供，所述双偏置网络包括第一四分之一波长微带线和第二四分之一波长微带线，所述第一四分之一波长微带线与第二四分之一波长微带线并联设置；其中，

8.根据权利要求7所述的三路Doherty射频功率放大器，其特征在于：所述第一四分之一波长微带线和第二四分之一波长微带线之间的节点经第一LC网络与所述主放大器晶体管、效率峰值放大器晶体管和线性峰值放大器晶体管的漏极直接或间接地电连接，同时经第二LC网络与负载阻抗电连接。

9.一种电子器件，其特征在于包括权利要求1-8中任一项所述的三路Doherty射频功率放大器，其中功率分配器、主放大器、效率峰值放大器和线性峰值放大器集成设置为单片微波集成电路，所述单片微波集成电路封装在QFN封装外壳内，所述QFN封装外壳设置在印刷电路板上，并与所述印刷电路板上的相应元件相配合。

10.一种电子器件，其特征在于包括权利要求1-8中任一项所述的三路Doherty射频功率放大器，其中功率分配器、主放大器、效率峰值放大器和线性峰值放大器集成设置为单片微波集成电路，所述单片微波集成电路设置在LGA基板上，并与相应的表贴元件相配合。