CN115562579A - 数据存储方法、芯片和电子设备 - Google Patents

数据存储方法、芯片和电子设备 Download PDF

Info

Publication number
CN115562579A
CN115562579A CN202211194218.6A CN202211194218A CN115562579A CN 115562579 A CN115562579 A CN 115562579A CN 202211194218 A CN202211194218 A CN 202211194218A CN 115562579 A CN115562579 A CN 115562579A
Authority
CN
China
Prior art keywords
address
data
memory
value
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211194218.6A
Other languages
English (en)
Inventor
雷超
许智宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Sirui Core Semiconductor Co ltd
Original Assignee
Guangzhou Sirui Core Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Sirui Core Semiconductor Co ltd filed Critical Guangzhou Sirui Core Semiconductor Co ltd
Priority to CN202211194218.6A priority Critical patent/CN115562579A/zh
Publication of CN115562579A publication Critical patent/CN115562579A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

本发明涉及计算机技术领域，提供一种数据存储方法、芯片和电子设备。芯片包括处理器、存储控制器和存储器，处理器向存储控制器发送数据写入指令，数据写入指令包括待写入数据和写入地址；然后存储控制器对待写入数据和写入地址进行加密处理获得第一存储值，并将第一存储值和写入地址发送至存储器；最后存储器按照写入地址存储第一存储值。通过对数据和地址进行加密处理获得存储值以存储到存储器中，且每个数据只需要一个存储单元，从而增加了数据的安全性，并提高了存储空间的利用率和降低了存储成本。

Description

数据存储方法、芯片和电子设备
技术领域
本发明涉及计算机技术领域，具体而言，涉及一种数据存储方法、芯片和电子设备。
背景技术
随着芯片在工业控制、通讯、物联网等领域得到越来越广泛的应用，以及产品厂商的开发成本越来越高，厂商们对数据保护的重视程度越来越大，芯片设计者们在防逆向、防抄袭方面也开始慎重其事。
目前通常采用对读写数据进行错误校验的方式，来防止存储器因激光等攻击手段导致的数据异常。但是当激光照射在存储器控制模块地址译码区域时，很容易造成地址错误，由于其仅对读写的数据进行校验则无法检测出此类错误，从而存在防范效果差、可靠性低的问题。
发明内容
有鉴于此，本发明的目的在于提供一种数据存储方法、芯片和电子设备。
为了实现上述目的，本发明实施例采用的技术方案如下：
第一方面，本发明提供一种数据存储方法，应用于芯片，所述芯片包括处理器、存储控制器和存储器，所述方法包括：
所述处理器向所述存储控制器发送数据写入指令，所述数据写入指令包括待写入数据和写入地址；
所述存储控制器对所述待写入数据和所述写入地址进行加密处理获得第一存储值，并将所述第一存储值和所述写入地址发送至所述存储器；
所述存储器按照所述写入地址存储所述第一存储值。
在可选的实施方式中，所述存储控制器对所述待写入数据和所述写入地址进行加密处理获得第一存储值的步骤，包括：
所述存储控制器接收所述待写入数据和所述写入地址，并计算所述写入地址的地址校验值获得第一地址校验值；
所述存储控制器对所述第一地址校验值和所述待写入数据进行加密处理获得所述第一存储值。
在可选的实施方式中，所述存储控制器预存有地址范围；
在所述处理器向所述存储控制器发送数据写入指令的步骤之后，所述方法还包括：
当所述存储控制器判定所述写入地址不属于所述地址范围时，向所述处理器发送写入地址错误消息；
当所述存储控制器判定所述写入地址属于所述地址范围时，执行所述存储控制器对所述待写入数据和所述写入地址进行加密处理获得第一存储值的步骤。
在可选的实施方式中，所述方法还包括：
所述处理器向所述存储控制器发送数据读取指令，所述数据读取指令包括读取地址；
所述存储控制器按照所述读取地址从所述存储器中读取第二存储值，并对所述第二存储值进行解密处理得到目标数据和第二地址校验值后，根据所述第二地址校验值对所述读取地址进行验证；
若验证成功，则向所述处理器发送所述目标数据；
若验证失败，则向所述处理器发送数据读取失败消息。
在可选的实施方式中，所述根据所述第二地址校验值对所述读取地址进行验证的步骤，包括：
所述存储控制器计算所述读取地址的地址校验值获得第三地址校验值，并将所述第三地址校验值与所述第二地址校验值进行对比，以对所述读取地址进行验证；
若所述第三地址校验值与所述第二地址校验值一致，则验证成功；
若所述第三地址校验值与所述第二地址校验值不一致，则验证失败。
在可选的实施方式中，所述存储控制器预存有地址范围；
在所述处理器向所述存储控制器发送数据读取指令的步骤之后，所述方法还包括：
当所述存储控制器判定所述读取地址不属于所述地址范围时，向所述处理器发送读取地址错误消息；
当所述存储控制器判定所述读取地址属于所述地址范围时，执行所述存储控制器按照所述读取地址从所述存储器中读取第二存储值的步骤。
第二方面，本发明提供一种芯片，所述芯片包括处理器、存储控制器和存储器；
所述处理器用于向所述存储控制器发送数据写入指令，所述数据写入指令包括待写入数据和写入地址；
所述存储控制器用于对所述待写入数据和所述写入地址进行加密处理获得第一存储值，并将所述第一存储值和所述写入地址发送至所述存储器；
所述存储器用于按照所述写入地址存储所述第一存储值。
在可选的实施方式中，所述存储控制器还用于：
接收所述待写入数据和所述写入地址，并计算所述写入地址的地址校验值获得第一地址校验值；并对所述第一地址校验值和所述待写入数据进行加密处理获得所述第一存储值。
在可选的实施方式中，所述处理器还用于：向所述存储控制器发送数据读取指令，所述数据读取指令包括读取地址；
所述存储控制器还用于：按照所述读取地址从所述存储器中读取第二存储值，并对所述第二存储值进行解密处理得到目标数据和第二地址校验值后，根据所述第二地址校验值对所述读取地址进行验证；若验证成功，则向所述处理器发送所述目标数据；若验证失败，则向所述处理器发送数据读取失败消息。
第三方面，本发明提供一种电子设备，包括如前述实施方式任意一种所述芯片。
本发明实施例提供的数据存储方法、芯片和电子设备，芯片包括处理器、存储控制器和存储器，处理器向存储控制器发送数据写入指令，数据写入指令包括待写入数据和写入地址；然后存储控制器对待写入数据和写入地址进行加密处理获得第一存储值，并将第一存储值和写入地址发送至存储器；最后存储器按照写入地址存储第一存储值。通过对数据和地址进行加密处理获得存储值以存储到存储器中，且每个数据只需要一个存储单元，从而增加了数据的安全性，并提高了存储空间的利用率和降低了存储成本。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本发明实施例提供的芯片的方框示意图；
图2示出了本发明实施例提供的数据存储方法的一种流程示意图；
图3示出了本发明实施例提供的数据存储方法的又一种流程示意图；
图4示出了本发明实施例提供的数据存储方法的一个示例图；
图5示出了本发明实施例提供的数据存储方法的又一种流程示意图；
图6示出了本发明实施例提供的数据存储方法的又一种流程示意图；
图7示出了本发明实施例提供的数据存储方法的又一个示例图。
图标：100-芯片；110-总线；120-处理器；130-存储控制器；140-存储器。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，术语“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
随着芯片在工业控制、通讯、物联网等领域得到越来越广泛的应用，以及产品厂商的开发成本越来越高，厂商们对数据保护的重视程度越来越大，芯片设计者们在防逆向、防抄袭方面也开始慎重其事。
目前通常采用对读写数据进行错误校验的方式，来防止存储器因激光等攻击手段导致的数据异常。但是当激光照射在存储器控制模块地址译码区域时，很容易造成地址错误，由于其仅对读写的数据进行校验则无法检测出此类错误，从而存在防范效果差、可靠性低的问题。进而本发明实施例提供了一种数据存储方法以解决上述问题。
请参照图1，是本发明实施例提供的芯片的方框示意图。芯片100包括总线110、处理器120、存储控制器130和存储器140。
总线110可以是将上述元件相互连接并在上述元件之间传递信息的电路。总线传输的信息可以包括地址、数据、地址校验值、存储值、对比结果等。通过总线对每次传输的信息进行校验操作，防止信息在总线中传输时发生错误，以保证信息传输的正确性。
处理器120可以通过总线110向存储控制器130或者存储器140发送写入数据或者读取数据的指令。
处理器120可以是一种集成电路芯片，具有信号处理能力。该处理器120可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(NetworkProcessor，NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
存储控制器130可以接收处理器120或者存储器140发送的指令，以对数据的写入或者读取进行控制。
存储器140可以接收处理器120或者存储控制器130发送的指令，以存储数据。存储器140包括多个存储单元，每个存储单元均有对应的地址。
存储器140可以是但不限于，随机存取存储器(Random Access Memory，RAM)，只读存储器(Read Only Memory，ROM)，可编程只读存储器(Programmable Read-Only Memory，PROM)，可擦除只读存储器(Erasable Programmable Read-Only Memory，EPROM)，电可擦除只读存储器(Electric Erasable Programmable Read-Only Memory，EEPROM)。
可以理解的是，图1所示的结构仅为芯片100的结构示意图，芯片100还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。图1中所示的各组件可以采用硬件、软件或其组合实现。
可选地，芯片还可以外接存储装置，本发明实施例提供的数据存储方法，也可以用于包括芯片和存储装置的存储***。
下面将以上述的芯片作为执行主体，执行本发明实施例提供的各个方法中的各个步骤，并实现对应技术效果。
请参阅图2，图2是本发明实施例提供的一种数据存储方法的流程示意图。
步骤S202，处理器向存储控制器发送数据写入指令，数据写入指令包括待写入数据和写入地址；
步骤S204，存储控制器对待写入数据和写入地址进行加密处理获得第一存储值，并将第一存储值和写入地址发送至存储器；
步骤S206，存储器按照写入地址存储第一存储值。
在本实施例中，当需要存储数据时，处理器获取要存储的数据即待写入数据，以及用于存储该待写入数据的存储单元所对应的地址即写入地址，然后处理器基于待写入数据和写入地址生成数据写入指令，并将数据写入指令发送给存储控制器。
存储控制器根据接收到的数据写入指令，从中获取待写入数据和写入地址，然后采用预设的加密算法对待写入数据和写入地址进行加密处理，获得第一存储值，并将第一存储值和写入地址发送至存储器。
存储器根据接收到的第一存储值和写入地址，从全部存储单元中获取与该写入地址对应的目标存储单元，并将第一存储值存储到目标存储单元。
可见基于上述步骤，处理器向存储控制器发送数据写入指令，数据写入指令包括待写入数据和写入地址；然后存储控制器对待写入数据和写入地址进行加密处理获得第一存储值，并将第一存储值和写入地址发送至存储器；最后存储器按照写入地址存储第一存储值。通过对数据和地址进行加密处理获得存储值以存储到存储器中，且每个数据只需要一个存储单元，从而增加了数据的安全性，并提高了存储空间的利用率和降低了存储成本。
可选地，对于上述步骤S204中存储控制器对待写入数据和写入地址进行加密处理获得第一存储值的步骤，本发明实施例提供了一种可能的实现方式，请参阅图3。
步骤S204-1，存储控制器接收待写入数据和写入地址，并计算写入地址的地址校验值获得第一地址校验值；
步骤S204-3，存储控制器对第一地址校验值和待写入数据进行加密处理获得第一存储值。
在本实施例中，存储控制器接收到处理器发送的数据写入指令后，从数据写入指令中获取待写入数据和写入地址，然后采用预设的校验算法计算写入地址的地址校验值，获得第一地址校验值。
可选地，校验算法可以是奇偶校验算法、纠错码ECC校验算法、海明校验算法和CRC校验算法等。应当理解的是，校验算法可以按照实际情况设置，本发明实施例不作限定。
存储控制器获得第一地址校验值后，对第一地址校验值和待写入数据进行加密处理，得到第一存储值。可选地，本实施例中的加密算法可以是通过简单的运算逻辑组合的多种加密算法。不同的组合顺序、计算参数都能得到不同加密结果，具有一定的随机性，增加大了破解的难度。
例如，第一种是加法加密算法：y＝x+a；第二种是异或加密算法：y＝x^b；第三种是位移加密算法：y＝x<<c；其中；y表示加密后的信息；x表示待加密的信息；a、b和c均表示加密随机数。应当理解的是，加密算法可以按照实际情况设置，本发明实施例不作限定。
为了便于理解，本发明实施例提供了一个示例图，请参阅图4。下面将结合图4对写入数据的过程进行说明，其中存储控制器按照功能可以划分为控制单元和写操作单元。
首先，处理器向存储控制器发送数据写入指令，数据写入指令包括待写入数据D1和写入地址A1。然后，控制单元接收待写入数据D1和写入地址A1，并计算写入地址A1的地址校验值获得第一地址校验值C1，再将待写入数据D1和第一地址校验值C1传输给写操作单元；写操作单元对待写入数据D1和第一地址校验值C1进行加密处理获得第一存储值S1；控制单元将写入地址A1发送给存储器，写操作单元将第一存储值S1发送给存储器；最后存储器按照写入地址A1存储第一存储值S1。
可选地，存储控制器预存有地址范围，即存储控制器与存储器通信后，可以获得存储器的地址范围，在上述步骤S202之后，存储控制器还可以判断写入地址是否属于地址范围；若不属于，则执行步骤S208A；若属于，则执行步骤S208B。
步骤S208A，当存储控制器判定写入地址不属于地址范围时，向处理器发送写入地址错误消息；
步骤S208B，当存储控制器判定写入地址属于地址范围时，执行存储控制器对待写入数据和写入地址进行加密处理获得第一存储值的步骤。
在本实施例中，为了进一步提高数据的安全性，存储控制器在接收到处理器发送的数据写入指令后，可以基于地址范围对该数据写入指令中的写入地址进行判断，即判断写入地址是否属于地址范围。
如果写入地址不属于地址范围，则存储控制器向处理器发送写入地址错误消息如地址错误码，以通知处理器该写入地址越界即写入地址超过地址范围或者写入地址不存在。
如果写入地址属于地址范围，则存储控制器计算写入地址的地址校验值获得第一地址校验值，并对第一地址校验值和待写入数据进行加密处理获得第一存储值后，将第一存储值和写入地址发送至存储器，以使存储器按照写入地址存储第一存储值。
可选地，基于上述存储数据的方式，本发明实施例还提供了一种读取数据的方式，请参阅图5。
步骤S212，处理器向存储控制器发送数据读取指令，数据读取指令包括读取地址；
步骤S214，存储控制器按照读取地址从存储器中读取第二存储值，并对第二存储值进行解密处理得到目标数据和第二地址校验值后，根据第二地址校验值对读取地址进行验证；
步骤S216A，若验证成功，则向处理器发送目标数据；
步骤S216B，若验证失败，则向处理器发送数据读取失败消息。
在本实施例中，当需要读取数据时，处理器获取要读取的数据所在的存储单元对应的地址即读取地址，然后处理器基于读取地址生成数据读取指令，并将数据读取指令发送给存储控制器。
存储控制器从接收到的数据读取指令中获取读取地址，并按照读取地址从存储器中读取第二存储值；然后采用预设的解密算法对第二存储值进行解密处理，获得目标数据和第二地址校验值；再根据第二地址校验值对读取地址进行验证。
可选地，对于上述提供的加密算法，本发明实施例也提供了对应的解密算法。例如，第一种加法加密算法对应的解密算法为减法解密算法，即：x＝y–a；第二种异或加密算法对应的解密算法为异或解密算法，即：x＝y^b；第三种位移加密算法对应的解密算法为位移解密算法，即：x＝y>>c；其中；y表示待解密的信息；x表示解密后的信息；a、b和c均表示加密随机数。应当理解的是，解密算法可以按照实际情况设置，本发明实施例不作限定。
存储控制器根据第二地址校验值对读取地址进行验证，如果验证成功，则存储控制器向处理器发送目标数据；如果验证失败，则存储控制器向处理器发送数据读取失败消息如校验错误码，以通知处理器读取地址验证失败。
可选地，对于上述步骤S214中根据第二地址校验值对读取地址进行验证的步骤，本发明实施例提供了一种可能的实现方式，请参阅图6。
步骤S214-1，存储控制器计算读取地址的地址校验值获得第三地址校验值，并将第三地址校验值与第二地址校验值进行对比，以对读取地址进行验证；
步骤S214-3a，若第三地址校验值与第二地址校验值一致，则验证成功；
步骤S214-3b，若第三地址校验值与第二地址校验值不一致，则验证失败。
在本实施例中，存储控制器接收到处理器发送的数据读取指令后，从数据写入指令中获取读取地址，然后采用预设的校验算法计算读取地址的地址校验值，获得第三地址校验值。
可选地，校验算法可以是奇偶校验算法、纠错码ECC校验算法、海明校验算法和CRC校验算法等。应当理解的是，校验算法可以按照实际情况设置，本发明实施例不作限定。
存储控制器获得第二地址校验值和第三地址校验值后，将第三地址校验值与第二地址校验值进行对比，以对读取地址进行验证。如果比对结果为第三地址校验值与第二地址校验值一致，则判定验证成功；如果比对结果为第三地址校验值与第二地址校验值不一致，则判定验证失败。
为了便于理解，本发明实施例提供了一个示例图，请参阅图7。下面将结合图7对读取数据的过程进行说明，其中存储控制器按照功能可以划分为控制单元和读操作单元。
首先，处理器向存储控制器发送数据读取指令，数据读取指令包括读取地址A2。然后，控制单元接收读取地址A2并将读取地址A2发送给存储器，存储器按照读取地址A2获取第二存储值S2并发送给读操作单元；控制单元计算读取地址A2的地址校验值获得第三地址校验值C2，并将读取地址A2和第三地址校验值C2发送给读操作单元。
读操作单元根据读取地址A2对第二存储值S2进行解密处理，得到目标数据D2和第二地址校验值C2′，并将第三地址校验值C2与第二地址校验值C2′进行对比。
如果第三地址校验值C2与第二地址校验值C2′一致，即C2＝C2′，则读操作单元将对比结果即验证成功传输给控制单元，控制单元向处理器发送目标数据D2；如果第三地址校验值C2与第二地址校验值C2′不一致，即C2≠C2′，则读操作单元将对比结果即验证失败传输给控制单元，控制单元向处理器发送数据读取失败消息。
可选地，存储控制器预存有地址范围，即存储控制器与存储器通信后，可以获得存储器的地址范围，在上述步骤S212之后，存储控制器还可以判断读取地址是否属于该地址范围；若不属于，则执行步骤S218A；若属于，则执行步骤S218B。
步骤S218A，当存储控制器判定读取地址不属于地址范围时，向处理器发送读取地址错误消息；
步骤S218B，当存储控制器判定读取地址属于地址范围时，执行存储控制器按照读取地址从存储器中读取第二存储值的步骤。
在本实施例中，为了进一步提高数据的安全性，存储控制器在接收到处理器发送的数据读取指令后，可以基于地址范围对该数据读取指令中的读取地址进行判断，即判断读取地址是否属于地址范围。
如果读取地址不属于地址范围，则存储控制器向处理器发送读取地址错误消息如地址错误码，以通知处理器该读取地址越界即读取地址超过地址范围或者读取地址不存在。
如果读取地址属于地址范围，则存储控制器计算读取地址的地址校验值获得第三地址校验值，并按照读取地址从存储器中读取第二存储值，然后对第二存储值进行解密处理得到目标数据和第二地址校验值，再将第三地址校验值与第二地址校验值进行对比。
若第三地址校验值与第二地址校验值一致，表示验证成功，则存储控制器向处理器发送目标数据；若第三地址校验值与第二地址校验值不一致，表示验证失败，则存储控制器向处理器发送数据读取失败消息。
为了执行上述实施例及各个可能的方式中的相应步骤，下面给出一种芯片的实现方式。需要说明的是，本实施例所提供的芯片，其基本原理及产生的技术效果和上述实施例相同，为简要描述，本实施例部分未提及之处，可参考上述的实施例中相应内容。该芯片包括处理器、存储控制器和存储器。
处理器用于向存储控制器发送数据写入指令，数据写入指令包括待写入数据和写入地址；
存储控制器用于对待写入数据和写入地址进行加密处理获得第一存储值，并将第一存储值和写入地址发送至存储器；
存储器用于按照写入地址存储第一存储值。
可选地，存储控制器还用于：接收待写入数据和写入地址，并计算写入地址的地址校验值获得第一地址校验值；并对第一地址校验值和待写入数据进行加密处理获得第一存储值。
可选地，存储控制器还用于：当判定写入地址不属于地址范围时，向处理器发送写入地址错误消息；当判定写入地址属于地址范围时，执行对待写入数据和写入地址进行加密处理获得第一存储值的步骤。
可选地，处理器还用于：向存储控制器发送数据读取指令，数据读取指令包括读取地址；
存储控制器还用于：按照读取地址从存储器中读取第二存储值，并对第二存储值进行解密处理得到目标数据和第二地址校验值后，根据第二地址校验值对读取地址进行验证；若验证成功，则向处理器发送目标数据；若验证失败，则向处理器发送数据读取失败消息。
可选地，存储控制器还用于：计算读取地址的地址校验值获得第三地址校验值，并将第三地址校验值与第二地址校验值进行对比，以对读取地址进行验证；若第三地址校验值与第二地址校验值一致，则验证成功；若第三地址校验值与第二地址校验值不一致，则验证失败。
可选地，存储控制器还用于：当判定读取地址不属于地址范围时，向处理器发送读取地址错误消息；当判定读取地址属于地址范围时，执行按照读取地址从存储器中读取第二存储值的步骤。
本发明还提供了一种电子设备，其包括本发明实施例提供的芯片，通过该芯片可以实现上述实施例揭示的数据存储方法。可选地，电子设备可以是智能手机、个人计算机、平板电脑、可穿戴设备、笔记本电脑、超级移动个人计算机(Ultra-mobile PersonalComputer，UMPC)、上网本、个人数字助理(Personal Digital Assistant，PDA)等，本发明实施例对此不作任何限制。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种数据存储方法，其特征在于，应用于芯片，所述芯片包括处理器、存储控制器和存储器，所述方法包括：
所述处理器向所述存储控制器发送数据写入指令，所述数据写入指令包括待写入数据和写入地址；
所述存储控制器对所述待写入数据和所述写入地址进行加密处理获得第一存储值，并将所述第一存储值和所述写入地址发送至所述存储器；
所述存储器按照所述写入地址存储所述第一存储值。
2.根据权利要求1所述的方法，其特征在于，所述存储控制器对所述待写入数据和所述写入地址进行加密处理获得第一存储值的步骤，包括：
所述存储控制器接收所述待写入数据和所述写入地址，并计算所述写入地址的地址校验值获得第一地址校验值；
所述存储控制器对所述第一地址校验值和所述待写入数据进行加密处理获得所述第一存储值。
3.根据权利要求1所述的方法，其特征在于，所述存储控制器预存有地址范围；
在所述处理器向所述存储控制器发送数据写入指令的步骤之后，所述方法还包括：
当所述存储控制器判定所述写入地址不属于所述地址范围时，向所述处理器发送写入地址错误消息；
当所述存储控制器判定所述写入地址属于所述地址范围时，执行所述存储控制器对所述待写入数据和所述写入地址进行加密处理获得第一存储值的步骤。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
所述处理器向所述存储控制器发送数据读取指令，所述数据读取指令包括读取地址；
所述存储控制器按照所述读取地址从所述存储器中读取第二存储值，并对所述第二存储值进行解密处理得到目标数据和第二地址校验值后，根据所述第二地址校验值对所述读取地址进行验证；
若验证成功，则向所述处理器发送所述目标数据；
若验证失败，则向所述处理器发送数据读取失败消息。
5.根据权利要求4所述的方法，其特征在于，所述根据所述第二地址校验值对所述读取地址进行验证的步骤，包括：
所述存储控制器计算所述读取地址的地址校验值获得第三地址校验值，并将所述第三地址校验值与所述第二地址校验值进行对比，以对所述读取地址进行验证；
若所述第三地址校验值与所述第二地址校验值一致，则验证成功；
若所述第三地址校验值与所述第二地址校验值不一致，则验证失败。
6.根据权利要求4所述的方法，其特征在于，所述存储控制器预存有地址范围；
在所述处理器向所述存储控制器发送数据读取指令的步骤之后，所述方法还包括：
当所述存储控制器判定所述读取地址不属于所述地址范围时，向所述处理器发送读取地址错误消息；
当所述存储控制器判定所述读取地址属于所述地址范围时，执行所述存储控制器按照所述读取地址从所述存储器中读取第二存储值的步骤。
7.一种芯片，其特征在于，所述芯片包括处理器、存储控制器和存储器；
所述处理器用于向所述存储控制器发送数据写入指令，所述数据写入指令包括待写入数据和写入地址；
所述存储控制器用于对所述待写入数据和所述写入地址进行加密处理获得第一存储值，并将所述第一存储值和所述写入地址发送至所述存储器；
所述存储器用于按照所述写入地址存储所述第一存储值。
8.根据权利要求7所述的芯片，其特征在于，所述存储控制器还用于：
接收所述待写入数据和所述写入地址，并计算所述写入地址的地址校验值获得第一地址校验值；并对所述第一地址校验值和所述待写入数据进行加密处理获得所述第一存储值。
9.根据权利要求7所述的芯片，其特征在于，所述处理器还用于：向所述存储控制器发送数据读取指令，所述数据读取指令包括读取地址；
所述存储控制器还用于：按照所述读取地址从所述存储器中读取第二存储值，并对所述第二存储值进行解密处理得到目标数据和第二地址校验值后，根据所述第二地址校验值对所述读取地址进行验证；若验证成功，则向所述处理器发送所述目标数据；若验证失败，则向所述处理器发送数据读取失败消息。
10.一种电子设备，其特征在于，包括如权利要求7至9任意一种所述芯片。
CN202211194218.6A 2022-09-28 2022-09-28 数据存储方法、芯片和电子设备 Pending CN115562579A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211194218.6A CN115562579A (zh) 2022-09-28 2022-09-28 数据存储方法、芯片和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211194218.6A CN115562579A (zh) 2022-09-28 2022-09-28 数据存储方法、芯片和电子设备

Publications (1)

Publication Number Publication Date
CN115562579A true CN115562579A (zh) 2023-01-03

Family

ID=84743181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211194218.6A Pending CN115562579A (zh) 2022-09-28 2022-09-28 数据存储方法、芯片和电子设备

Country Status (1)

Country Link
CN (1) CN115562579A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117391099A (zh) * 2023-12-12 2024-01-12 星汉智能科技股份有限公司 智能卡的数据下载及校验方法及其***、存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117391099A (zh) * 2023-12-12 2024-01-12 星汉智能科技股份有限公司 智能卡的数据下载及校验方法及其***、存储介质
CN117391099B (zh) * 2023-12-12 2024-05-17 星汉智能科技股份有限公司 智能卡的数据下载及校验方法及其***、存储介质

Similar Documents

Publication Publication Date Title
RU2696425C1 (ru) Способ двумерного контроля и обеспечения целостности данных
US20100318798A1 (en) Message handling at a mobile device
RU2680350C2 (ru) Способ и система распределенного хранения восстанавливаемых данных с обеспечением целостности и конфиденциальности информации
CN100383694C (zh) 为可被具有安全模块的用户设备执行的事务维护私密
JP5510590B2 (ja) 伝送システムと方法ならびにプログラム
CN110309160B (zh) 数据入链事务处理方法、装置、计算机设备及存储介质
CN111294203B (zh) 信息传输方法
CN109934017A (zh) 校验信息生成和文件完整性校验方法、***、设备及介质
US8909929B2 (en) Stored public key validity registers for cryptographic devices and systems
CN115562579A (zh) 数据存储方法、芯片和电子设备
CN109145651B (zh) 一种数据处理方法及装置
US10621336B2 (en) Technologies for software attack detection using encoded access intent
US8311212B2 (en) Method of processing data protected against attacks by generating errors and associated device
CN116842517A (zh) 可信验证方法及装置
CN112966254B (zh) 用于主机与可信密码模块的安全通信方法及***
US20220237287A1 (en) Method for Securing Against Fault Attacks a Verification Algorithm of a Digital Signature of a Message
RU2707940C1 (ru) Способ многоуровневого контроля и обеспечения целостности данных
US20070168680A1 (en) Anti-tamper system
CN108572882B (zh) 一种数据存储的方法及存储设备
WO2006062166A1 (ja) 電子データ検証装置
CN104052726A (zh) 访问控制方法和采用访问控制方法的移动终端
CN114692228A (zh) 安全监控方法、装置、设备和可读存储介质
JP2014155043A (ja) Ｉｃカード
US20090024887A1 (en) Semiconductor storage device, data write method and data read method
US20240232436A9 (en) Secured computer memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination