CN115562421B - 一种抗单粒子辐射的基准源 - Google Patents

一种抗单粒子辐射的基准源 Download PDF

Info

Publication number
CN115562421B
CN115562421B CN202211299632.3A CN202211299632A CN115562421B CN 115562421 B CN115562421 B CN 115562421B CN 202211299632 A CN202211299632 A CN 202211299632A CN 115562421 B CN115562421 B CN 115562421B
Authority
CN
China
Prior art keywords
pmos tube
circuit
tube
resistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211299632.3A
Other languages
English (en)
Other versions
CN115562421A (zh
Inventor
罗萍
赵忠
吴昱操
范佳航
张致远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202211299632.3A priority Critical patent/CN115562421B/zh
Publication of CN115562421A publication Critical patent/CN115562421A/zh
Application granted granted Critical
Publication of CN115562421B publication Critical patent/CN115562421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明属于集成电路领域，涉及一种抗单粒子辐射的基准源电路。针对传统的基准源电路对单粒子辐射敏感，本发明提出了一种抗单粒子辐射的基准源，其包括两个基准电路、两个瞬态检测电路、判断电路、两个开关。其中，一个瞬态检测电路连接一个基准电路，瞬态检测电路用于检测基准的工作状态；瞬态检测电路分别输出两路信号与判断电路相连；判断电路输出两路信号，分别连接两个开关的控制端；一个开关的一端连接一个基准电路产生的基准电压Vref1，另一端连接输出端Vref；另一个开关的一端连接另一个基准电路的输出电压Vref2，另一端连接输出Vref。本发明降低了由于单粒子辐射引起的基准输出的上冲和下冲，降低了基准源电路对单粒子辐射的敏感程度。

Description

一种抗单粒子辐射的基准源
技术领域
本发明属于集成电路领域，具体的说是涉及一种抗单粒子辐射的基准源。
背景技术
单粒子效应和总剂量效应是集成电路在辐射环境中失效主的要原因。
基准电路作为集成电路中不可或缺的部分，它为整个集成电路甚至整个电子***提供稳定的电压、电流参考，因此基准电路的抗辐射功能是航空航天集成电路的关键。因为Bipolar管的在受到总剂量辐射后电流增益会下降，工程上采用PMOS替换带隙基准中的Bipolar得到DTMOS(dynamic-threshold MOS transistor)型基准，DTMOS型基准对总剂量辐射不敏感，但是受到单粒子辐射后基准的输出电压出现扰动且恢复过程非常缓慢，从而导致整个集成电路甚至整个电子***长时间内无法正常工作。
发明内容
本发明所要解决的，就是针对上述问题，提出一种对单粒子辐射不敏感的基准源电路。
为了实现上述目的，本发明采用如下技术方案。
本发明的抗单粒子辐射的基准源电路包括第一基准电路、第二基准电路、第一瞬态检测电路、第二瞬态检测、判断电路、第一开关和第二开关；所述第一瞬态检测电路的输入端连接第一基准电路，第一瞬态检测电路用于检测第一基准电路的工作状态，第一瞬态检测电路的输出端连接判断电路的第一输入端；所述第二瞬态检测电路的输入端连接第二基准电路，第二瞬态检测电路用于检测第二基准电路的工作状态，第二瞬态检测电路的输出端连接判断电路的第二输入端；所述判断电路的第一输出端连接第一开关的控制端，判断电路的第二输出端接第二开关的控制端，第一开关的一端接第一基准电路输出的第一基准电压信号，第二开关的一端接第二基准电路输出的第二基准电压信号，第一开关的另一端与第二开关的另一端连接作为基准源的输出端；
所述第一瞬态检测电路检测第一基准电路工作状态的方法是：当第一基准电路受到单粒子轰击时，第一瞬态检测电路检测到第一基准电路的输出出现偏移，同时输出高电平信号到判断电路，同理，第二瞬态检测电路检测到第二基准电路的输出出现偏移时，输出高电平信号到判断电路；
所述判断电路用于，当接收到第一瞬态电路输出的高电平信号时，输出第一控制信号关断第一开关，当接收到第二瞬态电路输出的高电平信号时，输出第二控制信号关断第一开关，并且使得第一开关和第二开关同时只有一个处于导通状态。
在本发明中的所属的第一基准电路、第二基准电路为常规抗总剂量辐射的基准电路，本发明以DTMOS型基准为例，并且定义DTMOS基准电路中运算放大器的负向输入端电压为第一偏置电压，正向输入端电压为第二偏置电压。
所述第一瞬态检测电路和第二瞬态检测电路的结构相同；第一瞬态检测电路由第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一NMOS管MN11、第二NMOS管MN21、第三NMOS管MN22、第四NMOS管MN23、第五NMOS管MN31、第六NMOS管MN41、第七NMOS管MN42、第八NMOS管MN43、第一PMOS管MP11、第二PMOS管MP12、第三PMOS管MP13、第四PMOS管MP21、第五PMOS管MP22、第六PMOS管MP23组成、第七PMOS管MP31、第八PMOS管MP32、第九PMOS管MP33、第十PMOS管MP34、第十一PMOS管MP35、第十二PMOS管MP41第十三PMOS管MP42、第十四PMOS管MP43和或门构成；第一PMOS管MP11的源极连接第一NMOS管MN11的栅极和第一偏置电流I1，栅极接第一偏置电压，漏极接地；第一NMOS管MN11源极接第一电阻R1的一端和第二PMOS管MP12的漏极，漏极接第二PMOS管MP12、第三PMOS管MP13的栅极和第二偏置电流I2；第一电阻R1另一端接地；第二PMOS管MP12源极接电源；第三PMOS管MP13源极接电源，漏极接第三电阻R3的一端、第四NMOS管MN23的漏极和或门的一个输入端；第四PMOS管MP21的源极连接第二NMOS管MN21的栅极和第三偏置电流I3，栅极接第二偏置电压，漏极接地；第二NMOS管MN21源极接第二电阻R2的一端和第五PMOS管MP22的漏极，漏极接第五PMOS管MP22、第六PMOS管MP23的栅极和第四偏置电流I4；电阻R2另一端接地；第五PMOS管MP22源极接电源；第六PMOS管MP23源极接电源，漏极接第三NMOS管MN22的漏极、栅极和第四NMOS管MN23的栅极；第三NMOS管MN22的源极接地；第四NMOS管MN23的源极接地；第三电阻R3的另一端接地；第七PMOS管MP31的源极连接第五NMOS管MN31的栅极和第五偏置电流I5，栅极接第二偏置电压，漏极接地；第五NMOS管MN31源极接第四电阻R4的一端和第八PMOS管MP32的漏极，漏极接第八PMOS管MP32、第九PMOS管MP33的栅极和第六偏置电流I6；第四电阻R4另一端接地；第八PMOS管MP32源极接电源；第九PMOS管MP33源极接电源，漏极接第八NMOS管MN43的漏极和第六电阻R6的一端；第六电阻R6的另一端接地；第十二PMOS管MP41的源极连接第六NMOS管MN41的栅极和第七偏置电流I7，栅极接第一偏置电压，漏极接地；第六NMOS管MN41源极接第五电阻R5和第十三PMOS管MP42的漏极，漏极接第五PMOS管MP22、第六PMOS管MP23的栅极和第八偏置电流I8；第五电阻R5另一端接地；第十三PMOS管MP42源极接电源；第十四PMOS管MP43源极接电源，漏极接第七NMOS管MN42的漏极、栅极和第八NMOS管MN43的栅极；第七NMOS管MN42的源极接地；第八NMOS管MN43的源极接地；第三电阻的一端和第六电阻的一端分别连接或门的两个输入端，或门的输出端为第一瞬态检测电路的输出端。
所述抗单粒子辐射基准源电路中的判断电路由与门和锁存器构成。
本发明总的技术方案：基准启动时，Q1为低电位，Q2为高电位，开关1闭合，开关2断开，Vref选通Vref1。当基准1受到单粒子轰击时，基准中A点或者B点的电压被拉低，基准的输出出现偏移，运放两端的电压差达到检测模块的检测阈值，检测信号OUT1翻高，判断电路接收到信号后将Q1翻高，Q2翻低，开关1断开，开关2闭合，Vref选通Vref2。同理当基准2受到单粒子轰击，开关2断开，开关1闭合，Vref重新选通Vref1。
本发明的有益效果为，本发明降低了由于单粒子辐射引起的基准输出的上冲和下冲，降低了基准源电路对单粒子辐射的敏感程度。
附图说明
图1为本发明的抗辐射基准电路框图。
图2为DTMOS基准结框图。
图3为本发明中瞬态检测电路的结构框图。
图4为本发明中判断电路的结构图。
图5为本发明的效果示意图。
具体实施方式
图1为本发明的抗单粒子辐射基准电路框图，其中基准1与基准2为图2所示的DTMOS型基准。当基准上电后，判断电路首先输出Q1低电位，Q2高电位、闭合开关1、断开开关2，Vref选通Vref1。在DTMOS基准中因为运放钳位的作用，A点电位等于B点电位，DTMOS型基准中DT1和DT2是敏感节点，当基准1受到单粒子轰击后，A节点或B节点会迅速拉低，基准出现上冲或者下冲，因为DT1或DT2处于亚域区，电流能力小，导致基准输出电压恢复特别慢。基准受到轰击后，基准一中A、B电位的电压差会被瞬态检测电路采集，瞬态检测电路如图3所示，瞬态检测电路上半部分检测A点电压大于B点电压的情况，下半部分检测A点电压小于B点电压的情况，并将A、B点的电压差形成电流，然后经过电阻形成电压，该电压再输入或门进行逻辑判断。以基准受到轰击后A电压上冲为例，A、B点电压在分别在电阻R1、R2上形成电流。当A电压大于B点电压时，流经电阻R1的电流大于流经电阻R2的电流，然后经过电流镜的复制，流经MP13管的电流大于流经MN23管的电流，MP13管多出的电流则流经电阻R3，此时电阻R3两端的电压为：
Figure BDA0003903990880000041
电路中MP11与MP21，MN11与MN21，电阻R1与R2尺寸一致，偏置电流I1与I3,偏置电流I1与I2相等，因此
Figure BDA0003903990880000042
该电压输入或门进行逻辑计算。当A点电压大于B点电压或者B点电压大于A电压时，瞬态检测电路的输出高信号。
基准正常工作的过程中，瞬态检测电路不能对基准进行切换；A、B点电位出现微小扰动时也不能对基准进行切换，因此瞬态检测电路需要设置一个瞬态检测阈值，通过设置电阻R3、R2的比例可以设置检测电路阈值的大小。当基准第一次上电时，Q1为低信号，Q2为高信号，开关1闭合，开关2断开，Vref选通Vref1。当基准1受到单粒子轰击后检测电路输出高信号(OUT1)，Q1为转换为高信号，Q2转换为低信号，开关1断开，开关2闭合，Vref选通Vref2。同理，当基准2受到单粒子轰击，开关2断开，开关1闭合，Vref重新选通Vref1。
如图5所示，本发明降低了由于单粒子辐射引起的基准输出的上冲和下冲，降低了基准源电路对单粒子辐射的敏感程度。

Claims (3)

1.一种抗单粒子辐射的基准源，其特征在于，包括第一基准电路、第二基准电路、第一瞬态检测电路、第二瞬态检测电路、判断电路、第一开关和第二开关；所述第一瞬态检测电路的输入端连接第一基准电路，第一瞬态检测电路用于检测第一基准电路的工作状态，第一瞬态检测电路的输出端连接判断电路的第一输入端；所述第二瞬态检测电路的输入端连接第二基准电路，第二瞬态检测电路用于检测第二基准电路的工作状态，第二瞬态检测电路的输出端连接判断电路的第二输入端；所述判断电路的第一输出端连接第一开关的控制端，判断电路的第二输出端接第二开关的控制端，第一开关的一端接第一基准电路输出的第一基准电压信号，第二开关的一端接第二基准电路输出的第二基准电压信号，第一开关的另一端与第二开关的另一端连接作为基准源的输出端；
所述第一瞬态检测电路检测第一基准电路工作状态的方法是：当第一基准电路受到单粒子轰击时，第一瞬态检测电路检测到第一基准电路的输出出现偏移，同时输出高电平信号到判断电路，同理，第二瞬态检测电路检测到第二基准电路的输出出现偏移时，输出高电平信号到判断电路；
所述判断电路用于，当接收到第一瞬态电路输出的高电平信号时，输出第一控制信号关断第一开关，当接收到第二瞬态电路输出的高电平信号时，输出第二控制信号关断第一开关，并且使得第一开关和第二开关同时只有一个处于导通状态。
2.根据权利要求1所述的一种抗单粒子辐射的基准源，其特征在于，所述第一基准电路和第二基准电路均为DTMOS基准电路，并且定义DTMOS基准电路中运算放大器的负向输入端电压为第一偏置电压，正向输入端电压为第二偏置电压。
3.根据权利要求2所述的一种抗单粒子辐射的基准源，其特征在于，所述第一瞬态检测电路和第二瞬态检测电路的结构相同；第一瞬态检测电路由第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一NMOS管MN11、第二NMOS管MN21、第三NMOS管MN22、第四NMOS管MN23、第五NMOS管MN31、第六NMOS管MN41、第七NMOS管MN42、第八NMOS管MN43、第一PMOS管MP11、第二PMOS管MP12、第三PMOS管MP13、第四PMOS管MP21、第五PMOS管MP22、第六PMOS管MP23、第七PMOS管MP31、第八PMOS管MP32、第九PMOS管MP33、第十PMOS管MP34、第十一PMOS管MP35、第十二PMOS管MP41、第十三PMOS管MP42、第十四PMOS管MP43和或门构成；第一PMOS管MP11的源极连接第一NMOS管MN11的栅极和第一偏置电流I1，栅极接第一偏置电压，漏极接地；第一NMOS管MN11源极接第一电阻R1的一端和第二PMOS管MP12的漏极，漏极接第二PMOS管MP12、第三PMOS管MP13的栅极和第二偏置电流I2；第一电阻R1另一端接地；第二PMOS管MP12源极接电源；第三PMOS管MP13源极接电源，漏极接第三电阻R3的一端、第四NMOS管MN23的漏极和或门的一个输入端；第四PMOS管MP21的源极连接第二NMOS管MN21的栅极和第三偏置电流I3，栅极接第二偏置电压，漏极接地；第二NMOS管MN21源极接第二电阻R2的一端和第五PMOS管MP22的漏极，漏极接第五PMOS管MP22、第六PMOS管MP23的栅极和第四偏置电流I4；电阻R2另一端接地；第五PMOS管MP22源极接电源；第六PMOS管MP23源极接电源，漏极接第三NMOS管MN22的漏极、栅极和第四NMOS管MN23的栅极；第三NMOS管MN22的源极接地；第四NMOS管MN23的源极接地；第三电阻R3的另一端接地；第七PMOS管MP31的源极连接第五NMOS管MN31的栅极和第五偏置电流I5，栅极接第二偏置电压，漏极接地；第五NMOS管MN31源极接第四电阻R4的一端和第八PMOS管MP32的漏极，漏极接第八PMOS管MP32、第九PMOS管MP33的栅极和第六偏置电流I6；第四电阻R4另一端接地；第八PMOS管MP32源极接电源；第九PMOS管MP33源极接电源，漏极接第八NMOS管MN43的漏极和第六电阻R6的一端；第六电阻R6的另一端接地；第十二PMOS管MP41的源极连接第六NMOS管MN41的栅极和第七偏置电流I7，栅极接第一偏置电压，漏极接地；第六NMOS管MN41源极接第五电阻R5的一端和第十三PMOS管MP42的漏极，第六NMOS管MN41漏极接第十三PMOS管MP42、第十四PMOS管MP43的栅极和第八偏置电流I8；第五电阻R5另一端接地；第十三PMOS管MP42源极接电源；第十四PMOS管MP43源极接电源，漏极接第七NMOS管MN42的漏极、栅极和第八NMOS管MN43的栅极；第七NMOS管MN42的源极接地；第八NMOS管MN43的源极接地；第三电阻的一端和第六电阻的一端分别连接或门的两个输入端，或门的输出端为第一瞬态检测电路的输出端。
CN202211299632.3A 2022-10-24 2022-10-24 一种抗单粒子辐射的基准源 Active CN115562421B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211299632.3A CN115562421B (zh) 2022-10-24 2022-10-24 一种抗单粒子辐射的基准源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211299632.3A CN115562421B (zh) 2022-10-24 2022-10-24 一种抗单粒子辐射的基准源

Publications (2)

Publication Number Publication Date
CN115562421A CN115562421A (zh) 2023-01-03
CN115562421B true CN115562421B (zh) 2023-06-23

Family

ID=84746862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211299632.3A Active CN115562421B (zh) 2022-10-24 2022-10-24 一种抗单粒子辐射的基准源

Country Status (1)

Country Link
CN (1) CN115562421B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902800B2 (en) * 2007-07-13 2011-03-08 Chil Semiconductor Corporation Adaptive power supply and related circuitry
CN103412606B (zh) * 2013-07-18 2015-02-18 电子科技大学 一种带隙基准电压源
CN107861553B (zh) * 2017-10-12 2020-10-30 天津大学 基于斩波调制技术的抗辐射基准电压源
CN115167600B (zh) * 2022-07-29 2023-07-11 西安微电子技术研究所 一种抗输出电压瞬态过冲的低压差线性稳压器电路

Also Published As

Publication number Publication date
CN115562421A (zh) 2023-01-03

Similar Documents

Publication Publication Date Title
CN101278248B (zh) 具有电流泄漏减小设计的半导体集成电路
EP2241009B1 (en) Low-swing cmos input circuit
JP4504108B2 (ja) リセット回路
US7570082B2 (en) Voltage comparator apparatus and method having improved kickback and jitter characteristics
EP2005588B1 (en) Radiation hardened differential output buffer
CN103346784B (zh) 一种用于锁相环的匹配型电荷泵电路
US7403045B2 (en) Comparator circuit with reduced switching noise
CN116827320B (zh) 一种快速响应的自适应电源转换电路
US10715143B1 (en) Radiation event protection circuit with double redundancy and latch
CN115562421B (zh) 一种抗单粒子辐射的基准源
JP3045071B2 (ja) 差動信号生成回路
CN113922340A (zh) 一种用于驱动芯片中高侧功率管的短路保护电路
KR20210149818A (ko) 비교기 저전력 응답
US20100283445A1 (en) Integrated circuit having low power mode voltage regulator
CN105119596B (zh) 基于抗单粒子瞬态辐射效应的锁相环用压控振荡器延时单元
Thrivikramaru et al. High speed low power CMOS current comparator
JPH10322185A (ja) 半導体集積回路装置
CN110365326B (zh) 一种星用抗辐照过温保护电路
CN201018463Y (zh) 单边迟滞比较器
CN111404541A (zh) 一种低复杂度的近阈值异或单元
US6566910B1 (en) Low power dual trip point input buffer circuit
Padhi et al. Design of process variation tolerant domino logic keeper architecture
Dhull et al. MOS Current Mode Logic (MCML) based techniques for D-Flip Flop in 180 nm Technology using LTspice
CN106849943A (zh) 一种缓解set效应的vco偏置电路
KR20050039254A (ko) 고속 및 저전력 전압 레벨 변환 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant