CN115552593A - 用于修改层堆叠物的部分的方法 - Google Patents

用于修改层堆叠物的部分的方法 Download PDF

Info

Publication number
CN115552593A
CN115552593A CN202180032653.6A CN202180032653A CN115552593A CN 115552593 A CN115552593 A CN 115552593A CN 202180032653 A CN202180032653 A CN 202180032653A CN 115552593 A CN115552593 A CN 115552593A
Authority
CN
China
Prior art keywords
layer
stack
deep trench
over
super
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180032653.6A
Other languages
English (en)
Inventor
苏克图·阿伦·帕里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN115552593A publication Critical patent/CN115552593A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本文提供的实施方式一般关于修改层堆叠物的部分的方法。方法包含以下步骤：形成深沟槽和窄沟槽，使得在层之间实现期望的低压降。形成深沟槽的方法包含以下步骤：蚀刻可流动电介质的部分，使得深金属触点设置在深沟槽下方。选择性地蚀刻深沟槽以形成修改的深沟槽。形成超级过孔的方法包含以下步骤：形成穿过层超级堆叠物的第二层堆叠物的超级过孔沟槽。本文公开的方法允许减小半导体层堆叠物中的特征结构的电阻，并且从而减小压降。

Description

用于修改层堆叠物的部分的方法
技术领域
本发明的实施方式涉及一种方法，尤其涉及一种修改(modify)层堆叠物的部分(portion)的方法。
背景技术
诸如集成电路(IC)之类的半导体装置一般具有诸如晶体管、二极管和电阻器之类的电子电路元件，所述电子电路元件被集成地制造在半导体材料的单个主体上。各种电路元件通过导电连接件相连接以形成完整的电路，该完整的电路可含有数百万个单独的电路元件。半导体材料和处理技术的进步导致减小了IC的整体尺寸，同时增加了电路元件的数量。为了改善IC性能和降低成本，非常需要额外的小型化。
互连件提供在IC的各种电子元件之间的电连接，以及提供这些元件与装置的诸如销之类的外部接触元件之间的电连接，以将IC连接到其他电路。通常地，互连线在电子电路元件之间形成水平连接，而导电过孔(via)插头在电子电路元件之间形成竖直连接，从而导致分层连接。
采用各种技术来创建互连线和过孔。一种这样的技术涉及一般被称为双镶嵌工艺(dual damascene)的处理，该处理包含形成沟槽和下面的过孔。沟槽和过孔同时填充有导体材料，例如金属，因此同时形成了互连线和下面的过孔插头。
当前技术中的一个缺点是用作层堆叠物中的过孔和其他金属连接的材料具有不期望的高电阻率。高电阻率导致了在各层之间的高压降，这可能会导致堆叠物中的短路。另外，过孔和互连件的某些几何形状可进一步增加过孔和互连件的电阻。
因此，存在对在层堆叠物中生长没有不期望的高电阻的过孔或其他互连件的方法的需求。
发明内容
在此提供的实施方式一般涉及修改层堆叠物的部分的方法。这些方法包含以下步骤：形成深沟槽和窄沟槽，使得在层之间实现期望的低压降。
在一个实施方式中，提供了一种在层堆叠物中形成修改的深沟槽的方法。该方法包含以下步骤：选择性地蚀刻设置在层堆叠物中的深沟槽，以形成修改的深沟槽，使得暴露出深金属触点的至少一部分；在修改的深沟槽中沉积阻挡层；在阻挡层之上沉积第一填充材料；并且移除第一填充材料的第一不需要部分。
在另一个实施方式中，提供了一种在层堆叠物中形成深沟槽的方法。该方法包含以下步骤：在可流动电介质中蚀刻深沟槽，使得深金属触点设置在深沟槽下方；在深沟槽中沉积阻挡层；在阻挡层之上沉积第一填充材料；并且移除第一填充材料的第一不需要部分。
在又一个实施方式中，提供了一种在层超级堆叠物(superstack)中形成过孔沟槽和超级过孔(super via)沟槽的方法。层超级堆叠物包含第一层堆叠物和第二层堆叠物。第二层堆叠物设置在第一层堆叠物之上。该方法包含以下步骤：在第二层堆叠物中形成过孔沟槽并且形成穿过第二层堆叠物的超级过孔沟槽，使得暴露出第一层堆叠物的第一填充材料的一部分。
附图说明
为了可以详细地理解本公开内容的上述特征的方式，可通过参考实施方式来获得在上面简要概述的实施方式的更具体的描述，一些实施方式在附图中得到阐述。然而，应当注意，附图仅图示出了本公开内容的典型实施方式，并且因此不应被认为是对本公开内容的范围的限制，因为本公开内容可允许其他等效的实施方式。
图1是根据一个实施方式的用于在层堆叠物中形成修改的深沟槽的方法的操作的流程图。
图2A-K图示出了根据一个实施方式的层堆叠物。
图3是根据一个实施方式的用于在层堆叠物中形成修改的深沟槽的方法的操作的流程图。
图4A-N图示出了根据一个实施方式的层堆叠物。
图5是根据一个实施方式的用于在层超级堆叠物中形成过孔和超级过孔的方法的操作的流程图。
图6A-D图示出了根据一个实施方式的层超级堆叠物。
为了便于理解，在可能的情况下使用了相同的参考数字来表示图中共有的相同元件。可以预期的是，一个实施方式的元件和特征可被有益地并入到其他实施方式中，而无需进一步叙述。
具体实施方式
在此提供的实施方式一般涉及修改层堆叠物的部分的方法。该方法包含：形成深沟槽和窄沟槽，使得在层与层之间实现期望的低压降。形成深沟槽的方法包含：蚀刻可流动电介质的部分，使得深金属触点设置在深沟槽下方。选择性地蚀刻深沟槽以形成修改的深沟槽。形成超级过孔的方法包含：形成穿过层超级堆叠物的第二层堆叠物的超级过孔沟槽。在此公开的方法允许减小半导体层堆叠物中的特征结构的电阻，并且从而减小压降。如上所述，这些方法允许将层材料改变为更高的电阻率特征结构，因为来自材料改变的更高的电阻至少部分地被特征结构形状和深度的修改所抵消。另外，包含窄沟槽则允许同时降低层堆叠物的时间常数。在此公开的实施方式可用于(但不限于)创建具有期望的低电阻和压降的填充沟槽和填充过孔。
正如在这里所用的那样，术语“大约”是指距标称值有+/-10％的变化。应当理解的是，这种变化可包含在这里提供的任何值中。
在本公开内容的各种实施方式中，涉及层或其他材料被沉积。应当理解的是，可使用半导体制造中使用的任何常规方法来执行这些材料的沉积，所述方法诸如是(但不限于)化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、电镀、化学镀、上述任何一种的选择性沉积、上述的组合以及任何其他合适的方法。应当理解的是，当在此将方法的操作描述为在两个或更多个分开的位置中沉积材料时，这些沉积可同时发生，或者可在分开的子操作中沉积材料。
在本公开内容的各种实施方式中，涉及层或其他材料被蚀刻。应当理解的是，可使用半导体制造中使用的任何常规方法来执行这些材料的蚀刻，所述方法诸如是(但不限于)反应离子蚀刻(RIE)、干式蚀刻、湿式蚀刻、等离子体蚀刻、微负载(microloading)、上述任何一种的选择性蚀刻、上述的组合和任何其他合适的方法。应当理解的是，当在此将方法的操作描述为蚀刻两种或更多种类型的材料时，蚀刻可以以同一蚀刻处理同时发生，或者可使用不同的蚀刻处理在分开的子操作中执行蚀刻。例如，描述蚀刻金属和电介质的操作包含使用蚀刻金属的第一蚀刻处理的第一蚀刻子操作，并且该操作还包含使用蚀刻电介质的第二蚀刻处理的第二蚀刻子操作。
图1是根据一个实施方式的用于在层堆叠物(例如，图2A的层堆叠物200)中形成修改的深沟槽的方法100的操作的流程图。尽管结合图1和图2A-2K描述了方法100的操作，但是本领域技术人员将理解，被构造成用以按任何顺序执行方法100的操作的任何***都落入在此描述的实施方式的范围内。
图2A示出了根据一个实施方式的层堆叠物200。如图所示，层堆叠物200包含基板201、第一介电层202、多个金属触点203(例如，203A、203B)、第一蚀刻终止层204(ESL)、第二介电层205、第二蚀刻终止层(ESL)206和多个硬模207。基板201可包含半导体处理中使用的任何基板。基板201可以是半导体的(semiconducting)。基板201可以是平坦、无特征结构(featureless)的硅(Si)晶片。基板201可以是图案化的硅晶片，如通常在逻辑门、输入/输出(I/O)门、场效应晶体管(FET)、鳍式场效应晶体管(finFET)或存储应用中使用的那样。
基板201可包括晶体硅(例如，Si<100>或Si<111>)、氧化硅、应变硅(strainedsilicon)、硅锗、掺杂或未掺杂的多晶硅、掺杂或未掺杂的硅、图案化或非图案化的晶片、绝缘体上硅(SOI)、碳掺杂的氧化硅、氮化硅、掺杂的硅、锗、砷化镓、玻璃、蓝宝石、设置在硅上的金属层和类似物。基板201可以被构造成直径为200mm、300mm或450mm的晶片，或者被构造成矩形或正方形的面板。基板201可在基板201的表面上含有对准标记(未显示)或其他特征，以帮助对准和定位各种图案，以确保生长或蚀刻正确的层图案。基板201可包含设置在基板上的任何数量的金属材料、半导体材料和/或绝缘材料。
第一介电层202设置在基板201之上。第一介电层202可包含低k介电材料，诸如碳氧化硅(SiOC)。多个金属触点203设置在第一介电层202中。多个金属触点203包含至少一个窄金属触点203A和至少一个深金属触点203B。多个金属触点203包含导电材料，诸如钨(W)、钴(Co)、钌(Ru)、以上的任何合金或以上的任何组合。
第一ESL 204设置在第一介电层202之上。第一ESL 204可包含本领域中使用的任何蚀刻终止层。第一ESL 204包含硅碳氮化物(SiCN)、氧化铝(AlxOy)或以上的任意组合。在一些实施方式中，多个触点203的至少一个触点的一部分延伸超出ESL 204。
第二介电层205设置在第一ESL 204之上。第二介电层205包含第一介电层202的任何材料。第二ESL 206设置在第二介电层205之上。第二ESL 206包含第一ESL 204的任何材料。多个硬模207包含本领域中用于选择性蚀刻的任何掩模，诸如旋涂碳、无定形碳或底部抗反射涂层(BARC)。
方法100始于操作110，在此，在蚀刻终止层中形成图案(例如，在第二ESL 206中形成图案250)，如图2B所示。使用任何常规的蚀刻方法来形成图案250，并且通过蚀刻掉第二ESL 206的未被多个硬模207覆盖的部分来形成该图案。
在操作120，移除硬模207，如图2C所示。可通过本领域中通常使用的任何处理来移除硬模207。操作120取决于所使用的硬模207的类型。
在操作130，在第二ESL 206之上沉积图案化的掩模(例如，图案化的掩模208)，如图2D所示。图案化的掩模208允许在下面的层堆叠物200上选择性地蚀刻或沉积材料，因为图案化的掩模保护某些区域免于后续处理中被不希望地蚀刻。图案化的掩模208可包含光刻胶材料或自组装单层(SAM)的沉积层。图案化的掩模208可包含碳(C)，诸如非晶碳。可在第一子操作中将掩模沉积在一层中，并且接着在第二子操作中图案化该层以形成图案化的掩模208。
在操作140，通过选择性地蚀刻第二ESL 206和第二介电层205的部分来形成深沟槽(例如，深沟槽209)，如图2E所示。通过蚀刻穿过层堆叠物200的未被图案化的掩模208覆盖的区域来创建深沟槽209。可以以约
Figure BDA0003922474240000051
到约
Figure BDA0003922474240000052
的深度蚀刻深沟槽209。虽然在图2E中，深沟槽209部分地穿透第二介电层205，但是在一些实施方式中，深沟槽完全地穿透第二介电层205并且部分或完全地穿透第一ESL 204。
在操作150，移除图案化的掩模208，如图2F所示。可通过本领域通常使用的任何处理来移除图案化的掩模208。操作130取决于所使用的图案化的掩模208的类型。
在操作160，深沟槽被选择性地蚀刻，使得形成修改的深沟槽(例如，修改的深沟槽211)，如图2G所示。通过蚀刻穿过深沟槽209的区域来创建修改的深沟槽211。通过选择性地蚀刻第一介电层202的部分来创建修改的深沟槽211。修改的深沟槽211暴露出深金属触点203B的至少一部分。在一些实施方式中，修改的深沟槽211暴露出深金属触点203B的顶表面203BTop和侧表面203BSide的部分。操作160可包含在此公开的任何蚀刻处理。修改的深沟槽211的深度从约
Figure BDA0003922474240000061
到约
Figure BDA0003922474240000062
变化。修改的深沟槽211可被用作功率轨(power rail)。
根据一个实施方式，操作160进一步包含形成一个或多个窄沟槽(例如，一个或多个窄沟槽210)。通过选择性地蚀刻第二ESL 206和第二介电层205的部分来形成一个或多个窄沟槽210。通过蚀刻穿过层堆叠物200的未被图案250覆盖的区域来创建一个或多个窄沟槽210。根据一个实施方式，至少一个窄沟槽210暴露出窄金属触点203A的至少一部分。窄沟槽210的深度为从约
Figure BDA0003922474240000063
到约
Figure BDA0003922474240000064
窄沟槽210具有约3.5：1的深度与宽度的深宽比(AR)。
图案250被用来定位和控制蚀刻的宽度，以创建一个或多个窄沟槽210和修改的深沟槽209。可以以不同的深度蚀刻一个或多个窄沟槽210和修改的深沟槽209。例如，一个或多个窄沟槽210的深度小于深沟槽209和/或修改的深沟槽211的深度。在另一示例中，一个或多个窄沟槽210没有完全蚀刻穿过第一ESL 204，而深沟槽209部分地或全部地蚀刻穿过第一ESL。深沟槽209的深度从约
Figure BDA0003922474240000065
到约
Figure BDA0003922474240000066
变化。
在操作170，在修改的深沟槽211中沉积阻挡层(例如，阻挡层212)，如图2H所示。阻挡层212改善了沉积在该阻挡层212上的那些层的粘附力，并减小了沉积在该阻挡层212上的层的晶粒尺寸。阻挡层212可包含氮化钽(TaN)。在一些实施方式中，阻挡层212沉积在深金属触点203B的暴露部分上。在其他实施方式中，由于阻挡层的选择性沉积，阻挡层212没有沉积在深金属触点203B的暴露部分上。
在操作180，在阻挡层212之上沉积第一填充材料(例如，第一填充材料213)，如图2I所示。第一填充材料213至少部分地填充修改的深沟槽209。可使用CVD、化学镀、选择性沉积、PVD或以上的任意组合来沉积第一填充材料213。根据一个实施方式，第一填充材料213至少部分地填充一个或多个窄沟槽210。第一填充材料213包含导电材料。根据一个实施方式，第一填充材料213包含钴(Co)、钨(W)、铜(Cu)、以上的任何合金以及以上的任何组合。在一些实施方式中，第一填充材料213的第一不需要部分213U存在于层堆叠物200之上的各个位置处。如下所述，可在进一步的操作中移除第一不需要部分213U。
在操作190，在第一填充材料213之上沉积第二填充材料(例如，第二填充材料214)，如图2J所示。第二填充材料214至少部分地填充修改的深沟槽209。根据一个实施方式，第二填充材料214至少部分地填充一个或多个窄沟槽210。第二填充材料214包含导电材料。根据一个实施方式，第二填充材料214包含钴(Co)、钨(W)、铜(Cu)、以上的任何合金以及以上的任何组合。根据一个实施方式，第二填充材料214包含与第一填充材料213的导电材料不同的导电材料。在一些实施方式中，第二填充材料214的第二不需要部分214U存在于层堆叠物200之上的各个位置处。如下所述，第二不需要部分214U可在进一步的操作中移除。
在一些实施方式中，不执行操作190，并且第一填充材料213填充一个或多个窄沟槽210和/或修改的深沟槽211的一个或多个。在一些实施方式中，操作190将第二填充材料214沉积在修改的深沟槽211中，但不沉积在一个或多个窄沟槽210中。在一些实施方式中，操作190将第二填充材料214沉积在一个或多个窄沟槽210中，但不沉积在修改的深沟槽211中。
在操作195，移除不需要的填充物部分(例如，若存在的话，第一不需要部分213U和/或若存在的话，第二不需要部分214U)，如图2K所示。不需要的填充物部分可通过使表面平坦化来移除。根据一个实施方式，使表面平坦化包含化学机械抛光(CMP)处理。
与传统的沟槽(也即，暴露金属触点的顶部但不暴露金属触点的侧面的沟槽)相比，在金属触点203B周围形成的修改的深沟槽211允许电阻R的下降。电阻的下降导致电压V下降(V＝IR，这里I为电流)。在此公开的修改的深沟槽211可将R和V减小多达约50％，诸如减小约40％。
由于减小的IR降(IR drop)，修改的深沟槽211的深度增加导致功率轨上的V减小。另外，为窄沟槽210维持更低的深度和宽度导致了减小的电容(C)，因此减小了时间常数τ＝RC。因此，修改的深沟槽211和窄沟槽210的组合允许在减小层堆叠物200的V压降和τ两者之间的平衡。替代地，对于类似的性能而言，修改的深沟槽211的宽度(例如，功率轨宽度)可以通过依照与修改的深沟槽的深度增加相似的比例来修改，因而使得能够实现减小的面积。在第一填充材料213和/或第二填充材料214包含Co和/或Ru的实施方式中，更深的修改的深沟槽211提供了IR降的减小，这可使不利之处最小化。
图3是根据一个实施方式的用于在层堆叠物(如，图4A的层堆叠物400)中形成修改的深沟槽的方法300的操作的流程图。尽管结合图3和图4A-M描述了方法300的操作，但是本领域技术人员将理解，被构造成用以按照任何顺序执行方法300的操作的任何***都落入于在此描述的实施方式的范围内。
图4A示出了根据一个实施方式的层堆叠物400。如图所示，层堆叠物400包含基板201、第一介电层202、多个金属触点203、第一层402、第二层403和多个硬模404。第一层402可包含一种或多种金属，诸如钌(Ru)、钼(Mo)、钨(W)、以上的任何合金以及以上的任何组合。第二层403可包含绝缘材料诸如氧化物。硬模404可以实质上类似于如上所述的图2A的硬模207。
方法300始于操作310，在此形成一个或多个窄沟槽(例如，窄沟槽405)，如图4B所示。通过穿过硬模404蚀刻第一层402和第二层403的一部分来形成一个或多个窄沟槽405。在操作310期间，形成多个层特征结构(例如，多个层特征416)。多个层特征结构416包含在操作310期间未被蚀刻的来自第一层402和第二层403的材料。根据一个实施方式，在操作310期间，深金属触点203B的至少一部分被暴露。根据一个实施方式，一个或多个窄金属触点203A的一个窄金属触点的至少一部分设置在多个层特征结构416的一个层特征结构之下。多个层特征结构416的第一层402的部分可以为层超级堆叠物的M0元件。
在操作320，移除硬模404，并且在多个层特征结构416和第一介电层202之上沉积可流动电介质(例如，可流动电介质407)，如图4C所示。可流动电介质407可包含低k电介质，诸如SiOC。
在一些实施方式中，可流动电介质407的第一不需要部分407U存在于层堆叠物400之上的各个位置处。如下所述，可以在进一步的操作中移除第一不需要部分407U。
在操作330，移除第一不需要部分(例如，第一不需要部分407U)，如图4D所示。可通过使表面平坦化来移除第一不需要部分407U。根据一个实施方式，使表面平坦化包含CMP处理。
在操作340，将图案化的掩模(例如，图案化的掩模408)沉积在层堆叠物400上，如图4E所示。图案化的掩模408可以实质上类似于在以上图2B的讨论中描述的图案化的掩模208。图案化的掩模408也可以实质上类似于在以上图2A的讨论中描述的硬模207。
在操作350，在可流动电介质407中蚀刻出深沟槽(例如，深沟槽410)，如图4F所示。穿过图案化的掩模408(图4E中的开口409来蚀刻出深沟槽410。深金属触点203B可以被深沟槽410暴露。深沟槽410可部分或全部穿透第一层402。深沟槽410可为功率轨的一部分。深沟槽410的深度从约
Figure BDA0003922474240000091
到约
Figure BDA0003922474240000092
变化。
在操作360，移除图案化的掩模408，如图4G所示。图案化的掩模的移除可实质上类似于在以上图1的讨论中描述的操作130。
在操作365，在深沟槽410的侧面410S上沉积多个间隔层(例如，间隔层420)，如图4H所示。间隔层420可包含任何电介质，诸如氮化硅或二氧化硅。间隔层420增加了在第一层402的部分与沉积在深沟槽410中的任何材料之间的电隔离。
在操作370，在深沟槽410中沉积阻挡层(例如，阻挡层411)，如图4I所示。阻挡层411可实质上类似于在图2H的讨论中描述的阻挡层212。阻挡层的沉积可实质上类似于在以上图1的讨论中描述的操作170。
在操作380，在阻挡层411之上沉积第一填充材料(例如，第一填充材料412)，如图4J所示。第一填充材料412可实质上类似于在以上图2I的讨论中描述的第一填充材料213。第一填充材料412的沉积可实质上类似于在以上图1的讨论中描述的操作180。
在一些实施方式中，第二填充材料(未显示)可沉积在第一填充材料412之上。第二填充材料可实质上类似于在以上图2J的讨论中描述的第二填充材料214。第二填充材料的沉积可实质上类似于在以上图1的讨论中描述的操作190。
在一些实施方式中，第一填充材料412的第一不需要部分412U存在于层堆叠物400之上的各个位置处。在一些实施方式中，第二填充材料的第二不需要部分(未显示)存在于层堆叠物400之上的各个位置处。如下所述，可以在进一步的操作中移除第一不需要部分412U和第二不需要部分。
在操作385，移除填充物的不需要部分(例如，第一不需要部分412U，若存在的话，和/或第二不需要部分，若存在的话)，如图4K所示。不需要的填充物部分的移除可实质上类似于以上在图1的讨论中描述的操作195。
在操作386，在层结构400之上沉积覆盖层(例如，覆盖层413)，如图4L所示。覆盖层413可包含介电材料。
在操作390，穿过覆盖层413和第二层403的至少一部分来蚀刻出过孔通道(例如，过孔通道414)，如图4M所示。
在操作395，在过孔通道414中沉积过孔材料(例如，过孔材料415)，如图4N所示。根据一个实施方式，过孔材料415和第一填充材料412包含相同的材料。
深沟槽410的增加的深度由于减小的IR而导致减小的V。另外，对窄沟槽405维持更低的深度和宽度导致减小的电容(C)，因此减小了时间常数τ＝RC。因此，深沟槽410和窄沟槽405的组合允许在减小层堆叠物400的V压降和τ两者之间的平衡。
图5是根据一个实施方式的用于在层超级堆叠物(例如，图6A的层超级堆叠物600)中形成过孔和超级过孔的方法500的操作的流程图。尽管结合图5和图6A-D描述了方法500的操作，但是本领域技术人员将理解，被构造成用以按照任何顺序执行方法500的操作的任何***都落入于在此描述的实施方式的范围内。
图6A示出了根据一个实施方式的层超级堆叠物600。如图所示，层超级堆叠物600包含第一层堆叠物611和第二层堆叠物610。第一层堆叠物611包含基板201和设置在该基板201上的多个其他层。第一层堆叠物611可实质上类似于图4N中显示的层堆叠物400。
第二层堆叠物610设置在第一层堆叠物611之上。如图所示，第二层堆叠物610包含第一层601、第二层602和可流动电介质603。第一层601可实质上类似于如在以上图4A的讨论中的第一层402。第二层602设置在第一层601之上。第二层602可实质上类似于在以上图4A的讨论中描述的第二层403。可流动电介质603设置在第二层602之上，并且可流动电介质设置在第一层601和第二层602的侧面。可流动电介质603实质上类似于如在以上图4C中讨论的可流动电介质407。第一层601可为层超级堆叠物600的M1元件。
方法500始于操作510，在此在层超级堆叠物600中形成过孔沟槽(例如，过孔沟槽604)和超级过孔沟槽(例如，超级过孔沟槽605)，如图6B所示。超级过孔沟槽605暴露第一填充材料412的至少一部分。操作510可包含在同一步骤形成过孔沟槽604和超级过孔沟槽605。操作510可包含在一个子操作中形成过孔沟槽604，以及在另一子操作中形成超级过孔沟槽605。
在操作520，在过孔沟槽中用过孔材料(例如，过孔材料606)填充过孔沟槽604，并且用超级过孔材料(例如，超级过孔材料607)填充超级过孔沟槽，如图6C所示。过孔材料606和超级过孔材料607各自分别包含过孔导电材料和超级过孔导电材料。过孔导电材料和超级过孔导电材料各自包含导电材料，诸如金属，诸如Ru、W、Co、Mo、它们的合金以及它们的任意组合。根据一个实施方式，过孔材料606和超级过孔材料607包含相同的材料。操作520可包含在同一操作中填充过孔材料607和超级过孔材料607。操作520可包含在一个子操作中填充过孔材料607，以及在另一子操作中填充超级过孔材料607。
在操作530，在第二层堆叠物(例如，第二层堆叠物610)的顶层之上沉积多个M2层元件(例如，M2层元件608)，如图6D所示。例如，顶层包含覆盖层413。多个M2层元件608可包含Ru、W、Co、Mo、它们的合金以及它们的任意组合。根据一个实施方式，在多个M2层元件608的一个M2层元件与第一填充材料412之间形成电连接。根据一个实施方式，多个M2层元件608和第一填充412材料包括不同的材料。多个M2层元件608可为层超级堆叠物600的M2元件。因此，M2层元件608、超级过孔材料607和第一填充材料412的结合作用为过孔旁路(via shunt)或过孔跨层(via straddle)。过孔旁路(或过孔跨层)允许在第一填充材料412(例如，M0层元件)与M2层元件之间的低R连接。
如上所述，提供了修改层堆叠物的部分的方法。形成深沟槽的方法包含蚀刻可流动电介质的部分，使得深金属触点设置在深沟槽下方。选择性地蚀刻深沟槽以形成修改的深沟槽。形成超级过孔的方法包含形成穿过层超级堆叠物的第二层堆叠物的超级过孔沟槽。
在此公开的方法允许减小半导体层堆叠物中的特征结构的电阻，并且从而减小压降。如上所述，这些方法允许将层材料改变为更高的电阻率特征结构，因为来自材料改变的更高的电阻至少部分地被特征结构形状和深度的修改所抵消。另外，包含窄沟槽允许同时降低层堆叠物的时间常数。
尽管前述内容针对本发明的实现方式，但是在不背离本发明的基本范围的情况下，可设计本发明的其他和进一步的实现方式，并且本发明的范围由随附的权利要求来确定。

Claims (40)

1.一种在层堆叠物中形成修改的深沟槽的方法，包括以下步骤：
选择性地蚀刻设置在所述层堆叠物中的深沟槽，以形成所述修改的深沟槽，使得暴露出深金属触点的至少一部分；
在所述修改的深沟槽中沉积阻挡层；
在所述阻挡层之上沉积第一填充材料；和
移除所述第一填充材料的第一不需要部分。
2.如权利要求1所述的方法，进一步包括以下步骤：
在所述第一填充材料之上沉积第二填充材料；和
移除所述第二填充材料的第二不需要部分。
3.如权利要求2所述的方法，其中所述移除所述第一不需要部分和所述移除所述第二不需要部分的步骤包括化学机械抛光处理。
4.如权利要求1所述的方法，进一步包括以下步骤：
在所述层堆叠物之上沉积图案化的硬模；和
在所述层堆叠物中形成所述深沟槽，其中所述深沟槽设置在所述深金属触点之上。
5.如权利要求4所述的方法，其中：
选择性地蚀刻所述深沟槽的步骤进一步包括以下步骤：在所述层堆叠物中选择性地蚀刻一个或多个窄沟槽，使得暴露出窄金属触点的一部分；
在所述修改的深沟槽中沉积所述阻挡层的步骤进一步包括以下步骤：在一个或多个窄沟槽中沉积所述阻挡层；和
在所述修改的深沟槽中沉积所述第一填充材料的步骤进一步包括以下步骤：在所述一个或多个窄沟槽中的所述阻挡层之上沉积所述第一填充材料。
6.如权利要求5所述的方法，进一步包括以下步骤：
在所述一个或多个窄沟槽中的所述第一填充材料之上沉积第二填充材料；和
移除所述第二填充材料的第二不需要部分。
7.如权利要求6所述的方法，其中：
所述阻挡层包括氮化钽(TaN)；
所述第一填充材料包括钴(Co)；和
所述第二填充材料包括铜(Cu)。
8.一种在层堆叠物中形成深沟槽的方法，包括以下步骤：
在可流动电介质中蚀刻所述深沟槽，使得深金属触点设置在所述深沟槽下方；
在所述深沟槽中沉积阻挡层；
在所述阻挡层之上沉积第一填充材料；和
移除所述第一填充材料的第一不需要部分。
9.如权利要求8所述的方法，其中所述蚀刻所述深沟槽的步骤暴露出所述深金属触点的至少一部分。
10.如权利要求8所述的方法，进一步包括以下步骤：
蚀刻所述层堆叠物中的过孔通道；和
在所述过孔通道中沉积过孔金属。
11.如权利要求10所述的方法，进一步包括以下步骤：
在所述层堆叠物中形成一个或多个沟槽，其中：
所述形成所述一个或多个沟槽的步骤包括以下步骤：蚀刻第一层和第二层；
形成一个或多个层特征结构；和
在所述一个或多个层特征结构的一个层特征结构中形成所述过孔通道；和
在所述一个或多个沟槽中沉积所述可流动电介质。
12.如权利要求10所述的方法，其中所述过孔金属和所述第一填充材料包括相同的材料。
13.如权利要求8所述的方法，进一步包括以下步骤：
在所述第一填充材料之上沉积第二填充材料；和
移除所述第二填充材料的第二不需要部分。
14.一种在层超级堆叠物中形成过孔沟槽和超级过孔沟槽的方法，包括：
第一层堆叠物；和
第二层堆叠物，设置在所述第一层堆叠物之上；
所述方法包括以下步骤：
在所述第二层堆叠物中形成所述过孔沟槽；和
形成穿过所述第二层堆叠物的所述超级过孔沟槽，使得暴露出所述第一层堆叠物的第一填充材料的一部分。
15.如权利要求14所述的方法，进一步包括以下步骤：
在所述过孔沟槽中沉积过孔材料；和
在所述超级过孔沟槽中沉积超级过孔材料。
16.如权利要求15所述的方法，进一步包括以下步骤：在所述过孔材料和所述超级过孔材料之上沉积多个M2层元件，使得在所述M2层元件中的一个M2层元件与所述第一填充材料之间形成电连接。
17.如权利要求16所述的方法，其中所述M2层元件和所述第一填充材料包括不同的材料。
18.如权利要求16所述的方法，其中所述第一填充材料包括钽(Ta)、铜(Cu)或钴(Co)。
19.如权利要求15所述的方法，其中所述过孔材料和所述超级过孔材料包括相同的材料。
20.如权利要求15所述的方法，其中所述过孔材料包括铜(Cu)、钌(Ru)、钼(Mo)或钨(W)。
21.一种层堆叠物，包括：
第一介电层；
多个金属触点，包括深金属触点，所述多个金属触点至少部分地在所述第一介电层中；
第一蚀刻终止层，在所述第一介电层之上；
第二介电层，在所述第一蚀刻终止层之上；
一个或多个窄沟槽，在所述第一蚀刻终止层和所述第二介电层中；和
修改的深沟槽，在所述第一蚀刻终止层、所述第二介电层和所述第一介电层中，所述修改的深沟槽在所述深金属触点之上，所述修改的深沟槽具有的深度比至少一个所述窄沟槽的深度更深。
22.如权利要求21所述的层堆叠物，进一步包括阻挡层，所述阻挡层在所述修改的深沟槽之上。
23.如权利要求21所述的层堆叠物，进一步包括第一填充材料，所述第一填充材料包括第一导电材料，所述第一填充材料至少部分地填充所述修改的深沟槽。
24.如权利要求23所述的层堆叠物，进一步包括第二填充材料，其中：
所述第二填充材料包括不同于所述第一导电材料的第二导电材料；
所述第二填充材料在所述第一填充材料之上；以及
所述第二填充材料至少部分地填充所述修改的深沟槽。
25.如权利要求23所述的层堆叠物，其中所述第一填充材料至少部分地填充至少一个窄沟槽。
26.如权利要求25所述的层堆叠物，其中第二填充材料至少部分地填充至少一个窄沟槽。
27.如权利要求26所述的层堆叠物，其中：
所述第一填充材料包括钴(Co)；以及
所述第二填充材料包括铜(Cu)。
28.如权利要求21所述的层堆叠物，其中所述一个或多个窄沟槽中的一个窄沟槽在金属触点之上。
29.如权利要求21所述的层堆叠物，其中所述修改的深沟槽暴露出所述深金属触点的至少一部分。
30.如权利要求29所述的层堆叠物，其中所述修改的深沟槽暴露所述深金属触点的顶表面和侧表面的部分。
31.一种层堆叠物，包括：
第一介电层；
可流动电介质，在所述第一介电层之上；
第一层，在所述可流动电介质内；
第二层，在所述可流动电介质内，所述第二层在所述第一层之上；和
深沟槽，在所述可流动电介质中。
32.如权利要求31所述的层堆叠物，进一步包括第一填充材料，所述第一填充材料在所述深沟槽中，所述第一填充材料包括第一导电材料。
33.如权利要求32所述的层堆叠物，进一步包括第二填充材料，其中：
所述第二填充材料包括不同于所述第一导电材料的第二导电材料；
所述第二填充材料在所述第一填充材料之上；以及
所述第二填充材料至少部分地填充所述深沟槽。
34.如权利要求31所述的层堆叠物，进一步包括多个间隔层，所述间隔层在所述深沟槽的侧面上。
35.如权利要求31所述的层堆叠物，进一步包括覆盖层，所述覆盖层在所述可流动电介质之上，所述覆盖层包括介电材料。
36.一种层超级堆叠物，包括：
第一层堆叠物，包括：
第一介电层；
可流动电介质，在所述第一介电层之上；
第一层，在所述可流动电介质内；
第二层，在所述可流动电介质内，所述第二层在所述第一层之上；
深沟槽，在所述可流动电介质中；和
第一填充材料，包括第一导电材料，所述第一填充材料至少部分地填充所述深沟槽；和
第二层堆叠物，在所述第一层堆叠物之上，所述第二层堆叠物包括：
顶部第一层，包括顶部第一导电材料；和
超级过孔材料，包括超级过孔导电材料，所述超级过孔材料电连接到所述第一填充材料。
37.如权利要求36所述的层超级堆叠物，进一步包括过孔材料，所述过孔材料包括过孔导电材料，所述过孔材料在所述顶部第一层之上。
38.如权利要求37所述的层超级堆叠物，其中所述过孔导电材料不同于所述超级过孔导电材料。
39.如权利要求37所述的层超级堆叠物，进一步包括多个M2元件，所述M2元件在所述过孔材料和所述超级过孔材料之上。
40.如权利要求36所述的层超级堆叠物，进一步包括可流动电介质，其中：所述可流动电介质在所述顶部第一层之上；以及
所述可流动电介质在超级过孔材料的侧面。
CN202180032653.6A 2020-05-28 2021-03-11 用于修改层堆叠物的部分的方法 Pending CN115552593A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US202063031315P 2020-05-28 2020-05-28
US63/031,315 2020-05-28
US17/157,546 2021-01-25
US17/157,546 US11658041B2 (en) 2020-05-28 2021-01-25 Methods of modifying portions of layer stacks
US17/197,969 2021-03-10
US17/197,969 US20210375637A1 (en) 2020-05-28 2021-03-10 Methods of modifying portions of layer stacks
PCT/US2021/021916 WO2021242355A1 (en) 2020-05-28 2021-03-11 Methods of modifying portions of layer stacks

Publications (1)

Publication Number Publication Date
CN115552593A true CN115552593A (zh) 2022-12-30

Family

ID=78704787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180032653.6A Pending CN115552593A (zh) 2020-05-28 2021-03-11 用于修改层堆叠物的部分的方法

Country Status (6)

Country Link
US (2) US11658041B2 (zh)
JP (1) JP2023527329A (zh)
KR (1) KR20210147953A (zh)
CN (1) CN115552593A (zh)
TW (1) TW202213634A (zh)
WO (1) WO2021242355A1 (zh)

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532516A (en) 1991-08-26 1996-07-02 Lsi Logic Corportion Techniques for via formation and filling
US5654216A (en) 1996-04-08 1997-08-05 Chartered Semiconductor Manufacturing Pte Ltd. Formation of a metal via structure from a composite metal layer
US6127263A (en) 1998-07-10 2000-10-03 Applied Materials, Inc. Misalignment tolerant techniques for dual damascene fabrication
US6225207B1 (en) 1998-10-01 2001-05-01 Applied Materials, Inc. Techniques for triple and quadruple damascene fabrication
US6352917B1 (en) 2000-06-21 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Reversed damascene process for multiple level metal interconnects
US6541397B1 (en) 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US7042095B2 (en) 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
US7670946B2 (en) 2006-05-15 2010-03-02 Chartered Semiconductor Manufacturing, Ltd. Methods to eliminate contact plug sidewall slit
US8310053B2 (en) 2008-04-23 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a device with a cavity
US7902661B2 (en) 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US9030014B2 (en) * 2010-06-14 2015-05-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2012038961A (ja) 2010-08-09 2012-02-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9761489B2 (en) 2013-08-20 2017-09-12 Applied Materials, Inc. Self-aligned interconnects formed using substractive techniques
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US9653320B2 (en) 2014-09-12 2017-05-16 Applied Materials, Inc. Methods for etching a hardmask layer for an interconnection structure for semiconductor applications
KR102201092B1 (ko) 2014-09-16 2021-01-11 삼성전자주식회사 반도체 장치 제조 방법
US10727122B2 (en) * 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures
CN115547924A (zh) * 2014-12-23 2022-12-30 太浩研究有限公司 解耦过孔填充
US9793339B2 (en) 2015-01-08 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing copper contamination in metal-insulator-metal (MIM) capacitors
US9646876B2 (en) 2015-02-27 2017-05-09 Applied Materials, Inc. Aluminum nitride barrier layer
US10246772B2 (en) 2015-04-01 2019-04-02 Applied Materials, Inc. Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices
US9865459B2 (en) 2015-04-22 2018-01-09 Applied Materials, Inc. Plasma treatment to improve adhesion between hardmask film and silicon oxide film
US10593627B2 (en) 2015-06-25 2020-03-17 Intel Corporation Doric pillar supported maskless airgap structure for capacitance benefit with unlanded via solution
WO2017171760A1 (en) 2016-03-30 2017-10-05 Intel Corporation Self-aligned via below subtractively patterned interconnect
US9852990B1 (en) 2016-08-17 2017-12-26 International Business Machines Corporation Cobalt first layer advanced metallization for interconnects
WO2018125175A1 (en) 2016-12-30 2018-07-05 Intel Corporation Self-aligned hard masks with converted liners
US9960045B1 (en) 2017-02-02 2018-05-01 Applied Materials, Inc. Charge-trap layer separation and word-line isolation for enhanced 3-D NAND structure
JP2018129481A (ja) 2017-02-10 2018-08-16 ルネサスエレクトロニクス株式会社 半導体装置
US10636737B2 (en) 2018-08-21 2020-04-28 Qualcomm Incorporated Structure and method of metal wraparound for low via resistance
US10629484B1 (en) 2018-11-01 2020-04-21 Applied Materials, Inc. Method of forming self-aligned via
US10770395B2 (en) * 2018-11-01 2020-09-08 International Business Machines Corporation Silicon carbide and silicon nitride interconnects
JP7000363B2 (ja) * 2019-01-25 2022-01-19 ファナック株式会社 ロボット制御装置および管理システム

Also Published As

Publication number Publication date
KR20210147953A (ko) 2021-12-07
JP2023527329A (ja) 2023-06-28
US20210375637A1 (en) 2021-12-02
US20210375636A1 (en) 2021-12-02
TW202213634A (zh) 2022-04-01
US11658041B2 (en) 2023-05-23
WO2021242355A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
US11569124B2 (en) Interconnect structure having an etch stop layer over conductive lines
US10714424B2 (en) Method of forming metal interconnection
CN106558535B (zh) 形成金属互连件的方法
US10727122B2 (en) Self-aligned via interconnect structures
CN108461477B (zh) 用于超(跳跃)通孔整合的金属互连
CN107230660B (zh) 半导体装置的制造方法
US8980745B1 (en) Interconnect structures and methods of forming same
US10157833B1 (en) Via and skip via structures
CN104253108A (zh) 互连结构及其形成方法
TWI545694B (zh) 形成積體電路之內連線結構的方法及半導體裝置
US10832946B1 (en) Recessed interconnet line having a low-oxygen cap for facilitating a robust planarization process and protecting the interconnect line from downstream etch operations
CN113299600A (zh) 形成金属互连的方法
KR102024971B1 (ko) 반도체 디바이스 및 그 제조 방법
US10978343B2 (en) Interconnect structure having fully aligned vias
KR101959669B1 (ko) 전도성 피쳐를 형성하는 방법
US11916013B2 (en) Via interconnects including super vias
US11450563B2 (en) Interconnect structure and method
US11658041B2 (en) Methods of modifying portions of layer stacks
US10903117B2 (en) Fabricating vias with lower resistance
CN114068483A (zh) 包括金属布线的集成电路器件及其形成方法
TW202201636A (zh) 半導體裝置及其形成方法
US20220384334A1 (en) Interconnect structure and method
US11127784B2 (en) Integrated circuits with embedded memory structures and methods for fabricating the same
CN112563244A (zh) 半导体装置
CN115132649A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20221230

WD01 Invention patent application deemed withdrawn after publication