CN115541960A - 磁电阻传感器、芯片及芯片的制备方法 - Google Patents

Abstract

本申请提供一种磁电阻传感器。磁电阻传感器包括桥式结构、限流电阻及采样电阻，桥式结构包括多个桥臂及设置于桥臂的薄膜磁阻单元，桥式结构分别与输入端、地线和连接，限流电阻串联在输入端和桥式结构之间，采样电阻串联在输出端和桥式结构之间。本申请还提供一种芯片和一种芯片的制备方法。本申请的磁电阻传感器、芯片及芯片的制备方法所制备的芯片能够利用薄膜磁阻单元的磁阻效应检测导体中的电流变化，以输出导体的电压。检测导体的电压无需使用聚磁芯和线圈，可以节省空间和成本。本申请提供的磁电阻传感器可以应用于板载电压精确检测，直流/交流电流表电压计量取样、充电桩电压检测等应用场景。

Description

磁电阻传感器、芯片及芯片的制备方法

技术领域

本申请涉及传感器领域，更具体而言，涉及一种磁电阻传感器、芯片及芯片的制备方法。

背景技术

一些电力应用场景中常用电压互感器采集电压信号。现有电压互感器多为初级通过电路中串入限流电阻，将测量电压转换为测量电流，经过互感器后次级输出电流信号，该电流信号经采样电阻转化为电压信号。然而，电压互感器通常包含电流互感器，存在体积大、线圈用到金属较贵等问题。

发明内容

本申请实施方式提供一种磁电阻传感器，用于检测电压。

本申请实施方式提供的磁电阻传感器包括桥式结构、限流电阻及采样电阻，所述桥式结构包括多个桥臂及设置于所述桥臂的薄膜磁阻单元，所述桥式结构分别与输入端、地线和连接，所述限流电阻串联在所述输入端和所述桥式结构之间，所述采样电阻串联在所述输出端和所述桥式结构之间。

在某些实施方式中，所述输出端包括正极端和负极端，所述桥式结构包括全桥结构，所述全桥结构包括四个桥臂，所述正极端和所述负极端分别连接两个所述桥臂，每个所述桥臂设有一个所述薄膜磁阻单元，位于相邻桥臂上的所述薄膜磁阻单元的长轴相互垂直，位于相对桥臂上的所述薄膜磁阻单元的长轴相互平行。

在某些实施方式中，所述薄膜磁阻单元的长宽比大于1或小于1。

在某些实施方式中，所述桥式结构包括半桥结构，所述半桥结构包括两个串联的所述薄膜磁阻单元。

在某些实施方式中，所述薄膜磁阻单元包括依次设置的：底部电极层、种子层、钉扎层、被钉扎层、隔离层、自由层、偏置层、保护层及顶部电极层。

在某些实施方式中，所述薄膜磁阻单元包括依次设置的：缓冲层、第一反铁磁层、第一铁磁层、第一夹层、铁磁参考层、隔离层、自由层、第二夹层、第二铁磁层、第二反铁磁层和覆盖层。

在某些实施方式中，所述自由层包括镍铁合金材料，所述隔离层为非磁性氧化物材料。

本申请实施方式还提供一种芯片。芯片包括信号处理电路及上述任意一项实施方式中的磁电阻传感器。所述磁电阻传感器与所述信号处理电路连接。

在某些实施方式中，所述信号处理电路包括信号转换电路、电流输出电路、电压测量电路、电压放大电路、自动校准电路中的至少一种。

在某些实施方式中，所述信号处理电路包括分压电阻，所述分压电阻与所述磁电阻传感器串联并用于测量电压。

本申请实施方式还提供一种芯片的制备方法。芯片的制备方法包括：形成多个薄膜磁阻单元；采用MEMS(Micro Electro Mechanical Systems，MEMS)工艺互联多个所述薄膜磁阻单元以生成磁电阻传感器，所述磁电阻传感器包括磁电阻传感电路，所述磁电阻传感电路包括桥式结构、限流电阻及采样电阻，所述桥式结构包括多个桥臂及设置于所述桥臂的薄膜磁阻单元，所述桥式结构分别与输入端、地线和输出端连接，所述限流电阻串联在所述输入端和所述桥式结构之间，所述采样电阻串联在所述输出端和所述桥式结构之间；及将所述磁电阻传感器和信号处理电路封装在一个封装体内以形成所述芯片。

在某些实施方式中，所述制备方法还包括：在所述薄膜磁阻单元上电镀高磁导率的聚磁层。

本申请提供的磁电阻传感器、芯片及芯片的制备方法所制备的芯片能够利用薄膜磁阻单元的磁阻效应检测导体中的电流变化，以输出导体的电压。检测导体的电压无需使用聚磁芯和线圈，可以节省空间和成本。本申请提供的磁电阻传感器、芯片及芯片的制备方法所制备的芯片无需使用聚磁芯和线圈，从而能够应用在直流电能表、交流电能表中，代替分流器精确测量电压值。

本申请的实施方式的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实施方式的实践了解到。

附图说明

本申请的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解，其中：

图1是本申请某些实施方式的磁电阻传感器的结构示意图；

图2是本申请某些实施方式的薄膜磁阻单元的结构示意图；

图3是本申请某些实施方式的另一薄膜磁阻单元的结构示意图；

图4是本申请某些实施方式的磁电阻传感器的结构示意图；

图5是本申请某些实施方式的芯片的结构示意图；

图6是本申请某些实施方式的信号处理电路的结构示意图；

图7是本申请某些实施方式的芯片的结构示意图；

图8是本申请某些实施方式的芯片的制备方法的流程示意图；

图9是本申请某些实施方式的芯片的制备方法的流程示意图。

具体实施方式

下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中，相同或类似的标号自始至终表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本申请的实施方式，而不能理解为对本申请的实施方式的限制。

请参阅图1，本申请实施方式提供一种磁电阻传感器100。磁电阻传感器100包括桥式结构10、限流电阻20及采样电阻30，桥式结构10包括多个桥臂11及设置于桥臂11的薄膜磁阻单元12，桥式结构10分别与输入端、地线和输出端连接，限流电阻20串联在输入端和桥式结构10之间，采样电阻30串联在输出端和桥式结构10之间。

薄膜磁阻单元12包括磁阻材料，能够检测到磁场信号。在电流流过导体时会在空间中产生磁场，该磁场的大小与电流的大小正比，且磁场在导体周围呈圆周分布。多个薄膜磁阻单元12组成桥式结构10，桥式结构10与输出端连接以通入导体中的电流。当导体中的电流大小发生变化时，产生的磁场大小对应变化，薄膜磁阻单元12的磁阻由于磁阻效应而随之变化，从而使桥式结构10在输出端输出的电压发生变化，使磁电阻传感器100能够输出导体的电压。

桥式结构10能够放大输出端输出的电压信号，以改变信号的噪声、取消共模信号、改善温漂问题。采样电阻30串联在输出端和桥式结构10之间，用于量取输出端的电压信号。限流电阻20串联在输入端和桥式结构10之间，用于限制输入桥式结构10的电流大小，以提高薄膜磁阻单元12的检测灵敏度，以及避免输入桥式结构10的电流过高导致薄膜磁阻单元12损坏。

综上，本申请实施方式的磁电阻传感器100利用薄膜磁阻单元12的磁阻效应检测导体中的电流变化，以输出导体的电压。相较于电压互感器测量导体电压的方式，磁电阻传感器100无需使用聚磁芯和线圈，可以节省空间和成本。

下面结合附图对磁电阻传感器100做进一步说明。

请参阅图1，在某些实施方式中，薄膜磁阻单元12可包括异向磁阻AMR(Anisotropic Magneto Resistance，AMR)、巨磁电阻GMR(Giant Magneto resistance，GMR)、隧道磁电阻TMR(Tunnel Magneto Resistance，TMR)或巨磁阻抗电阻GMI(GiantMagneto Impedance，GMI)，在此不作限制。对应地，磁电阻传感器100可以是AMR传感器、GMR传感器、TMR传感器、霍尔传感器、或磁通门传感器中的一种，在此不作限制。

请参阅图1，在某些实施方式中，薄膜磁阻单元12为隧道磁电阻TMR。隧道磁电阻TMR具有电阻变化率高、温度稳定性高、灵敏度高、线性范围高等优点。

请参阅图2，在某些实施方式中，薄膜磁阻单元12包括依次设置的：底部电极层、种子层、钉扎层、被钉扎层、隔离层、自由层、偏置层、保护层及顶部电极层。

在某些实施方式中，钉扎层包括MnIr、MnPt、MnFe等材料，被钉扎层包括CoFe、CoFeB等材料，在此不作限制。

在某些实施方式中，隔离层为非磁性氧化物材料，例如，隔离层为氧化镁、氧化铝、氧化镍等，在此不作限制。在某些实施方式中，隔离层的厚度范围为[1.0nm，2.0nm]，在隔离层的两边为导体材料并且有电势差的情况下，隔离层会发生隧穿，使薄膜磁阻单元12的电阻变化。

在某些实施方式中，自由层可以为镍铁合金、铁钴合金等高磁导率材料，在此不作限制。在导体中的电流的大小和方向发生变化时，电流产生的磁场的大小和方向也随之变化。自由层的磁化强度的方向随着待测磁场的变化而发生变化，而铁磁被钉扎层的磁化强度的方向在交换作用下被固定，薄膜磁阻单元12的阻值随着自由层的磁化强度的方向相对铁磁被钉扎层的磁化强度的方向的夹角变化而发生变化，实现对磁场的检测。

请参阅图3，在某些实施方式中，薄膜磁阻单元12为双钉扎层结构。例如，薄膜磁阻单元12包括依次设置的：缓冲层、第一反铁磁层、第一铁磁层、第一夹层、铁磁参考层、隔离层、自由层、第二夹层、第二铁磁层、第二反铁磁层和覆盖层。

请参阅图1，在某些实施方式中，输出端包括正极端和负极端，桥式结构10包括全桥结构，全桥结构包括四个桥臂11，正极端和负极端分别连接两个桥臂11，每个桥臂11设有一个薄膜磁阻单元12。

其中，薄膜磁阻单元12的长宽比大于1或小于1，位于相邻桥臂11上的薄膜磁阻单元12的长轴相互垂直，位于相对桥臂11上的薄膜磁阻单元12的长轴相互平行。如此，相邻桥臂11上的薄膜磁阻单元12的磁化强度的方向反向平行，正极端和负极端输出的差分电压即为导体的电压。

请参阅图4，在某些实施方式中，桥式结构10包括半桥结构，半桥结构包括两个串联的薄膜磁阻单元12。两个薄膜磁阻单元12的铁磁被钉扎层的磁化强度的方向反向平行，输出端输出的电压即为导体的电压。

半桥结构相对全桥结构减少了薄膜磁阻单元12的数量，能够节省空间以及节省成本。全桥结构输出差分电压，相对半桥结构能够得到更准确地测量结果。

请参阅图5，本申请还提供一种芯片1000。芯片1000包括上述所述方式中的磁电阻传感器100及信号处理电路200，磁电阻传感器100与信号处理电路200连接。

本申请实施方式的芯片1000利用薄膜磁阻单元12的磁阻效应检测导体中的电流变化，以输出导体的电压。芯片1000无需使用聚磁芯和线圈，可以节省空间和成本。

请参阅图5及图6，在某些实施方式中，信号处理电路200包括信号转换电路201、电流输出电路202、电压测量电路203、电压放大电路204、自动校准电路205中的一种或多种，使芯片1000具有相应的信号处理功能。信号转换电路201用于数字信号和模拟信号之间的转换。电流输出电路202用于输出磁电阻传感器100的电流值。电压测量电路203用于输出磁电阻传感器100的电压值。电压放大电路204用于放大磁电阻传感器100的电压值，以改变信号的噪声。

请参阅图5及图7，在某些实施方式中，信号处理电路200包括分压电阻210，分压电阻210与磁电阻传感器100串联，通过分压原理测量信号处理电路200的电压，以输出所需要的电压信号。

在某些实施方式中，分压电阻210包括金属电子Au/PT、钌等金属材料或氧化物材料，以稳定、准确地输出电压信号，在此不作限制。

请参阅图1、图5及图8，申请还提供一种芯片1000的制备方法。制备方法包括：

01：形成多个薄膜磁阻单元12；

02：采用MEMS(Micro Electro Mechanical Systems，MEMS)工艺互联多个薄膜磁阻单元12以生成磁电阻传感器100，磁电阻传感器100包括磁电阻传感电路，磁电阻传感电路包括桥式结构10、限流电阻20及采样电阻30，桥式结构10包括多个桥臂11及设置于桥臂11的薄膜磁阻单元12，桥式结构10分别与输入端、地线和输出端连接，限流电阻20串联在输入端和桥式结构10之间，采样电阻30串联在输出端和桥式结构10之间；及

03：将磁电阻传感器100和信号处理电路200封装在一个封装体内以形成芯片1000。

通过MEMS工艺互联多个薄膜磁阻单元12生成磁电阻传感器100，能够大幅降低磁电阻传感器100的重量和体积，提高磁电阻传感器100的精度和线性度。将磁电阻传感器100和信号处理电路200封装在一个封装体内，提高了芯片1000的集成度，使芯片1000结构紧凑、体积更小，能够降低生产成本，便于实现大规模生产。

其中，磁电阻传感器100可以是AMR传感器、GMR传感器、TMR传感器、霍尔传感器、或磁通门传感器中的一种，在此不作限制。

本申请实施方式的芯片1000的制备方法所制备的芯片1000能够利用薄膜磁阻单元12的磁阻效应检测导体中的电流变化，以输出导体的电压。芯片1000无需使用聚磁芯和线圈，可以节省空间和成本，使制备的芯片1000更紧凑。

在某些实施方式中，采用多层膜多靶磁控溅射仪形成薄膜磁阻单元12，以制备尺寸较薄的薄膜磁阻单元12，使制备的薄膜磁阻单元12具有体积小、稳定性好、功耗低等优点。

请参阅图1、图2及图8，在某些实施方式中，方法01中制备的薄膜磁阻单元12为隧道磁电阻TMR，包括依次设置的：基底、绝缘层、种子层、反铁磁钉扎层、铁磁被钉扎层、非磁间层、自由层及覆盖层。

请参阅图1及图8，在某些实施方式中，在方法02中采用MEMS工艺互联多个薄膜磁阻单元12生成的磁电阻传感器100中，输出端包括正极端和负极端，桥式结构10包括全桥结构，全桥结构包括四个桥臂11，正极端和负极端分别连接两个桥臂11，每个桥臂11设有一个薄膜磁阻单元12。其中，薄膜磁阻单元12的长宽比大于1或小于1，位于相邻桥臂11上的薄膜磁阻单元12的长轴相互垂直，位于相对桥臂11上的薄膜磁阻单元12的长轴相互平行。

请参阅图1、图4及图8，在某些实施方式中，在方法02中采用MEMS工艺互联多个薄膜磁阻单元12生成的磁电阻传感器100中，桥式结构10包括半桥结构，半桥结构包括两个串联的薄膜磁阻单元12。

请参阅图9，在某些实施方式中，制备方法还包括：

04：在薄膜磁阻单元12上电镀高磁导率的聚磁层。

聚磁层具有导磁的作用，用于改变薄膜磁阻单元12的灵敏度方向，便于磁电阻传感器100输出电压信号。

请参阅图8，在某些实施方式中，信号处理电路200是利用集成电路设计软件设计的ASIC(Application Specific Integrated Circuit，ASIC)，利用集成电路工艺进行流片。流片形成的ASIC与磁电阻传感器100封装在一个封装体内形成芯片1000。

请参阅图5、图6及图8，在某些实施方式中，信号处理电路200包括信号转换电路201、电流输出电路202、电压测量电路203、电压放大电路204、自动校准电路205中的一种或多种，使芯片1000具有相应的信号处理功能。

请参阅图5、图7及图8，在某些实施方式中，信号处理电路200包括分压电阻210，分压电阻210与磁电阻传感器100串联并用于测量电压。

综上，本申请提供的磁电阻传感器100、芯片1000及芯片1000的制备方法所制备的芯片1000能够利用薄膜磁阻单元12的磁阻效应检测导体中的电流变化，以输出导体的电压。检测导体的电压无需使用聚磁芯和线圈，可以节省空间和成本。由于磁阻传感器100、芯片1000及芯片1000的制备方法所制备的芯片1000能够准确地检测电流变化输出电压，因此能够应用于板载电压精确检测，直流/交流电流表电压计量取样、充电桩电压检测等应用场景。例如，在强电环境下将磁阻传感器100应用于直流/交流电能表中，由于检测导体的电压无需使用聚磁芯和线圈，因此不会受到强电环境的干扰，从而能够代替分流器精确测量电压值。

在本说明书的描述中，参考术语“某些实施方式”、“一个例子中”、“示例地”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。

尽管上面已经示出和描述了本申请的实施方式，可以理解的是，上述实施方式是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施方式进行变化、修改、替换和变型。

Claims (19)

1.一种磁电阻传感器，其特征在于，包括桥式结构、限流电阻及采样电阻，所述桥式结构包括多个桥臂及设置于所述桥臂的薄膜磁阻单元，所述桥式结构分别与输入端、地线和连接，所述限流电阻串联在所述输入端和所述桥式结构之间，所述采样电阻串联在所述输出端和所述桥式结构之间。

2.根据权利要求1所述的磁电阻传感器，其特征在于，所述输出端包括正极端和负极端，所述桥式结构包括全桥结构，所述全桥结构包括四个桥臂，所述正极端和所述负极端分别连接两个所述桥臂，每个所述桥臂设有一个所述薄膜磁阻单元，位于相邻桥臂上的所述薄膜磁阻单元的长轴相互垂直，位于相对桥臂上的所述薄膜磁阻单元的长轴相互平行。

3.根据权利要求2所述的磁电阻传感器，其特征在于，所述薄膜磁阻单元的长宽比大于1或小于1。

4.根据权利要求1所述的磁电阻传感器，其特征在于，所述桥式结构包括半桥结构，所述半桥结构包括两个串联的所述薄膜磁阻单元。

5.根据权利要求1-4任意一项所述的磁电阻传感器，其特征在于，所述薄膜磁阻单元包括依次设置的：

底部电极层、种子层、钉扎层、被钉扎层、隔离层、自由层、偏置层、保护层及顶部电极层；或

缓冲层、第一反铁磁层、第一铁磁层、第一夹层、铁磁参考层、隔离层、自由层、第二夹层、第二铁磁层、第二反铁磁层和覆盖层。

6.根据权利要求5所述的磁电阻传感器，其特征在于，所述自由层包括镍铁合金材料，所述隔离层为非磁性氧化物材料。

7.一种芯片，其特征在于，包括：

信号处理电路；及

权利要求1-4任意一项所述的磁电阻传感器，所述磁电阻传感器与所述信号处理电路连接。

8.根据权利要求7所述的芯片，其特征在于，所述信号处理电路包括信号转换电路、电流输出电路、电压测量电路、电压放大电路、自动校准电路中的至少一种。

9.根据权利要求7所述的芯片，其特征在于，所述信号处理电路包括分压电阻，所述分压电阻与所述磁电阻传感器串联并用于测量电压。

10.一种芯片的制备方法，其特征在于，包括：

形成多个薄膜磁阻单元；

采用MEMS(Micro Electro Mechanical Systems，MEMS)工艺互联多个所述薄膜磁阻单元以生成磁电阻传感器，所述磁电阻传感器包括磁电阻传感电路，所述磁电阻传感电路包括桥式结构、限流电阻及采样电阻，所述桥式结构包括多个桥臂及设置于所述桥臂的薄膜磁阻单元，所述桥式结构分别与输入端、地线和输出端连接，所述限流电阻串联在所述输入端和所述桥式结构之间，所述采样电阻串联在所述输出端和所述桥式结构之间；及

将所述磁电阻传感器和信号处理电路封装在一个封装体内以形成所述芯片。

11.根据权利要求10所述的制备方法，其特征在于，所述制备方法还包括：

在所述薄膜磁阻单元上电镀高磁导率的聚磁层。

12.根据权利要求10所述的制备方法，其特征在于，所述输出端包括正极端和负极端，所述桥式结构包括全桥结构，所述全桥结构包括四个桥臂，所述正极端和所述负极端分别连接两个所述桥臂，每个所述桥臂设有一个所述薄膜磁阻单元，位于相邻桥臂上的所述薄膜磁阻单元的长轴相互垂直，位于相对桥臂上的所述薄膜磁阻单元的长轴相互平行。

13.根据权利要求12所述的制备方法，其特征在于，所述薄膜磁阻单元的长宽比不等于1。

14.根据权利要求10所述的制备方法，其特征在于，所述桥式结构包括半桥结构，所述半桥结构包括两个串联的所述薄膜磁阻单元。

15.根据权利要求11-14任意一项所述的制备方法，其特征在于，所述薄膜磁阻单元包括依次设置的：

底部电极层、种子层、钉扎层、被钉扎层、隔离层、自由层、偏置层、保护层及顶部电极层；或

缓冲层、第一反铁磁层、第一铁磁层、第一夹层、铁磁参考层、间隔层、自由层、第二夹层、第二铁磁层、第二反铁磁层和覆盖层。

16.根据权利要求15所述的制备方法，其特征在于，所述自由层为镍铁合金材料，所述隔离层为非磁性氧化物构材料。

17.根据权利要求10所述的制备方法，其特征在于，所述信号处理电路包括信号转换电路、电流输出电路、电压测量电路、电压放大电路、自动校准电路中的至少一种。

18.根据权利要求10所述的制备方法，其特征在于，所述信号处理电路包括分压电阻，所述分压电阻与所述磁电阻传感器串联并用于测量电压。

19.根据权利要求10所述的制备方法，其特征在于，所述磁电阻传感器包括霍尔传感器、TMR(TunnelMagneto Resistance，TMR)传感器、GMR(Giant Magneto Resistance，GMR)传感器、AMR(Anisotropic Magneto Resistance，AMR)传感器、或磁通门传感器中的一种。

Images