CN115497881A - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN115497881A
CN115497881A CN202210031710.5A CN202210031710A CN115497881A CN 115497881 A CN115497881 A CN 115497881A CN 202210031710 A CN202210031710 A CN 202210031710A CN 115497881 A CN115497881 A CN 115497881A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
semiconductor
edge
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210031710.5A
Other languages
English (en)
Inventor
叶书伸
杨哲嘉
汪金华
林昱圣
林柏尧
郑心圃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115497881A publication Critical patent/CN115497881A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本公开提供一种半导体封装包括衬底、以朝向衬底的边缘的偏移位置设置于衬底上的第一半导体器件以及设置在衬底之上并围绕第一半导体器件的环结构。环结构包括悬设于衬底的边缘之上的悬臂部。

Description

半导体封装及其制造方法
技术领域
本发明实施例涉及一种半导体封装及其制造方法。
背景技术
半导体器件用于各种电子应用，例如个人计算器、手机、数字相机以及其他电子设备。半导体器件通常通过在半导体衬底上顺序沉积绝缘或介电层、导电层以及半导体材料层，并使用光刻对各种材料层进行构图以在其上形成电路部件以及组件来制造。许多集成电路通常是在单个半导体晶片上制造的。晶片的管芯可以在晶片级进行加工以及封装，并且已经开发了用于晶片级封装的各种技术。
发明内容
根据本公开的一些实施例，半导体封装包括衬底、第一半导体器件及环结构。第一半导体器件以朝向所述衬底的边缘的偏移位置设置于所述衬底之上。环结构设置在衬底之上并围绕第一半导体器件。环结构包括悬设所述衬底的所述边缘之上的悬臂部。
根据本公开的一些实施例，半导体封装包括衬底、第一半导体器件及罩体。第一半导体器件设置在所述衬底之上并从所述衬底的长轴向所述衬底的边缘偏离。罩体设置在所述衬底之上，其中所述罩体围绕且覆盖所述第一半导体器件并包括悬设于所述衬底的所述边缘之上的悬臂部。
根据本公开的一些实施例，一种半导体封装的制造方法包括以下步骤。在衬底之上提供第一半导体器件，其中所述第一半导体器件朝向所述衬底的边缘偏移；通过第一粘着层将环结构附接到所述衬底，其中所述环结构围绕所述第一半导体器件并包括悬设于所述衬底的所述边缘之上的悬臂部；以及通过第二粘着层将盖结构附接到所述环结构，其中所述盖结构罩覆所述第一半导体器件并包括覆盖所述悬臂部的延伸部。
附图说明
包含附图以便进一步理解本公开，且附图并入本说明书中并构成本说明书的一部分。附图说明本公开的实施例，并与描述一起用于解释本公开的原理。
图1示出了根据本公开的一些实施例的半导体封装的示意性俯视图。
图2示出了根据本公开的一些实施例的图1中的半导体封装沿a-a'线的示意性截面图。
图3示出了根据本公开一些实施例的半导体封装的示意性截面图。
图4图示了根据本公开的一些实施例的半导体封装的示意性俯视图。
图5示出了根据本公开的一些实施例的半导体封装的示意图。
图6示出了根据本公开的一些实施例的图5中的半导体封装沿b-b'线的示意性截面图。
图7示出了根据本公开的一些实施例的半导体封装的示意性截面图。
图8示出了根据本公开一些实施例的半导体封装的局部放大俯视图。
图9示出了根据本公开一些实施例的半导体封装的局部放大俯视图。
图10至图14图示了根据本公开的一些实施例的半导体封装的制造中的中间阶段的截面图。
图15至图16示出了根据本公开的一些实施例的半导体封装的制造中的中间阶段的截面图。
图17图示了根据本公开的一些实施例的半导体封装的示意性截面图。
附图标号说明
100、100a、100b、100c：半导体封装
101：封装
105：导电凸块
106：底部填料
110：衬底
120：第一半导体器件、半导体器件
122：表面安装组件
130：罩体
132：环结构
1321、1321a、1321b：悬臂部
134：盖结构
1341、1341a、1341b：延伸部
140：第一粘着层、粘着层
150：第二半导体器件、半导体器件
160：第二粘着层、粘着层
180：中介层
182、186：连接器
184：衬底通孔
190：封装材料
60：接点
C1、C2：拐角
CL：中心轴
d1、d2、S1：距离
DP：分配器
E1、E2：边缘
L1、L2、W2：长度
OP：开口图案
T1、T2：厚度
W1：宽度
具体实施方式
以下公开内容提供用于实作本公开的不同特征的诸多不同的实施例或实例。以下阐述组件和布置的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号和/或字母。此种重复使用是为了简明和清晰起见，且自身并不表示所论述的各个实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在...之下”、“在...下方”、“下部的”、“在...上方”、“上部的”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。器件可被另外取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。
根据各种示例性实施例提供了一种半导体封装及其形成方法。在具体阐述所示实施例之前，先概括阐述本公开实施例的某些有利特征和面向。半导体封装可用于改善制造过程中的应力集中和/或脱层(delamination)问题。下面描述的是具有以偏移位置设置在衬底上(例如，从衬底的中心轴偏移)的半导体器件的结构。相应地，围绕半导体器件的环结构是悬设于衬底的边缘之上，这增加了设置于其上的环结构以及盖结构之间的接合面积，从而避免或减少了应力集中和/或脱层问题，尤其是在粘着层中以及管芯拐角(corner)附近。此外，可以简化制造工艺，降低生产成本。根据一些实施例示出了形成封装的中间阶段。讨论了一些实施例的一些变化。在各种视图以及说明性实施例中，相同的附图标记用于表示相同的组件。
图1示出了根据本公开的一些实施例的半导体封装的示意性俯视图。图2示出了根据本公开的一些实施例的图1中的半导体封装沿a-a'线的示意性截面图。现在参考图1以及图2，在一些实施例中，半导体封装100包括衬底110、(第一)半导体器件120以及环结构132。在一些实施例中，衬底110是封装衬底，其可以是增层(built-up)衬底或层压(laminate)衬底。在一些其他实施例中，衬底110可以是中介层，其包括电介质衬底或半导体衬底(例如硅衬底)。在一些实施例中，导电重分布线(未示出)形成在衬底110中以将衬底110相对侧上的导电特征相互电耦合。
根据本公开的一些实施例，半导体器件120设置在衬底110上方。半导体器件120可以是包括诸如晶体管等有源器件的器件管芯。在一些实施例中，半导体器件120可以包括工件，其包括例如可以被绝缘层覆盖的硅或其他半导体材料。半导体器件120的工件可以包括未示出的有源组件或电路，例如晶体管、二极管、电阻器、电容器等。在一些实施例中，半导体器件120是逻辑管芯，其可以包括***单芯片(system on chip,SoC)，并且可能包括诸如中央处理单元(CPU)、内存控制器以及其他相关***组件之类的组件。在一些实施例中，半导体器件120可以包括一个或多个堆栈的介电层、导电层和/或半导体层。例如，半导体器件120可以对应于一个或多个重迭的存储器件(例如，闪存以及DRAM内存)、一个或多个处理器或处理器核(例如，CPU核)、其他数字逻辑或其组合。
根据本公开的一些实施例，半导体器件120以朝向衬底110的边缘E1偏移的偏移位置(offset position)被安装在衬底110上。换言之，半导体器件120偏离衬底110的中心轴(长轴)CL(例如，平行于边缘E1的中心轴CL)一特定距离。因此，衬底110的边缘E1与半导体器件120的相应(最近)侧之间的距离d2大体上小于衬底110的相对边缘E2(相对于边缘E1)与相应(最近)侧之间的距离d1。半导体器件120。在一些实施例中，出于设计和/或布局的目的，半导体器件120以偏移位置设置于衬底110上。举例来说，半导体器件120可自衬底110的中心偏移以腾出空间给表面安装组件122，但本公开不限于此。在这样的实施例中，表面安装组件122可以设置在衬底110之上并且与半导体器件120相邻。在一些实施例中，表面安装组件122较接近于衬底110的相对边缘E2。在一些实施例中，表面安装组件122可以是无源器件(例如，电容器、电阻器、电感器、变容二极管(varactors)等)。表面安装组件122的放置可包括例如表面安装技术(surface mount technology,SMT)连接。
在一些实施例中，环结构132设置在衬底110之上并围绕半导体器件120。在一些实施例中，环结构132可以是导热的，并且由诸如铜、铝等金属形成。从俯视图的方向看，环结构132可以具有如图1所示的环形，并且可以是完整的(连续的)环或部分的(不连续的)环。环结构132包括悬臂部1321，即悬设超过衬底110的边缘E1。在一些实施例中，从俯视图的方向看，环结构132的主轮廓与衬底110的轮廓大体上对齐，并且悬臂部1321如图1所示地突出于主轮廓。在一些实施例中，悬臂部1321的长度L1大体上大于半导体器件120的相应(较近)侧的长度L2，且长度L1大体上等于或小于衬底110的边缘E1的长度W2。在一些实施例中，悬臂部1321的长度L1可以大体上大于悬臂部1321的宽度W1。在替代实施例中，长度L1可以大体上短于宽度W1。在一些实施例中，悬臂部1321的厚度T1可以大体上大于悬臂部1321的宽度W1。在替代实施例中，厚度T1可以大体上等于或小于宽度W1。然而，上述组件之间的尺寸关系仅是为了说明，并不用于限制本公开。
在一些实施例中，半导体封装100还可以包括(第一)粘着层140设置在衬底110以及环结构132之间，用于将环结构132附接到衬底110。粘着层140可以包括分配到衬底110的顶表面上的热界面材料(thermal interface material,TIM)。TIM的导热性(因此得名)比典型的粘合剂材料更高。在一些实施例中，粘着层140可以包括有机材料，并且还可以充当粘合剂。在一些实施例中，粘着层140可以包括聚合物基体(matrix)、相变聚合物、硅基基体、基体添加剂(助焊剂)、填充材料(具有有机可焊性保护涂层的金属芯)或类似物。
一般而言，在工艺过程中，构成半导体封装100的不同材料以不同的速率(即相对膨胀率)膨胀以及收缩，这意味着它们的热膨胀系数(CTE)不匹配。半导体封装100中的材料(例如，衬底110、半导体器件120、粘着层140以及环结构132的材料)的这种CTE失配是例如应力集中、脱层等可靠性问题的原因，尤其是在粘着层和管芯拐角周围。在半导体封装100不对称的情况下(例如，半导体器件120从衬底110的中心轴CL偏移)，半导体封装100在机构性上将更加不平衡。这种不对称性以及封装中使用的不同材料(例如，衬底110、半导体器件120、粘着层140和环结构132等材料之间的CTE不匹配)会导致机械应力和热应力的产生，进而导致封装翘曲和共平面等问题。封装翘曲会在半导体器件120的焊点上施加应力，尤其是在器件拐角周围，导致一些焊料凸块的分离(detachment)和/或对器件120的物理性损坏。此外，这种封装翘曲会导致半导体器件120通过粘着层140从环结构132分离(例如，脱层)。
如果环结构132的轮廓从俯视图的方向看完全与衬底110的轮廓对齐(即没有悬臂部1321)，则边缘E1上的环结构132的块体(bulk)将小于相对边缘E2上的环结构132的块体。另外，边缘E1上的衬底110和环结构132之间的结合(接触)面积也会比对面的边缘E2小，这会导致应力集中、脱层等可靠性问题变得更糟，尤其是在粘着层140中以及管芯拐角的周围。因此，环结构132配置有悬设于衬底110的边缘E1之上的悬臂部1321，这增加了半导体封装100的机械强度并且平衡了每一侧的材料比例。因此，可以避免或至少显著减少例如应力集中(例如在粘着层中、管芯拐角周围)与由于非对称半导体封装100中的CTE失配所引起的脱层等可靠性问题。从实验的角度来看，与没有悬臂部1321的非对称半导体封装相比，半导体封装100的翘曲减少了大约5％至10％。
图3示出了根据本公开一些实施例的半导体封装的示意性截面图。应注意，图3中所示的半导体封装100a包含许多与先前结合图1和图2公开的半导体封装100a相同或相似的特征。为了清楚和简单起见，可以省略相同或相似特征的详细描述，并且相同或相似的附图标记表示相同或相似的部件。图3所示的半导体封装100a与图1和图2所示的半导体封装100的主要区别描述如下。
现在参考图3，在一些实施例中，半导体封装100a还可以包括设置在环结构132之上并覆盖半导体器件120的盖结构134。盖结构134可由具有高热导率的金属或金属合金形成。盖结构134可以由与环结构132相同的材料形成。在替代实施例中，盖结构134和环结构132可以由不同的材料形成。盖结构134包括延伸部1341，其覆盖环结构132的悬臂部1321。在一些实施例中，从俯视图的方向看，延伸部1341的轮廓(outline)与悬臂部1321的轮廓大体上对齐(盖结构134的俯视图可以参考图5，有或没有开口图案OP)。换言之，延伸部1341的侧表面与悬臂部1321的相应侧表面大体上共面。在其中一种实施方式中，从俯视图的方向看，盖结构134的整个轮廓可以与环结构132的整个轮廓大体上对齐(轮廓的俯视图可以参考图5)。据此，围绕半导体器件110的环结构132和覆盖半导体器件110的盖结构134组装在一起并共同形成罩体130。如此，设置在衬底110上方的罩体130围绕并罩覆半导体器件120。在一些实施例中，从俯视图的方向看，罩体130的主轮廓与衬底110的轮廓大体上对齐，并且悬臂部1321连同延伸部1341突出于衬底110的主轮廓。在一些实施例中，盖结构134的厚度T2可以大于环结构132的厚度T1。在替代实施例中，盖结构134的厚度T2可以大体上等于或小于环结构132的厚度T1。本公开不限于此。
在一些实施例中，盖结构134可以通过(第二)粘着层160附接至环结构132。粘着层160可以包括选自与粘着层140的候选材料相同的组的材料。在一些实施例中，粘着层160还可以包括热接口材料并且设置在盖结构134和环结构132之间。在一些实施例中，粘着层160全面分布在环结构132面向盖结构134的上表面上。更具体地，粘着层160完全罩覆悬臂部1321的面对盖结构134的延伸部1341的上表面。藉此，提升环结构132与盖结构134之间的接合强度，增加半导体封装100的机械强度，平衡半导体封装100a中的材料比例。因此，可以避免或至少显著减少例如应力集中(例如在粘着层160中)和由于不对称半导体封装100a中的CTE失配引起的脱层等可靠性问题。在实验上，与无悬臂部的罩体相比，粘着层160中的应力减少了约25％至35％，且与无悬臂部的非对称半导体封装相比，半导体封装100的翘曲减少约5％至10％。
图4图示了根据本公开的一些实施例的半导体封装的示意性俯视图。图5示出了根据本公开的一些实施例的半导体封装的示意图。图6示出了根据本公开的一些实施例的图5中的半导体封装沿b-b'线的示意性截面图。需要注意的是，图4至图6所示的半导体封装100b包含许多与之前公开的半导体封装相同或相似的特征。为了清楚和简单起见，可以省略相同或相似特征的详细描述，并且相同或相似的附图标记表示相同或相似的部件。注意，为了清楚和简单的目的，图4中的盖结构被省略以更好地说明下面的结构。图4至图6所示的半导体封装100b与之前公开的半导体封装之间的主要区别描述如下。
现在参考图4和图5，在一些实施例中，半导体封装100b可以进一步包括至少一个(第二)半导体器件150设置在衬底110之上。半导体器件150与半导体器件120以并排的方式设置在衬底110上。在一些实施例中，半导体器件120被半导体器件150围绕。在一些实施例中，半导体器件120是逻辑管芯，并且半导体器件150是内存管芯，但是半导体器件120和150可以是具有其他功能的其他类型的管芯的任意组合。在一些实施例中，半导体器件120可以是***单芯片(SoC)管芯、多个SoC堆栈管芯等。在一些实施例中，每个半导体器件150可以是动态随机存取内存(dynamic random access memory,DRAM)、高带宽内存(highbandwidth memory,HBM)、芯片级封装(chip scale package,CSP)等。尽管图4示出了具有一个半导体器件120和两个半导体器件150的半导体封装100b，但其他实施例可以包括任意数量的半导体器件120和/或半导体器件150。在其他实施例中，封装材料(未示出)可以将半导体器件120和150封装在其中，并且可以暴露半导体器件120和150的顶面。注意，半导体封装100b沿图5中a-a'线的截面图可以与图3所示的截面图相同或至少相似。
根据本公开的一些实施例，半导体器件150可以沿着平行于边缘E1的衬底110的中心轴(例如，图1中所示的中心轴CL)配置，而半导体器件120是从衬底110的中心轴偏移(偏离)特定距离。换句话说，半导体器件120是从半导体器件150的平行于边缘E1的中心轴偏移(偏离)。表面安装组件(未示出)可以邻近半导体器件120设置并且较靠近衬底110的相对边缘E2。也就是说，半导体器件120可从衬底110的中心偏移以为表面安装组件122腾出空间，但本公开不限于此。
因此，包括环结构132和盖结构134的罩体130设置在衬底110之上以围绕和覆盖半导体器件120和150。罩体130包含环结构132的悬臂部1321和盖结构134的延伸部1341组装在一起以悬设于衬底110的边缘E1之上。在一些实施例中，从俯视图的方向看，罩体130的主轮廓与衬底110的轮廓大体上对齐，并且悬臂部1321连同延伸部1341突出于主轮廓。
现在参考图5和图6，在一些实施例中，半导体器件120和150各自具有它们自己的高度，其可以彼此相等或彼此不同。因此，在半导体器件150高于半导体器件120的实施例中，罩体130还可以包括至少一个开口图案OP，其对应于半导体器件150(或半导体器件中的较高者)的背面，用于露出半导体器件150的背面。在一些实施例中，罩体130包括开口图案OP，其中每个半导体器件150延伸到开口图案OP的其中之一内。开口图案OP的数量可以对应于半导体器件150的数量，或者需要延伸到开口图案OP中的半导体器件120和/或150的数量。在一些实施例中，粘着层160可施加于半导体器件120(或高度较低的半导体器件)的背面，因此，当罩体130设置于上方时，半导体器件120可通过粘着层160直接热耦合到罩体130。因此，可以选择开口图案OP在罩体130中的深度和宽度，使得粘着层160具有较小的厚度以具有良好的散热效率。
图7示出了根据本公开的一些实施例的半导体封装的示意性截面图。需要注意的是，图7所示的半导体封装100c包含许多与图4至图6所示的半导体封装100b相同或相似的特征。为了清楚和简单起见，可以省略相同或相似特征的详细描述，并且相同或相似的附图标记表示相同或相似的部件。图7所示的半导体封装100c与之前公开的半导体封装100b之间的主要区别描述如下。
根据本公开的一些实施例，如图7所示，对于半导体器件120和150的高度彼此基本相同或相似的半导体封装100c，罩体130可同时罩覆半导体器件120和150。也就是说，罩体130可能没有图6中所示的任何开口图案。在一些实施例中，粘着层160可以施加到半导体器件120和150的背面，使得当罩体130设置在其上时，半导体器件120和150可以通过粘着层160直接热耦合到罩体130上。即，粘着层160设置于罩体130与半导体器件120与150之间并与其接触，以具有良好的散热效率。在此实施例中，半导体组件120与150的高度仍可彼此不同，且可将粘着层160以不同的厚度施加于半导体组件120与150的背面以补偿半导体组件120与150之间的高度差。
图8示出了根据本公开一些实施例的半导体封装的局部放大俯视图。参考图8，在一些实施例中，正如前面提到的，半导体封装中材料的CTE不匹配是导致应力集中、脱层等可靠性问题的原因。在半导体封装不对称的情况下(例如，半导体器件120从衬底110的中心轴CL偏移)，不对称性以及封装中使用的不同材料会导致机械应力和热应力集中，尤其是在较靠近边缘E1的半导体器件120的拐角附近。因此，在一些实施例中，悬臂部1321与延伸部1341的长度L1大体上大于半导体器件120的长度L2，以确保半导体器件120较靠近边缘E1的拐角可被罩体130很好地包围和补强。由此，可以提高半导体器件120靠近边缘E1的拐角处的机械强度。在本实施例中，悬臂部1321和延伸部1341的长度L1大体上大于悬臂部1321和延伸部1341的宽度。在另一实施例中，悬臂部1321与延伸部1341的长度L1可大体上等于或小于悬臂部1321的宽度，依半导体封装的设计和布局需求而定。
图9示出了根据本公开一些实施例的半导体封装的局部放大俯视图。应注意，图9中所示的半导体封装包含许多与早先公开的半导体封装相同或相似的特征。为了清楚和简单起见，可以省略相同或相似特征的详细描述，并且相同或相似的附图标记表示相同或相似的部件。图9所示的半导体封装与之前公开的半导体封装之间的主要区别描述如下。
如图9所示，在一些实施例中，由于半导体器件120较靠近边缘E1的拐角周围的区域承受较严重的机械和热应力集中，罩体130可以包括一个以上的悬臂部1321a、1321b以及一个以上相应的延伸部1341a、1341b，其分别对应于半导体组件120较靠近边缘E1的相应拐角(例如拐角C1、C2)而设置。因此，半导体器件120较靠近边缘E1的拐角可以被相应的悬臂部1321a、1321b和延伸部1341a、1341b很好地包围和补强，并且可以提高半导体器件120的拐角C1、C2周围的机械强度。根据本公开的一些实施例，悬臂部1321a、1321b中的相邻两个之间的间隙P1大体上短于悬臂部1321a、1321b的两个最外侧之间的距离L3的四分之一(即P1<L3/4)。同样的配置也可对应地应用于延伸部1341a、1341b。然而，上述组件之间的尺寸关系仅是为了说明，并不用于限制本公开。
图10至图14图示了根据本公开的一些实施例的半导体封装的制造中的中间阶段的截面图。图10至图14描绘半导体封装之一的制造工艺之一以供说明。本公开不限于此。为了清楚和简单起见，可以省略相同或相似特征的详细描述，并且相同或相似的附图标记表示相同或相似的部件。
参考图10和图10A，注意图10A示出了图10所示的相同结构的不同截面图，用于示出半导体器件150。例如，图10示出了沿衬底110的短轴(例如，图4中所示的a-a'线)的截面图，图10A示出了沿衬底110的长轴(例如，图4中所示的b-b'线)的截面图。根据本公开的一些实施例，至少一个(第一)半导体器件120和至少一个(第二)半导体器件150设置在衬底110之上。在一些实施例中，衬底110可以是封装衬底，例如印刷电路板(PCB)、有机衬底、陶瓷衬底、主板等，其可以是增层衬底或层压衬底。导电重分布线(未示出)形成在衬底110中以将衬底110相对侧上的导电特征相互电耦合。衬底110还可以包括设置在与设置半导体器件120和150的表面相对的表面上的接点(例如，球栅数组(BGA)球)。或者，衬底110可以包括其他类型的材料和配置。半导体器件120和150可以是包括诸如晶体管的有源器件的器件管芯。在一些实施例中，半导体器件120是逻辑管芯，并且半导体器件150是内存管芯，但是半导体器件120和150可以是任何组合的其他类型的管芯。
根据本公开的一些实施例，如前所述，半导体器件120与衬底110的中心轴CL(例如，长轴)相距偏移一特定距离S1。例如，半导体器件120是朝向衬底110的边缘E1偏移了距离S1。在一些实施例中，出于设计和/或布局的目的，半导体器件120以偏移位置设置在衬底110上。举例来说，半导体器件120可从衬底110的中心轴CL偏移以给表面安装组件122腾出空间，但本公开不限于此。根据各种实施例，半导体器件150以与半导体器件110并排的方式设置在衬底110上。在一些实施例中，半导体器件120被半导体器件150围绕。在一些实施例中，半导体器件150可以沿着平行于边缘E1的衬底110的中心轴CL布置，而半导体器件120从衬底110的中心轴CL偏移(偏离)特定距离S1。
在一些实施例中，半导体器件120和150通过多个导电凸块105接合到衬底110的顶面。导电凸块105耦合在衬底110上的焊盘(未示出)与半导体器件120和150上的焊盘(也未示出)之间。根据各种实施例，导电凸块105包括微凸块。在一些实施例中，导电凸块105包括受控塌陷芯片连接(controlled collapse chip connection,C4)凸块；然而，导电凸块105可替代地包括其他类型的电连接。执行回焊工艺以回焊导电凸块105并将其接合至衬底110。随后，可以在半导体器件120和150与衬底110之间分配底部填料(underfill)106。
然后，参考图11，分配器(dispenser)DP将粘着层140分配到环结构132欲设置的衬底110的上表面上。在一些实施例中，粘着层140可以包括TIM，其具有比典型粘合材料相对较高的热导率(因此得名)。粘着层140可以包括有机材料，并且还可以用作粘合剂。在一些实施例中，粘着层140包括聚合物基体、相变聚合物、硅基基体、基体添加剂(助焊剂)、填充材料(具有有机可焊性保护涂层的金属芯)等。根据各种实施例，粘着层140以具有高粘度的液体形式分配。或者，粘着层140可以是胶带。
现在参考图12，在一些实施例中，导热的环结构132可以由诸如铜、铝等金属而形成并通过粘着层140安装在衬底110之上。环结构132在俯视图的方向看可以具有如图1和图4所示的环形，并且可以是全环或部分环。如前所述，环结构132围绕半导体器件120和150并且包括悬设于衬底110的边缘E1之上的悬臂部1321。压力还可用于减小粘着层140的厚度。然后进行固化步骤以固化粘着层140，使得环结构132粘合到粘着层140。
现在参考图13和图13A，注意到图13A示出了图13中所示的相同合成结构的不同截面图，用于示出半导体器件150。例如，图13显示了沿衬底110的短轴(例如，图4中所示的a-a'线)的截面图，图13A显示了沿衬底110的长轴(例如，图4中所示的b-b'线)的截面图。根据本公开的一些实施例，分配器DP进一步在环结构132的上表面上分配粘着层160。在一些实施例中，粘着层160全面分布(即完全罩覆)在悬臂部1321的上表面上以与盖结构134的延伸部1341粘合。在一些实施例中，还可以在半导体器件120和150的背面上分配粘着层160。粘着层160可以包括选自与粘着层140的候选材料相同的组的材料。此外，粘着层140和160可以包括相同的材料或不同的材料。
然后，参考图14，在一些实施例中，盖结构134通过粘着层160安装在环结构132之上。根据本公开的一些实施例，根据各种实施例，盖结构134的安装可以使用抽吸头(suction head)(未示出)，其通过抽真空来拾取盖结构134，并且将盖结构134放置在粘着层160之上。粘着层160可以由具有高导热率的金属或金属合金形成。可以施加压力以确保盖结构134与环结构132上的粘着层160和半导体器件120、150(从该截面图中未示出)的良好接触。压力也可用于减小粘着层160(和粘着层140，如果它尚未被完全固化)的厚度。然后执行固化步骤以固化粘着层160(以及可能的粘着层140)，使得盖结构134粘附到粘着层160。如前所述，盖结构罩覆半导体器件120和半导体器件150(未从该截面图中示出)，并且包括罩覆悬臂部1321的延伸部1341。粘着层160全面覆盖悬臂部1321面向延伸部1341的上表面，因此悬臂部1321与延伸部1341全面粘合，从而提高环结构132和盖结构134之间的结合强度，增加了半导体封装的机械强度，平衡了半导体封装中的材料比例。因此，可以避免或至少显著减少例如应力集中(例如在粘着层160中)和由于非对称半导体封装中的CTE失配引起的脱层等可靠性问题。
图15至图16示出了根据本公开的一些实施例的半导体封装的制造中的中间阶段的截面图。需要注意的是，图15和16所示的半导体封装的制造工艺包含许多与之前公开的半导体封装的制造工艺相同或相似的特征。为了清楚和简单起见，可以省略相同或相似特征的详细描述，并且相同或相似的附图标记表示相同或相似的部件。下面描述图15和16所示的半导体封装的制造工艺与之前公开的半导体封装的制造工艺之间的主要区别。
参考图15和图16，在一些实施例中，半导体器件120和150的高度可以彼此不同。在本实施例中，半导体器件150高于半导体器件120。因此，如图16所示，盖结构134可进一步包括对应于半导体器件150(或半导体器件中的较高者)的背面的开口图案OP，以使得部分半导体器件150可延伸进入相应的开口图案OP内。开口图案OP的数量可以对应于半导体器件150的数量，或者需要扩展到开口图案OP中的半导体器件120和/或150的数量。在一些实施例中，粘着层160可施加于半导体器件120(或高度较低的半导体器件)的背面，因此，当盖结构134设置于上方时，半导体器件120可通过粘着层160直接热耦合到盖结构134。因此，可以选择开口图案OP在盖结构134中的深度和宽度，使得粘着层160具有较小的厚度以具有良好的散热效率。
图17图示了根据本公开的一些实施例的半导体封装的示意性截面图。注意，图17所示的半导体封装包含许多与早先公开的半导体封装相同或相似的特征。为了清楚和简单起见，可以省略相同或相似特征的详细描述，并且相同或相似的附图标记表示相同或相似的部件。图17所示的半导体封装与之前公开的半导体封装之间的主要区别描述如下。
参考图17，在一些实施例中，提供封装101，其包括设置在半导体器件150之间的半导体器件120。在一些实施例中，半导体器件120可以是***单芯片(SoC)管芯、多个SoC堆栈管芯等，其是高功率消耗管芯并且可能消耗相对大量的功率，因此，与半导体器件150相比，产生热量相对较大。在一些实施例中，半导体器件150可以是高带宽内存(HBM)和/或高内存立方体(high memory cube,HMC)模块，其可以包括接合到逻辑管芯的内存管芯。在替代实施例中，半导体器件120和150可以是具有其他功能的其他芯片。
如图17所示，半导体器件120和150通过可以是微凸块的多个连接器182接合到封装组件(例如，中介层180)的顶面。在替代实施例中，半导体器件120和150可以接合到不同的封装组件，例如衬底、印刷电路板(PCB)等。如前所述，半导体器件120从中介层180的中心轴偏移。根据各种实施例，如前所述，半导体器件150与半导体器件110以并排方式布置在衬底110上。在一些实施例中，半导体器件150可以沿着中介层180的中心轴配置，而半导体器件120从中介层180的中心轴偏移(偏离)。
根据本公开的一些实施例，中介层180可以是具有互连结构的晶片，用于电连接半导体器件120和150中的有源器件(未示出)以形成功能电路。半导体器件120和150的连接器182电连接到中介层180的顶侧上的焊盘。根据各种实施例，衬底通孔(TSV)184的其中之一可以电连接到中介层180的背侧上的连接器186的其中之一。在一个实施例中，连接器186可以是包括焊料的受控塌陷芯片连接(C4)凸块。连接器186可以具有比连接器182更大的临界尺寸(例如，节距)。也可以使用中介层180的其他配置。根据各种实施例，半导体器件120和150可以被封装在封装材料190中。
在一些实施例中，之后，使用连接器186将封装101结合到衬底110。由此产生的衬底上晶片上芯片(chip on wafer on substrate,CoWoS)封装如图17所示。如前所述，衬底110可以是任何合适的封装衬底，例如印刷电路板(PCB)、有机衬底、陶瓷衬底、主板等。衬底110可用于将封装101与其他封装/器件互连以形成功能电路。在一些实施例中，这些其他封装和器件也可以设置在衬底110的表面上。根据各种实施例，衬底110还可以包括设置在与封装101相对的表面上的接点60(例如，球栅数组(BGA)球)。接点60可用于将封装101电连接到主板(未示出)或电气***的另一器件组件。如前所述，环结构132和盖结构134可以安装在衬底110之上以向非对称半导体封装100d提供机械强度。
基于以上讨论，可以看出本公开提供了各种优点。然而，应当理解，并非所有的优点都必须在本文中讨论，并且其他实施例可以提供不同的优点，并且所有实施例都不需要特定的优点。
根据本公开的一些实施例，半导体封装包括衬底、第一半导体器件及环结构。第一半导体器件以朝向所述衬底的边缘的偏移位置设置于所述衬底之上。环结构设置在衬底之上并围绕第一半导体器件。环结构包括悬设所述衬底的所述边缘之上的悬臂部。在一实施例中，所述的半导体封装还包括设置在所述环结构之上并覆盖所述第一半导体器件的盖结构，其中所述盖结构包括覆盖所述悬臂部的延伸部。在一实施例中，所述半导体封装还包括设置在所述衬底以及所述环结构之间的第一粘着层以及设置在所述盖结构以及所述环结构之间的第二粘着层。在一实施例中，所述第二粘着层完全覆盖所述悬臂部面向所述延伸部的上表面。在一实施例中，所述悬臂部的长度大体上大于所述第一半导体器件的相应边的长度，并且大体上等于或小于所述衬底的所述边缘的长度。在一实施例中，所述半导体封装还包括与所述第一半导体器件并排设置的第二半导体器件。在一实施例中，所述悬臂部包括多个悬臂部，其对应于所述第一半导体器件中较接近所述边缘的相应拐角。在一实施例中，所述半导体封装还包括设置在所述衬底之上的表面安装组件，其中所述表面安装组件设置为邻近所述第一半导体器件并且较靠近与所述边缘相对的所述衬底的相对边缘。
根据本公开的一些实施例，半导体封装包括衬底、第一半导体器件及罩体。第一半导体器件设置在所述衬底之上并从所述衬底的长轴向所述衬底的边缘偏离。罩体设置在所述衬底之上，其中所述罩体围绕且覆盖所述第一半导体器件并包括悬设于所述衬底的所述边缘之上的悬臂部。在一实施例中，所述罩体还包括经由第一粘着层设置于所述衬底之上并围绕所述第一半导体器件的环结构以及经由第二粘着层设置于所述环结构之上并覆盖所述第一半导体器件的盖结构。在一实施例中，所述第二粘着层全面性地分布于所述环结构面向所述盖结构的上表面上。在一实施例中，所述半导体封装还包括与所述第一半导体器件并排设置的第二半导体器件。在一实施例中，所述罩体还包括对应于所述第二半导体器件背面的开口图案。在一实施例中，从俯视图的方向看，所述罩体的主轮廓与所述衬底的轮廓大体上对齐，且所述悬臂部突出于所述主轮廓。在一实施例中，所述悬臂部包括多个悬臂部，对应于所述第一半导体器件中较接近所述边缘的相应拐角。在一实施例中，所述多个悬臂部中的相邻两个之间的间隙大体上短于所述多个悬臂部的两个最外侧之间的距离的四分之一。
根据本公开的一些实施例，一种半导体封装的制造方法包括以下步骤。在衬底之上提供第一半导体器件，其中所述第一半导体器件朝向所述衬底的边缘偏移；通过第一粘着层将环结构附接到所述衬底，其中所述环结构围绕所述第一半导体器件并包括悬设于所述衬底的所述边缘之上的悬臂部；以及通过第二粘着层将盖结构附接到所述环结构，其中所述盖结构罩覆所述第一半导体器件并包括覆盖所述悬臂部的延伸部。在一实施例中，所述半导体封装的所述制造方法还包括：提供第二半导体器件于所述衬底之上，其中所述第二半导体器件沿着所述边缘与所述第一半导体器件并排。在一实施例中，所述第二粘着层完全罩覆所述悬臂部面向所述延伸部的上表面。在一实施例中，所述半导体封装的所述制造方法还包括：执行固化工艺以固化所述第一粘着层以及所述第二粘着层。
以上概述了若干实施例的特征，以使熟习此项技术者可较佳地理解本公开的各个态样。熟习此项技术者应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或达成与本文中所介绍的实施例相同的优点。熟习此项技术者亦应认识到，该些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。

Claims (10)

1.一种半导体封装，其特征在于，包括：
衬底；
第一半导体器件，以朝向所述衬底的边缘的偏移位置设置于所述衬底之上；以及
环结构，设置在所述衬底之上并围绕所述第一半导体器件，其中所述环结构包括悬设所述衬底的所述边缘之上的悬臂部。
2.根据权利要求1所述的半导体封装，其特征在于，还包括设置在所述环结构之上并覆盖所述第一半导体器件的盖结构，其中所述盖结构包括覆盖所述悬臂部的延伸部。
3.根据权利要求2所述的所述半导体封装，其特征在于，还包括设置在所述衬底以及所述环结构之间的第一粘着层以及设置在所述盖结构以及所述环结构之间的第二粘着层，其中所述第二粘着层完全覆盖所述悬臂部面向所述延伸部的上表面。
4.根据权利要求1所述的所述半导体封装，其特征在于，所述悬臂部的长度大于所述第一半导体器件的相应边的长度，并且等于或小于所述衬底的所述边缘的长度。
5.根据权利要求1所述的所述半导体封装，其特征在于，所述悬臂部包括多个悬臂部，其对应于所述第一半导体器件中较接近所述边缘的相应拐角。
6.根据权利要求1所述的所述半导体封装，其特征在于，还包括设置在所述衬底之上的表面安装组件，其中所述表面安装组件设置为邻近所述第一半导体器件并且较靠近与所述边缘相对的所述衬底的相对边缘。
7.一种半导体封装，其特征在于，包括：
衬底；
第一半导体器件，设置在所述衬底之上并从所述衬底的长轴向所述衬底的边缘偏离；以及
罩体设置在所述衬底之上，其中所述罩体围绕且覆盖所述第一半导体器件并包括悬设于所述衬底的所述边缘之上的悬臂部。
8.根据权利要求7所述的所述半导体封装，还包括与所述第一半导体器件并排设置的第二半导体器件，其中所述罩体还包括对应于所述第二半导体器件背面的开口图案。
9.根据权利要求7所述的所述半导体封装，其特征在于，所述悬臂部包括多个悬臂部，对应于所述第一半导体器件中较接近所述边缘的相应拐角，其中所述多个悬臂部中的相邻两个之间的间隙短于所述多个悬臂部的两个最外侧之间的距离的四分之一。
10.一种半导体封装的一种制造方法，其特征在于，包括：
在衬底之上提供第一半导体器件，其中所述第一半导体器件朝向所述衬底的边缘偏移；
通过第一粘着层将环结构附接到所述衬底，其中所述环结构围绕所述第一半导体器件并包括悬设于所述衬底的所述边缘之上的悬臂部；以及
通过第二粘着层将盖结构附接到所述环结构，其中所述盖结构罩覆所述第一半导体器件并包括覆盖所述悬臂部的延伸部。
CN202210031710.5A 2021-08-30 2022-01-12 半导体封装及其制造方法 Pending CN115497881A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/460,349 2021-08-30
US17/460,349 US12033906B2 (en) 2021-08-30 2021-08-30 Semiconductor package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN115497881A true CN115497881A (zh) 2022-12-20

Family

ID=84465190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210031710.5A Pending CN115497881A (zh) 2021-08-30 2022-01-12 半导体封装及其制造方法

Country Status (3)

Country Link
US (1) US12033906B2 (zh)
CN (1) CN115497881A (zh)
TW (1) TWI806343B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009002191B4 (de) 2009-04-03 2012-07-12 Infineon Technologies Ag Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
US8587114B2 (en) * 2010-10-05 2013-11-19 International Business Machines Corporation Multichip electronic packages and methods of manufacture
US8907472B2 (en) * 2013-02-07 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package comprising perforated foil sheet
US9502383B2 (en) * 2014-03-12 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit package processing with panel type lid
CN107431067B (zh) 2015-03-27 2020-03-31 三菱电机株式会社 功率模块
US11139223B2 (en) * 2018-11-29 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20230063542A1 (en) 2023-03-02
TW202310218A (zh) 2023-03-01
TWI806343B (zh) 2023-06-21
US12033906B2 (en) 2024-07-09

Similar Documents

Publication Publication Date Title
US7242081B1 (en) Stacked package structure
US8709865B2 (en) Fabrication method of packaging substrate having through-holed interposer embedded therein
US10096541B2 (en) Method for fabricating electronic package
US10049973B2 (en) Electronic package and fabrication method thereof and substrate structure
CN107424973B (zh) 封装基板及其制法
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
CN111952274B (zh) 电子封装件及其制法
US20140117538A1 (en) Package structure and fabrication method thereof
US20240096719A1 (en) Semiconductor device and method of manufacturing the same
KR102452242B1 (ko) 보호 기구를 갖는 반도체 디바이스, 관련 시스템, 디바이스 및 방법
US11610850B2 (en) Electronic package and fabrication method thereof
US20090065936A1 (en) Substrate, electronic component, electronic configuration and methods of producing the same
WO2014120483A1 (en) ULTRA THIN PoP PACKAGE
US20240096778A1 (en) Semiconductor die package with conductive line crack prevention design
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
CN111725146A (zh) 电子封装件及其制法
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
US20230163082A1 (en) Electronic package and manufacturing method thereof
TW202046456A (zh) 電子封裝件及其製法
CN108987355B (zh) 电子封装件及其制法
TWI567843B (zh) 封裝基板及其製法
US20220352090A1 (en) Semiconductor package with riveting structure between two rings and method for forming the same
TWI806343B (zh) 半導體封裝及其製造方法
TW202135244A (zh) 電子封裝件
TWI824414B (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination