CN115493498A - 测量装置、测量程序及测量方法 - Google Patents

测量装置、测量程序及测量方法 Download PDF

Info

Publication number
CN115493498A
CN115493498A CN202210066030.7A CN202210066030A CN115493498A CN 115493498 A CN115493498 A CN 115493498A CN 202210066030 A CN202210066030 A CN 202210066030A CN 115493498 A CN115493498 A CN 115493498A
Authority
CN
China
Prior art keywords
pattern
intensity distribution
measurement
measurement data
dimensional intensity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210066030.7A
Other languages
English (en)
Inventor
笠健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN115493498A publication Critical patent/CN115493498A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G01N2021/95615—Inspecting patterns on the surface of objects using a comparative method with stored comparision signal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Non-Volatile Memory (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

实施方式提供一种提高形成在对象物的图案的位置偏移量的算出精度的测量装置、测量程序及测量方法。实施方式的测量装置为测量形成于对象物的表面的图案的位置偏移量的测量装置。测量装置具备：测定部，测定通过对形成第1图案后且形成第2图案前的对象物照射光而产生的第1衍射光的第1二维强度分布、及通过对形成第2图案后的对象物照射光而产生的第2衍射光的第2二维强度分布；存储部，保存表示第1二维强度分布的第1测定数据、与表示第2二维强度分布的第2测定数据；运算部，通过执行使用第1测定数据、与第2测定数据的运算处理，取得第1测定数据与第2测定数据的差量数据，并基于差量数据，算出第1图案与第2图案的差量图案的位置偏移量。

Description

测量装置、测量程序及测量方法
相关申请案的参考
本申请案享受以日本专利申请案第2021-100743号(申请日：2021年6月17日)为基础申请案的优先权。本申请案通过参考所述基础申请案而包含基础申请案的所有内容。
技术领域
本发明的实施方式关于一种测量装置、测量程序及测量方法。
背景技术
为了存储器的进一步大容量化，开发出具有3维构造的存储器等半导体装置。
发明内容
本发明所要解决的问题在于提供一种能提高形成于对象物的图案的位置偏移量的算出精度的测量装置及测量程序。
实施方式的测量装置为测量形成于对象物的表面的图案的位置偏移量的测量装置。测量装置具备：测定部，测定通过对形成第1图案后且形成第2图案前的对象物照射光而产生的第1衍射光的第1二维强度分布、及通过对形成第2图案后的对象物照射光而产生的第2二维强度分布；存储部，保存表示第1二维强度分布的第1测定数据、与表示第2二维强度分布的第2测定数据；及运算部，通过执行使用第1测定数据、与第2测定数据的运算处理，取得第1测定数据与第2测定数据的差量数据，并基于差量数据，算出第1图案与第2图案的差量图案的位置偏移量。
附图说明
图1为用以说明图案位置偏移量的以往的测量方法例的俯视示意图。
图2为表示图案布局例的俯视示意图。
图3为表示测量装置100的构成例的概略图。
图4为表示测量装置100的构成例的概略图。
图5为表示半导体存储装置的整体构成的框图。
图6为表示存储器单元阵列10的电路构成例的图。
图7为表示半导体存储装置的剖面构成例的图。
图8为表示形成绝缘层255之前的构造体的状态的示意图。
图9为表示形成绝缘层255之前的构造体的状态的示意图。
图10为用以说明绝缘层255的形成例的示意图。
图11为用以说明绝缘层255的形成例的示意图。
图12为用以说明测量方法例的流程图。
图13为表示第1二维强度分布的示例的图。
图14为表示第1二维强度分布的示例的图。
图15为表示第2二维强度分布的示例的图。
图16为表示第2二维强度分布的示例的图。
图17为表示光的照射区域的俯视示意图。
图18为表示基于差量数据的二维强度分布的示例的图。
图19为表示与差量数据对应的差量图案的示例的俯视示意图。
图20为表示比较样本的图案P1的示例的俯视示意图。
图21为表示比较样本的图案P2的示例的俯视示意图。
图22为表示比较样本的图案P3的示例的俯视示意图。
图23为表示基于图案P1的差量数据的强度分布的示例的二维强度分布图。
图24为表示基于图案P2的差量数据的强度分布的示例的二维强度分布图。
图25为表示基于图案P3的差量数据的强度分布的示例的二维强度分布图。
图26为用以说明非对称成分的算出方法的二维强度分布的示意图。
图27为表示模型式M的示例的示意图。
具体实施方式
以下，参考附图对实施方式进行说明。有记载于附图的各构成要件的厚度与平面尺寸的关系、各构成要件的厚度的比例等与实物不同的情况。另外，在实施方式中，对实质性相同的构成要件标注相同符号并适当省略说明。
具有3维构造的存储器等的半导体装置通过加工具有多层的构造体形成电路图案或器件图案等图案而制造。所述图案例如能使用光刻技术形成。在前面的步骤中形成下层图案，在之后的步骤中对准下层图案的位置形成上层图案的情况时，如果下层图案与上层图案的对准精度较低，那么有所制造的半导体装置无法正常动作的情况。因此，已知有测量形成的图案的位置偏移量并调整图案的位置的情况。
图1为用以说明图案位置偏移量的以往的测量方法例的俯视示意图。图1表示下层图案的对准标记ML与上层图案的对准标记MU。图案位置偏移量的以往的测量方法例形成下层图案的对准标记ML与上层图案的对准标记MU，并在形成上层图案后，光学测量对准标记ML的中心CL与对准标记MU的中心CU之间的中心间距离，由此能算出图案位置偏移量。
此种对准标记难以形成于与电路图案或器件图案相同的区域中。图2是表示图案布局例的俯视示意图。图2表示对准标记AM、器件图案DP及划线图案SP。如图2所示，在对准标记AM形成于与器件图案DP不同的区域的情况下，如图2的箭头所示，有对准标记AM的位置偏移方向与器件图案DP的位置偏移方向不同的情况。由此，如果使用对准标记AM算出器件图案DP的位置偏移量，那么会算出与实际器件图案DP的偏移量不同的值的位置偏移量。因此，寻求一种能以高算出精度测量期望的图案的位置偏移量的测量装置。
接着，对实施方式的测量装置进行说明。图3及图4为表示测量装置100的构成例的概略图。测量装置100具有测量形成于对象物110的图案的位置偏移量的功能。测量装置100具备包含测定装置101的测定部、包含存储装置121的存储部、包含运算装置103的运算部、包含输出装置104的输出部、及包含控制装置108的控制部。另外，测定部、存储部、运算部、输出部、控制部可设置于一个装置，也可设置于不同的多个装置而构成测量***。
测定装置101能测定通过向对象物110照射光而产生的衍射光的强度分布。测定装置101具有光源111、载台112、摄像装置113及光学***114。
光源111能照射光。光源111的示例包含氙气灯等。
载台112具有用以载置对象物110的表面。载台112能运转，能通过扫描载台112，使对象物110移动来进行测定。
摄像装置113能测定通过向对象物110照射光而产生的衍射光的二维强度分布。由于衍射光包含0次光、1次光、2次光等入射到不同的位置的光，所以通过对摄像装置113使用二维检测器，能测定二维强度分布。二维检测器的示例包含电荷耦合器件(Charge CoupledDevice，CCD)传感器或CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)传感器等图象传感器。
光学***114具有将来自光源111的光导光到对象物110的功能、或将通过向对象物110照射光而产生的衍射光导光到摄像装置113的功能。图3及图4所示的光学***114具有多个聚光透镜141、分束器142及物镜143，但光学***114的构成不限定于图3及图4所示的构成。
存储装置102能保存表示由测定装置101测定出的衍射光的二维强度分布的数据(测定数据)。存储装置102还能保存用于由测定装置101执行测定动作的测定程序、用于由运算装置103执行运算处理的运算程序、用于由控制装置108控制测定装置101、存储装置102、及运算装置108的各动作的控制程序。存储装置102的示例包含硬盘驱动器、固态硬盘等。存储装置102可设置于测定装置101内。
运算装置103能进行使用多个测定数据的运算处理，并基于运算处理的结果算出图案的位置偏移量。运算装置103的示例包含个人计算机等计算机。运算装置103可设置于测定装置101内。
输出装置104能将表示基于运算处理的结果而算出的图案的位置偏移量的数据输出到外部。输出装置104的示例包含读入文件保存程序并由中央运算处理装置(CPU，central processing unit)进行处理的计算机等。输出装置104可设置于测定装置101内。
控制装置108控制测定装置101、存储装置121、及运算装置103的各动作。控制装置108的示例包含个人计算机等计算机。控制装置108可设置于测定装置101内。
图4所示的测量装置100还具备测定装置105与外部存储装置122。
测定装置105的构成能应用与测定装置101相同的构成。因此，测定装置105的说明能引用测定装置101的说明。测定装置105的动作例如能由控制装置108控制，但不限定于此，也可由其它计算机等控制装置控制。
外部存储装置122设置于存储部。外部存储装置122能保存表示由测定装置105测定出的衍射光的二维强度分布的数据(测定数据)。外部存储装置122的示例为硬盘驱动器、固态硬盘等。外部存储装置122的动作例如能由控制装置108控制，但不限定于此，也可由其它计算机等控制装置控制。外部存储装置122可设置于测定装置105内。保存于外部存储装置122的测定数据例如能经由设置于存储部的数据通信部123发送到存储装置121。数据通信部123的示例能列举例如局域网(LAN：Local Area Network)等。
接着，就对象物110的示例进行说明。对象物110的示例为于制造半导体存储装置的中途形成的构造体。
首先，对半导体存储装置的示例进行说明。图5为表示半导体存储装置的整体构成的框图。半导体存储装置1例如由存储器控制器控制。半导体存储装置1包含存储器单元阵列10、命令寄存器11、地址寄存器12、序列发生器13、驱动器模块14、行译码器模块15、及感测放大器模块16。
存储器单元阵列10包含多个块BLK0～BLK(L-1)(L为2以上的整数)。块BLK为非易失地存储数据的多个存储器单元晶体管(以下，有记为“存储器单元”的情况)的集合体，例如作为数据的抹除单位使用。在存储器单元阵列10设置多根位线及多根字线。各存储器单元晶体管例如与1根位线和1根字线建立关联。关于存储器单元阵列10的详细构成，稍后叙述。
命令寄存器11能保存半导体存储装置1从存储器控制器接收到的命令CMD。命令CMD例如包含使序列发生器13执行读出动作、写入动作、及抹除动作等的命令。地址寄存器12能保存半导体存储装置1从存储器控制器接收到的地址信息ADD。地址信息ADD例如包含块地址BA、页地址PA、及列地址CA。例如，块地址BA、页地址PA、及列地址CA分别用于选择块BLK、字线、及位线。
序列发生器13控制半导体存储装置1整体的动作。例如，序列发生器13基于保存在命令寄存器11的命令CMD控制驱动器模块14、行译码器模块15、及感测放大器模块16等，执行读出动作、写入动作、及抹除动作等。
驱动器模块14产生在读出动作、写入动作、及抹除动作等中使用的电压。而且，驱动器模块14例如基于保存于地址寄存器12的页地址PA，对与选择的字线对应的信号线施加所产生的电压。
行译码器模块15基于保存于地址寄存器12的块地址BA，选择对应的存储器单元阵列10内的1个块BLK。而且，行译码器模块15例如将施加到与选择的字线对应的信号线的电压传送到选择的块BLK内的选择的字线。
感测放大器模块16于写入动作中，根据从存储器控制器接收到的写入数据DAT，对各位线施加期望的电压。另外，感测放大器模块16于读出动作中，基于位线的电压或流过位线的电流判定存储于存储器单元的数据，并将判定结果作为读出数据DAT传送到存储器控制器。
半导体存储装置1与存储器控制器之间的通信例如支持NAND接口。例如，于半导体存储装置1与存储器控制器之间的通信中，使用命令锁存启用信号CLE、地址锁存启用信号ALE、写入启用信号WEn、读取启用信号REn、就绪忙碌信号RBn、及输入输出信号I/O。
命令锁存启用信号CLE为表示半导体存储装置1所接收的输入输出信号I/O为命令CMD的信号。地址锁存启用信号ALE为表示半导体存储装置1所接收的信号I/O为地址信息ADD的信号。写入启用信号WEn为用于控制来自输入输出信号I/O的数据输入的信号。读取启用信号REn为用于控制来自输入输出信号I/O的数据输出的信号。
就绪忙碌信号RBn为向存储器控制器通知半导体存储装置1是受理来自存储器控制器的命令的就绪状态还是不受理命令的忙碌状态的信号。
输入输出信号I/O例如为8位宽度的信号，能包含命令CMD、地址信息ADD、数据DAT等。
可通过以上说明的半导体存储装置1及存储器控制器的组合构成1个半导体存储装置。作为此种半导体存储装置，例如能列举如SD(Secure Digital：安全数码)卡这种存储卡、或SSD(Solid State Drive：固态硬盘)等。
接着，使用图6对存储器单元阵列10的电路构成进行说明。图6的示例表示块BLK0，但其它块BLK的电路构成也相同。如图6所示，块BLK0例如包含4个串部位SU0～SU3。各串部位SU包含多个NAND串NS。
多个NAND串NS分别与位线BL0～BL(N-1)(N为2以上的整数)建立关联。各NAND串NS例如包含存储器单元晶体管MC0～MC7以及选择晶体管ST1及ST2。
存储器单元晶体管MC包含控制栅极及电荷存储层，能非易失地保存数据。以下，于不限定存储器单元晶体管MC0～MC7中的任一者的情况时，表记为存储器单元晶体管MC。另，存储器单元晶体管MC可为于电荷存储层使用绝缘膜的MONOS(Metal Oxide Nitride OxideSemiconductor：金属-氧化物-氮化物-氧化物半导体)型，也可为于电荷存储层使用导电层的FG(Floating Gate：浮动栅极)型。以下，于实施方式中，以MONOS型为例进行说明。
选择晶体管ST1用于选择各种动作时的串部位SU。于各NAND串NS中，选择晶体管ST1的漏极连接于建立关联的位线BL。选择晶体管ST1的源极连接于串联连接的存储器单元晶体管MC0～MC7的一端。串联连接的存储器单元晶体管MC0～MC7的另一端连接于选择晶体管ST2的栅极。
于相同的块BLK中，选择晶体管ST2的源极共通连接于源极线SL。串部位SU0～SU3内的选择晶体管ST1的栅极分别共通连接于选择栅极线SGD0～SGD3。存储器单元晶体管MC0～MC7的控制栅极分别共通连接于字线WL0～WL7。选择晶体管ST2的栅极共通连接于选择栅极线SGS。
于以上所说明的存储器单元阵列10的电路构成中，被分配相同列地址CA的多个NAND串NS在多个块BLK之间共通连接于相同位线BL。源极线SL在多个块BLK之间共通连接。
另，半导体装置具备的存储器单元阵列10的电路构成不限定于以上所说明的构成。例如，各NAND串NS包含的存储器单元晶体管MC以及选择晶体管ST1及ST2的个数能分别设计为任意个数。各块BLK包含的串部位SU的个数能设计为任意个数。
接着，使用图7对半导体存储装置的剖面构成进行说明。图7为用以说明半导体存储装置的构造例的图，表示由大致平行于半导体衬底200的表面(上表面)的X轴、大致垂直于X轴的Y轴、大致垂直于X轴及Y轴的Z轴表示的Y-Z剖面。
如图7所示，于半导体衬底200上形成绝缘层203。绝缘层203例如使用氧化硅而形成。于绝缘层203上设置着存储器单元阵列10。于存储器单元阵列10的下方，形成***电路。另，于图7中，于包含存储器单元阵列10的存储器单元区域的下方具有包含***电路的电路区域，但不限定于此，也可以与存储器单元区域并置的方式设置电路区域。
首先，对存储器单元阵列10的构成进行说明。于绝缘层203上设置作为源极线SL发挥功能的导电层220。例如，导电层220形成为沿大致平行于半导体衬底200的表面(上表面)的X-Y平面扩展的板状。导电层220使用导电材料形成，导电材料中例如包含金属材料或半导体材料等。
于导电层220上交替积层多个导电层221中的各者与多个绝缘层222中的各者。于绝缘层222例如使用SiO。多个导电层221例如从下方起依序作为选择栅极线SGS、字线WL0～WL7、及选择栅极线SGD发挥功能。例如，导电层221形成为于X轴方向延伸的板状。导电层221使用导电材料形成，导电材料例如包含金属材料。
于Z轴方向贯通(通过)多个导电层221，设置多个底面到达导电层220的存储器柱MP。存储器柱MP沿Z轴方向延伸。1个存储器柱MP与1个NAND串NS对应。存储器柱MP包含块绝缘膜231、电荷存储层232、隧道绝缘膜233、半导体层234、核心绝缘体235、及盖层236。
更具体而言，以贯通多个导电层221，且底面到达导电层220之方式，形成与存储器柱MP对应的孔。于孔的侧面依序积层着块绝缘膜231、电荷存储层232、及隧道绝缘膜233。且，以侧面与隧道绝缘膜233相接，底面与导电层220相接之方式，形成着半导体层234。半导体层234为供形成存储器单元晶体管MC以及选择晶体管ST1及ST2的通道的区域。因此，半导体层234作为将选择晶体管ST2、存储器单元晶体管MC0～MC7、及选择晶体管ST1的电流路径连接的信号线发挥功能。于半导体层234内设置着核心绝缘体235。且，于半导体层234及核心绝缘体235上，形成着侧面与隧道绝缘膜233相接的盖层236。
对于块绝缘膜231、隧道绝缘膜233、及核心绝缘体235，例如能使用SiO。对于电荷存储层232，例如能使用氮化硅(SiN)。对于半导体层234以及盖层236，例如能使用多晶硅。
将存储器柱MP、与分别作为字线WL0～WL7发挥功能的多个导电层221组合，作为存储器单元晶体管MC0～MC7发挥功能。同样地，将存储器柱MP、与分别作为选择栅极线SGD及选择栅极线SGS发挥功能的多个导电层221组合，作为选择晶体管ST1及选择晶体管ST2发挥功能。
于盖层236上，形成接触插塞CP。于接触插塞CP上，形成作为位线BL发挥功能的导电层(未图示)。接触插塞CP使用导电材料形成，对于导电材料例如能使用金属材料。
另，于图7的示例中，存储器柱MP沿Y轴方向布置，但存储器柱MP也能任意布置。
绝缘层251设置于导电层221与绝缘层222的积层体的上方。绝缘层251例如使用原硅酸四乙酯而形成。
导电层253具有作为于每个包含多个NAND串NS的组将字线WL0～WL7、选择栅极线SGD、选择栅极线SGS电性分离的分离体的功能。也将所述组称作插指。此外，导电层253具有作为连接于源极线SL的配线(也称为局部互联配线)L1的功能。导电层253于Z轴方向贯通多个导电层221到达导电层220。导电层253具有设置于导电层220上的导电层253a、与设置于导电层253a上的导电层253b。导电层253a例如使用多晶硅等半导体材料而形成。导电层253b例如使用钨等的金属材料形成。
绝缘层254设置于导电层253与多个导电层221中的各者之间。绝缘层254例如使用氧化硅等绝缘材料而形成。
绝缘层255于Z轴方向贯通多个导电层221中的选择栅极线SGD的导电层221，且不于Z轴方向贯通选择栅极线SGS的导电层221。绝缘层255具有作为于每个包含多个NAND串NS的组将选择栅极线SGD电性分离的分离体的功能。绝缘层255例如使用氧化硅等绝缘材料而形成。
电路区域具有电场效应晶体管TRN与电场效应晶体管TRP。电场效应晶体管TRN及电场效应晶体管TRP例如能用于命令寄存器11、地址寄存器12、序列发生器13、驱动器模块14、行译码器模块15、及感测放大器模块16等***电路。电场效应晶体管TRN及电场效应晶体管TRP的通道长度方向例如为Y轴方向，通道宽度方向例如为X轴方向。
电场效应晶体管TRN及电场效应晶体管TRP设置于存储器单元阵列10的下方。电场效应晶体管TRN为N通道型晶体管。电场效应晶体管TRP为P通道型晶体管。
多个导电层201中的各者构成接触插塞。多个导电层202构成1个配线层，各导电层202构成所述配线层的各配线。各导电层202例如经由导电层201，连接于电场效应晶体管TRN或电场效应晶体管TRP的栅极、源极、漏极中的任一者。导电层201及导电层202包含金属材料。
绝缘层203将电场效应晶体管TRN与电场效应晶体管TRP之间、或多个导电层201之间、多个导电层202之间等绝缘。绝缘层203例如包含氧化硅。另，电场效应晶体管TRN及电场效果晶体管TRP不仅连接于导电层201及导电层202，还经由其它配线层或接触插塞连接于存储器单元阵列10，但于本实施方式中为方便而省略所述图示。
接着，作为半导体存储装置的制造方法例，对绝缘层255的形成例进行说明。图8及图9为表示形成绝缘层255之前的构造体的状态的示意图。图8为X-Y平面示意图。图9为Y-Z剖面示意图。如图8及图9所示，于形成绝缘层255之前，以贯通多个导电层221的方式分别形成存储器柱MP及导电层253。形成绝缘层255前的存储器柱MP及导电层253形成第1图案。具有第1图案的所述构造体能用于对象物110。
图10及图11为用以说明绝缘层255的形成例的示意图。图10为X-Y平面示意图。图11为Y-Z剖面示意图。图10及图11所示的部位为与图8及图9所示的部位相同的部位。如图10及图11所示，于形成绝缘层255之前，以贯通多个导电层221中的选择栅极线SGD的导电层221，且不到达选择栅极线SGS的导电层221的方式，形成于Z轴方向延伸的狭缝SHE。狭缝SHE例如能通过使用蚀刻加工导电层221及绝缘层222而形成。形成绝缘层255前的存储器柱MP、导电层253、及狭缝SHE形成第2图案。具有第2图案的所述构造体能用于对象物110。之后，以填埋狭缝SHE的方式形成绝缘层255。绝缘层255例如能使用CVD(Chemical VaporDeposition：化学气相沉积法)等形成。
如果狭缝SHE的位置偏移量较大，俯视下狭缝SHE重叠于存储器柱MP，那么有引起半导体存储装置动作不良的情况。因此，优选为以第1图案所包含的存储器柱MP的位置为基准，测量狭缝SHE的位置相对于设计上的位置偏移了多少，也就是说，测量位置偏移量。由此，能于半导体存储装置的制造步骤中，应用狭缝SHE的位置的反馈修正。
接着，对使用测量装置100测量图案的位置偏移量的方法的示例进行说明。图12为用以说明测量方法例的流程图。
如图12所示，测量方法例具备测定步骤S1、运算步骤S2、及数据处理步骤S3。所述测量方法例能通过控制装置108读取存储于存储装置121等存储部的控制程序，使测定装置100、存储装置121、及运算装置103执行包含各步骤的程序而进行。
于测定步骤S1中，测定装置101通过摄像装置113测定：第1衍射光的第1二维强度分布，通过对形成包含存储器柱MP与导电层253的所述第1图案后，且形成包含存储器柱MP、导电层253及狭缝SHE的所述第2图案前的对象物110，经由光学***114照射来自光源111的光而产生；及第2衍射光的第2二维强度分布，通过对形成所述第2图案后的对象物110照射所述光而产生。光源111、载台112、摄像装置113的各动作由控制装置118控制。表示第1二维强度分布的第1测定数据及表示第2二维强度分布的第2测定数据保存于存储装置121。用以测定第2二维强度分布的对象物110可与测定第1二维强度分布后的对象物110相同，也可将经由相同制造步骤制造的其它构造体用于对象物110。
于图4所示的测量装置100的情况下，测定装置101测定第1二维强度分布，测定装置105测定第2二维强度分布。表示第1二维强度分布的第1测定数据保存于存储装置121。表示第2二维强度分布的第2测定数据保存于外部存储装置122。此外，第2测定数据从外部存储装置122经由数据通信部123输送到存储装置121。通过由测定装置101与测定装置105中的各者测定衍射光的二维强度分布，而能高效率进行测定步骤S1。
图13及图14为表示第1二维强度分布的示例的图。二维强度分布能从2维状具有多个像素的摄像装置113中检测出的各像素的强度分布而得，表示二维入射于摄像装置113的衍射光的各XY平面坐标中的强度。二维强度分布图的横轴表示衍射光的X轴方向的波数。二维强度分布图的纵轴表示衍射光的Y轴方向的波数。二维强度分布图的颜色的浓淡表示强度的高低。俯视下，导电层253的位置相对于存储器柱MP的位置与设计一致的情况下，第1二维强度分布如图13所示，上下对称。然而，因能用于形成导电层253时的光刻技术或干蚀刻等处理引起的制造误差而导致导电层253的位置相对于设计上的位置偏移的情况下，第1二维强度分布如图14所示，上下非对称。二维强度分布的上下对称性越低，表示导电层253的位置偏移量越大。
图15及图16为表示第2二维强度分布的示例的图。图15及图16的横轴表示衍射光的X轴方向的波数。图15及图16的纵轴表示衍射光的Y轴方向的波数。俯视下，导电层253的位置相对于存储器柱MP的位置及狭缝SHE的位置相对于存储器柱MP的位置与设计一致的情况下，第2二维强度分布如图15所示，上下对称。然而，在因能用于形成导电层253、狭缝SHE时的光刻技术或干蚀刻等处理引起的制造误差而导致导电层253的位置、狭缝SHE的位置相对于设计上的位置偏移的情况下，第2二维强度分布如图16所示，上下非对称。二维强度分布的上下对称性越低，表示导电层253、狭缝SHE的位置相对于存储器柱MP的位置的偏移量越大。第2二维强度分布的上下对称性根据导电层253的位置偏移量及狭缝SHE的位置偏移量这两个而变化。次哇哦，光的照射区域比器件图案大。图17为表示光的照射区域的俯视示意图，表示存储器柱MP、导电层253、狭缝SHE及光照射区域BA。图17所示的光照射区域BA重叠于导电层253与狭缝SHE这两个。如果导电层253的位置偏移量变大，那么导电层253与存储器柱MP的间隔D1变化。如果狭缝SHE的位置偏移量变大，那么狭缝SHE与存储器柱MP的间隔D2变化。由此，难以仅从第2二维强度分布区分导电层253的位置偏移量、与狭缝SHE的位置偏移量。
于运算步骤S2中，运算装置103通过执行读出保存于存储装置121的第1测定数据、与第2测定数据并执行使用第1测定数据、与第2测定数据的运算处理，而取得第1测定数据与第2测定数据的差量数据。运算处理的示例例如包含第1测定数据与第2测定数据的减法处理。
作为进行第1测定数据与第2测定数据的减法处理的前处理，可对第1测定数据及第2测定数据进行噪声过滤处理。例如，能应用将截止频率以上的频率成分排除的低通滤波处理。
另外，于第1测定数据与第2测定数据的强度大为不同的情况下，作为进行减法处理的前处理，可在进行强度的标准化后进行减法处理。例如，能以使强度分布落在-1～1的范围内且平均值为0的方式进行处理。此种标准化处理也可根据数据处理的必要，应用到差量数据。
图18为表示基于差量数据的强度分布的示例的二维强度分布图。图18所示的强度分布例如能通过执行与图14所示的第1二维强度分布对应的第1测定数据、及与图16所示的第2二维强度分布对应的第2测定数据的减法处理而得。
图19为表示与差量数据对应的差量图案的示例的俯视示意图。图19所示的差量图案与包含存储器柱MP与狭缝SHE，且不具有导电层253的图案对应。因此，通过取得基于差量数据的二维强度分布，能从第2二维强度分布将因导电层253相对于存储器柱MP的位置偏移量引起的上下对称性的变化去除。
于数据处理步骤S3中，运算处理103基于差量数据，算出差量图案的位置偏移量。关于差量图案的位置偏移量的算出方法例于以下进行说明。
首先，准备预先判明了相对于狭缝SHE的设计位置的偏移量的构造体的比较样本。构造体具有与对象物相同形状的图案。图20到图22为表示比较样本的图案的示例的俯视示意图。图20表示形成位置相对于狭缝SHE的设计位置(虚线部)的Y轴方向的位置偏移量为+10nm的图案P1。图21表示所述位置偏移量为±0nm的图案P2。图22表示所述位置偏移量为-10nm的图案P3。比较样本例如于1个半导体衬底的上方具有图案P1、图案P2、及图案P3。
关于所述图案P1、P2、P3，与对象物110同样，事先测定第1二维强度分布与第2二维强度分布，并通过运算处理取得差量数据。图23为表示基于图案P1的差量数据的强度分布的示例的二维强度分布图。图24为表示基于图案P2的差量数据的强度分布的示例的二维强度分布图。图25为表示基于图案P3的差量数据的强度分布的示例的二维强度分布图。图23到图25的横轴表示衍射光的X轴方向的波数。图23到图25的纵轴表示衍射光的Y轴方向的波数。
接着，于基于各差量图案的二维强度分布图中，取得上侧的强度分布与下侧的强度分布的差量数据，算出非对称成分。图26为用以说明非对称成分的算出方法的二维强度分布的示意图。非对称成分将二维强度分布分割为第一象限、第二象限、第三象限、第四象限，且为从第一象限及第二象限的强度平均值(上侧的强度分布)减去第三象限及第四象限的强度平均值(下侧的强度分布)的值。
接着，将Y轴方向的位置偏移量作为目标变数，将非对称成分作为说明变数，进行线性回归，由此制作位置偏移量的模型式M：Y＝(X)。图27为表示模型式M的示例的示意图。例如，于图案P1中的非对称成分为-0.8，图案P2中的非对称成分为0.0，图案P3中的非对称成分为+0.8的情况时，模型式M以Y＝12.5X表示。另，模型式M不限定于线性回归模型，也可使用Partial Least Squares(PLS：偏最小二乘法)模型、或神经网络等的复杂的模型。
之后，关于对象物110的差量数据，也以同样的方法取得非对称成分。接着，通过将所取得的非对称成分的值代入模型式M：Y＝12.5X的Y，而能算出Y轴方向的位置偏移量。例如，可知于非对称成分为-0.6的情况下，Y轴方向的位置偏移量为-7.5nm。算出的位置偏移量的数据后续可输出到测量装置外部。
如上所述，使用本实施方式的测量装置测量图案的位置偏移量的方法于各个制造步骤中，测定与形成于对象物的图案相应的衍射光的二维强度分布，并执行使用所述测定数据的运算处理取得差量数据，由此，由于能仅撷取欲测量的图案的二维强度分布，所以能提高期望的图案的位置偏移量的算出精度。
虽已说明本发明的多个实施方式，但所述实施方式是作为示例而提示的，并未意欲限定发明的范围。所述新颖的实施方式能以其它各种方式实施，于不脱离发明的主旨的范围内，能进行各种省略、置换、变更。所述实施方式或变化包含在发明的范围或主旨内，且包含在申请专利范围内所记载的发明与其均等的范围内。
[符号的说明]
1:半导体装置
2:存储器控制器
10:存储器单元阵列
11:命令寄存器
12:地址寄存器
13:序列发生器
14:驱动器模块
15:行译码器模块
16:感测放大器模块
100:测量装置
101:测定装置
102:存储装置
103:运算装置
104:输出装置
105:测定装置
108:控制装置
110:对象物
111:光源
112:载台
113:摄像装置
114:光学***
121:存储装置
122:外部存储装置
123:数据通信部
123:通信部
141:聚光透镜
142:分束器
143:物镜
200:半导体衬底
201:导电层
202:导电层
203:绝缘层
220:导电层
221:导电层
222:绝缘层
231:块绝缘膜
232:电荷存储层
233:隧道绝缘膜
234:半导体层
235:核心绝缘体
236:盖层
253:导电层
253a:导电层
253b:导电层
254:绝缘层
255:绝缘层。

Claims (8)

1.一种测量装置，测量形成于对象物的表面的图案的位置偏移量，且具备：
测定部，测定通过对形成第1图案后且形成第2图案前的所述对象物照射光而产生的第1衍射光的第1二维强度分布、及通过对形成所述第2图案后的所述对象物照射所述光而产生的第2衍射光的第2二维强度分布；
存储部，保存表示所述第1二维强度分布的第1测定数据、与表示所述第2二维强度分布的第2测定数据；及
运算部，通过执行使用所述第1测定数据、与所述第2测定数据的运算处理，取得所述第1测定数据与所述第2测定数据的差量数据，并基于所差量数据，算出所述第1图案与所述第2图案的差量图案的位置偏移量。
2.根据权利要求1所述的测量装置，其中所述测定部具有：
第1测定装置，测定所述第1二维强度分布；及
第2测定装置，测定所述第2二维强度分布；且
所述存储部具有：
第1存储装置，保存所述第1测定数据；及
第2存储装置，保存所述第2测定数据。
3.根据权利要求1或2所述的测量装置，其中所述测定部具有：
光源，照射所述光；及
摄像装置，通过接收所述第1及第2衍射光，而测定所述第1及第2二维强度分布。
4.根据权利要求1或2所述的测量装置，其中所述运算处理包含所述第1测定数据与所述第2测定数据之间的减法处理。
5.一种测量程序，具备以下步骤：
通过测定部测定通过对形成第1图案后且形成第2图案前的所述对象物照射光而产生的第1衍射光的第1二维强度分布、及通过对形成所述第2图案后的所述对象物照射所述光而产生的第2衍射光的第2二维强度分布；
通过运算部执行使用表示所述第1二维强度分布的第1测定数据、与表示所述第2二维强度分布的第2测定数据的运算处理，由此取得所述第1测定数据与所述第2测定数据的差量数据；及
通过所述运算部基于所述差量数据，算出所述第1图案与所述第2图案的差量图案的位置偏移量。
6.根据权利要求5所述的程序，其中所述运算处理包含所述第1测定数据与所述第2测定数据之间的减法处理。
7.一种测量方法，用以通过测量装置测量形成于对象物的表面的图案的位置偏移量，且具备以下步骤：
通过测定部测定通过对形成第1图案后且形成第2图案前的所述对象物照射光而产生的第1衍射光的第1二维强度分布、及通过对形成所述第2图案后的所述对象物照射所述光而产生的第2衍射光的第2二维强度分布；
通过运算部执行使用表示所述第1二维强度分布的第1测定数据、与表示所述第2二维强度分布的第2测定数据的运算处理，由此取得所述第1测定数据与所述第2测定数据的差量数据；及
通过所述运算部基于所述差量数据，算出所述第1图案与所述第2图案的差量图案的位置偏移量。
8.根据权利要求7所述的测量方法，其中所述运算处理包含所述第1测定数据与所述第2测定数据之间的减法处理。
CN202210066030.7A 2021-06-17 2022-01-20 测量装置、测量程序及测量方法 Pending CN115493498A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-100743 2021-06-17
JP2021100743A JP2023000112A (ja) 2021-06-17 2021-06-17 計測装置および計測プログラム

Publications (1)

Publication Number Publication Date
CN115493498A true CN115493498A (zh) 2022-12-20

Family

ID=84465539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210066030.7A Pending CN115493498A (zh) 2021-06-17 2022-01-20 测量装置、测量程序及测量方法

Country Status (4)

Country Link
US (1) US11841331B2 (zh)
JP (1) JP2023000112A (zh)
CN (1) CN115493498A (zh)
TW (1) TWI820571B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG170010A1 (en) * 2006-02-21 2011-04-29 Nikon Corp Measuring apparatus and method, processing apparatus and method, pattern forming apparatus and method, exposure appararus and method, and device manufacturing method
CN101385122B (zh) * 2006-02-21 2010-12-08 株式会社尼康 图案形成装置、标记检测装置、曝光装置、图案形成方法、曝光方法及组件制造方法
US20080094592A1 (en) * 2006-08-31 2008-04-24 Nikon Corporation Movable body drive method and movable body drive system, pattern formation method and apparatus, exposure method and apparatus, and device manufacturing method
US8294907B2 (en) * 2006-10-13 2012-10-23 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
KR20100092014A (ko) * 2007-11-12 2010-08-19 마이크로닉 레이저 시스템즈 에이비 패턴 에러들을 검출하기 위한 방법들 및 장치들
WO2009078443A1 (ja) * 2007-12-17 2009-06-25 Nikon Corporation 露光装置、露光方法及びデバイス製造方法
TWI547769B (zh) * 2007-12-28 2016-09-01 尼康股份有限公司 An exposure apparatus, a moving body driving system, a pattern forming apparatus, and an exposure method, and an element manufacturing method
KR101395733B1 (ko) * 2009-06-17 2014-05-15 에이에스엠엘 네델란즈 비.브이. 오버레이 측정 방법, 리소그래피 장치, 검사 장치, 처리 장치, 및 리소그래피 처리 셀
NL2017300A (en) 2015-08-27 2017-03-01 Asml Netherlands Bv Method and apparatus for measuring a parameter of a lithographic process, substrate and patterning devices for use in the method
JP6926403B2 (ja) 2016-05-31 2021-08-25 株式会社ニコン 位置検出装置及び位置検出方法、露光装置及び露光方法、並びに、デバイス製造方法
JP2020519928A (ja) 2017-05-08 2020-07-02 エーエスエムエル ネザーランズ ビー．ブイ． 構造を測定する方法、検査装置、リソグラフィシステム、及びデバイス製造方法
EP3663856A1 (en) 2018-12-07 2020-06-10 ASML Netherlands B.V. Method for adjusting a target feature in a model of a patterning process based on local electric fields
CN110914965B (zh) * 2019-10-18 2021-05-25 长江存储科技有限责任公司 用于以基于衍射的叠加量测为基础评估临界尺寸的***和方法

Also Published As

Publication number Publication date
TW202301187A (zh) 2023-01-01
TWI820571B (zh) 2023-11-01
US11841331B2 (en) 2023-12-12
JP2023000112A (ja) 2023-01-04
US20220404292A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US11974439B2 (en) Semiconductor memory having memory cell regions and other regions alternately arranged along a bit line direction
CN110751967B (zh) 半导体存储器及其制造方法
US10978468B2 (en) Semiconductor memory
US20210288058A1 (en) Semiconductor memory device
CN111613620B (zh) 半导体存储装置
TWI778483B (zh) 半導體記憶裝置
TWI820571B (zh) 計測裝置及計測程式
CN112563287B (zh) 半导体装置及半导体装置的制造方法
US20230251582A1 (en) Measurement apparatus and measurement method
US11423993B2 (en) Bi-directional sensing in a memory
TW202310367A (zh) 記憶體裝置
CN118226711A (zh) 曝光装置、曝光方法以及半导体装置的制造方法
TW202315080A (zh) 半導體記憶體裝置及製造該半導體記憶體裝置之方法
TW202407983A (zh) 記憶裝置
JP2022050227A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination