CN115472514A - 一种tssop8型叠层芯片封装方法 - Google Patents
一种tssop8型叠层芯片封装方法 Download PDFInfo
- Publication number
- CN115472514A CN115472514A CN202211062240.5A CN202211062240A CN115472514A CN 115472514 A CN115472514 A CN 115472514A CN 202211062240 A CN202211062240 A CN 202211062240A CN 115472514 A CN115472514 A CN 115472514A
- Authority
- CN
- China
- Prior art keywords
- chip
- tssop8
- frame
- type laminated
- fixedly connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67271—Sorting devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Branching, Merging, And Special Transfer Between Conveyors (AREA)
Abstract
本发明公开了一种TSSOP8型叠层芯片封装方法,其特征在于,包括如下步骤:S1、贴片1,将下层芯片贴到引线框架;S2、贴片1烘烤,将下层芯片完全固定;S3、贴片2,将空白芯片贴到下层芯片上;S4、键合1,完成下层芯片的引线键合;S5、贴片3,将上层芯片贴在空白芯片;S6、键合2,完成上层芯片的引线键合。
Description
技术领域
本发明涉及芯片测试领域,特别是涉及一种TSSOP8型叠层芯片封装方法。
背景技术
近年来,叠层芯片封装逐渐成为技术发展的主流。叠层芯片封装技术简称3D封装,是指在不改变封装体尺寸的前提下,在同一个封装体内于垂直方向叠放两个以上芯片的封装技术,它起源于快闪存储器(NOR/NAND)及SDRAM的叠层封装。叠层芯片封装技术对于无线通讯器件、便携器件及存储卡来讲是最理想的***解决方案。近年来,手机、PDA、电脑、通讯、数码等消费产品的技术发展非常快,此行业的迅猛发展需要大容量、多功能、小尺寸、低成本的存储器、DSP、ASIC、RF、MEMS等各种半导体器件,叠层芯片技术因此也得到了蓬勃发展。
现有技术中TSSOP8型叠层芯片封装方法采用液态环氧树脂作为芯片粘合剂,且多次重复单芯片的工艺,导致整个工艺比较复杂,因此亟需提供一种TSSOP8型叠层芯片封装方法来解决上述问题。
发明内容
本发明的目的是针对现有的技术存在上述问题,提出了一种TSSOP8型叠层芯片封装方法。
为解决上述技术问题,本发明采用的一个技术方案是,提供一种TSSOP8型叠层芯片封装方法,其特征在于,包括如下步骤:S1、贴片1,将下层芯片贴到引线框架;S2、贴片1烘烤,将下层芯片完全固定;S3、贴片2,将空白芯片贴到下层芯片上;S4、键合1,完成下层芯片的引线键合;S5、贴片3,将上层芯片贴在空白芯片;S6、键合2,完成上层芯片的引线键合。
所述芯片贴合剂为环氧树脂薄膜。
还包括S7、芯片分选,通过芯片分选装置对TSSOP8型叠层芯片进行分选处理。
所述芯片分选装置包括固定架,所述固定架中心设置有输送组件,所述固定架底部内表面一侧设置有与输送组件相对应的第一收料箱,所述固定架顶部内表面固定连接有检测设备;所述固定架顶部内表面设置有分料组件,所述固定架底部内表面后端设置有第二收料箱,所述第二收料箱中心固定连接有第一挡板与第二挡板,所述固定架前端面固定连接有控制台。
所述输送组件包括支撑架,所述支撑架中心转动连接有多个输送轴,多个所述输送轴上均固定连接有输送辊,多个所述输送辊上安装有输送带,所述支撑架前端面固定连接有第一电机,所述第一电机的输出轴与其中一个输送轴的一端相连接,所述支撑架相对面一侧固定连接有下料板。
通过上述技术方案,首先将TSSOP8型叠层芯片放置在输送带上,随后启动第一电机,第一电机的输出轴带动其中一个输送轴转动,进而带动输送辊转动,输送带也随之转动,将TSSOP8型叠层芯片输送。
所述支撑架上开设有多个与输送轴相对应的轴孔,多个所述输送轴均贯穿轴孔中心。
通过上述技术方案,使第一电机能够带动其中一个输送轴同步转动,进而带动输送带转动,实现输送功能。
所述下料板倾斜设置且与输送带相切。
通过上述技术方案,使合格品TSSOP8型叠层芯片能够通过下料板到达第一收料箱中心。
所述分料组件包括安装架,所述安装架中心转动连接有转动轴,所述转动轴上固定连接有拨杆,所述拨杆上固定连接有弹簧,所述弹簧的另一端与固定架顶部内表面相连接,所述安装架一侧固定连接有第二电机,所述第二电机的输出轴与转动轴一端相连接。
通过上述技术方案,结果为次品时,控制台传输信号给第二电机,第二电机启动,第二电机的输出轴带动转动轴转动,进而带动拨杆转动,将TSSOP8型叠层芯片拨出至第二收料箱中心,受到第一挡板与第二挡板的缓冲作用,最后落入底部,第二电机断电后,由于受到弹簧的回弹力,拨杆实现复位。
所述安装架上开设有安装孔,所述转动轴贯穿安装孔中心。
通过上述技术方案,使第二电机能够带动转动轴同步转动,进而实现拨杆对TSSOP8型叠层芯片进行拨动的功能。
所述第一挡板与第二挡板沿第二收料箱前后断面交替倾斜布置。
通过上述技术方案,使次品TSSOP8型叠层芯片能够受到第一挡板与第二挡板的缓冲作用,不会受到损坏。
本发明的有益效果如下:
1.本发明中的工艺流程少了两次烘烤,生产工艺简单、生产周期更短,而且,由于多次烘烤会造成引线框架氧化及芯片粘污,烘烤次数减少对提高成品率和减少可靠性失效是至关重要的;
2.本发明通过设置的多个组件配合,使得实现了TSSOP8型叠层芯片分选自动化,无需人工分选,不仅结构简单,而且操作方便,节省了人力资源,提升了分选效率,同时还提升了分选效果,保证成品中不混杂次品,使用效果较好,实用性强;
3.本发明通过设置的第一挡板以及第二挡板,能够防止被拨杆播出的次品TSSOP8型叠层芯片由于下落速度较快导致损坏,使次品TSSOP8型叠层芯片能够受到第一挡板以及第二挡板的缓冲作用,最后落入第二收料箱中心,使用效果较好,实用性较强。
附图说明
图1是现有封装方法的步骤示意图;
图2是本封装方法的步骤示意图;
图3是芯片分选装置的外观图;
图4是芯片分选装置的内部结构示意图;
图5是芯片分选装置的部分零部件结构示意图;
图6是芯片分选装置的部分零部件俯视图。
图中,1、固定架;2、输送组件;201、支撑架;202、输送轴;203、输送辊;204、输送带;205、第一电机;206、下料板;3、第一收料箱;4、检测设备;5、分料组件;501、安装架;502、转动轴;503、拨杆;504、弹簧;505、第二电机;6、第二收料箱;7、第一挡板;8、第二挡板;9、控制台。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述,以使本发明的优点和特征能更易于被本领域技术人员理解,从而对本发明的保护范围做出更为清楚明确的界定。
请参阅图2-图6,本TSSOP8型叠层芯片封装方法,包括如下步骤:S1、贴片1,将下层芯片贴到引线框架;S2、贴片1烘烤,将下层芯片完全固定;S3、贴片2,将空白芯片贴到下层芯片上;S4、键合1,完成下层芯片的引线键合;S5、贴片3,将上层芯片贴在空白芯片;S6、键合2,完成上层芯片的引线键合。
芯片贴合剂为环氧树脂薄膜。
还包括S7、芯片分选,通过芯片分选装置对TSSOP8型叠层芯片进行分选处理。
本发明中的其他步骤采用的是现有技术。
现有封装方法使用环氧树脂银浆,成本低,但是工艺难度很高、成品率低,即使是最简单的TSSOP2+1其成品率能达到99.5%就几乎不可能再提升了,由于其工艺性差,目前不能使用在更高密度的封装中,具体可以参照如图1所示。本封装方法采用的是环氧树脂薄膜,由于环氧树脂薄膜是在装片(W/M)的时候粘贴到芯片背面,不必考虑液态环氧树脂工艺的复杂性,所以工艺简单、成品率可达99.9%。
芯片分选装置包括固定架1,固定架1中心设置有输送组件2,固定架1底部内表面一侧设置有与输送组件2相对应的第一收料箱3,固定架1顶部内表面固定连接有检测设备4;固定架1顶部内表面设置有分料组件5,固定架1底部内表面后端设置有第二收料箱6,第二收料箱6中心固定连接有第一挡板7与第二挡板8,第一挡板7与第二挡板8沿第二收料箱6前后断面交替倾斜布置;使次品TSSOP8型叠层芯片能够受到第一挡板7与第二挡板8的缓冲作用,不会受到损坏;固定架1前端面固定连接有控制台9。
输送组件2包括支撑架201,支撑架201中心转动连接有多个输送轴202,支撑架201上开设有多个与输送轴202相对应的轴孔,多个输送轴202均贯穿轴孔中心;使第一电机205能够带动其中一个输送轴202同步转动,进而带动输送带204转动,实现输送功能;多个输送轴202上均固定连接有输送辊203,多个输送辊203上安装有输送带204,支撑架201前端面固定连接有第一电机205,第一电机205的输出轴与其中一个输送轴202的一端相连接,支撑架201相对面一侧固定连接有下料板206;下料板206倾斜设置且与输送带204相切;使合格品TSSOP8型叠层芯片能够通过下料板206到达第一收料箱3中心;首先将TSSOP8型叠层芯片放置在输送带204上,随后启动第一电机205,第一电机205的输出轴带动其中一个输送轴202转动,进而带动输送辊203转动,输送带204也随之转动,将TSSOP8型叠层芯片输送;
分料组件5包括安装架501,安装架501中心转动连接有转动轴502,安装架501上开设有安装孔,转动轴502贯穿安装孔中心;使第二电机505能够带动转动轴502同步转动,进而实现拨杆503对TSSOP8型叠层芯片进行拨动的功能;转动轴502上固定连接有拨杆503,拨杆503上固定连接有弹簧504,弹簧504的另一端与固定架1顶部内表面相连接,安装架501一侧固定连接有第二电机505,第二电机505的输出轴与转动轴502一端相连接;结果为次品时,控制台9传输信号给第二电机505,第二电机505启动,第二电机505的输出轴带动转动轴502转动,进而带动拨杆503转动,将TSSOP8型叠层芯片拨出至第二收料箱6中心,受到第一挡板7与第二挡板8的缓冲作用,最后落入底部,第二电机505断电后,由于受到弹簧504的回弹力,拨杆503实现复位。
本发明在使用时,首先将TSSOP8型叠层芯片放置在输送带204上,随后启动第一电机205,第一电机205的输出轴带动其中一个输送轴202转动,进而带动输送辊203转动,输送带204也随之转动,将TSSOP8型叠层芯片输送,输送至检测设备4底部使停止,检测设备4对其进行检测,检测结果传输至控制台9,结果为合格品时,控制台9则不传输指令给分料组件5,合格品TSSOP8型叠层芯片随输送带204通过下料板206到达第一收料箱3中心,结果为次品时,控制台9传输信号给第二电机505,第二电机505启动,第二电机505的输出轴带动转动轴502转动,进而带动拨杆503转动,将TSSOP8型叠层芯片拨出至第二收料箱6中心,受到第一挡板7与第二挡板8的缓冲作用,最后落入底部,第二电机505断电后,由于受到弹簧504的回弹力,拨杆503实现复位,重复上述操作,对若干个TSSOP8型叠层芯片进行检测分选。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种TSSOP8型叠层芯片封装方法,其特征在于,包括如下步骤:S1、贴片1,将下层芯片贴到引线框架;S2、贴片1烘烤,将下层芯片完全固定;S3、贴片2,将空白芯片贴到下层芯片上;S4、键合1,完成下层芯片的引线键合;S5、贴片3,将上层芯片贴在空白芯片;S6、键合2,完成上层芯片的引线键合。
2.根据权利要求1所述的一种TSSOP8型叠层芯片,其特征在于,所述芯片贴合剂为环氧树脂薄膜。
3.根据权利要求1所述的一种TSSOP8型叠层芯片,其特征在于,还包括S7、芯片分选,通过芯片分选装置对TSSOP8型叠层芯片进行分选处理。
4.根据权利要求3所述的一种TSSOP8型叠层芯片,其特征在于,所述芯片分选装置包括固定架(1),所述固定架(1)中心设置有输送组件(2),所述固定架(1)底部内表面一侧设置有与输送组件(2)相对应的第一收料箱(3),所述固定架(1)顶部内表面固定连接有检测设备(4);所述固定架(1)顶部内表面设置有分料组件(5),所述固定架(1)底部内表面后端设置有第二收料箱(6),所述第二收料箱(6)中心固定连接有第一挡板(7)与第二挡板(8),所述固定架(1)前端面固定连接有控制台(9)。
5.根据权利要求4所述的一种TSSOP8型叠层芯片,其特征在于,所述输送组件(2)包括支撑架(201),所述支撑架(201)中心转动连接有多个输送轴(202),多个所述输送轴(202)上均固定连接有输送辊(203),多个所述输送辊(203)上安装有输送带(204),所述支撑架(201)前端面固定连接有第一电机(205),所述第一电机(205)的输出轴与其中一个输送轴(202)的一端相连接,所述支撑架(201)相对面一侧固定连接有下料板(206)。
6.根据权利要求5所述的一种TSSOP8型叠层芯片,其特征在于,所述支撑架(201)上开设有多个与输送轴(202)相对应的轴孔,多个所述输送轴(202)均贯穿轴孔中心。
7.根据权利要求5所述的一种TSSOP8型叠层芯片,其特征在于,所述下料板(206)倾斜设置且与输送带(204)相切。
8.根据权利要求4所述的一种TSSOP8型叠层芯片,其特征在于,所述分料组件(5)包括安装架(501),所述安装架(501)中心转动连接有转动轴(502),所述转动轴(502)上固定连接有拨杆(503),所述拨杆(503)上固定连接有弹簧(504),所述弹簧(504)的另一端与固定架(1)顶部内表面相连接,所述安装架(501)一侧固定连接有第二电机(505),所述第二电机(505)的输出轴与转动轴(502)一端相连接。
9.根据权利要求8所述的一种TSSOP8型叠层芯片,其特征在于,所述安装架(501)上开设有安装孔,所述转动轴(502)贯穿安装孔中心。
10.根据权利要求4所述的一种TSSOP8型叠层芯片,其特征在于,所述第一挡板(7)与第二挡板(8)沿第二收料箱(6)前后断面交替倾斜布置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211062240.5A CN115472514A (zh) | 2022-08-29 | 2022-08-29 | 一种tssop8型叠层芯片封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211062240.5A CN115472514A (zh) | 2022-08-29 | 2022-08-29 | 一种tssop8型叠层芯片封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115472514A true CN115472514A (zh) | 2022-12-13 |
Family
ID=84368369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211062240.5A Pending CN115472514A (zh) | 2022-08-29 | 2022-08-29 | 一种tssop8型叠层芯片封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115472514A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117715405A (zh) * | 2024-02-01 | 2024-03-15 | 赛晶亚太半导体科技(浙江)有限公司 | 一种叠层结构贴片方法及叠层结构贴片*** |
-
2022
- 2022-08-29 CN CN202211062240.5A patent/CN115472514A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117715405A (zh) * | 2024-02-01 | 2024-03-15 | 赛晶亚太半导体科技(浙江)有限公司 | 一种叠层结构贴片方法及叠层结构贴片*** |
CN117715405B (zh) * | 2024-02-01 | 2024-05-24 | 赛晶亚太半导体科技(浙江)有限公司 | 一种叠层结构贴片方法及叠层结构贴片*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115472514A (zh) | 一种tssop8型叠层芯片封装方法 | |
CN101596988A (zh) | 粘结膜贴附装置 | |
CN113257722B (zh) | 一种芯片倒膜方法和芯片倒膜设备 | |
CN109904141A (zh) | 具有电光互连电路的集成电路封装 | |
CN102522391B (zh) | 一种具有接地环的e/LQFP堆叠封装件及其生产方法 | |
CN101807531A (zh) | 一种超薄芯片的封装方法以及封装体 | |
US7416919B2 (en) | Method for wafer level stack die placement | |
CN207523149U (zh) | 玻璃摆片贴膜机 | |
CN110379650B (zh) | 一种全自动电容器点胶组立机 | |
CN216848042U (zh) | 存储芯片集成电路性能的检测设备 | |
CN106783679B (zh) | 芯片贴装设备及贴装芯片的方法 | |
CN218594637U (zh) | 一种芯片管装进料机构 | |
CN115763314A (zh) | 一种大功率整流桥封装生产线及方法 | |
CN113682819B (zh) | 一种半导体封装用智能输送机*** | |
CN102544968A (zh) | 一种hdmi自动化生产设备 | |
CN213057708U (zh) | 一种药袋转移装置 | |
CN212767262U (zh) | 一种纸盒翻转出料机 | |
CN107792683A (zh) | 一种药丸颗粒输送机 | |
CN102738009A (zh) | 一种基于刷磨的aaqfn框架产品扁平封装件制作工艺 | |
CN106976686A (zh) | 一种可逆皮带机 | |
CN219838815U (zh) | 一种红油豆瓣酱生产的贴标装置 | |
CN102064117B (zh) | 小尺寸芯片的封装方法 | |
CN206798748U (zh) | 一种y型双卷带输入装置 | |
CN201746093U (zh) | V型理袋输送设备 | |
CN112110134A (zh) | 一种芯片封装加工用输料设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |