CN115458640B - 一种显示器件制备方法、显示器件及显示设备 - Google Patents

一种显示器件制备方法、显示器件及显示设备 Download PDF

Info

Publication number
CN115458640B
CN115458640B CN202211225938.4A CN202211225938A CN115458640B CN 115458640 B CN115458640 B CN 115458640B CN 202211225938 A CN202211225938 A CN 202211225938A CN 115458640 B CN115458640 B CN 115458640B
Authority
CN
China
Prior art keywords
light
pixel array
layer
display device
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211225938.4A
Other languages
English (en)
Other versions
CN115458640A (zh
Inventor
邱成峰
符民
莫炜静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan Sitan Semiconductor Technology Co ltd
Shenzhen Stan Technology Co Ltd
Original Assignee
Foshan Sitan Semiconductor Technology Co ltd
Shenzhen Stan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan Sitan Semiconductor Technology Co ltd, Shenzhen Stan Technology Co Ltd filed Critical Foshan Sitan Semiconductor Technology Co ltd
Priority to CN202211225938.4A priority Critical patent/CN115458640B/zh
Publication of CN115458640A publication Critical patent/CN115458640A/zh
Application granted granted Critical
Publication of CN115458640B publication Critical patent/CN115458640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种显示器件制备方法、显示器件及显示设备，涉及半导体技术领域。显示器件制备方法包括：制备像素阵列初始架构；在所述像素阵列初始架构的出光侧制作光阻矩阵，使所述光阻矩阵中的第一镂空区覆盖所述像素阵列初始架构的出光区；在所述光阻矩阵远离所述像素阵列初始架构的一侧制作透光膜层，使所述透光膜层的折射率小于所述像素阵列初始架构中与所述透光膜层相连结构的折射率。本申请提供的显示器件制备方法所制得的显示器件可改善光串扰。

Description

一种显示器件制备方法、显示器件及显示设备
技术领域
本申请涉及半导体技术领域，尤其涉及一种显示器件制备方法、显示器件及显示设备。
背景技术
目前，微发光二极管(Micro-Light Emitting Diode，Micro-LED)主要包括横向结构和垂直结构两种架构。其中，垂直结构具有发光效率高、无侧光等诸多优点。
然而，相关技术中，垂直结构的Micro-LED显示器件的光串扰严重，影响到Micro-LED显示器件的显示效果。
发明内容
本申请提供了一种显示器件制备方法、显示器件及显示设备，以至少改善光串扰。
第一方面，本申请提供了：
一种显示器件制备方法，包括：
制备像素阵列初始架构；
在所述像素阵列初始架构的出光侧制作光阻矩阵，使所述光阻矩阵中的第一镂空区覆盖所述像素阵列初始架构的出光区；
在所述光阻矩阵远离所述像素阵列初始架构的一侧制作透光膜层，使所述透光膜层的折射率小于所述像素阵列初始架构中与所述透光膜层相连结构的折射率。
可以理解的，像素阵列初始架构中的各出光区可分别对应一产生光线的发光源(即像素阵列初始架构中的像素单元)。对于一发光源产生的光线，其中一部分光线不满足全反射条件，可通过透光膜层，该部分光线中，其中一部分光线可通过发光源相对的出光区出射，另一部分可投射向光阻矩阵并被光阻矩阵吸收。另一部分满足全反射条件的光线，可在透光膜层与像素阵列初始架构的界面处发生全反射。由此，可防止光线从发光源所对出光区以外的位置出射，改善光线在非对应的出光区出射的情况。由此，可改善光串扰，提升显示器件的对比度和显示效果。
在一些可能的实施方式中，所述在所述像素阵列初始架构的出光侧制作光阻矩阵，使所述光阻矩阵中的第一镂空区覆盖所述像素阵列初始架构的出光区包括：
剥离所述像素阵列初始架构中的衬底，以暴露所述像素阵列初始架构中的U-GaN层；
对所述U-GaN层进行刻蚀以获得U-GaN矩阵，并使所述U-GaN矩阵覆盖所述出光区；
在所述U-GaN矩阵的第二镂空区制作光阻台阶；
剥离所述U-GaN矩阵中的U-GaN台阶。
在一些可能的实施方式中，所述在所述U-GaN矩阵的第二镂空区制作光阻台阶包括：
在所述U-GaN矩阵上涂布光阻材料，并使所述第二镂空区充满所述光阻材料；
刻蚀所述光阻材料以暴露所述U-GaN台阶。
可以理解的，通过上述工艺制备光阻矩阵，一方面可降低涂布光阻材料时的加工精度要求，降低加工难度。另一方面，也可确保光阻材料远离像素阵列一侧表面的一致性。
在一些可能的实施方式中，所述在所述光阻矩阵远离所述像素阵列初始架构的一侧制作透光膜层，使所述透光膜层的折射率小于所述像素阵列初始架构中与所述透光膜层相连结构的折射率包括：
在所述光阻矩阵远离所述像素阵列初始架构的一侧至少制作电流扩散层。
由此，可使透光膜层与像素阵列初始架构中的N-GaN层电连接，提升显示器件中共N极的导电性能，改善显示器件显示效果。
在一些可能的实施方式中，所述显示器件制备方法还包括：
在所述透光膜层远离所述像素阵列初始架构的一侧制作调光层，使所述调光层至少覆盖部分所述出光区。
在一些可能的实施方式中，所述在所述透光膜层远离所述像素阵列初始架构的一侧制作调光层，使所述调光层至少覆盖部分所述出光区包括：
将调光材料打印于所述透光膜层远离所述光阻矩阵一侧的预设位置，以制成所述调光层；
所述调光材料包括量子点浆料和导热介质，所述导热介质混合于所述量子点浆料中。
相应地，可提升调光层整体的导热系数，加快显示器件的散热效率，进而降低散热器件工作过程中的问题，延长使用寿命。
在一些可能的实施方式中，所述将调光材料打印于所述透光膜层远离所述光阻矩阵一侧的预设位置，以制成所述调光层包括：
将第一调光材料打印于所述透光膜层远离所述光阻矩阵一侧的第一预设位置，所述第一调光材料包括第一量子点浆料和所述导热介质，所述导热介质混合于所述第一量子点浆料中；
和/或，
将第二调光材料打印于所述透光膜层远离所述光阻矩阵一侧的第二预设位置，所述第二调光材料包括第二量子点浆料和所述导热介质，所述导热介质混合于所述第二量子点浆料中。
基于以上方案，可通过调光层对光线进行转色，可实现显示器件的全彩化效果。
在一些可能的实施方式中，所述显示器件制作方法还包括：
在所述调光层远离所述像素阵列初始架构的一侧制作保护层。
其中，保护层可为调光层和透光膜层提供封装及保护作用。
第二方面，本申请还提供了一种显示器件，包括：
像素阵列，包括出光侧，所述像素阵列还包括出光区；
光阻矩阵，设置于所述像素阵列的所述出光侧，所述光阻矩阵包括第一镂空区，所述第一镂空区覆盖于所述出光区；及
透光膜层，设置于所述光阻矩阵远离所述像素阵列的一侧，所述透光膜层的折射率小于所述像素阵列中与所述透光膜层相连结构的折射率。
在一些可能的实施方式中，所述透光膜层至少包括电流扩散层。
在一些可能的实施方式中，所述显示器件还包括调光层，所述调光层至少覆盖部分所述出光区。
在一些可能的实施方式中，所述调光层包括量子点浆料及导热介质，所述导热介质混合于所述量子点浆料中。
在一些可能的实施方式中，所述量子点浆料包括第一量子点浆料和第二量子点浆料，所述第一量子点浆料和所述第二量子点浆料中均混合有所述导热介质；
所述第一量子点浆料和所述第二量子点浆料覆盖于不同的所述出光区。
在一些可能的实施方式中，所述显示器件还包括保护层，所述保护层位于所述调光层远离所述像素阵列的一侧。
第三方面，本申请还提供了一种显示设备，包括如上各实施例中提供的所述显示器件。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了相关技术中Micro-LED显示器件的结构示意图；
图2示出了一些实施例中显示器件制备方法的流程示意图；
图3示出了一些实施例中像素阵列初始架构的制备流程示意图；
图4示出了一些实施例中外延层的结构示意图；
图5示出了一些实施例中发光台阶的结构示意图；
图6示出了一些实施例中钝化层的结构示意图；
图7示出了一些实施例中像素阵列初始架构的结构示意图；
图8示出了一些实施例中像素阵列初始架构与驱动板键合后的结构示意图；
图9示出了一些实施例中制备光阻矩阵的流程示意图；
图10示出了一些实施例中剥离衬底后的显示器件结构示意图；
图11示出了一些实施例中U-GaN矩阵的结构示意图；
图12示出了一些实施例中涂布光阻材料后的显示器件结构示意图；
图13示出了一些实施例中刻蚀光阻材料后的显示器件结构示意图；
图14示出了一些实施例中光阻矩阵的结构示意图；
图15示出了一些实施例中透光膜层的结构示意图；
图16示出了一些实施例中制备调光层的流程示意图；
图17示出了一些实施例中制备调光层后的显示器件结构示意图；
图18示出了一些实施例中显示器件的结构示意图。
主要元件符号说明：
10-像素阵列初始架构；101-出光侧；11-像素阵列；1101-像素单元；111-外延层；1111-N-GaN层；1112-量子阱发光层；1113-P-GaN层；11101-发光台阶；11102-出光区；112-透明导电层；113-电极层；114-钝化层；1141-开槽；115-焊盘层；12-衬底；13-U-GaN层；20-驱动板；30-U-GaN矩阵；31-U-GaN台阶；32-第二镂空区；40-光阻矩阵；401-光阻材料；41-光阻台阶；42-第一镂空区；50-透光膜层；51-凹槽结构；60-界面；70-调光层；71-第一调光材料；72-第二调光材料；73-导热介质；80-保护层；91-GaN层；92-蓝宝石衬底；93-聚氯乙烯层。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
如图1所示，为相关技术中垂直结构的Micro-LED显示器件结构图。光线会在GaN层91与蓝宝石衬底92的界面位置发生全反射。其中一部分全反射光线会从未点亮像素位置的聚氯乙烯层93(Polyvinyl chloride，PV)中折射并出射，从而形成光串扰。而Micro-LED显示器件外层集成的彩色量子点盖板(图未示)也会因此发生更加严重的光串扰，影响Micro-LED显示器件整体的显示效果。
实施例中提供了一种显示器件制备方法，可改善光串扰，改善显示器件的显示效果。
如图2所示，显示器件制备方法可包括如下步骤：
S10，制备像素阵列初始架构10。
再一并结合图3和图7所示，像素阵列初始架构10可包括衬底12、U-GaN层13和像素阵列11，U-GaN层13可位于衬底12与像素阵列11之间。其中，像素阵列11可包括多个呈阵列分布的像素单元1101。在一些实施例中，步骤S10具体可包括：
S11，提供一衬底12。
再一并结合图4，衬底12可用作像素单元1101的生长载体，可用于承载像素单元1101中的其他结构。在一些实施例中，衬底12可以选用蓝宝石(Al2O3)衬底。
在另一些实施例中，衬底12还可选用硅(Si)衬底或碳化硅(SiC)衬底等衬底结构中的一种。
S12，在衬底12的一侧依次生长U-GaN层13和外延层111。
外延层111可包括依次层叠设置的N-GaN层1111、量子阱发光层1112和P-GaN层1113。其中，N-GaN层1111位于量子阱发光层1112与U-GaN层13之间。
实施例中，U-GaN层13、N-GaN层1111、量子阱发光层1112和P-GaN层1113可分别通过不同或相同的外延生长方法生长而成。例如，可分别通过气相外延生长方法、液相外延生长方法或分子束外延生长方法等外延生长方法中的一种进行生长。
S13，对外延层111进行刻蚀，以获得多个呈阵列分布的发光台阶11101。
再一并结合图5所示，可从外延层111远离衬底12的一侧对外延层111进行刻蚀，并刻蚀至N-GaN层1111。在一些实施例中，可通过光刻工艺对外延层111进行刻蚀。可以理解的，发光台阶11101所在位置可形成相应的出光区11102。
S14，在发光台阶11101远离衬底12的一侧表面制作透明导电层112。
如图5所示，可通过磁控溅射方法在发光台阶11101远离衬底12的一侧表面沉积氧化铟锡(Indium Tin Oxide，ITO)，以获得透明导电层112。
在另一些实施例中，透明导电层112还可由氧化氟锡(FTO)或氧化铝锌(AZO)等材料沉积而成。
S15，在透明导电层112远离发光台阶11101的一侧表面制作电极层113。
如图5所示，在一些实施例中，可通过离子束蒸镀方法在透明导电层112远离发光台阶11101的一侧表面依次沉积钛/铝/钛/金(Ti/Al/Ti/Au)金属层，以形成电极层113。
在另一些实施例中，电极层113还可由镍/铁/铂/钯(Ni/Fe/Pt/Pd)金属制成，亦或其他导电材料制成。
S16，在外延层111远离衬底12的一侧制作钝化层114，并使钝化层114覆盖电极层113。
再一并结合图6，在一些实施例中，可通过等离子体增强化学气相沉积(PECVD)方法在外延层111远离衬底12的一侧表面沉积钝化层114。其中，钝化层114可由SiO2、Si3N4或Al2O3等材料制成。实施例中，钝化层114可同时覆盖于电极层113的表面。
在另一些实施例中，钝化层114还可由聚氯乙烯、环氧树脂、丙烯酸树脂、聚酰胺树脂、聚乙烯醇、天然橡胶或聚苯乙烯等有机材料制成。
实施例中，钝化层114可为像素单元1101中其他结构件提供防护功能，避免杂质原子等吸附于发光台阶11101、电极层113等结构的表面而造成污染，可确保像素单元1101的发光效果。同时，也可实现像素单元1101的防短路保护。
S17，在钝化层114开设开槽1141，以暴露电极层113远离透明导电层112一侧的至少部分表面。
示例性地，可通过光刻工艺在钝化层114上开设开槽1141，且使开槽1141与电极层113相对。可以理解的是，开槽1141为通槽结构，可连通外界环境及电极层113。相应地，电极层113远离透明导电层112一侧的至少部分表面可通过钝化层114上的开槽1141外露。
在一些实施例中，电极层113远离透明导电层112一侧的部分表面可通过钝化层114上的开槽1141暴露。
S18，在电极层113远离透明导电层112的一侧制作焊盘层115。
再一并结合图7，可通过等离子体增强化学气相沉积(PECVD)方法在开槽1141所对应位置的电极层113上沉积焊盘层115，并使焊盘层115相对于钝化层114远离衬底12的一侧表面凸出，以便于对焊盘层115远离衬底12的一端进行焊接。在一些实施例中，焊盘层115可由金、钛、镍、铝、铜、铟、锡或银锡合金等金属材料制成。
由此，可在U-GaN层13远离衬底12一侧形成呈阵列分布的多个像素单元1101，并获得像素阵列初始架构10。
S20，将像素阵列初始架构10与驱动板20键合连接。
如图8所示，具体的，可将像素阵列初始架构10中每一像素单元1101的焊盘层115与驱动板20上对应位置的焊盘键合连接，可实现像素阵列11与驱动板20间的电连接。在显示器件工作过程中，可由驱动板20控制像素阵列11中每一像素单元1101的工作。
S30，在像素阵列初始架构10的出光侧101制作光阻矩阵40，使光阻矩阵40中的第一镂空区42覆盖像素阵列初始架构10的出光区11102。
一并结合图5和图8所示，在像素阵列11中，发光台阶11101所产生的光线可从背离驱动板20的一侧出射。相应的，像素阵列11远离驱动板20的一侧可为出光侧101。像素阵列初始架构10的出光侧101可指像素阵列11的出光侧101。可以理解的，在像素阵列11中，每一发光台阶11101可对应形成一出光区11102。像素阵列初始架构10的出光区11102可指像素阵列11的出光区11102。
再一并结合图9，在一些实施例中，步骤S30具体可包括：
S31，剥离衬底12，以暴露U-GaN层13。
再一并结合图10，在一些实施例中，可通过激光剥离技术将衬底12剥离，以暴露U-GaN层13。
S32，对U-GaN层13进行刻蚀以获得U-GaN矩阵30，并使U-GaN矩阵30覆盖出光区11102。
再一并结合图11，在一些实施例中，可通过光刻工艺对U-GaN层13进行刻蚀，以获得U-GaN矩阵30。其中，U-GaN矩阵30可包括多个呈阵列分布的U-GaN台阶31，以及多个呈阵列分布的第二镂空区32。U-GaN台阶31可与第二镂空区32交错设置。
实施例中，呈阵列分布的多个U-GaN台阶31可与像素阵列11中呈阵列分布的多个发光台阶11101一一对应相对，即多个U-GaN台阶31一一对应该地覆盖于多个出光区11102。
S33，在U-GaN矩阵30的第二镂空区32制作光阻台阶41。
再一并结合图12和图13，首先，可在U-GaN矩阵30远离像素阵列11的一侧涂布光阻材料401，并使光阻材料401填充于第二镂空区32。其中，光阻材料401可充满第二镂空区32。在一些实施例中，光阻材料401可选用黑胶。
在另一些实施例中，光阻材料401还可选用灰胶等能够吸收光线的消光材料。
随后，可对光阻材料401进行刻蚀以暴露U-GaN台阶31，同时形成呈阵列分布的多个光阻台阶41。在一些实施例中，可通过干法刻蚀工艺对光阻材料401进行刻蚀，刻蚀至U-GaN台阶31露出即可。可以理解的，呈阵列分布的多个光阻台阶41可一一对应地填充于多个第二镂空区32。
实施例中，通过上述工艺制备光阻矩阵40，一方面可降低涂布光阻材料401时的加工精度要求，降低加工难度。另一方面，也可确保光阻材料401远离像素阵列11一侧表面的一致性。
在另一些实施例中，也可直接在各第二镂空区32中填充光阻材料401，并使光阻材料401远离像素阵列11的一侧表面处于同一平面。
S34，剥离U-GaN矩阵30中的U-GaN台阶31。
再一并结合图14，在一些实施例中，可通过光刻工艺刻蚀U-GaN台阶31，以剥离掉U-GaN台阶31。相应地，可在光阻台阶41之间形成第一镂空区42，由此，可制得光阻矩阵40。实施例中，第一镂空区42在驱动板20上的投影可与发光台阶11101在驱动板20上的投影重合。
可以理解的，光阻矩阵40中的光阻台阶41可对入射的光线进行吸收，从而，可防止光线从非出光区(即出光区11102以外的区域)出射而造成光串扰。
S40，在光阻矩阵40远离像素阵列初始架构10的一侧制作透光膜层50，使透光膜层50的折射率小于N-GaN层1111的折射率。
一并结合图14和图15，在一些实施例中，可通过磁控溅射方法在光阻矩阵40远离像素阵列11的一侧沉积透光膜层50。实施例中，透光膜层50可同时覆盖光阻台阶41远离像素阵列11的一侧表面、光阻台阶41的周向侧壁及第一镂空区42。可以理解的，透光膜层50位于第一镂空区42的位置可与N-GaN层1111连接。在第一镂空区42位置，透光膜层50可配合围成具有一侧开口的凹槽结构51。
实施例中，透光膜层50可由透明材料制成，且该透明材料的折射率小于N-GaN层1111的折射率。另外，透光膜层50与N-GaN层1111的连接位置可称之为界面60。当光线相对于界面60的入射角大于全反射临界角时，光线可在到达界面60时发生全反射。
在一些实施例中，透光膜层50可由氧化铟锡(ITO)制成。其中，氧化铟锡(ITO)的折射率为1.8-2.1，N-GaN层1111的折射率为2.45-2.5，即透光膜层50的折射率小于N-GaN层1111的折射率。从而，当光线相对于界面60的入射角大于全反射临界角时，光线可在到达界面60时发生全反射。另外，透光膜层50还可用作电流扩散层，透光膜层50可与N-GaN层1111电连接，可改善各发光台阶11101共N极(即N-GaN层1111)的导电效果，进而可改善显示器件的对比度等显示效果。
在另一些实施例中，透光膜层50还可由氧化氟锡(FTO)或氧化铝锌(AZO)等材料制成，能使特定光线发生全反射的同时，也可实现与N-GaN层1111的电连接，提升共N极的导电性能。其中，氧化氟锡(FTO)和氧化铝锌(AZO)的折射率均在1.6-2.1左右。
在另一些实施例中，透光膜层50不排除由聚氯乙烯或聚四氟乙烯等透明的绝缘材料制成。其中，聚氯乙烯的折射率在1.52-1.55左右，聚四氟乙烯的折射率在1.37-1.38左右。
当然，在另一些实施例中，透光膜层50还可为复合膜层，即包括层叠设置的电流扩散层和透明的绝缘材料层，电流扩散层可位于绝缘材料层与光阻矩阵40之间。其中，电流扩散层可由氧化铟锡(ITO)、氧化氟锡(FTO)或氧化铝锌(AZO)等材料制成。绝缘材料层可由聚氯乙烯或聚四氟乙烯等材料制成。
S50，在透光膜层50远离像素阵列初始架构10的一侧制作调光层70，使调光层70至少覆盖部分出光区11102。
如图17所示，在一些实施例中，像素阵列11中各发光台阶11101工作时所产生的光线可具有相同的颜色。示例性地，像素阵列11中各发光台阶11101工作时产生的光线均为蓝光。实施例中，可通过调光层70对部分发光台阶11101所产生的光线进行转色。
在另一些实施例中，像素阵列11中各发光台阶11101工作时所产生的光线也可为紫外光(Ultraviolet，UV)。
再一并结合图16，在一些实施例中，步骤S50可包括：
S51，在量子点浆料中添加导热介质73，以获得调光材料。
在一些实施例中，可提供两种量子点浆料，即第一量子点浆料和第二量子点浆料。其中，第一量子点浆料可为红色量子点浆料，第二量子点浆料可为绿色量子点浆料。可以理解的，量子点浆料可在光线的激发作用下发出相对应颜色的光线，可实现光线的转色。例如，当光线投射向红色量子点时，可激发红色量子点产生红光。
实施例中，可在第一量子点浆料中添加导热介质73，并使导热介质73在第一量子点浆料中混合均匀以获得第一调光材料71。在第二量子点浆料中添加导热介质73，并使导热介质73在第二量子点浆料中混合均匀，可获得第二调光材料72。
实施例中，在第一调光材料71中，导热介质73的质量占比可设置为0.1％-0.5％。示例性地，在第一调光材料71中，导热介质73的质量占比可设置为0.1％、0.15％、0.22％、0.25％、0.28％、0.3％、0.32％、0.36％、0.43％、0.47％或0.5％等。在第二调光材料72中，导热介质73的质量占比也可设置为0.1％-0.5％。示例性地，在第二调光材料72中，导热介质73的质量占比可设置为0.1％、0.15％、0.22％、0.25％、0.28％、0.3％、0.32％、0.36％、0.43％、0.47％或0.5％等。
实施例中，在量子点浆料中添加导热介质73，可提升调光材料整体的导热系数，提升热量传导效率。由此，可加快显示器件的散热，降低显示器件工作时的温度，进而，可提升显示器件工作时的稳定性，改善显示效果，延长显示器件的使用寿命。
当然，在另一些实施例中，还可提供三种或四种等颜色的量子点浆料，分别混入导热介质73，以制得具有相应颜色及高导热系数的调光材料。
在一些实施例中，导热介质73可选用氮化硼(BN)粉末。
在另一些实施例中，导热介质73还可选用氧化铝(Al2O3)粉末或氮化铝(AIN)粉末等。
在另一些实施例中，也可直接选用已混合有导热介质73的调光材料。相应地，步骤S50中可省去步骤S51。
S52，将调光材料打印于透光膜层50远离光阻矩阵40一侧的预设位置，以获得调光层70。
具体地，可根据显示器件全彩化设计需要，将第一调光材料71打印于第一预设位置的凹槽结构51中，将第二调光材料72打印于第二预设位置的凹槽结构中，以获得调光层70。相应地，显示器件可呈现为全彩化。
可以理解的，第一预设位置和第二预设位置可以不重叠。另外，部分凹槽结构51中可无需打印调光材料，可允许发光台阶11101产生的光线直接通过。
再一并结合图18，实施例中，在发光台阶11101所产生的光线中，其中一部分光线相对于界面60的入射角会小于全反射临界角，该部分光线可通过透光膜层50，并可投射至与该发光台阶11101相对的调光材料及周围的光阻台阶41。其中，光阻台阶41可对接收的光线进行吸收，调光材料可在光线的激发作用下产生相应颜色的光线，以对发光台阶11101所产生的光线进行转色。
另一部分光线相对于界面60的入射角会大于或等于全反射临界角，该部分光线可在到达界面60时发生全反射。发生全反射的光线中，其中一部分光线可在像素阵列11中一直以全反射方式传递至远端。另一部分光线可穿过像素阵列11中的钝化层114，经过钝化层114折射后投射向光阻台阶41，并被光阻台阶41吸收。
相应地，可避免发光台阶11101所产生的光线激发其他位置(与该发光台阶11101不相对)的调光材料发光，以及避免光线从其他未填充调光材料的凹槽结构51位置出射。由此，可改善光串扰，提升显示器件的对比度，改善显示器件的显示效果。
S60，在调光层70远离像素阵列初始架构10的一侧制作保护层80。
如图18所示，可在调光层70远离像素阵列11的一侧涂布可熔性聚四氟乙烯(Perfluoroalkoxy，PFA)材料，并进行热固化，以形成保护层80。在一些实施例中，保护层80可同时覆盖调光材料及外露的透光膜层50。从而，可由保护层80为调光层70和透光膜层50提供封装及保护作用，降低调光层70和透光膜层50损坏几率，延长显示器件的使用寿命。
可以理解的，步骤S40至步骤S60中所述的像素阵列初始架构10可指，已剥离衬底12和U-GaN层13后的像素阵列初始架构10，即像素阵列11。
如图14和图18所示，实施例中还提供了一种显示器件，可通过实施例中提供的显示器件制备方法制得。在一些实施例中，显示器件包括像素阵列11、光阻矩阵40和透光膜层50。
如图4、图5和图7所示，像素阵列11可包括多个像素单元1101，且每个像素单元1101的结构可设置为相同。在一些实施例中，像素单元1101可包括依次层叠设置的发光台阶11101、透明导电层112及电极层113。其中，发光台阶11101可由外延层111刻蚀而成。外延层111可包括依次层叠设置的N-GaN层1111、量子阱发光层1112和P-GaN层1113，P-GaN层1113可与透明导电层112连接。
实施例中，像素单元1101还包括钝化层114和焊盘层115。其中，钝化层114可覆盖于发光台阶11101的周向、透明导电层112的周向以及电极层113的边缘。焊盘层115可连接于电极层113相对于钝化层114外露的部分，且焊盘层115远离电极层113的一端可相对于钝化层114凸出。
再一并结合图10，实施例中，显示器件还可包括驱动板20，像素阵列11中的各焊盘层115均可与驱动板20键合连接。
如图8所示，像素阵列11可包括出光侧101，出光侧101可位于像素阵列11远离驱动板20的一侧。另外，像素阵列11还可包括多个呈阵列分布的出光区11102。可以理解的，出光区11102可位于像素阵列11的出光侧101，且多个出光区11102可与多个发光台阶11101一一对应。
再一并结合图14，光阻矩阵40可设置于像素阵列11的出光侧101。实施例中，光阻矩阵40可包括多个呈阵列分布光阻台阶41以及多个呈阵列分布的第一镂空区42，且光阻台阶41和第一镂空区42交错设置。其中，第一镂空区42覆盖于出光区11102，即多个呈阵列分布的第一镂空区42可与多个呈阵列分布的出光区11102一一对应相对，第一镂空区42与出光区11102在驱动板20一侧的投影相重叠。光阻台阶41可由黑胶或灰胶等能够吸收光线的光阻材料401制成，以对接收的光线进行吸收。
再一并结合图15，透光膜层50可设置于光阻矩阵40远离像素阵列11的一侧。具体的，透光膜层50可同时覆盖光阻矩阵40的光阻台阶41和第一镂空区42。且，透光膜层50可在第一镂空区42围合成一侧开口的凹槽结构51。可以理解的，透光膜层50可围合成多个呈阵列分布的凹槽结构51，且多个呈阵列分布的凹槽结构51可与多个呈阵列分布的出光区11102一一对应，凹槽结构51在驱动板20一侧的投影可位于出光区11102在驱动板20一侧的投影中。
在一些实施例中，透光膜层50可由透明材料制成，且该透明材料的折射率小于N-GaN层1111的折射率。从而，当光线相对于界面60的入射角大于全反射临界角时，光线可在界面60位置发生全反射。
在一些实施例中，透光膜层50可由氧化铟锡(ITO)、氧化氟锡(FTO)或氧化铝锌(AZO)等材料制成。相应地，透光膜层50还可用作电流扩散层，透光膜层50也可与像素阵列11中的N-GaN层1111电连接，可改善各发光台阶11101共N极(即N-GaN层1111)的导电效果，进而可改善显示器件的对比度等显示效果。
在另一些实施例中，透光膜层50不排除由聚氯乙烯或聚四氟乙烯等绝缘材料制成。
当然，在另一些实施例中，透光膜层50还可为复合膜层，即包括层叠设置的电流扩散层和透明的绝缘材料层，电流扩散层可位于绝缘材料层与光阻矩阵40之间。其中，电流扩散层可由氧化铟锡(ITO)、氧化氟锡(FTO)或氧化铝锌(AZO)等材料制成。绝缘材料层可由聚氯乙烯或聚四氟乙烯等材料制成。
再一并结合图17，显示器件还包括调光层70。调光层70可设置于透光膜层50远离像素阵列11的一侧，且调光层70至少覆盖部分出光区11102。在一些实施例中，调光层70可布设于部分凹槽结构51中，即另一部分凹槽结构51中可无需设置调光层70。
调光层70可由调光材料制成。其中，调光材料可包括量子点浆料和导热介质73。在一些实施例中，量子点浆料可包括第一量子点浆料和第二量子点浆料。其中，第一量子点浆料可为红色量子点浆料，第二量子点浆料可为绿色量子点浆料。
第一量子点浆料中可混合有导热介质73，以获得第一调光材料71。第二量子点浆料中也可混合有导热介质73，并可获得第二调光材料72。实施例中，第一调光材料71中导热介质73的质量占比可设置为0.1％-0.5％。第二调光材料72中导热介质73的质量占比可设置为0.1％-0.5％。
实施例中，第一预设位置的凹槽结构51中可填充第一调光材料71，第二预设位置的凹槽结构51中可填充第二调光材料72，其他凹槽结构51可空置。即，调光层70可覆盖部分出光区11102。实施例中，第一预设位置和第二预设位置不重叠，第一预设位置和第二预设位置可根据显示器件的全彩化需要进行设计。
再一并结合图18，在一些实施例中，显示器件还包括保护层80，保护层80可位于调光层70远离像素阵列11的一侧。其中，保护层80可同时覆盖于调光材料及外露的透光膜层50。从而，可由保护层80为调光层70和透光膜层50提供封装及保护作用。
在一些实施例中，保护层80远离像素阵列11的一侧表面可为平面，可确保显示器件表面的平整性，改善外观效果。
实施例中还提供了一种显示设备，可包括实施例中提供的显示器件。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (15)

1.一种显示器件制备方法，其特征在于，包括：
制备像素阵列初始架构；
将所述像素阵列初始架构与驱动板键合连接之后，在所述像素阵列初始架构的出光侧制作光阻矩阵，使所述光阻矩阵中的第一镂空区覆盖所述像素阵列初始架构的出光区，所述光阻矩阵中的光阻台阶覆盖所述像素阵列初始架构的非出光区，所述出光侧位于所述像素阵列初始架构远离所述驱动板的一侧；
在所述光阻矩阵远离所述像素阵列初始架构的一侧制作透光膜层，所述透光膜层同时覆盖所述光阻台阶和所述第一镂空区，使所述透光膜层的折射率小于所述像素阵列初始架构中与所述透光膜层相连结构的折射率。
2.根据权利要求1所述的显示器件制备方法，其特征在于，所述在所述像素阵列初始架构的出光侧制作光阻矩阵，使所述光阻矩阵中的第一镂空区覆盖所述像素阵列初始架构的出光区包括：
剥离所述像素阵列初始架构中的衬底，以暴露所述像素阵列初始架构中的U-GaN层；
对所述U-GaN层进行刻蚀以获得U-GaN矩阵，并使所述U-GaN矩阵覆盖所述出光区；
在所述U-GaN矩阵的第二镂空区制作光阻台阶；
剥离所述U-GaN矩阵中的U-GaN台阶。
3.根据权利要求2所述的显示器件制备方法，其特征在于，所述在所述U-GaN矩阵的第二镂空区制作光阻台阶包括：
在所述U-GaN矩阵上涂布光阻材料，并使所述第二镂空区充满所述光阻材料；
刻蚀所述光阻材料以暴露所述U-GaN台阶。
4.根据权利要求1所述的显示器件制备方法，其特征在于，所述在所述光阻矩阵远离所述像素阵列初始架构的一侧制作透光膜层，使所述透光膜层的折射率小于所述像素阵列初始架构中与所述透光膜层相连结构的折射率包括：
在所述光阻矩阵远离所述像素阵列初始架构的一侧至少制作电流扩散层。
5.根据权利要求1所述的显示器件制备方法，其特征在于，所述显示器件制备方法还包括：
在所述透光膜层远离所述像素阵列初始架构的一侧制作调光层，使所述调光层至少覆盖部分所述出光区。
6.根据权利要求5所述的显示器件制备方法，其特征在于，所述在所述透光膜层远离所述像素阵列初始架构的一侧制作调光层，使所述调光层至少覆盖部分所述出光区包括：
将调光材料打印于所述透光膜层远离所述光阻矩阵一侧的预设位置，以制成所述调光层；
所述调光材料包括量子点浆料和导热介质，所述导热介质混合于所述量子点浆料中。
7.根据权利要求6所述的显示器件制备方法，其特征在于，所述将调光材料打印于所述透光膜层远离所述光阻矩阵一侧的预设位置，以制成所述调光层包括：
将第一调光材料打印于所述透光膜层远离所述光阻矩阵一侧的第一预设位置，所述第一调光材料包括第一量子点浆料和所述导热介质，所述导热介质混合于所述第一量子点浆料中；
和/或，
将第二调光材料打印于所述透光膜层远离所述光阻矩阵一侧的第二预设位置，所述第二调光材料包括第二量子点浆料和所述导热介质，所述导热介质混合于所述第二量子点浆料中。
8.根据权利要求5至7任一项所述的显示器件制备方法，其特征在于，所述显示器件制备方法还包括：
在所述调光层远离所述像素阵列初始架构的一侧制作保护层。
9.一种显示器件，其特征在于，包括：
像素阵列，包括出光侧，所述像素阵列还包括出光区和非出光区；
驱动板，键合连接于所述像素阵列远离所述出光侧的一侧；
光阻矩阵，设置于所述像素阵列的所述出光侧，所述光阻矩阵包括第一镂空区和光阻台阶，所述第一镂空区覆盖于所述出光区，所述光阻台阶覆盖于所述非出光区；及
透光膜层，设置于所述光阻矩阵远离所述像素阵列的一侧，所述透光膜层同时覆盖所述第一镂空区和所述光阻台阶，所述透光膜层的折射率小于所述像素阵列中与所述透光膜层相连结构的折射率。
10.根据权利要求9所述的显示器件，其特征在于，所述透光膜层至少包括电流扩散层。
11.根据权利要求9所述的显示器件，其特征在于，所述显示器件还包括调光层，所述调光层至少覆盖部分所述出光区。
12.根据权利要求11所述的显示器件，其特征在于，所述调光层包括量子点浆料及导热介质，所述导热介质混合于所述量子点浆料中。
13.根据权利要求12所述的显示器件，其特征在于，所述量子点浆料包括第一量子点浆料和第二量子点浆料，所述第一量子点浆料和所述第二量子点浆料中均混合有所述导热介质；
所述第一量子点浆料和所述第二量子点浆料覆盖于不同的所述出光区。
14.根据权利要求11至13任一项所述的显示器件，其特征在于，所述显示器件还包括保护层，所述保护层位于所述调光层远离所述像素阵列的一侧。
15.一种显示设备，其特征在于，包括如权利要求9至14任一项所述的显示器件。
CN202211225938.4A 2022-10-09 2022-10-09 一种显示器件制备方法、显示器件及显示设备 Active CN115458640B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211225938.4A CN115458640B (zh) 2022-10-09 2022-10-09 一种显示器件制备方法、显示器件及显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211225938.4A CN115458640B (zh) 2022-10-09 2022-10-09 一种显示器件制备方法、显示器件及显示设备

Publications (2)

Publication Number Publication Date
CN115458640A CN115458640A (zh) 2022-12-09
CN115458640B true CN115458640B (zh) 2023-11-24

Family

ID=84308079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211225938.4A Active CN115458640B (zh) 2022-10-09 2022-10-09 一种显示器件制备方法、显示器件及显示设备

Country Status (1)

Country Link
CN (1) CN115458640B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026204A (zh) * 2006-02-24 2007-08-29 中国科学院半导体研究所 利用倒装技术制作功率型微结构发光二极管管芯的方法
CN101740693A (zh) * 2009-12-25 2010-06-16 武汉华灿光电有限公司 一种降低ⅲ族氮化物发光二极管光衰的方法
CN105118846A (zh) * 2015-07-28 2015-12-02 Tcl集团股份有限公司 一种印刷型发光二极管显示器件及其制作方法
WO2016082392A1 (zh) * 2014-11-28 2016-06-02 京东方科技集团股份有限公司 显示面板和显示装置
CN108336214A (zh) * 2018-01-31 2018-07-27 惠州市华星光电技术有限公司 一种高导热量子点led
CN110911537A (zh) * 2019-11-29 2020-03-24 东莞市中晶半导体科技有限公司 共阴极led芯片及其制作方法
CN111584754A (zh) * 2020-05-27 2020-08-25 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN111710690A (zh) * 2020-06-04 2020-09-25 深圳市华星光电半导体显示技术有限公司 一种基于量子点的led显示器及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150028365A1 (en) * 2013-07-24 2015-01-29 Juanita N. Kurtin Highly refractive, transparent thermal conductors for better heat dissipation and light extraction in white leds

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026204A (zh) * 2006-02-24 2007-08-29 中国科学院半导体研究所 利用倒装技术制作功率型微结构发光二极管管芯的方法
CN101740693A (zh) * 2009-12-25 2010-06-16 武汉华灿光电有限公司 一种降低ⅲ族氮化物发光二极管光衰的方法
WO2016082392A1 (zh) * 2014-11-28 2016-06-02 京东方科技集团股份有限公司 显示面板和显示装置
CN105118846A (zh) * 2015-07-28 2015-12-02 Tcl集团股份有限公司 一种印刷型发光二极管显示器件及其制作方法
CN108336214A (zh) * 2018-01-31 2018-07-27 惠州市华星光电技术有限公司 一种高导热量子点led
CN110911537A (zh) * 2019-11-29 2020-03-24 东莞市中晶半导体科技有限公司 共阴极led芯片及其制作方法
CN111584754A (zh) * 2020-05-27 2020-08-25 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN111710690A (zh) * 2020-06-04 2020-09-25 深圳市华星光电半导体显示技术有限公司 一种基于量子点的led显示器及其制备方法

Also Published As

Publication number Publication date
CN115458640A (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
US10825962B2 (en) Thin film light emitting diode
US20230343810A1 (en) Light Emitting Device With LED Stack For Display and Display Apparatus Having the Same
US7420217B2 (en) Thin film LED
JP6505226B2 (ja) 集積型カラーｌｅｄマイクロディスプレイ
US6856087B2 (en) Full-color display device
US20220208851A1 (en) Light-emitting element and light-emitting diode
US20150280078A1 (en) White flip chip light emitting diode (fc led) and fabrication method
US11757073B2 (en) Light emitting device and LED display apparatus having the same
CN116031353A (zh) 一种微型led结构及其制备方法
CN115458640B (zh) 一种显示器件制备方法、显示器件及显示设备
CN115810699A (zh) Micro-LED显示面板及其制备方法
KR100803730B1 (ko) 발광 다이오드 제조방법
CN220358112U (zh) 微型发光二极管显示芯片
US20230170449A1 (en) Light-emitting diode chips and manufacturing processes thereof
WO2023089947A1 (ja) 半導体発光装置及び半導体発光モジュール
CN116936718A (zh) 微型发光结构、制备方法及发光装置
CN117096246A (zh) 微发光二极管显示屏及制备方法
CN116666517A (zh) 发光芯片、显示器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant