CN115408321A - 接口电路及其控制方法、信号传输***和电子设备 - Google Patents

Abstract

本申请涉及一种接口电路及其控制方法、信号传输***和电子设备，接口电路被配置有两个信号端口，两个所述信号端口中的一个用于传输序列开始信号和数据信号，另一个用于传输时钟信号，所述接口电路包括：数据模块，用于支持对所述数据信号的处理；时钟模块，用于支持对所述时钟信号的处理；开关模块，所述开关模块的两个第一端分别与两个所述信号端口对应连接，所述开关模块的两个第二端分别与所述数据模块、所述时钟模块对应连接，当所述接口电路接收所述数据信号和所述时钟信号时，所述开关模块用于将目标端口导通至所述数据模块，并将另一个所述信号端口导通至所述时钟模块，所述目标端口为两个所述信号端口中传输所述序列开始信号的一个。

Description

接口电路及其控制方法、信号传输***和电子设备

技术领域

本申请实施例涉及通信接口技术领域，特别是涉及一种接口电路及其控制方法、信号传输***和电子设备。

背景技术

移动行业处理器接口(Mobile Industry Processor Interface，MIPI)是MIPI联盟发起的为移动应用处理器制定的开放标准，用于把手机内部的接口如摄像头、显示屏接口、射频/基带接口等标准化，从而减少手机设计的复杂程度和增加设计灵活性。MIPI接口具有数据端口和时钟端口，但是，MIPI接口连接时存在上述两个信号端口反接的风险，从而导致MIPI端口的通信异常。

发明内容

基于此，有必要针对上述技术问题，提供一种接口电路及其控制方法、信号传输***和电子设备。

第一方面，本申请提供了一种接口电路，被配置有两个信号端口，两个所述信号端口中的一个用于传输序列开始信号和数据信号，另一个用于传输时钟信号，所述接口电路包括：

数据模块，用于支持对所述数据信号的处理；

时钟模块，用于支持对所述时钟信号的处理；

开关模块，所述开关模块具有两个第一端和两个第二端，一个所述第一端用于切换导通至两个所述第二端中的一个，另一个所述第一端用于切换导通至两个所述第二端中的另一个，所述开关模块的两个第一端分别与两个所述信号端口对应连接，所述开关模块的两个第二端分别与所述数据模块、所述时钟模块对应连接，当所述接口电路接收所述数据信号和所述时钟信号时，所述开关模块用于将目标端口导通至所述数据模块，并将另一个所述信号端口导通至所述时钟模块，所述目标端口为两个所述信号端口中传输所述序列开始信号的一个。

第二方面，本申请提供了一种接口电路的控制方法，所述接口电路被配置有两个信号端口，两个所述信号端口中的一个用于传输序列开始信号和数据信号，另一个用于传输时钟信号，所述接口电路包括数据模块、时钟模块和开关模块，所述数据模块用于支持对所述数据信号的处理，所述时钟模块用于支持对所述时钟信号的处理，所述开关模块具有两个第一端和两个第二端，一个所述第一端用于切换导通至两个所述第二端中的一个，另一个所述第一端用于切换导通至两个所述第二端中的另一个，所述开关模块的两个第一端分别与两个所述信号端口对应连接，所述开关模块的两个第二端分别与所述数据模块、所述时钟模块对应连接，所述控制方法包括：

获取数据模块和/或时钟模块响应于序列开始信号输出的触发信号；

根据所述触发信号和初始导通状态确定目标端口，所述初始导通状态为所述开关模块传输所述序列开始信号时的导通状态，所述目标端口为接口电路的两个信号端口中传输所述序列开始信号的一个；

控制所述开关模块将所述目标端口导通至所述数据模块，并将另一个所述信号端口导通至所述时钟模块。

第三方面，本申请提供了一种信号传输***，包括：

从设备，包括如接口电路和控制器，所述接口电路包括如上述的接口电路或所述控制器用于执行如上述的接口电路的控制方法；

主设备，被配置有用于依次传输序列开始信号和数据信号的数据端口和用于传输时钟信号的时钟端口，所述数据端口和所述时钟端口分别与所述从设备的两个信号端口一一对应连接。

第四方面，本申请提供了一种电子设备，包括如上述的信号传输***。

上述接口电路设于从设备中，通过设置开关模块，可以将数据模块和时钟模块可切换地连接至两个信号端口。因此，在从设备的接口电路与外部的主设备发生反接时，控制器可以对开关模块的导通状态进行切换，以使时钟信号传输至时钟模块，并同时使数据信号传输至数据模块。基于上述结构，可以在无需调整接口电路的外部连接方式的前提下，实现接口电路与外部的主设备之间的正确的通信。

附图说明

为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例的接口电路的硬件示意图之一；

图2为一实施例的接口电路正接的示意图；

图3为一实施例的接口电路反接的示意图；

图4为一实施例的各信号线上的信号时序图；

图5为一实施例的接口电路的硬件示意图之二；

图6为一实施例的接口电路的控制方法的流程图之一；

图7为一实施例的根据所述触发信号和初始导通状态确定目标端口的流程图；

图8为一实施例的接口电路的控制方法的流程图之二；

图9为一实施例的信号传输***的硬件示意图之一；

图10为图9实施例的两个从设备的开关模块均处于初始导通状态的示意图；

图11为图9实施例的两个从设备的开关模块均处于目标导通状态的示意图；

图12为一实施例的信号传输***的硬件示意图之二；

图13为图12实施例的两个从设备的开关模块均处于目标导通状态的示意图；

图14为一实施例的信号传输***的硬件示意图之三；

图15为控制线SCLK存在干扰的信号时序图；

图16为存在信号端口的阻抗悬浮状态的信号时序图；

图17为一实施例的电子设备的内部结构图。

元件标号说明：

从设备：10；数据模块：100；数据接收单元：110；数据发送单元：120；时钟模块：200；开关模块：300；主设备：20。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本申请实施例提供一种接口电路，本申请实施例的接口电路可以应用于显示、射频等多个通信场景中，本申请各实施例以接口电路应用于射频通信场景为例进行说明。具体地，本申请实施例的接口电路设置在从设备(Slave Device)中。从设备是指受控于主设备(Master Device)的器件或设备。在射频通信场景中，主设备通常为电子设备中的射频集成电路(RFIC)，也可以称为射频收发器。一般电子设备***中，单个MIPI***最多可支持4个主设备。从设备通常为射频前端模组，射频前端模组例如包括功率放大器、低噪声放大器、射频开关等。采用MIPI控制的射频前端模组可以称为MIPI射频前端(MIPI RF Front-end，MIPI RFFE)，MIPI RFFE是MIPI联盟RFFE工作组推出的用于移动终端射频前端控制的控制接口标准。在MIPI RFFE推出之前，射频前端模组的控制解决方案复杂，如果用并行的GPIO口进行控制，需要接口过多，***成本无法承载。一些厂商开始自定义串口控制，不过由于通信协议复杂，需要考虑复杂的软件控制和时序控制，实现困难，并且自定义串口也不利于不同厂商器件的通信。2010年，MIPI联盟推出用于射频前端控制的MIPI RFFE协议。MIPI RFFE协议总线由一根电源线(VIO)以及两根控制线(SCLK和SDATA)构成，实现简单，易于部署，可实现时序范围要求内的近实时控制。

图1为一实施例的接口电路的硬件示意图之一，参考图1，接口电路被配置有两个信号端口，两个信号端口用于分别与两根控制线一一对应连接。即，一个信号端口用于与SCLK控制线连接，且另一个信号端口用于与SDATA控制线连接。其中，SCLK控制线用于提供时钟信号以及同步功能，SDATA控制线用于提供控制信号和传送数据。相应地，接口电路的两个信号端口中的一个用于连接SDATA控制线，以依次传输序列开始信号和数据信号等信号。其中，序列开始信号(Sequence Start Condition，SSC)用于主设备告知从设备(SlaveDevice)即将开始传输数据信号，数据信号用于携带主设备写入从设备的寄存器的数据，或携带从从设备的寄存器中读取至主设备的数据。由于序列开始信号和数据信号是通过同一控制线传输的，序列开始信号和数据信号是由接口电路的同一信号端口传输的。可以理解的是，各信号端口分别用于传输什么信号，是由接口电路的两个信号端口与主设备之间的连接关系决定的。即，若某一信号端口与主设备用于输出数据信号的数据端口连接，则该信号端口用于传输数据信号；若某一信号端口与主设备的用于输出时钟信号的时钟端口连接，则该信号端口用于传输时钟信号。

接口电路包括数据模块100、时钟模块200和开关模块300。数据模块100用于支持对来自主设备的数据信号的处理，以获取数据信号中携带的数据，从而实现对从设备的寄存器的数据写入。数据模块100还用于根据从设备的寄存器的数据生成对应的数据信号，以将生成的数据信号传输至主设备，从而实现对从设备的寄存器的数据读取。时钟模块200用于支持对来自主设备的时钟信号的处理。可以理解的是，数据模块100依据时钟模块200处理的时钟信号，对数据信号中的数据进行读写的具体方式，可以参考相关技术中的实施方式，本实施例不做限定。

开关模块300具有两个第一端和两个第二端，其中，一个第一端用于切换导通至两个第二端中的一个，另一个第一端用于切换导通至两个第二端中的另一个。也即，在同一时刻，开关模块300的两个第一端分别导通至不同的第二端。示例性地，开关模块300可以为DPDT开关。开关模块300的两个第一端分别与两个信号端口对应连接，开关模块300的两个第二端分别与数据模块100、时钟模块200对应连接。即，开关模块300的两个第一端分别连接至接口电路的不同的信号端口，开关模块300的一个第二端与数据模块100连接，且另一个第二端与时钟模块200连接。其中，两个信号端口中传输序列开始信号的一个为目标端口。可以理解的是，开关模块300也可以被配置有更多数量的第一端或第二端，以实现切换功能的扩展，本实施例不做限定。

具体地，图2为一实施例的接口电路正接的示意图，参考图2，若接口电路以常规的连接方式(即正接)与外部的主设备20进行连接，则在开关模块300未切换的信号传输路径时，数据模块100就可以经正确的控制线连接至主设备20的数据端口SDATA，且时钟模块200也可以经正确的控制线连接至主设备20的时钟端口SCLK。图3为一实施例的接口电路反接的示意图，参考图3，若接口电路以非常规的连接方式(即反接)与外部的主设备20进行连接，则在开关模块300未切换的信号传输路径时，数据模块100会经控制线连接至主设备20的时钟端口SCLK，且时钟模块200会经控制线连接至主设备20的数据端口SDATA，从而导致主设备20与从设备10之间的通信异常。但是，本实施例通过设置开关模块300，可以通过开关模块300的交换功能改变信号传输路径，从而可以当传输数据信号和时钟信号时，开关模块300将目标端口导通至数据模块100，并将另一个信号端口导通至时钟模块200。基于上述结构，可以将数据模块100和时钟模块200可切换地连接至两个信号端口，在从设备10的接口电路与外部的主设备20发生反接时，控制器可以对开关模块300的导通状态进行切换，从而可以在无需调整接口电路的外部连接方式的前提下，实现接口电路与外部的主设备20之间的正确的通信。也即，无论采用正接还是反接的连接方式，都可以确保信号被准确传输至对应的数据模块100或时钟模块200，以提高信号传输***的可靠性和制备良率。

在其中一个实施例中，当接口电路接收序列开始信号时，开关模块300用于将序列开始信号传输至数据模块100或时钟模块200。也即，当一个信号端口传输序列开始信号时，另一个信号端口未在传输序列开始信号。具体地，开关模块300可以被配置有初始导通状态，在接口电路接收序列开始信号时，开关模块300处于初始导通状态。初始导通状态例如可以为图2所示的导通状态，本实施例不做限定，仅需从设备10的控制器能够获取初始导通状态的导通方式即可。数据模块100和时钟模块200用于分别识别是否接收到序列开始信号，以根据识别结果确定目标端口。在已知初始导通状态和接收到序列开始信号的模块时，控制器即可确定接收到序列开始信号的信号端口，从而确定接口电路的信号端口与主设备20之间的连接关系，从而判断接口电路与主设备20之间为正接还是反接，进而实现对开关模块300的目标导通状态的准确控制。

在其中一个实施例中，序列开始信号具有待识别特征信息。也即，当一个信号端口传输具有待识别特征信息的序列开始信号时，另一个信号端口未在传输信号，或在传输的信号不具有待识别特征信息。因此，在该时段内识别到待识别特征信息的模块，必然是接收到序列开始信号的模块。其中，待识别特征信息可以是序列开始信号具有预设长度的待识别电平状态信息，例如大于或等于一个时钟周期长度的高电平状态信息或低电平状态信息。待识别特征信息可以是序列开始信号具有待识别波形信息，例如包括一个脉冲信号波形信息。待识别特征信息还可以是序列开始信号具有待识别边沿信息，例如包括一个上升沿信息或一个下降沿信息。而且，待识别特征信息也可以是上述多种示例的组合，本实施例不做限定，例如可以是先传输一个时钟周期长度的高电平状态信息，再传输一个脉冲信号波形信息。

在其中一个实施例中，序列开始信号的传输时长为一个时钟周期，待识别特征信息为时钟周期的上升沿信息或下降沿信息。图4为一实施例的各信号线上的信号时序图，本实施例以待识别特征信息为上升沿信息为例进行说明。参考图4，电源线VIO在控制线SDATA和控制线SCLK传输信号前完成上电，即电压上升至电源电压，电源电压例如为1.8V供电。控制线SDATA上的先传输序列开始信号SSC，高低电平的总持续了SCLK一个周期，并在该时钟周期内由低电平状态切换至高电平状态并再次切换回低电平状态，从而产生一个上升沿信息和一个下降沿信息，以使数据模块100和时钟模块200可以通过识别上升沿信息(或下降沿信息)判断是否接收到序列开始信号。控制线SDATA上传输的D6-D0就是数据信号。在传输数据信号前一个时钟周期内控制线SDATA上的电平状态，即用于指示即将传输的数据信号为读取数据还是写入数据。例如，图4中的1(高电平状态)是指写入数据。在本实施例中，通过设置序列开始信号的长度和切换方式，即可准确地产生作为待识别特征信息的上升沿信息或下降沿信息，从而实现对接收序列开始信号的端口的准确判断。

继续参考图4，传输序列开始信号SSC后，以及传输数据信号DATA前，控制线SDATA还用于传输身份匹配信号(Slave Address)。身份匹配信号用于携带身份验证信息，时序中的SA3-SA0即表示身份验证信息。具体地，主设备20通常与多个从设备10连接，且多个从设备10连接至主设备20的同一信号端口。因此，在发送数据信号前，主设备20需要告知各从设备10即将发送的数据信号的接收对象，以避免从设备10的错误响应。通过匹配身份验证信息与从设备10的ID信息，就可以确保响应数据信号的从设备10为正确的接收对象，提高通信过程的可靠性。

进一步地，发送数据信号后，控制线SDATA还用于传输奇偶校验信号(Parity信号)，奇偶校验信号携带前面传输的身份匹配信号(SA)、读写标识信号和数据信号(DATA)的奇偶校验信息，从而实现对传输数据的准确性的验证。示例性地，RFFE中可以采用奇校验，即加上奇偶校验位，一帧中包含的1的个数为奇数。传输奇偶校验信号Parity后，控制线SDATA还用于传输帧结束命令Bus Park，与序列开始信号SSC作为帧命令的开始相似地，BusPark用于标志该帧命令的结束。可选地，帧结束命令可以是用控制线SCLK和控制线SDATA的组合来表示的。在发送完一帧的奇偶校验信号后，控制线SDATA要拉到低电平并保持半个SCLK周期，然后主设备20让出数据线权限后，由控制线SCLK再发送一个时钟周期的时钟信号。其中控制线SDATA是一个双向线。在主设备20向从设备10写数据时，主设备20占有控制线SDATA的权限。当写操作完成时，主设备20释放控制线SDATA的权限，这种占有和释放可以通过三态门实现。通过上述方式，可以避免无权限的设备对控制线SDATA上传输的信号造成干扰，从而确保通信过程中信号的可靠性。

图5为一实施例的接口电路的硬件示意图之二，参考图5，在其中一个实施例中，数据模块100包括数据接收单元110和数据发送单元120。数据接收单元110用于当接口电路接收序列开始信号时，识别接收到的信号是否包括待识别特征信息，并在外部控制器输出的接收使能信号(SDATA IN ENABLE)的控制下，支持对接收的数据信号(RX DATA)的处理。数据发送单元120用于在外部控制器输出的发送使能信号(SDATA OUT ENABLE)的控制下，支持对发送的数据信号(TX DATA)的处理。其中，数据接收单元110和数据发送单元120连接至开关模块300的同一第二端。通过上述连接方式，可以简化数据模块100与开关模块300之间的连接线数量，并简化开关模块300的控制逻辑。

本申请实施例还提供一种接口电路的控制方法，本实施例的控制方法可以用于控制前述任一实施例的接口电路。图6为一实施例的接口电路的控制方法的流程图之一，参考图6，控制方法包括步骤602至步骤606。

步骤602，获取数据模块和/或时钟模块响应于序列开始信号输出的触发信号。

其中，触发信号是数据模块和/或时钟模块根据识别结果输出的。具体地，触发信号可以是接收到序列开始信号的模块输出的。例如，若数据模块接收到序列开始信号，则数据模块输出触发信号，且时钟模块不输出任何信号。若时钟模块接收到序列开始信号，则时钟模块输出触发信号，且数据模块不输出任何信号。触发信号也可以是数据模块和时钟模块均输出的，但两个模块输出的信号内容不同。例如，若数据模块接收到序列开始信号，则数据模块输出高电平状态的触发信号，且时钟模块输出低电平状态的触发信号。本实施例不限定触发信号的具体形式，只要数据模块和时钟模块的输出不同即可。

步骤604，根据触发信号和初始导通状态确定目标端口。

其中，初始导通状态为开关模块传输序列开始信号时的导通状态，目标端口为接口电路的两个信号端口中传输序列开始信号的一个。具体地，初始导通状态可以是接收序列开始信号前由控制器决定并控制开关模块切换的，基于上述方式，可以简化获取目标端口时的操作。初始导通状态也可以是控制器在确定目标端口时，向保存开关模块当前的导通状态的寄存器中读取的，基于上述方式，可以减少对开关模块的切换次数。

步骤606，控制开关模块将目标端口导通至数据模块，并将另一个信号端口导通至时钟模块。

在本实施例中，通过控制数据模块和时钟模块可切换地连接至两个信号端口，可以在从设备的接口电路与外部的主设备发生反接时，对开关模块的导通状态进行切换，以使时钟信号传输至时钟模块，并同时使数据信号传输至数据模块。基于上述方法，可以在无需调整接口电路的外部连接方式的前提下，实现接口电路与外部的主设备之间的正确的通信。

在其中一个实施例中，序列开始信号包括待识别特征信息，图7为一实施例的根据触发信号和初始导通状态确定目标端口的流程图，参考图7，上述步骤包括步骤702，并包括步骤704和步骤706中的至少一个。

步骤702，根据触发信号判断数据模块接收到的信号是否包括待识别特征信息。

可以理解的是，在常规使用过程中，通常对接口电路进行正接。因此，若开关模块的初始导通状态为图2所示的常规方式时，序列开始信号传输至数据模块的概率高于序列开始信号传输至时钟模块的概率。因此，通过先判断数据模块接收到的信号是否包括待识别特征信息，可以更加快速地确定接收到序列开始信号的模块，从而提高控制方法的控制速度。

步骤704，当数据模块接收到的信号包括待识别特征信息时，根据初始导通状态确定数据模块连接的信号端口为目标端口。

步骤706，当数据模块接收到的信号不包括待识别特征信息时，根据触发信号判断时钟模块接收到的信号是否包括待识别特征信息；当时钟模块接收到的信号包括待识别特征信息时，根据初始导通状态确定时钟模块连接的信号端口为目标端口。

在本实施例中，在已知初始导通状态和接收到序列开始信号的模块时，控制器即可确定接收到序列开始信号的信号端口，从而确定接口电路的信号端口与主设备之间的连接关系，即判断接口电路与主设备之间为正接还是反接，从而实现对开关模块的目标导通状态的准确、快速控制。

在其中一个实施例中，获取数据模块和/或时钟模块响应于序列开始信号输出的触发信号，包括以下步骤。获取接口电路的电源电压；当电源电压为目标电压时，获取数据模块和/或时钟模块响应于序列开始信号输出的触发信号。其中，目标电压例如为1.8V。具体地，当接口电路的电源电压为目标电压时，说明接口电路已完成上电，因此可以继续执行识别序列开始信号的操作，以实现对主设备的控制的及时响应。相应地，控制方法还包括当数据模块和时钟模块接收到的信号均不包括待识别特征信息时，重复执行获取接口电路的电源电压的步骤。可以理解的是，若任一模块接收到的信号均不包括待识别特征信息，则说明数据模块和时钟模块均未接收到序列开始信号，响应也不需要与主设备进行通信。因此，仅需继续监测接口电路的电源电压，当电源电压为目标电压时，再次判断是否接收到序列开始信号；并当电源电压低于目标电压时，判断接口电路已下电，并停止识别序列开始信号，以降低接口电路的功耗。

在其中一个实施例中，当所述接口电路应用于从设备时，接口电路所在的从设备被配置有目标身份信息。图8为一实施例的接口电路的控制方法的流程图之二，参考图8，控制方法包括步骤802至步骤812。其中，步骤802至步骤806与前述实施例相似，此处不再进行赘述。

步骤802，获取数据模块和/或时钟模块响应于序列开始信号输出的触发信号。

步骤804，根据触发信号和初始导通状态确定目标端口。

步骤806，控制开关模块将目标端口导通至数据模块，并将另一个信号端口导通至时钟模块。

步骤808，获取数据模块接收的身份匹配信号携带的身份验证信息。

步骤810，获取从设备的目标身份信息。

步骤812，当目标身份信息与身份验证信息匹配时，使能接口电路对应的从设备支持对数据信号的处理，并支持对时钟信号的处理。

具体地，主设备通常与多个从设备连接，且多个从设备连接至主设备的同一信号端口，而连接至同一主设备的不同从设备分别被配置有不同的目标身份信息。因此，在发送数据信号前，从设备通过获取主设备发送的身份验证信息，并将身份验证信息与自身的目标身份信息进行匹配，即可确定自身是否为后续即将传输的数据信号和时钟信号的发送对象，从而避免从设备的错误响应，以提高通信过程的可靠性。

在其中一个实施例中，从设备被配置有初始身份信息。其中，初始身份信息是从设备出厂时预设的，通常不同类型的从设备会具有不同的初始身份信息。但是，图9为一实施例的信号传输***的硬件示意图之一，参考图9，在一些使用场景中，两个从设备10A和从设备10B具有相同的初始身份信息。示例性地，上述两个具有相同的初始身份信息的从设备10可以为同一射频***中的两个PAMid(PA Module integrated with Duplexer)，PAMid是指集成了PA、射频开关与滤波器的射频前端模组。在相关技术中，要求这些从设备10必须支持USID识别位，在硬件上通过上拉或者下拉不同电平状态，即来识别不同的USID，以解决两个相同初始身份信息的从设备10冲突问题。但是，假如从设备10不支持USID识别，那就没办法解决。另外，即使从设备10支持USID识别，也会增加从设备10的硬件成本及器件面积。在这种情况下，本实施例的控制方法可以基于前述结构，对从设备10的身份信息进行重新配置，即，分别为每个从设备10配置新的目标身份信息，以确保通信过程的准确性。而且，基于本实施例的控制方法，无需复杂的硬件结构支持也可以克服冲突问题，因此可以大大降低硬件成本并减小器件面积。

相应地，一示例性地，获取数据模块100接收的身份匹配信号携带的身份验证信息前，还包括以下步骤。当初始导通状态与目标导通状态不同时，根据从设备10的初始身份信息确定对应的目标身份信息，目标身份信息与初始身份信息不同；当初始导通状态与目标导通状态相同时，将从设备10的初始身份信息作为目标身份信息。其中，目标导通状态为开关模块300将目标端口导通至数据模块100，并将另一个信号端口导通至时钟模块200时的导通状态。

具体地，图10为图9实施例的两个从设备10的开关模块300均处于初始导通状态的示意图，图11为图9实施例的两个从设备10的开关模块300均处于目标导通状态的示意图。结合参考图10和图11，可以将具有相同的初始身份信息的两个从设备10分别以正接和反接的方式连接至主设备20，位于左侧的从设备10A为正接，位于右侧的从设备10B为反接，且两个从设备10的开关模块300的初始导通状态相同。因此，在接收序列开始信号时，位于右侧的从设备10B可以发现自身被反接，确定目标导通状态与初始导通状态不同，并重新配置与初始身份信息不同的目标身份信息，从设备10B的目标身份信息例如为0X0B。而位于左侧的从设备10A的目标导通状态与初始导通状态相同，其重新配置的目标身份信息和初始身份信息相同，从设备10A的目标身份信息例如为0X0A。基于上述方式，即可将为初始身份信息相同的两个从设备10配置不同的目标身份信息，从而使主设备20能够将数据信号和时钟信号准确传输至需要的从设备10。可以理解的是，在从设备10重新配置目标身份信息后，主设备20可以经控制线DATA分别获取每个从设备10的目标身份信息，并生成携带身份验证信息的身份匹配信号。

另一示例性地，当初始导通状态与目标导通状态不同时，将从设备10的初始身份信息作为目标身份信息；当初始导通状态与目标导通状态相同时，根据从设备10的初始身份信息确定对应的目标身份信息，目标身份信息与初始身份信息不同。具体地，图12为一实施例的信号传输***的硬件示意图之二，图13为图12实施例的两个从设备10的开关模块300均处于目标导通状态的示意图。参考图13，可以将具有相同的初始身份信息的两个从设备10分别以正接和反接的方式连接至主设备20，位于左侧的从设备10A为反接，位于右侧的从设备10B为正接，且两个从设备10的开关模块300的初始导通状态相同。因此，在接收序列开始信号时，位于左侧的从设备10A可以发现自身被反接，确定目标导通状态与初始导通状态不同，并重新配置与初始身份信息相同的目标身份信息，从设备10A的目标身份信息例如为0X0A。而位于右侧的从设备10B的目标导通状态与初始导通状态相同，其重新配置的目标身份信息和初始身份信息不同，从设备10B的目标身份信息例如为0X0B。基于上述方式，即可将为初始身份信息相同的两个从设备10配置不同的目标身份信息，从而使主设备20能够将数据信号和时钟信号准确传输至需要的从设备10。可以理解的是，在从设备10重新配置目标身份信息后，主设备20可以经控制线DATA分别获取每个从设备10的目标身份信息，并依次生成携带身份验证信息的身份匹配信号。

应该理解的是，虽然各流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，各流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

继续参考图2，本申请实施例还提供一种信号传输***，包括从设备10和主设备20。从设备10包括如接口电路和控制器，接口电路包括如上述的接口电路或控制器用于执行如上述的接口电路的控制方法。主设备20被配置有用于依次传输序列开始信号和数据信号的数据端口SDATA和用于传输时钟信号的时钟端口SCLK，数据端口SDATA和时钟端口SCLK分别与从设备10的两个信号端口一一对应连接。继续参考图9和图12，在一些实施例中，信号传输***包括多个从设备10，且多个从设备10中可以有至多两个从设备10的初始身份信息相同。

图14为一实施例的信号传输***的硬件示意图之三，参考图14，在其中一个实施例中，信号传输***还包括下拉电阻。下拉电阻与主设备20的时钟端口SCLK连接，以使时钟端口SCLK接地。具体地，图15为控制线SCLK存在干扰的信号时序图，参考图15，在有干扰情况下，例如VIO上电后，在序列开始信号到来之前，主设备20连接的控制线SCLK有一个的干扰脉冲信号，并会造成从设备10接收到控制线SCLK上触发的高电平，从而影响从设备10对待识别特征信息的判断，从而出现两个从设备10的目标身份信息冲突，影响信号传输***的通信。在这种情况下，电子设备需要重启才能恢复，严重影响用户体验。此外，图16为存在信号端口的阻抗悬浮状态的信号时序图，参考图16，主设备20的MIPI接口在开机过程中会进行MIPI初始化，在进行初始化时，电源电压VIO先上电，从电源电压VIO上电后到第一个通信序列开始之间，主设备20的MIPI信号端口的阻抗处于floating(悬浮)状态，这种floating状态会导致控制线SCLK和SDATA上的电平不稳定，容易形成上升沿信息触发的干扰信号。其中，如果干扰信号发生在控制线SDATA上，因为和序列开始信号SSC在同一链路，不会影响识别。但是，如果这个干扰信号发生在控制线SCLK上，就会出现图15所示的上述情况，导致MIPI通信失败。因此，本实施例通过设置下拉电阻，可以解决主设备20在floating过程中电平不稳定的问题，以保证在floating过程，主设备20的MIPI信号端口的电平始终处于低电平，从而解除干扰的问题，提高通信过程的可靠性。可选地，下拉电阻的阻值可以为100K。

在其中一个实施例中，提供了一种电子设备，包括上述信号传输***。

在其中一个实施例中，提供了一种电子设备，该电子设备可以是终端，图17为一实施例的电子设备的内部结构图。该电子设备包括通过***总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中，该电子设备的处理器用于提供计算和控制能力。该电子设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作***和计算机程序。该内存储器为非易失性存储介质中的操作***和计算机程序的运行提供环境。该电子设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、移动蜂窝网络、NFC(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种接口电路的控制方法。该电子设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该电子设备的输入装置可以是显示屏上覆盖的触摸层，也可以是电子设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

本领域技术人员可以理解，图17中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的电子设备的限定，具体的电子设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在其中一个实施例中，提供了一种电子设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现上述各方法实施例中的步骤。

在其中一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述各方法实施例中的步骤。

在其中一个实施例中，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现上述各方法实施例中的步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory，ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magnetoresistive Random Access Memory，MRAM)、铁电存储器(Ferroelectric Random Access Memory，FRAM)、相变存储器(Phase Change Memory，PCM)、石墨烯存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请实施例的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请实施例构思的前提下，还可以做出若干变形和改进，这些都属于本申请实施例的保护范围。因此，本申请实施例专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种接口电路，其特征在于，被配置有两个信号端口，两个所述信号端口中的一个用于传输序列开始信号和数据信号，另一个用于传输时钟信号，所述接口电路包括：

数据模块，用于支持对所述数据信号的处理；

时钟模块，用于支持对所述时钟信号的处理；

开关模块，所述开关模块具有两个第一端和两个第二端，一个所述第一端用于切换导通至两个所述第二端中的一个，另一个所述第一端用于切换导通至两个所述第二端中的另一个，所述开关模块的两个第一端分别与两个所述信号端口对应连接，所述开关模块的两个第二端分别与所述数据模块、所述时钟模块对应连接，当所述接口电路接收所述数据信号和所述时钟信号时，所述开关模块用于将目标端口导通至所述数据模块，并将另一个所述信号端口导通至所述时钟模块，所述目标端口为两个所述信号端口中传输所述序列开始信号的一个。

2.根据权利要求1所述的接口电路，其特征在于，当所述接口电路接收所述序列开始信号时，所述开关模块用于将所述序列开始信号传输至所述数据模块或所述时钟模块；

所述数据模块和所述时钟模块用于分别识别是否接收到所述序列开始信号，以根据识别结果确定所述目标端口。

3.根据权利要求2所述的接口电路，其特征在于，所述序列开始信号具有待识别特征信息；

其中，所述数据模块或所述时钟模块用于在识别到所述待识别特征信息时，判定接收到所述序列开始信号。

4.根据权利要求3所述的接口电路，其特征在于，所述序列开始信号的传输时长为一个时钟周期，所述待识别特征信息为所述时钟周期的上升沿信息或下降沿信息。

5.根据权利要求3至4任一项所述的接口电路，其特征在于，所述数据模块包括：

数据接收单元，用于当所述接口电路接收所述序列开始信号时，识别接收到的信号是否包括所述待识别特征信息，并在外部控制器输出的接收使能信号的控制下，支持对接收的所述数据信号的处理；

数据发送单元，用于在所述外部控制器输出的发送使能信号的控制下，支持对发送的所述数据信号的处理；

其中，所述数据接收单元和所述数据发送单元连接至所述开关模块的同一所述第二端。

6.一种接口电路的控制方法，其特征在于，所述接口电路被配置有两个信号端口，两个所述信号端口中的一个用于依次传输序列开始信号和数据信号，另一个用于传输时钟信号，所述接口电路包括数据模块、时钟模块和开关模块，所述数据模块用于支持对所述数据信号的处理，所述时钟模块用于支持对所述时钟信号的处理，所述开关模块具有两个第一端和两个第二端，一个所述第一端用于切换导通至两个所述第二端中的一个，另一个所述第一端用于切换导通至两个所述第二端中的另一个，所述开关模块的两个第一端分别与两个所述信号端口对应连接，所述开关模块的两个第二端分别与所述数据模块、所述时钟模块对应连接，所述控制方法包括：

获取所述数据模块和/或所述时钟模块响应于序列开始信号输出的触发信号；

根据所述触发信号和初始导通状态确定目标端口，所述初始导通状态为所述开关模块传输所述序列开始信号时的导通状态，所述目标端口为所述接口电路的两个所述信号端口中传输所述序列开始信号的一个；

控制所述开关模块将所述目标端口导通至所述数据模块，并将另一个所述信号端口导通至所述时钟模块。

7.根据权利要求6所述的控制方法，其特征在于，所述序列开始信号包括待识别特征信息，所述根据所述触发信号和初始导通状态确定目标端口，包括：

根据所述触发信号判断数据模块接收到的信号是否包括所述待识别特征信息；

当所述数据模块接收到的信号包括所述待识别特征信息时，根据所述初始导通状态确定所述数据模块连接的所述信号端口为所述目标端口；和/或

当所述数据模块接收到的信号不包括所述待识别特征信息时，根据所述触发信号判断所述时钟模块接收到的信号是否包括所述待识别特征信息；当所述时钟模块接收到的信号包括所述待识别特征信息时，根据所述初始导通状态确定所述时钟模块连接的所述信号端口为所述目标端口。

8.根据权利要求7所述的控制方法，其特征在于，所述获取数据模块和/或时钟模块响应于序列开始信号输出的触发信号，包括：

获取所述接口电路的电源电压；

当所述电源电压为目标电压时，获取所述数据模块和/或所述时钟模块响应于序列开始信号输出的触发信号；

所述控制方法还包括：

当所述数据模块和所述时钟模块接收到的信号均不包括所述待识别特征信息时，重复执行所述获取所述接口电路的电源电压的步骤。

9.根据权利要求6所述的控制方法，其特征在于，当所述接口电路应用于从设备时，所述接口电路所在的从设备被配置有目标身份信息，所述控制方法还包括：

获取所述数据模块接收的身份匹配信号携带的身份验证信息；

获取所述从设备的所述目标身份信息；

当所述目标身份信息与所述身份验证信息匹配时，使能所述接口电路对应的所述从设备支持对所述数据信号的处理，并支持对所述时钟信号的处理。

10.根据权利要求9所述的控制方法，其特征在于，所述从设备被配置有初始身份信息，所述获取所述数据模块接收的身份匹配信号携带的身份验证信息前，还包括：

当所述初始导通状态与目标导通状态不同时，根据所述从设备的初始身份信息确定对应的目标身份信息，所述目标身份信息与所述初始身份信息不同；当所述初始导通状态与所述目标导通状态相同时，将所述从设备的初始身份信息作为目标身份信息；或

当所述初始导通状态与所述目标导通状态不同时，将所述从设备的初始身份信息作为目标身份信息；当所述初始导通状态与所述目标导通状态相同时，根据所述从设备的初始身份信息确定对应的目标身份信息，所述目标身份信息与所述初始身份信息不同；

其中，所述目标导通状态为所述开关模块将所述目标端口导通至所述数据模块，并将另一个所述信号端口导通至所述时钟模块时的导通状态。

11.一种信号传输***，其特征在于，包括：

从设备，包括如接口电路和控制器，所述接口电路包括如权利要求1至5任一项所述的接口电路或所述控制器用于执行如权利要求6至10任一项所述的接口电路的控制方法；

主设备，被配置有用于依次传输序列开始信号和数据信号的数据端口和用于传输时钟信号的时钟端口，所述数据端口和所述时钟端口分别与所述从设备的两个信号端口一一对应连接。

12.根据权利要求11所述的信号传输***，其特征在于，还包括：

下拉电阻，所述下拉电阻与所述时钟端口连接，以使所述时钟端口接地。

13.一种电子设备，其特征在于，包括如权利要求11至12任一项所述的信号传输***。

Images