CN115391114A - 一种sram与ahb总线之间进行数据传输的仿真方法 - Google Patents
一种sram与ahb总线之间进行数据传输的仿真方法 Download PDFInfo
- Publication number
- CN115391114A CN115391114A CN202211031097.3A CN202211031097A CN115391114A CN 115391114 A CN115391114 A CN 115391114A CN 202211031097 A CN202211031097 A CN 202211031097A CN 115391114 A CN115391114 A CN 115391114A
- Authority
- CN
- China
- Prior art keywords
- module
- ahb bus
- simulation
- sram
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000005540 biological transmission Effects 0.000 title claims abstract description 14
- 230000005284 excitation Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 2
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开一种SRAM与AHB总线之间进行数据传输的仿真方法，用硬件描述语言定义SRAM数组模块，设置AHB总线读写模块，AHB总线读写模块与SRAM数组相连，AHB总线读写模块按照AHB总线协议对SRAM数组模块中的地址信号、控制信号进行解析，对数据信号进行接收和发送，设置仿真模块，仿真模块不用在电路板实物上运行的方式通过ISIM仿真工具在线仿真AHB总线对SRAM的读写操作的模块。本发明通过SRAM数组和代码仿真完成AHB总线的读写测试，不需要在电路板，不需要上电调试，大大节省了成本，节约了时间，且可以灵活改变总线上的数据，通用性强。
Description
技术领域
本发明涉及AHB总线传输数据及其测试方法领域，具体为一种SRAM与AHB总线之间进行数据传输的仿真方法。
背景技术
AHB总线规范是AMBA总线规范的一部分。AHB用于高性能、高时钟频率的***结构，AHB总线的强大之处在于它可以将微控制器（CPU）、高带宽的片上RAM、高带宽的外部存储器接口、DMA总线master以及各种具有AHB接口的控制器等等连接起来构成一个独立的完整的SOC***。AHB总线的读写验证，一般通过电路板上电验证，制版周期长，成本高，且较为复杂，通用性较低。
发明内容
针对现有技术存在的问题，本发明公开一种SRAM与AHB总线之间进行数据传输的仿真方法，不需要上电调试，节省成本和时间。
为了解决所述技术问题，本发明采用的技术方案是：一种SRAM与AHB总线之间进行数据传输的仿真方法，包括以下步骤：
S01）、用硬件描述语言定义SRAM数组模块，用读取PC机上文件的方式进行SRAM数组的初始化赋值，SRAM数组通过地址信号、控制信号、数据信号进行SRAM的读写操作；
S02）、设置AHB总线读写模块，AHB总线读写模块与SRAM数组相连，AHB总线读写模块按照AHB总线协议对SRAM数组模块中的地址信号、控制信号进行解析，对数据信号进行接收和发送；
S03）、设置仿真模块，仿真模块相AHB总线读写模块发送激励，使AHB总线读写模块开始读写操作，并且仿真模块通过产生波形图进行仿真。
进一步的，仿真模块用VIVADO自带的仿真工具ISIM实现，仿真模块内设有测试文件，测试文件对AHB总线信号按照总线要求进行赋值并作为激励发送给AHB总线读写模块。
进一步的，SRAM数组模块是用verilog语言定义的一维数组，数据位宽为8位，数组深度为10位。
进一步的，SRAM数组模块的初始化文件是可以在PC机上更改的PATT文件。
本发明的有益效果：本发明通过SRAM数组和代码仿真完成AHB总线的读写测试，不需要在电路板，不需要上电调试，大大节省了成本，节约了时间，且可以灵活改变总线上的数据，通用性强。
附图说明
图1是本发明测试***的组成框图；
图2是AHB单次传输时序图。
具体实施方式
为使本发明专利的目的、技术方案更加清楚明白，下文中将结合附图，对发明专利进行详细说明。
实施例1
本实施例公开一种SRAM与AHB总线之间进行数据传输的仿真方法，本方法依据图1所示测试***实现，图1所示测试***包括AHB读写模块、SRAM数组模块和仿真模块，所述SRAM数组模块用硬件描述语言定义，用读取PC机上文件的方式进行SRAM数组的初始化赋值。该数组通过地址信号，控制信号，数据信号进行SRAM的读写操作。所述仿真测试模块是指在不用在电路板实物上运行的方式在线仿真AHB总线对SRAM的读写操作的模块。AHB总线读写模块是指从设备与AHB总线之间按照AHB数据传输协议进行数据的读写操作的模块，按照AHB总线协议对地址信号和控制信号进行解析，对数据信号进行接收和发送。
本方法的实现过程为：
S01）、用硬件描述语言定义SRAM数组模块，用读取PC机上文件的方式进行SRAM数组的初始化赋值，SRAM数组通过地址信号、控制信号、数据信号进行SRAM的读写操作；
S02）、设置AHB总线读写模块，AHB总线读写模块与SRAM数组相连，AHB总线读写模块按照AHB总线协议对SRAM数组模块中的地址信号、控制信号进行解析，对数据信号进行接收和发送；
S03）、设置仿真模块，仿真模块相AHB总线读写模块发送激励，使AHB总线读写模块开始读写操作，并且仿真模块通过产生波形图进行仿真。
本实施例中，仿真模块是用VIVADO自带的仿真工具（ISIM）实现的，具体方法是编写测试文件，作为AHB总线读写模块的激励文件，然后通过产生波形图进行仿真。其中测试文件的编写，要对里面的AHB总线信号按照总线要求进行赋值并作为激励发送给AHB总线读写模块，不需要进行实际上电路板的验证即可对AHB总线完成读写正确性验证。
本发明所使用的SRAM对外接口信号有：WRITE、WDATA、RDATA、HADDR，通过控制这些信号完成SRAM的读写。本实施例中，SRAM数组模块是用verilog语言定义的一维数组，数据位宽为8位，数组深度为10位。数组的初始化通过对所在的电脑上的文件进行读取操作完成，该初始化文件是PATT文件，可以随意在PC机上更改其中的数据，灵活度较高，操作简单。
如图2所示，是没有等待模式下的AHB总线读写时序，按照这个读写时序，通过对地址信号（HADDR）控制信号（Control）进行赋值，完成写数据信号（HWDATA）和读数据信号（HRDATA）的传输。
以上，描述的仅是本发明的基本原理和优选实施例，本领域技术人员根据本发明做出的改进和替换，属于本发明的保护范围。
Claims (4)
1.一种SRAM与AHB总线之间进行数据传输的仿真方法，其特征在于：包括以下步骤：
S01）、用硬件描述语言定义SRAM数组模块，用读取PC机上文件的方式进行SRAM数组的初始化赋值，SRAM数组通过地址信号、控制信号、数据信号进行SRAM的读写操作；
S02）、设置AHB总线读写模块，AHB总线读写模块与SRAM数组相连，AHB总线读写模块按照AHB总线协议对SRAM数组模块中的地址信号、控制信号进行解析，对数据信号进行接收和发送；
S03）、设置仿真模块，仿真模块相AHB总线读写模块发送激励，使AHB总线读写模块开始读写操作，并且仿真模块通过产生波形图进行仿真。
2.根据权利要求1所述的SRAM与AHB总线之间进行数据传输的仿真方法，其特征在于：仿真模块用VIVADO自带的仿真工具ISIM实现，仿真模块内设有测试文件，测试文件对AHB总线信号按照总线要求进行赋值并作为激励发送给AHB总线读写模块。
3.根据权利要求1所述的SRAM与AHB总线之间进行数据传输的仿真方法，其特征在于：SRAM数组模块是用verilog语言定义的一维数组，数据位宽为8位，数组深度为10位。
4.根据权利要求1所述的SRAM与AHB总线之间进行数据传输的仿真方法，其特征在于：SRAM数组模块的初始化文件是可以在PC机上更改的PATT文件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211031097.3A CN115391114A (zh) | 2022-08-26 | 2022-08-26 | 一种sram与ahb总线之间进行数据传输的仿真方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211031097.3A CN115391114A (zh) | 2022-08-26 | 2022-08-26 | 一种sram与ahb总线之间进行数据传输的仿真方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115391114A true CN115391114A (zh) | 2022-11-25 |
Family
ID=84122508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211031097.3A Pending CN115391114A (zh) | 2022-08-26 | 2022-08-26 | 一种sram与ahb总线之间进行数据传输的仿真方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115391114A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116136813A (zh) * | 2023-04-17 | 2023-05-19 | 西安羚控电子科技有限公司 | 适配多型号的航电信号仿真方法、装置及存储介质 |
-
2022
- 2022-08-26 CN CN202211031097.3A patent/CN115391114A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116136813A (zh) * | 2023-04-17 | 2023-05-19 | 西安羚控电子科技有限公司 | 适配多型号的航电信号仿真方法、装置及存储介质 |
| CN116136813B (zh) * | 2023-04-17 | 2023-07-28 | 西安羚控电子科技有限公司 | 适配多型号的航电信号仿真方法、装置及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101035832B1 (ko) | 집적 종단점 장치와, 집적 ｐｃｉ 익스프레스 종단점 장치및 ｐｃｉ 익스프레스 통신 시스템 | |
| JPH0374420B2 (zh) | ||
| CN114528792B (zh) | 芯片验证方法、装置、电子设备及存储介质 | |
| US20190188173A1 (en) | Bus control circuit, semiconductor integrated circuit, circuit board, information processing device and bus control method | |
| CN110321260B (zh) | 一种基于uvm的axi总线接口读写数据比较方法和uvm验证平台 | |
| US11237832B2 (en) | Module with a serialization unit and improved compatibility with deserialization units of different series | |
| CN115391114A (zh) | 一种sram与ahb总线之间进行数据传输的仿真方法 | |
| CN100585568C (zh) | 一种ahb总线测试方法与*** | |
| CN115146568A (zh) | 一种基于uvm的芯片验证***及验证方法 | |
| US7266490B2 (en) | Apparatus and method for connecting hardware to a circuit simulation | |
| CN111176926B (zh) | 一种基于双口sram的ip核仿真***及仿真方法 | |
| Gaikwad et al. | Verification of AMBA AXI on-chip communication protocol | |
| US6487699B1 (en) | Method of controlling external models in system-on-chip verification | |
| CN112395228B (zh) | 协议转换桥接电路、知识产权核以及***级芯片 | |
| CN109977051A (zh) | 一种基于gpio扩展总线通道数量的方法和*** | |
| CN107807558B (zh) | 基于pci9054的多总线通信板卡电路及控制方法 | |
| CN116451617A (zh) | 芯片仿真中基于仿真波形的信息处理方法、装置及应用 | |
| CN113496108B (zh) | 一种应用于仿真的cpu模型 | |
| CN101739473B (zh) | 电路模拟仿真*** | |
| CN109783407B (zh) | 一种基于fpga实现pc与显卡桥接的装置及方法 | |
| CN220290213U (zh) | 一种基于国产芯片和lpc总线扩展can接口的板卡 | |
| CN112966335A (zh) | 接口仿真装置和自动驾驶仿真测试平台 | |
| CN112557886A (zh) | 协议转换桥接电路、知识产权核以及***级芯片 | |
| CN110837449B (zh) | 一种基于UVM的onewire通信专用验证平台与方法 | |
| Huang et al. | Design of LCD driver IP for SOC applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |