CN115390423B - 一种高精度多事件时间数字转换器及转换方法 - Google Patents

Abstract

本发明公开了一种高精度多事件时间数字转换器，包括：锁相环，用于生成多相位时钟簇信号；低位转换电路，以多相位时钟簇信号为基准对START信号与STOP信号之间的时间间隔进行初步量化，输出低位转换结果，同时将START信号、STOP信号与多相位时钟簇信号进行同步处理，输出高位转换START信号、高位转换STOP信号以及高位转换时钟信号；高位转换电路，以高位转换时钟信号为基准对START信号与STOP信号之间的时间间隔进行量化，输出高位转换结果；数据接口，用于整合低位转换结果与高位转换结果。本发明的高精度多事件时间数字转换器具有良好的鲁棒性，较高的精度，且具备多事件检测能力。

Description

一种高精度多事件时间数字转换器及转换方法

技术领域

本发明属于激光雷达技术领域，具体涉及一种高精度多事件时间数字转换器及转换方法。

背景技术

激光雷达自诞生起被广泛应用于测绘遥感和精确制导等领域。随着激光技术和集成电路的发展，小型化的激光器以及高集成度的激光雷达在无人驾驶、智能机器人以及消费电子等领域也得到了越来越多的关注。随着无人驾驶和消费电子设备的发展，未来激光雷达的市场规模可达数十亿美元。

激光雷达***由发射前端、接收后端和信号处理三部分组成，其基本原理是：主动发射激光信号，通过对目标物体反射的回波信号进行接收和处理，得到目标物体的距离信息。在此基础上，可根据所采取的光学测距方法不同进行分类，如三角法、干涉法、间接飞行时间方法(indirect Time-of-Flight，iToF)和直接飞行时间方法(direct Time-of-Flight，dToF)。其中，直接飞行时间方法在测量范围、分辨率、***尺寸和成本等方面具有更好的折衷，在过去十年中得到了极大的关注。

请参见图1，图1是一种典型的基于直接飞行时间方法的激光雷达***的框架示意图，通常激光源发射一个半高宽(FWHM)为3ns左右的激光脉冲，与此同时，START信号作为激光脉冲的同步信号，触发时间数字转换器电路开始进行时间信息测量。当激光脉冲由目标物体反射之后，通过接收端光学镜头，触发光电探测器产生与回波激光强度相对应的光电流脉冲信号，送至后续的模拟前端电路进行处理。其中，模拟前端电路主要包括前端放大器模块和时刻鉴别模块。前端放大器模块一般由跨阻放大器电路组成，将光电流信号转换为电压脉冲信号，并且进行放大，得到的电压脉冲信号再经过后续的时刻鉴别电路，产生表征回波信号精确时间信息的STOP信号并送至时间数字转换器电路。时间数字转换器电路将对START信号和STOP信号之间的时间间隔进行量化，这样就完成了对目标物体的飞行时间信息测量。

基于直接飞行时间方法的激光雷达直接测量激光发射信号和物体反射的回波信号之间的时间间隔信息，进而得到目标物体的距离信息。因此，时间数字转换器的精度将直接决定测量距离的精度，如何实现高精度的时间数字转换器是一个具有重要实际意义的问题。此外，一般的时间数字转换器在一个激光发射周期内只能实现单次测量，这使得激光雷达***的测量帧率严重受限。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种高精度多事件时间数字转换器。本发明要解决的技术问题通过以下技术方案实现：

本发明的一个方面提供了一种高精度多事件时间数字转换器，包括锁相环、低位转换电路、高位转换电路和数据接口，其中，

所述锁相环用于获取参考时钟信号，以所述参考时钟信号为基准进行频率综合，生成间隔相等且频率相同的多相位时钟簇信号；

所述低位转换电路连接所述锁相环，用于输入START信号、STOP信号以及所述多相位时钟簇信号，对所述START信号与所述STOP信号之间的时间间隔进行初步量化，输出低位转换结果，同时将所述START信号、所述STOP信号和所述多相位时钟簇信号进行同步处理，输出高位转换START信号、高位转换STOP信号和高位转换时钟信号；

所述高位转换电路连接所述低位转换电路，用于输入所述高位转换START信号、所述高位转换STOP信号以及所述高位转换时钟信号，对所述高位转换START信号与所述高位转换STOP信号之间的时间间隔进行量化，输出高位转换结果；

所述数据接口连接所述低位转换电路和所述高位转换电路，用于整合所述低位转换结果和所述高位转换结果，获得表示所述START信号与所述STOP信号之间时间间隔的数字码。

在本发明的一个实施例中，所述锁相环包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，其中，

所述鉴频鉴相器用于接收参考时钟信号和来自所述分频器的反馈时钟信号，将所述参考时钟信号和所述反馈时钟信号的频率和相位进行比较，获得两个逻辑信号；

所述电荷泵连接所述鉴频鉴相器和所述环路滤波器，用于根据所述两个逻辑信号决定将电荷泵入到环路滤波器或者将电荷从环路滤波器中泵出；

所述环路滤波器用于将电荷的得失转换成电压变化，输出电压信号，并将所述电压信号作为控制信号输出至所述压控振荡器；

所述压控振荡器用于在所述控制信号的控制下输出一组间隔相等且频率相同的多相位时钟簇信号；

所述分频器连接所述压控振荡器，用于接收所述多相位时钟簇信号中的一个时钟信号，对其进行分频处理，输出所述反馈时钟信号。

在本发明的一个实施例中，所述压控振荡器包括多个运算放大器，其中，所述多个运算放大器依次连接，前一个运算放大器的负输出端连接至后一个运算放大器的正输入端，前一个运算放大器的正输出端连接至后一个运算放大器的负输入端，最后一个运算放大器的正输出端连接第一个运算放大器的正输入端，最后一个运算放大器的负输出端连接第一个运算放大器的负输入端，并且最后一个运算放大器的负输出端连接所述分频器的输入端；所述环路滤波器的输出端分别连接至所述运算放大器中电流源的控制端。

在本发明的一个实施例中，所述压控振荡器包括八个运算放大器，其正输出端和负输出端共产生等间隔同频的十六相位的时钟簇信号，并输出至所述低位转换电路。

在本发明的一个实施例中，所述低位转换电路包括START鉴别电路、STOP鉴别电路和编码器，其中，

所述START鉴别电路用于以多相位时钟簇信号为基准，鉴别所述START信号所处的相位，获得第一鉴别结果，同时将所述START信号与所述多相位时钟簇信号进行同步处理，输出高位转换START信号和高位转换时钟信号；

所述STOP鉴别电路用于以多相位时钟簇信号为基准，鉴别所述STOP信号所处的相位，获得第二鉴别结果，同时将所述STOP信号与所述多相位时钟簇信号进行同步处理，输出高位转换STOP信号；

所述编码器用于将第一鉴别结果和第二鉴别结果编码成二进制的低位转换结果。

在本发明的一个实施例中，所述START鉴别电路包括三级D触发器组、第一缓冲器B1和第二缓冲器B2，其中，

每级D触发器组包括十六个D触发器，其中，第一级的十六个D触发器的D输入端均输入所述START信号，第一级的十六个D触发器的Clk输入端分别对应连接所述压控振荡器输出的十六相位的时钟簇信号，第一级的十六个D触发器的输出端分别对应连接第二级其中一个D触发器的D输入端；第二级的十六个D触发器的Clk输入端分别对应连接所述压控振荡器输出的十六相位的时钟簇信号，第二级的十六个D触发器的输出端分别对应连接第三级其中一个D触发器的D输入端；第三级的第n个D触发器的Clk输入端连接第二级第n-1个D触发器的输出端，第三级的第一个D触发器的Clk输入端连接第二级最后一个D触发器的输出端；第三级的十六个D触发器的输出端均连接编码器203，16≥n≥2；

所述第一缓冲器B1的输入端连接所述压控振荡器输出的第一位时钟信号，输出高位转换时钟信号，所述第二缓冲器B2的输入端连接第二级的第一个D触发器的输出端，输出高位转换START信号。

在本发明的一个实施例中，所述STOP鉴别电路包括三级D触发器组、第三缓冲器B3和第四缓冲器B4，其中，

每级D触发器组包括十六个D触发器，其中，第一级的十六个D触发器的D输入端均输入所述STOP信号，第一级的十六个D触发器的Clk输入端分别对应连接所述压控振荡器输出的十六相位的时钟簇信号，第一级的十六个D触发器的输出端分别对应连接第二级其中一个D触发器的D输入端；第二级的十六个D触发器的Clk输入端分别对应连接所述压控振荡器输出的十六相位的时钟簇信号，第二级的十六个D触发器的输出端分别对应连接第三级的其中一个D触发器的D输入端；第三级的第n个D触发器的Clk输入端连接第二级第n-1个D触发器的输出端，第三级的第一个D触发器的Clk输入端连接第二级最后一个D触发器的输出端；第三级的十六个D触发器的输出端均连接编码器203，16≥n≥2；

所述第三缓冲器B3的输入端连接所述压控振荡器输出的第一位时钟信号，所述第四缓冲器B4的输入端连接第二级的第一个D触发器的输出端，输出高位转换STOP信号。

在本发明的一个实施例中，所述高位转换电路包括控制逻辑单元、计数器和寄存器，其中，

所述控制逻辑单元连接所述START鉴别电路、所述STOP鉴别电路和所述计数器，用于将所述高位转换START信号锁存后与所述高位转换时钟信号进行逻辑运算获得计数时钟信号发送至所述计数器的时钟端；所述控制逻辑单元还用于对所述高位转换STOP信号进行逻辑处理，得到采样信号发送至所述寄存器的时钟端；

所述计数器连接所述控制逻辑单元和所述寄存器，用于对所述计数时钟信号进行计数，并将计数结果作为输出信号发送至所述寄存器；

所述寄存器连接所述控制逻辑单元和所述计数器，用于在所述采样信号的控制下对所述计数器的计数结果进行采样，从而输出高位转换结果。

本发明的另一方面提供了一种高精度多事件时间数字转换方法，利用上述实施例中任一项所述的高精度多事件时间数字转换器执行，所述方法包括：

获取参考时钟信号，以所述参考时钟信号为基准进行频率综合，生成间隔相等且频率相同的多相位时钟簇信号；

对获取的START信号与STOP信号之间的时间间隔进行初步量化，输出低位转换结果，同时将所述START信号、所述STOP信号和所述多相位时钟簇信号进行时钟同步处理，输出高位转换START信号、高位转换STOP信号以及和高位转换时钟信号；

对所述高位转换START信号与所述高位转换STOP信号之间的时间间隔进行量化，输出高位转换结果；

整合所述低位转换结果与所述高位转换结果，获得表示所述START信号与所述STOP信号之间时间间隔的数字码。

与现有技术相比，本发明的有益效果在于：

1、本发明的高精度多事件时间数字转换器，锁相环具有低抖动、低相位噪声以及反馈稳定性等优点，使其具有良好的鲁棒性，能够产生时间间隔稳定的多相位时钟簇信号，减小了时间数字转换器因制造工艺、电源电压和环境温度变化引起的延时变化引入的非线性度，进而提高了时间数字转换器的精度。

2、该高精度多事件时间数字转换器，采用低位转换电路和高位转换电路对时间数字转换器的输入信号：START和STOP信号之间的时间间隔进行两段量化，从而兼顾时间数字转换器的分辨率和动态范围。此外，通过巧妙设计的同步处理，保证了低位转换结果与高位转换结果之间的匹配，提高了转换精度。

3、该高精度多事件时间数字转换器，借助于低位转换电路的自动复位逻辑以及高位转换电路的采样本质使得多事件检测得以实现。

综上，本发明所设计的时间数字转换器具有高精度，兼顾分辨率与动态范围，且具有多事件检测能力，在激光雷达领域的应用前景广阔。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是一种典型的基于直接飞行时间方法的激光雷达***的框架示意图；

图2是本发明实施例提供的一种高精度多事件时间数字转换器的模块示意图；

图3是本发明实施例提供的一种锁相环的模块示意图；

图4是本发明实施例提供的一种高精度多事件时间数字转换器的具体结构示意图；

图5是本发明实施例提供的一种高精度多事件时间数字转换器的量化原理示意图；

图6是本发明实施例提供的一种START鉴别电路的结构示意图；

图7是本发明实施例提供的一种STOP鉴别电路的结构示意图。

具体实施方式

为了进一步阐述本发明为达成预定发明目的所采取的技术手段及优点，以下结合附图及具体实施方式，对依据本发明提出的一种高精度多事件数字时间转换器进行详细说明。

有关本发明的前述及其他技术内容、特点及优点，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及优点进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得“包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……限定”的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。

请参见图2，图2是本发明实施例提供的一种高精度多事件时间数字转换器的模块示意图，该数字时间转换器包括锁相环100、低位转换电路200、高位转换电路300和数据接口400。

锁相环100用于获取参考时钟信号，以所述参考时钟信号为基准进行频率综合，生成间隔相等且频率相同的多相位时钟簇信号；低位转换电路200连接锁相环100，用于输入START信号、STOP信号以及锁相环100产生的多相位时钟簇信号，用于对START信号与STOP信号之间的时间间隔进行初步量化，输出低位转换结果，同时将START信号、STOP信号和多相位时钟簇信号进行时钟同步处理，输出高位转换START信号、高位转换STOP信号以及高位转换时钟信号；高位转换电路300输入高位转换START信号、高位转换STOP信号以及高位转换时钟信号，用于对高位转换START信号与高位转换STOP信号之间的时间间隔进行量化，输出高位转换结果；数据接口400用于对所述低位转换结果和所述高位转换结果进行整合，获得表示所述START信号与所述STOP信号之间时间间隔的数字码。需要说明的是，对于基于直接飞行时间方法的激光雷达***，通常激光源发射激光脉冲的同时，START信号作为激光脉冲的同步信号触发时间数字转换器电路开始进行时间信息测量，当激光脉冲由目标物体反射之后，通过接收端光学镜头，触发光电探测器产生与回波激光强度相对应的光电流脉冲信号，送至后续的模拟前端电路进行处理产生表征回波信号精确时间信息的STOP信号并送至时间数字转换器电路。时间数字转换器电路将对START信号和STOP信号之间的时间间隔进行量化，即可对目标物体的飞行时间信息测量。

进一步地，请参见图3，图3是本发明实施例提供的一种锁相环的模块示意图。该锁相环100包括鉴频鉴相器101、电荷泵102、环路滤波器103、压控振荡器104和分频器105。具体地，鉴频鉴相器101用于接收参考时钟信号和来自分频器105的反馈时钟信号，将所述参考时钟信号与所述反馈时钟信号的频率和相位进行比较，输出两个逻辑信号至电荷泵102。电荷泵102由两个带开关的电流源组成，用于接收鉴频鉴相器101产生的两个逻辑信号，并根据这两个逻辑信号决定将电荷泵入到环路滤波器103或将电荷从环路滤波器103中泵出。环路滤波器103将来自电荷泵102的电荷得失转换成电压的变化，产生的电压信号作为控制信号发送输出至压控振荡器104；压控振荡器104的振荡频率受所述控制信号控制；当环路滤波器103输出的电压信号稳定时，压控振荡器104接收到稳定的控制信号，输出一组间隔相等、频率相同的等间隔同频多相位时钟簇信号，并将该多相位时钟簇信号发送至低位转换电路200；分频器105连接压控振荡器104，用于接收所述多相位时钟簇信号中的一个时钟信号，对其进行分频处理，输出反馈时钟信号至鉴频鉴相器101。进一步地，所述等间隔同频多相位时钟簇信号的频率是分频器105输出的反馈时钟信号频率的整数倍。

本实施例的电荷泵102包括第一开关K₁、第二开关K₂、第一电流源I₁和第二电流源I₂，第一开关K₁和第二开关K₂串联在第一电流源I₁的负极与第二电流源I₂的正极之间，第一电流源I₁的正极连接至电源端，第二电流源I₂的负极接地；环路滤波器103连接在第一开关K₁和第二开关K₂之间，鉴频鉴相器101输出的两个逻辑信号分别控制第一开关K₁和第二开关K₂的通断，以根据这两个逻辑信号决定将电荷泵入到环路滤波器103或将电荷从环路滤波器103中泵出。

环路滤波器103包括第一电容C₁、第二电容C₂和电阻R₁，其中，电阻R₁与第一电容C₁串联在第一开关K₁和第二开关K₂之间的节点与接地端之间，第二电容C₂连接在第一开关K₁和第二开关K₂之间的节点与接地端之间，压控振荡器104的输入端连接在第一开关K₁与第二开关K₂之间的节点处。

本实施例的压控振荡器104包括多个运算放大器，其中，所述多个运算放大器依次连接，前一个运算放大器的负输出端连接至后一个运算放大器的正输入端，前一个运算放大器的正输出端连接至后一个运算放大器的负输入端，最后一个运算放大器的正输出端连接第一个运算放大器的正输入端，最后一个运算放大器的负输出端连接第一个运算放大器的负输入端，并且最后一个运算放大器的负输出端连接分频器105的输入端；环路滤波器103的输出端分别连接至每个运算放大器的电流源的控制端。

环路滤波器103的输出端输出的控制电压通过控制压控振荡器104中每一级运算放大器的电流大小来控制振荡频率，电压升高，电流增大，频率增大，反之同理。

具体地，压控振荡器104输出的多相位时钟簇信号的频率受到环路滤波器103输出的控制电压控制，所述控制电压连接到压控振荡器104中每一级运算放大器的电流源的控制端。将压控振荡器104的一个输出信号经过分频器105分频后得到反馈时钟信号，将反馈时钟信号与参考时钟信号经过鉴频鉴相器101比较频率与相位，若反馈时钟信号频率低或者相位落后，则鉴频鉴相器101输出的两个逻辑信号会使电荷泵102中的开关K₁导通，开关K₂关断，电流源I₁的电流流入到环路滤波器103中，使环路滤波器103输出的电压升高，进而控制压控振荡器104使其输出信号的频率升高。反之，若反馈时钟信号的频率高或者相位超前，则鉴频鉴相器101输出的两个逻辑信号使电荷泵102中的开关K₂导通，开关K₁关断，使环路滤波器103输出的电压减小，进而使压控振荡器104输出信号的频率降低。

在本实施例中，压控振荡器104共包括八个运算放大器，其正输出端和负输出端共产生等间隔同频的十六相位的时钟簇信号Φ₀-Φ₁₅，并输出至低位转换电路200。

本实施例的锁相环具有低抖动、低相位噪声以及反馈稳定性等优点，使其具有良好的鲁棒性，能够产生时间间隔稳定的多相位时钟簇信号，减小了时间数字转换器中因制造工艺、电源电压和环境温度变化引起的延时变化引入的非线性度，进而提高了时间数字转换器的精度。

请参见图4，图4是本发明实施例提供的一种高精度多事件时间数字转换器的具体结构示意图。本实施例的低位转换电路200包括START鉴别电路201、STOP鉴别电路202和编码器203。具体地，START鉴别电路201连接锁相环100、编码器203和高位转换电路300，用于以多相位时钟簇信号为基准，鉴别接收到的START信号所处的相位，并将第一鉴别结果送至编码器203，同时将START信号与所述多相位时钟簇信号进行同步处理，输出高位转换START信号和高位转换时钟信号。需要说明的是，所述第一鉴别结果能够体现START信号所处的相位。

STOP鉴别电路202连接锁相环100、编码器203和高位转换电路300，用于以多相位时钟簇信号为基准，鉴别接收到的STOP信号所处的相位，并将第二鉴别结果送至编码器203，同时将STOP信号与多相位时钟簇信号进行同步处理，输出高位转换STOP信号。需要说明的是，所述第二鉴别结果能够体现STOP信号所处的相位。编码器203用于将第一鉴别结果和第二鉴别结果编码成二进制的低位转换结果并发送至数据接口400。

进一步地，请参见图5，图5是本发明实施例提供的一种高精度多事件时间数字转换器的量化原理示意图。START鉴别电路201以多相位时钟簇信号为基准，鉴别接收到的START信号所处的相位，并将第一鉴别结果送至编码器203。STOP鉴别电路202以多相位时钟簇信号为基准，鉴别接收到的STOP信号所处的相位，并将第二鉴别结果送至编码器203。编码器203将第一鉴别结果和第二鉴别结果编码成二进制的低位转换结果。

请参见图6，图6是本发明实施例提供的一种START鉴别电路的结构示意图。该START鉴别电路由多个D触发器组成，以多相位时钟簇信号Φ₀-Φ₁₅基准，鉴别接收到的START信号所处的相位，并输出第一鉴别结果，即START信号所处的相位信息。

本实施例的START鉴别电路包括三级D触发器组、第一缓冲器B1和第二缓冲器B2，每级D触发器组包括十六个D触发器。第一级的十六个D触发器的D输入端均输入START信号，第一级的十六个D触发器的Clk输入端分别对应连接压控振荡器104输出的十六相位的时钟簇信号Φ₀-Φ₁₅，即，第一级第一个D触发器的Clk输入端连接时钟信号Φ₀，第二个D触发器的Clk输入端连接时钟信号Φ₁，以此类推。

第一级的十六个D触发器的输出端分别对应连接第二级其中一个D触发器的D输入端，即第一级第一个D触发器的输出端连接第二级第一个D触发器的D输入端，第一级第二个D触发器的输出端连接第二级第二个D触发器的D输入端，以此类推。

第二级的十六个D触发器的Clk输入端分别连接压控振荡器104输出的十六相位的时钟簇信号Φ₀-Φ₁₅，即，第二级第一个D触发器的Clk输入端连接时钟信号Φ₀，第二个D触发器的Clk输入端连接时钟信号Φ₁，以此类推。第二级的十六个D触发器的输出端分别对应连接第三级其中一个D触发器的D输入端，即，即第二级第一个D触发器的输出端连接第三级第一个D触发器的D输入端，第二级第二个D触发器的输出端连接第三级第二个D触发器的D输入端，以此类推。第三级的第n个D触发器的Clk输入端连接第二级第n-1个D触发器的输出端，第三级的第一个D触发器的Clk输入端连接第二级最后一个D触发器的输出端；第三级的十六个D触发器的输出端均连接编码器203，16≥n≥2。

所述第一缓冲器B1的输入端连接压控振荡器104输出的多相位时钟簇信号中的时钟信号Φ₀，输出高位转换时钟信号，所述第二缓冲器B2的输入端连接第二级的第一个D触发器的输出端，输出高位转换START信号。

进一步地，请参见图7，图7是本发明实施例提供的一种STOP鉴别电路的结构示意图。该STOP鉴别电路由多个D触发器组成，以多相位时钟簇信号Φ₀-Φ₁₅为基准，鉴别接收到的STOP信号所处的相位，并输出STOP信号所处的相位信息。

与START鉴别电路类似，本实施例的STOP鉴别电路同样包括三级D触发器组、第三缓冲器B3和第四缓冲器B4，每级D触发器组包括十六个D触发器，其中，第一级的十六个D触发器的D输入端均输入STOP信号，第一级的十六个D触发器的Clk输入端分别对应连接压控振荡器104输出的十六相位的时钟簇信号Φ₀-Φ₁₅，第一级的十六个D触发器的输出端分别对应连接第二级其中一个D触发器之一的D输入端；第二级的十六个D触发器的Clk输入端分别对应连接压控振荡器104输出的十六相位的时钟簇信号Φ₀-Φ₁₅，第二级的十六个D触发器的输出端分别对应连接第三级其中一个D触发器的D输入端；第三级的第n个D触发器的Clk输入端连接第二级第n-1个D触发器的输出端，第三级的第一个D触发器的Clk输入端连接第二级最后一个D触发器的输出端；第三级的十六个D触发器的输出端均连接编码器203，16≥n≥2。

所述第三缓冲器B3的输入端连接压控振荡器104输出的多相位时钟簇信号中的时钟信号Φ₀，所述第四缓冲器B4的输入端连接第二级的第一个D触发器的输出端，输出高位转换STOP信号。

在本实施例中，高位转换电路300输入高位转换START信号、高位转换STOP信号以及高位转换时钟信号，用于对高位转换START信号与高位转换STOP信号之间的时间间隔进行量化，输出高位转换结果。

具体地，继续参见图4，本实施例的高位转换电路300包括控制逻辑单元301、计数器302和寄存器303。控制逻辑单元301连接START鉴别电路201、STOP鉴别电路202和计数器302，用于将高位转换START信号锁存后与高位转换时钟信号进行逻辑运算，所得到的信号作为计数时钟信号连接至计数器302的时钟端；还用于对高位转换STOP信号进行逻辑处理，得到采样信号并发送至寄存器303的时钟端。计数器302连接控制逻辑单元301和寄存器303，用于对计数时钟信号进行计数，计数结果作为输出信号连接至寄存器303。寄存器303连接控制逻辑单元301和计数器302，用于在采样信号控制下对计数器302的计数结果进行采样，从而将计数结果缓存并输出高位转换结果。

在本实施例中，数据接口400用于整合低位转换结果与高位转换结果。具体地，数据接口400连接编码器203和寄存器303，接收编码器203输出的低位转换结果和寄存器303输出的高位转换结果，将低位转换结果与高位转换结果整合成最终输出结果，即表示START信号与STOP信号之间时间间隔的数字码。

在本实施例中，激光雷达***控制激光发射模块发射激光时会同步产生START信号，START信号连接至时间数字转换器中的START鉴别电路201。激光遇到目标物体反射回来，经过前端接收模块后产生STOP信号，STOP信号连接至时间数字转换器中的START鉴别电路202。时间数字转换器量化START信号与STOP信号之间的时间间隔，将时间间隔信息以数字码的形式输出。此外，本实施例中的高精度多事件时间数字转换器在START信号的上升沿来临后便持续工作，每当STOP信号的上升沿来临，时间数字转换器会输出代表当前STOP信号上升沿与START信号上升沿之间时间间隔信息的数字码。因此，在动态范围内，一个START信号上升沿开启电路工作后，时间数字转换器可以接收多个STOP信号的上升沿，完成相应的时间间隔信息测量，即可以实现多事件检测。

本实施例的低位转换电路和高位转换电路对时间数字转换器的输入信号：START和STOP信号之间的时间间隔进行两段量化，从而兼顾时间数字转换器的分辨率和动态范围。此外，通过巧妙设计的同步处理，保证了低位转换结果与高位转换结果之间的匹配，提高了转换精度。本实施例的高精度多事件时间数字转换器，借助于低位转换电路的自动复位逻辑以及高位转换电路的采样本质使得多事件检测得以实现。

综上所述，本发明所设计的时间数字转换器具有高精度，兼顾分辨率与动态范围，且具有多事件检测能力，在激光雷达领域的应用前景广阔。

此外，本发明实施例还提供了一种高精度多事件时间数字转换方法，利用上述实施例中任一项所述的高精度多事件时间数字转换器执行，所述方法包括：

获取参考时钟信号，以所述参考时钟信号为基准进行频率综合，生成间隔相等且频率相同的多相位时钟簇信号；

对获取的START信号与STOP信号之间的时间间隔进行初步量化，输出低位转换结果，同时将所述START信号、所述STOP信号和所述多相位时钟簇信号进行同步处理，输出高位转换START信号、高位转换STOP信号以及和高位转换时钟信号；

对所述高位转换START信号与所述高位转换STOP信号之间的时间间隔进行量化，输出高位转换结果；

整合所述低位转换结果与所述高位转换结果，获得表示所述START信号与所述STOP信号之间时间间隔的数字码。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (3)

1.一种高精度多事件时间数字转换器，其特征在于，包括锁相环(100)、低位转换电路(200)、高位转换电路(300)和数据接口(400)，其中，

所述锁相环(100)用于获取参考时钟信号，以所述参考时钟信号为基准进行频率综合，生成间隔相等且频率相同的多相位时钟簇信号；

所述低位转换电路(200)连接所述锁相环(100)，用于输入START信号、STOP信号以及所述多相位时钟簇信号，对所述START信号与所述STOP信号之间的时间间隔进行初步量化，输出低位转换结果，同时将所述START信号、所述STOP信号和所述多相位时钟簇信号进行同步处理，输出高位转换START信号、高位转换STOP信号和高位转换时钟信号；

所述高位转换电路(300)连接所述低位转换电路(200)，用于输入所述高位转换START信号、所述高位转换STOP信号以及所述高位转换时钟信号，对所述高位转换START信号与所述高位转换STOP信号之间的时间间隔进行量化，输出高位转换结果；

所述数据接口(400)连接所述低位转换电路(200)和所述高位转换电路(300)，用于整合所述低位转换结果和所述高位转换结果，获得表示所述START信号与所述STOP信号之间时间间隔的数字码，

所述锁相环(100)包括鉴频鉴相器(101)、电荷泵(102)、环路滤波器(103)、压控振荡器(104)和分频器(105)，其中，

所述鉴频鉴相器(101)用于接收参考时钟信号和来自所述分频器(105)的反馈时钟信号，将所述参考时钟信号和所述反馈时钟信号的频率和相位进行比较，获得两个逻辑信号；

所述电荷泵(102)连接所述鉴频鉴相器(101)和所述环路滤波器(103)，用于根据所述两个逻辑信号决定将电荷泵入到环路滤波器(103)或者将电荷从环路滤波器(103)中泵出；

所述环路滤波器(103)用于将电荷的得失转换成电压变化，输出电压信号，并将所述电压信号作为控制信号输出至所述压控振荡器(104)；

所述压控振荡器(104)用于在所述控制信号的控制下输出一组间隔相等且频率相同的多相位时钟簇信号；

所述分频器(105)连接所述压控振荡器(104)，用于接收所述多相位时钟簇信号中的一个时钟信号，对其进行分频处理，输出所述反馈时钟信号，

所述压控振荡器(104)包括多个运算放大器，其中，所述多个运算放大器依次连接，前一个运算放大器的负输出端连接至后一个运算放大器的正输入端，前一个运算放大器的正输出端连接至后一个运算放大器的负输入端，最后一个运算放大器的正输出端连接第一个运算放大器的正输入端，最后一个运算放大器的负输出端连接第一个运算放大器的负输入端，并且最后一个运算放大器的负输出端连接所述分频器(105)的输入端；所述环路滤波器(103)的输出端分别连接至所述运算放大器中电流源的控制端，

所述压控振荡器(104)包括八个运算放大器，其正输出端和负输出端共产生等间隔同频的十六相位的时钟簇信号，并输出至所述低位转换电路(200)，

所述低位转换电路(200)包括START鉴别电路(201)、STOP鉴别电路(202)和编码器(203)，其中，

所述START鉴别电路(201)用于以多相位时钟簇信号为基准，鉴别所述START信号所处的相位，获得第一鉴别结果，同时将所述START信号与所述多相位时钟簇信号进行同步处理，输出高位转换START信号和高位转换时钟信号；

所述STOP鉴别电路(202)用于以多相位时钟簇信号为基准，鉴别所述STOP信号所处的相位，获得第二鉴别结果，同时将所述STOP信号与所述多相位时钟簇信号进行同步处理，输出高位转换STOP信号；

所述编码器(203)用于将第一鉴别结果和第二鉴别结果编码成二进制的低位转换结果，

所述START鉴别电路(201)包括三级D触发器组、第一缓冲器B1和第二缓冲器B2，其中，

每级D触发器组包括十六个D触发器，其中，第一级的十六个D触发器的D输入端均输入所述START信号，第一级的十六个D触发器的Clk输入端分别对应连接所述压控振荡器(104)输出的十六相位的时钟簇信号，第一级的十六个D触发器的输出端分别对应连接第二级其中一个D触发器的D输入端；第二级的十六个D触发器的Clk输入端分别对应连接所述压控振荡器(104)输出的十六相位的时钟簇信号，第二级的十六个D触发器的输出端分别对应连接第三级其中一个D触发器的D输入端；第三级的第n个D触发器的Clk输入端连接第二级第n-1个D触发器的输出端，第三级的第一个D触发器的Clk输入端连接第二级最后一个D触发器的输出端；第三级的十六个D触发器的输出端均连接编码器203，16≥n≥2；

所述第一缓冲器B1的输入端连接所述压控振荡器(104)输出的第一位时钟信号，输出高位转换时钟信号，所述第二缓冲器B2的输入端连接第二级的第一个D触发器的输出端，输出高位转换START信号，

所述STOP鉴别电路(201)包括三级D触发器组、第三缓冲器B3和第四缓冲器B4，其中，

每级D触发器组包括十六个D触发器，其中，第一级的十六个D触发器的D输入端均输入所述STOP信号，第一级的十六个D触发器的Clk输入端分别对应连接所述压控振荡器(104)输出的十六相位的时钟簇信号，第一级的十六个D触发器的输出端分别对应连接第二级其中一个D触发器的D输入端；第二级的十六个D触发器的Clk输入端分别对应连接所述压控振荡器(104)输出的十六相位的时钟簇信号，第二级的十六个D触发器的输出端分别对应连接第三级的其中一个D触发器的D输入端；第三级的第n个D触发器的Clk输入端连接第二级第n-1个D触发器的输出端，第三级的第一个D触发器的Clk输入端连接第二级最后一个D触发器的输出端；第三级的十六个D触发器的输出端均连接编码器203，16≥n≥2；

所述第三缓冲器B3的输入端连接所述压控振荡器(104)输出的第一位时钟信号，所述第四缓冲器B4的输入端连接第二级的第一个D触发器的输出端，输出高位转换STOP信号，

所述高位转换电路(300)包括控制逻辑单元(301)、计数器(302)和寄存器(303)，其中，

所述控制逻辑单元(301)连接所述START鉴别电路(201)、所述STOP鉴别电路(202)和所述计数器(302)，用于将所述高位转换START信号锁存后与所述高位转换时钟信号进行逻辑运算获得计数时钟信号发送至所述计数器(302)的时钟端；所述控制逻辑单元(301)还用于对所述高位转换STOP信号进行逻辑处理，得到采样信号发送至所述寄存器(303)的时钟端；

所述计数器(302)连接所述控制逻辑单元(301)和所述寄存器(303)，用于对所述计数时钟信号进行计数，并将计数结果作为输出信号发送至所述寄存器(303)；

所述寄存器(303)连接所述控制逻辑单元(301)和所述计数器(302)，用于在所述采样信号的控制下对所述计数器(302)的计数结果进行采样，从而输出高位转换结果。

2.根据权利要求1所述的高精度多事件时间数字转换器，其特征在于，所述压控振荡器(104)包括八个运算放大器，其正输出端和负输出端共产生等间隔同频的十六相位的时钟簇信号，并输出至所述低位转换电路(200)。

3.一种高精度多事件时间数字转换方法，其特征在于，利用权利要求1至2中任一项所述的高精度多事件时间数字转换器执行，所述方法包括：

获取参考时钟信号，以所述参考时钟信号为基准进行频率综合，生成间隔相等且频率相同的多相位时钟簇信号；

对获取的START信号与STOP信号之间的时间间隔进行初步量化，输出低位转换结果，同时将所述START信号、所述STOP信号和所述多相位时钟簇信号进行同步处理，输出高位转换START信号、高位转换STOP信号以及和高位转换时钟信号；

对所述高位转换START信号与所述高位转换STOP信号之间的时间间隔进行量化，输出高位转换结果；

整合所述低位转换结果与所述高位转换结果，获得表示所述START信号与所述STOP信号之间时间间隔的数字码。