CN115379148B - 一种基于fpga平台的视频osd菜单图像叠加方法 - Google Patents

Abstract

本申请提供一种基于FPGA平台的视频OSD菜单图像叠加方法。所述方法包括：利用预设的高速视频图像接口获取与待叠加图像一一对应的OSD菜单图像，将分辨率调整后的中间OSD图像与对应的待叠加图像进行像素点对齐，如果中间OSD图像中任一候选像素点的候选亮度值大于预设阈值，则将待叠加图像中与候选像素点位置相同的像素点与候选像素点进行叠加，得到候选位置对应的输出像素点，最终所有候选位置对应的输出像素点构成目标播放时间点对应的输出图像。如此，本申请中OSD视频传输速度较快，同时无需复杂的数据解析，出错率较低，可以较好地实现动态或复杂OSD菜单图像与目标视频各种方式的叠加，显示画面不易卡顿，稳定性较高。

Description

一种基于FPGA平台的视频OSD菜单图像叠加方法

技术领域

本申请涉及视频处理技术领域，特别涉及一种基于FPGA平台的视频OSD菜单图像叠加方法。

背景技术

OSD(On-screen display，屏幕菜单式调节方式)菜单图像是指可以叠加进视频并显示的所有对象，包括字符、图形、图像等。在实际应用中，为了获得更好的视频展示效果，OSD菜单图像的种类需求越来越多样，比如在具备显示大屏的控制中心、会议室或者教室，通常需要在目标视频中全屏叠加主题文字或者实时对视频画面进行动态标注等。因此，需要合适的视频OSD菜单图像叠加方法来满足视频愈加丰富而生动的显示需求。

现有的视频OSD菜单图像叠加方法主要采用位图OSD处理，即通过对目标视频中特定区域的每个像素点进行改变，直接将OSD菜单图像叠加到目标视频的显示画面上。视频OSD菜单图像叠加的过程通常由FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)+ARM(Advanced RISC Machines，RISC微处理器)装置实现。FPGA+ARM装置利用其内部的串行接口获取OSD菜单图像后，对OSD菜单图像进行处理，并将处理后的OSD菜单图像叠加到目标视频中，最终输出到显示终端进行同步显示。

上述视频OSD菜单图像叠加方法主要采用串行接口传输OSD菜单图像，串行接口的传输速度较慢、数据带宽较低，同时由于数据解析环节复杂，造成FPGA的数据处理速度也较慢。由此，采用FPGA+ARM装置实现上述视频OSD菜单图像叠加，只能实现帧率较少的文字或简单图像在目标视频中部分区域的叠加，在动态或复杂OSD菜单图像与目标视频进行叠加时，容易造成显示画面卡顿，稳定性较差。

发明内容

本申请提供了一种基于FPGA平台的视频OSD菜单图像叠加方法，可用于解决现有方法在动态或复杂OSD菜单图像与目标视频进行叠加时，容易造成显示画面卡顿，稳定性较差的技术问题。

第一方面，本申请实施例提供一种基于FPGA平台的视频OSD菜单图像叠加方法，应用于预先设置的FPGA平台，包括：

获取待叠加视频，所述待叠加视频包括多个待叠加图像；

利用预设的高速视频图像接口获取OSD视频，所述OSD视频包括多个与所述待叠加图像一一对应的OSD菜单图像，所述高速视频图像接口的参数是根据所述待叠加图像的分辨率以及所述OSD视频的参数预设的；

对所述OSD菜单图像进行分辨率调整，得到中间OSD图像；

将目标中间OSD图像与目标待叠加图像进行像素点对齐，所述目标中间OSD图像为任一中间OSD图像，所述目标待叠加图像为所述目标中间OSD图像对应的待叠加图像；

针对所述目标中间OSD图像中任一候选位置的候选像素点，将所述候选像素点的候选亮度值与预设阈值进行比较；

如果所述候选亮度值大于所述预设阈值，则将所述候选像素点与目标像素点进行叠加，得到所述候选位置对应的输出像素点，所述目标像素点为所述目标待叠加图像中与所述候选像素点位置相同的像素点；

所有候选位置对应的输出像素点构成目标播放时间点对应的输出图像，所述目标播放时间点为所述目标中间OSD图像与所述目标待叠加图像对应的播放时间点。

结合第一方面，在第一方面的一种可实现方式中，所述一种基于FPGA平台的视频OSD菜单图像叠加方法还包括：

如果所述候选亮度值小于或等于所述预设阈值，则将所述目标像素点确定为所述候选位置对应的输出像素点。

结合第一方面，在第一方面的一种可实现方式中，所述将所述候选像素点与目标像素点进行叠加，得到所述候选位置对应的输出像素点，包括：

根据所述候选像素点的像素值、目标像素点的像素值及预设透明度阈值，确定所述候选位置对应的输出像素点的像素值。

结合第一方面，在第一方面的一种可实现方式中，所述根据所述候选像素点的像素值、目标像素点的像素值及预设透明度阈值，确定所述候选位置对应的输出像素点的像素值，包括：

通过以下公式确定所述候选位置对应的输出像素点的像素值：

Pixel(C)＝(1-α)×Pixel(B)+α×Pixel(A)

其中，Pixel(C)为所述候选位置对应的输出像素点的像素值，α为预设透明度阈值，Pixel(B)为所述候选像素点的像素值，Pixel(A)为所述目标像素点的像素值。

结合第一方面，在第一方面的一种可实现方式中，所述对所述OSD菜单图像进行分辨率调整，得到中间OSD图像，包括：

将所述OSD菜单图像的分辨率调整至与对应的待叠加图像的分辨率相同，得到中间OSD图像。

第二方面，本申请实施例提供一种基于FPGA平台的视频OSD菜单图像叠加装置，应用于预先设置的FPGA平台，包括：

待叠加视频获取单元，用于获取待叠加视频，所述待叠加视频包括多个待叠加图像；

OSD视频获取单元，用于利用预设的高速视频图像接口获取OSD视频，所述OSD视频包括多个与所述待叠加图像一一对应的OSD菜单图像，所述高速视频图像接口的参数是根据所述待叠加图像的分辨率以及所述OSD视频的参数预设的；

分辨率调整单元，用于对所述OSD菜单图像进行分辨率调整，得到中间OSD图像；

像素点对齐单元，用于将目标中间OSD图像与目标待叠加图像进行像素点对齐，所述目标中间OSD图像为任一中间OSD图像，所述目标待叠加图像为所述目标中间OSD图像对应的待叠加图像；

处理单元，用于针对所述目标中间OSD图像中任一候选位置的候选像素点，将所述候选像素点的候选亮度值与预设阈值进行比较；

输出像素点确定单元，用于如果所述候选亮度值大于所述预设阈值，则将所述候选像素点与目标像素点进行叠加，得到所述候选位置对应的输出像素点，所述目标像素点为所述目标待叠加图像中与所述候选像素点位置相同的像素点；

输出图像确定单元，用于将所有候选位置对应的输出像素点构成目标播放时间点对应的输出图像，所述目标播放时间点为所述目标中间OSD图像与所述目标待叠加图像对应的播放时间点。

结合第二方面，在第二方面的一种可实现方式中，所述一种基于FPGA平台的视频OSD菜单图像叠加装置还包括：

所述输出像素点确定单元，还用于如果所述候选亮度值小于或等于所述预设阈值，则将所述目标像素点确定为所述候选位置对应的输出像素点。

结合第二方面，在第二方面的一种可实现方式中，所述输出像素点确定单元包括：

叠加子单元，用于根据所述候选像素点的像素值、目标像素点的像素值及预设透明度阈值，确定所述候选位置对应的输出像素点的像素值。

结合第二方面，在第二方面的一种可实现方式中，所述叠加子单元包括：

计算模块，用于通过以下公式确定所述候选位置对应的输出像素点的像素值：

Pixel(C)＝(1-α)×Pixel(B)+α×Pixel(A)

其中，Pixel(C)为所述候选位置对应的输出像素点的像素值，α为预设透明度阈值，Pixel(B)为所述候选像素点的像素值，Pixel(A)为所述目标像素点的像素值。

结合第二方面，在第二方面的一种可实现方式中，所述分辨率调整单元包括：

调整子单元，用于将所述OSD菜单图像的分辨率调整至与对应的待叠加图像的分辨率相同，得到中间OSD图像。

本申请实施例公开了一种基于FPGA平台的视频OSD菜单图像叠加方法，主要利用预设的高速视频图像接口获取与待叠加视频中每帧图像一一对应的OSD视频，传输带宽更高、速率更快，能够达到与待叠加视频同等帧率；对OSD视频中的OSD菜单图像进行分辨率调整，得到中间OSD图像，并将中间OSD图像与对应的待叠加图像进行像素点对齐后，如果中间OSD图像中任一候选像素点的候选亮度值大于预设阈值，则将待叠加图像中与候选像素点位置相同的像素点与候选像素点进行叠加，得到候选位置对应的输出像素点，最终所有候选位置对应的输出像素点构成目标播放时间点对应的输出图像。整个方法无需复杂的数据解析，出错率较低，同时传输和处理速度较快，可以较好地实现动态或复杂OSD菜单图像与目标视频各种方式的叠加，显示画面不易卡顿，稳定性较高。

附图说明

图1为本申请实施例提供的FPGA平台的应用场景示意图；

图2为本申请实施例提供的一种基于FPGA平台的视频OSD菜单图像叠加方法所对应的整体性流程示意图；

图3为本申请实施例提供的一种基于FPGA平台的视频OSD菜单图像叠加方法与应用场景相结合的流程示意图；

图4为本申请实施例提供的一种基于FPGA平台的视频OSD菜单图像叠加装置的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

为了解决现有技术在动态或复杂OSD菜单图像与目标视频进行叠加时，容易造成显示画面卡顿，稳定性较差的技术问题，本申请通过以下实施例公开了一种基于FPGA平台的视频OSD菜单图像叠加方法。本申请实施例提供的基于FPGA平台的视频OSD菜单图像叠加方法应用于预先设置的FPGA平台，图1示例性示出了本申请实施例提供的FPGA平台的应用场景示意图，如图1所示，待叠加视频信号源生成的待叠加视频与OSD视频信号源生成的OSD视频均输入FPGA平台进行处理，最终输出视频发送至输出视频接收器并进行同步展示。

基于上述图1所示的应用场景，图2示例性示出了本申请实施例提供的一种基于FPGA平台的视频OSD菜单图像叠加方法所对应的整体性流程示意图，具体包括如下步骤：

步骤S201，获取待叠加视频。

步骤S202，利用预设的高速视频图像接口获取OSD视频。

步骤S203，对OSD菜单图像进行分辨率调整，得到中间OSD图像。

步骤S204，将目标中间OSD图像与目标待叠加图像进行像素点对齐。

步骤S205，针对目标中间OSD图像中任一候选位置的候选像素点，将候选像素点的候选亮度值与预设阈值进行比较。

步骤S206，判断候选亮度值是否大于预设阈值。如果候选亮度值大于预设阈值，则执行步骤S207；如果候选亮度值小于或等于预设阈值，则执行步骤S208。

步骤S207，将候选像素点与目标像素点进行叠加，得到候选位置对应的输出像素点。

步骤S208，将目标像素点确定为候选位置对应的输出像素点。

步骤S209，所有候选位置对应的输出像素点构成目标播放时间点对应的输出图像。

具体来说，步骤S201中，待叠加视频包括多个待叠加图像。具体地，每个待叠加图像对应一个播放时间点，待叠加视频就是多个连续播放时间点对应的多个待叠加图像。

步骤S202中，OSD视频包括多个与待叠加图像一一对应的OSD菜单图像，也就是说，OSD菜单图像与对应的待叠加图像所对应的播放时间点相同。

高速视频图像接口的参数是根据待叠加图像的分辨率以及OSD视频的参数预设的。具体地，主要采用时钟+数据+控制信号的并行传输方式，本领域技术人员应根据为高清、超高清等视频分辨率信号提供相对应的OSD信号，来确定本申请实施例提供的高速视频图像接口，具体的型号和结构不作限定。

采用本申请实施例提供的上述高速、自定义的高速视频图像接口，可以实现OSD视频更高带宽、更高速率地传输，进而达到与视频源帧率一致，刷新率高，可以实时更新画面，不易卡顿，使得显示效果及人机交互体验效果更加丰富。

步骤S203中，具体可以采用以下方式对OSD菜单图像进行分辨率调整：

将OSD菜单图像的分辨率调整至与对应的待叠加图像的分辨率相同，得到中间OSD图像。

在执行步骤S203之后，还可以先将中间OSD图像写入DDR(Double Data Rate，双倍速率同步动态随机存储器)缓存，然后再进行OSD数据读取，再执行步骤S204。

步骤S204中，目标中间OSD图像为任一中间OSD图像，目标待叠加图像为目标中间OSD图像对应的待叠加图像。

进行像素点对齐，就是指将目标中间OSD图像与目标待叠加图像进行逐像素点对齐，比如目标中间OSD图像中第一行第一列的像素点与目标待叠加图像中第一行第一列的像素点对齐，以此类推进行像素点对齐。

步骤S205中，预设阈值可以根据OSD菜单图像与待叠加图像的显示要求由ARM(Advanced RISC Machines，RISC微处理器)进行预先设置。

步骤S206至步骤S208中，目标像素点为目标待叠加图像中与候选像素点位置相同的像素点。

将候选像素点与目标像素点进行叠加的方式有多种。一个示例中，可以根据候选像素点的像素值、目标像素点的像素值及预设透明度阈值，确定候选位置对应的输出像素点的像素值。其中，预设透明度阈值也可以根据OSD菜单图像与待叠加图像的显示要求由ARM进行预先设置。

进一步地，可以通过公式(1)确定候选位置对应的输出像素点的像素值：

Pixel(C)＝(1-α)×Pixel(B)+α×Pixel(A) 公式(1)

公式(1)中，Pixel(C)为候选位置对应的输出像素点的像素值，α为预设透明度阈值，Pixel(B)为候选像素点的像素值，Pixel(A)为目标像素点的像素值。

采用上述方式将候选像素点与目标像素点进行叠加，可以满足不同的光照场景，灵活可调，同时无需复杂的数据解析，可直接进行处理，出错率较低，稳定性较好。

在其他可能的示例中，本领域技术人员可以根据需要和实际情况确定候选像素点与目标像素点进行叠加的方式，比如亮度与色差加权叠加，或者色差叠加，具体不作限定。

步骤S209中，目标播放时间点为目标中间OSD图像与目标待叠加图像对应的播放时间点。各个目标播放时间点对应的输出图像构成了最终叠加后的输出视频。

为了更加清楚地说明本申请实施例的工作流程，图3示例性示出了本申请实施例提供的一种基于FPGA平台的视频OSD菜单图像叠加方法与应用场景相结合的流程示意图。如图3所示，利用高速视频图像接口获取OSD菜单图像后，对OSD菜单图像进行画面缩放(即分辨率调整)，缩放后进入DDR缓存，然后将缩放后的中间OSD图像与待叠加视频信号源生成的待叠加视频进行OSD叠加，最终通过数字视频接口将输出视频发送至输出视频接收器并进行同步展示。

如此，采用本申请实施例提供的一种基于FPGA平台的视频OSD菜单图像叠加方法，主要利用预设的高速视频图像接口获取与待叠加视频中每帧图像一一对应的OSD视频，传输带宽更高、速率更快，能够达到与待叠加视频同等帧率；对OSD视频中的OSD菜单图像进行分辨率调整，得到中间OSD图像，并将中间OSD图像与对应的待叠加图像进行像素点对齐后，如果中间OSD图像中任一候选像素点的候选亮度值大于预设阈值，则将待叠加图像中与候选像素点位置相同的像素点与候选像素点进行叠加，得到候选位置对应的输出像素点，最终所有候选位置对应的输出像素点构成目标播放时间点对应的输出图像。整个方法无需复杂的数据解析，出错率较低，同时传输和处理速度较快，可以较好地实现动态或复杂OSD菜单图像与目标视频各种方式的叠加，显示画面不易卡顿，稳定性较高。

下述为本申请装置实施例，可以用于执行本申请方法实施例。对于本申请装置实施例中未披露的细节，请参照本申请方法实施例。

图4示例性示出了本申请实施例提供的一种基于FPGA平台的视频OSD菜单图像叠加装置的结构示意图。如图4所示，该装置具有实现上述基于FPGA平台的视频OSD菜单图像叠加方法的功能，所述功能可以由硬件实现，也可以由硬件执行相应的软件实现。该装置应用于预先设置的FPGA平台，可以包括：待叠加视频获取单元401、OSD视频获取单元402、分辨率调整单元403、像素点对齐单元404、处理单元405、输出像素点确定单元406和输出图像确定单元407。

待叠加视频获取单元401，用于获取待叠加视频，待叠加视频包括多个待叠加图像。

OSD视频获取单元402，用于利用预设的高速视频图像接口获取OSD视频，OSD视频包括多个与待叠加图像一一对应的OSD菜单图像，高速视频图像接口的参数是根据待叠加图像的分辨率以及OSD视频的参数预设的。

分辨率调整单元403，用于对OSD菜单图像进行分辨率调整，得到中间OSD图像。

像素点对齐单元404，用于将目标中间OSD图像与目标待叠加图像进行像素点对齐，目标中间OSD图像为任一中间OSD图像，目标待叠加图像为目标中间OSD图像对应的待叠加图像。

处理单元405，用于针对目标中间OSD图像中任一候选位置的候选像素点，将候选像素点的候选亮度值与预设阈值进行比较。

输出像素点确定单元406，用于如果候选亮度值大于预设阈值，则将候选像素点与目标像素点进行叠加，得到候选位置对应的输出像素点，目标像素点为目标待叠加图像中与候选像素点位置相同的像素点。

输出图像确定单元407，用于将所有候选位置对应的输出像素点构成目标播放时间点对应的输出图像，目标播放时间点为目标中间OSD图像与目标待叠加图像对应的播放时间点。

在一种可实现方式中，一种基于FPGA平台的视频OSD菜单图像叠加装置还包括：

输出像素点确定单元406，还用于如果候选亮度值小于或等于预设阈值，则将目标像素点确定为候选位置对应的输出像素点。

在一种可实现方式中，输出像素点确定单元406包括：

叠加子单元，用于根据候选像素点的像素值、目标像素点的像素值及预设透明度阈值，确定候选位置对应的输出像素点的像素值。

在一种可实现方式中，叠加子单元包括：

计算模块，用于通过以下公式确定候选位置对应的输出像素点的像素值：

Pixel(C)＝(1-α)×Pixel(B)+α×Pixel(A)

其中，Pixel(C)为候选位置对应的输出像素点的像素值，α为预设透明度阈值，Pixel(B)为候选像素点的像素值，Pixel(A)为目标像素点的像素值。

在一种可实现方式中，分辨率调整单元403包括：

调整子单元，用于将OSD菜单图像的分辨率调整至与对应的待叠加图像的分辨率相同，得到中间OSD图像。

如此，本申请实施例提供的一种基于FPGA平台的视频OSD菜单图像叠加装置，主要利用预设的高速视频图像接口获取与待叠加视频中每帧图像一一对应的OSD视频，传输带宽更高、速率更快，能够达到与待叠加视频同等帧率；对OSD视频中的OSD菜单图像进行分辨率调整，得到中间OSD图像，并将中间OSD图像与对应的待叠加图像进行像素点对齐后，如果中间OSD图像中任一候选像素点的候选亮度值大于预设阈值，则将待叠加图像中与候选像素点位置相同的像素点与候选像素点进行叠加，得到候选位置对应的输出像素点，最终所有候选位置对应的输出像素点构成目标播放时间点对应的输出图像。整个方法无需复杂的数据解析，出错率较低，同时传输和处理速度较快，可以较好地实现动态或复杂OSD菜单图像与目标视频各种方式的叠加，显示画面不易卡顿，稳定性较高。

以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。

Claims (4)

1.一种基于FPGA平台的视频OSD菜单图像叠加方法，应用于预先设置的FPGA平台，其特征在于，包括：

获取待叠加视频，所述待叠加视频包括多个待叠加图像；

利用预设的高速视频图像接口获取OSD视频，所述OSD视频包括多个与所述待叠加图像一一对应的OSD菜单图像，所述高速视频图像接口的参数是根据所述待叠加图像的分辨率以及所述OSD视频的参数预设的；

对所述OSD菜单图像进行分辨率调整，得到中间OSD图像；

将目标中间OSD图像与目标待叠加图像进行像素点对齐，所述目标中间OSD图像为任一中间OSD图像，所述目标待叠加图像为所述目标中间OSD图像对应的待叠加图像；

针对所述目标中间OSD图像中任一候选位置的候选像素点，将所述候选像素点的候选亮度值与预设阈值进行比较；

如果所述候选亮度值大于所述预设阈值，则将所述候选像素点与目标像素点进行叠加，得到所述候选位置对应的输出像素点，所述目标像素点为所述目标待叠加图像中与所述候选像素点位置相同的像素点；

如果所述候选亮度值小于或等于所述预设阈值，则将所述目标像素点确定为所述候选位置对应的输出像素点；

所有候选位置对应的输出像素点构成目标播放时间点对应的输出图像，所述目标播放时间点为所述目标中间OSD图像与所述目标待叠加图像对应的播放时间点；

所述将所述候选像素点与目标像素点进行叠加，得到所述候选位置对应的输出像素点，包括：

根据所述候选像素点的像素值、目标像素点的像素值及预设透明度阈值，确定所述候选位置对应的输出像素点的像素值；

所述根据所述候选像素点的像素值、目标像素点的像素值及预设透明度阈值，确定所述候选位置对应的输出像素点的像素值，包括：

通过以下公式确定所述候选位置对应的输出像素点的像素值：

Pixel(C)＝(1-α)×Pixel(B)+α×Pixel(A)

其中，Pixel(C)为所述候选位置对应的输出像素点的像素值，α为预设透明度阈值，Pixel(B)为所述候选像素点的像素值，Pixel(A)为所述目标像素点的像素值。

2.根据权利要求1所述的一种基于FPGA平台的视频OSD菜单图像叠加方法，其特征在于，所述对所述OSD菜单图像进行分辨率调整，得到中间OSD图像，包括：

将所述OSD菜单图像的分辨率调整至与对应的待叠加图像的分辨率相同，得到中间OSD图像。

3.一种基于FPGA平台的视频OSD菜单图像叠加装置，应用于预先设置的FPGA平台，其特征在于，包括：

待叠加视频获取单元，用于获取待叠加视频，所述待叠加视频包括多个待叠加图像；

OSD视频获取单元，用于利用预设的高速视频图像接口获取OSD视频，所述OSD视频包括多个与所述待叠加图像一一对应的OSD菜单图像，所述高速视频图像接口的参数是根据所述待叠加图像的分辨率以及所述OSD视频的参数预设的；

分辨率调整单元，用于对所述OSD菜单图像进行分辨率调整，得到中间OSD图像；

像素点对齐单元，用于将目标中间OSD图像与目标待叠加图像进行像素点对齐，所述目标中间OSD图像为任一中间OSD图像，所述目标待叠加图像为所述目标中间OSD图像对应的待叠加图像；

处理单元，用于针对所述目标中间OSD图像中任一候选位置的候选像素点，将所述候选像素点的候选亮度值与预设阈值进行比较；

输出像素点确定单元，用于如果所述候选亮度值大于所述预设阈值，则将所述候选像素点与目标像素点进行叠加，得到所述候选位置对应的输出像素点，所述目标像素点为所述目标待叠加图像中与所述候选像素点位置相同的像素点；

输出图像确定单元，用于将所有候选位置对应的输出像素点构成目标播放时间点对应的输出图像，所述目标播放时间点为所述目标中间OSD图像与所述目标待叠加图像对应的播放时间点；

所述一种基于FPGA平台的视频OSD菜单图像叠加装置还包括：

所述输出像素点确定单元，还用于如果所述候选亮度值小于或等于所述预设阈值，则将所述目标像素点确定为所述候选位置对应的输出像素点；

所述输出像素点确定单元包括：

叠加子单元，用于根据所述候选像素点的像素值、目标像素点的像素值及预设透明度阈值，确定所述候选位置对应的输出像素点的像素值；

所述叠加子单元包括：

计算模块，用于通过以下公式确定所述候选位置对应的输出像素点的像素值：

Pixel(C)＝(1-α)×Pixel(B)+α×Pixel(A)

其中，Pixel(C)为所述候选位置对应的输出像素点的像素值，α为预设透明度阈值，Pixel(B)为所述候选像素点的像素值，Pixel(A)为所述目标像素点的像素值。

4.根据权利要求3所述的一种基于FPGA平台的视频OSD菜单图像叠加装置，其特征在于，所述分辨率调整单元包括：

调整子单元，用于将所述OSD菜单图像的分辨率调整至与对应的待叠加图像的分辨率相同，得到中间OSD图像。