CN115374742A - 一种原理图引脚封装设计的方法、装置及存储介质 - Google Patents
一种原理图引脚封装设计的方法、装置及存储介质 Download PDFInfo
- Publication number
- CN115374742A CN115374742A CN202211306871.7A CN202211306871A CN115374742A CN 115374742 A CN115374742 A CN 115374742A CN 202211306871 A CN202211306871 A CN 202211306871A CN 115374742 A CN115374742 A CN 115374742A
- Authority
- CN
- China
- Prior art keywords
- pin
- information
- data
- packaging
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000013461 design Methods 0.000 title claims abstract description 27
- 238000013507 mapping Methods 0.000 claims abstract description 103
- 238000004806 packaging method and process Methods 0.000 claims abstract description 103
- 238000004590 computer program Methods 0.000 claims description 16
- 230000010365 information processing Effects 0.000 claims description 7
- 230000006870 function Effects 0.000 description 5
- 238000012163 sequencing technique Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/347—Physical level, e.g. placement or routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种原理图引脚封装设计的方法、装置及存储介质，方法包括：获取FPGA的每个bank区域组的需求引脚信息；根据每个bank区域组的需求引脚信息，调取封装信息库中对应的需求引脚的第一引脚数据，其中，封装信息库包括所有FPGA标准引脚的基础数据；按照预设的排序顺序对第一引脚数据进行排序，根据排序后的第一引脚数据，生成一个引脚位置映射表，其中，一个引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系；根据引脚位置映射表，生成器件的轮廓和对应的需求封装引脚，获得引脚封装原理图，实现FPGA需求引脚的自动封装，提高FPGA需求引脚的封装效率。
Description
技术领域
本发明涉及集成电路设计技术领域，尤其涉及一种原理图引脚封装设计的方法、装置及存储介质。
背景技术
现场可编程门阵列（FPGA）是作为专用集成电路领域中的一种半定制电路，在性能、上市时间、成本、稳定性、长期维护等五方面优势下，广泛运用于各种项目中。先要进行电路原理图的设计，再进一步进行板载PCB设计，原理图中每个器件都需要原理图封装来表示，在FPGA芯片的快速发展，I/O数目不断增加，出现上百上千引脚的芯片，对应的在原理图设计上就先需要制作上千引脚的原理图封装。在EDA设计软件中，制作一个FPGA元器件原理图封装时是需要原理图封装和PCB封装来表示，需要根据FPGA芯片手册提供的引脚信息手动放置每一个引脚且都要分别填写好引脚的序号及网络名，步骤十分复杂，工作量大，存在填写错误率高且效率低的问题。
发明内容
本发明提供了一种原理图引脚封装设计的方法、装置及存储介质，根据FPGA的标准引脚的基础数据，生成引脚位置映射表，以实现FPGA需求引脚的自动封装。
为了实现需求引脚的自动封装，本发明实施例提供了一种原理图引脚封装设计的方法，包括：
获取FPGA的每个bank区域组的需求引脚信息；所述需求引脚信息为引脚序号或者引脚名称；
根据每个bank区域组的所述需求引脚信息，调取封装信息库中对应的需求引脚的第一引脚数据，其中，所述封装信息库包括所有FPGA标准引脚的基础数据；
按照预设的排序顺序对每个bank区域组的第一引脚数据进行排序，根据排序后的第一引脚数据，生成若干个引脚位置映射表，其中，一个所述引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系；
根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚，获得引脚封装原理图。
作为优选方案，本发明的原理图引脚封装设计的方法，针对FPGA分成的若干个bank区域组的特性，根据封装信息库的FPGA标准引脚的基础数据以及每个bank区域组的需求引脚信息，对每个bank区域组分别生成一个引脚位置映射表，根据所有bank区域组引脚位置映射表，就可以分别生成若干个bank区域组封装引脚，从而获得引脚封装原理图，提高了FPGA引脚封装的工作效率。
作为优选方案，根据每个bank区域组的所述需求引脚信息，调取封装信息库中对应的需求引脚的第一引脚数据，具体为：
在封装信息库中查询需求引脚信息，获取每个引脚的所有基础数据作为每个所述引脚的第一引脚数据；所述基础数据包括：引脚属性、引脚序号、引脚名称。
作为优选方案，本发明的原理图引脚封装设计的方法，在封装信息库中查询需求引脚信息，获取每个引脚的所有基础数据作为每个所述引脚的第一引脚数据；所述基础数据包括：引脚属性、引脚序号、引脚名称。封装信息库中包括所有FPGA标准引脚的基础数据，能够根据FPGA的每个bank区域组的需求引脚信息，在封装信息库中调取对应的引脚数据，从而为生成若干个引脚位置映射表提供信息，提高了FPGA引脚封装的工作效率。
作为优选方案，按照预设的排序顺序对每个bank区域组的第一引脚数据进行排序，根据排序后的第一引脚数据，生成若干个引脚位置映射表，具体为：
设置排序顺序规则，根据所述排序顺序规则对所述第一引脚数据进行排序，根据坐标公式，生成排序后的每个bank区域组的第一引脚数据的引脚位置信息，根据排序后的第一引脚数据及其所述引脚位置信息，生成若干个引脚位置映射表；
其中，所述坐标公式为：Xn=0;Yn=(n-1)×10；n为引脚数量；
一个所述引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系。
作为优选方案，本发明的原理图引脚封装设计的方法，设置排序顺序规则，根据所述排序顺序规则对所述第一引脚数据进行排序，根据坐标公式，生成排序后的每个bank区域组的第一引脚数据的引脚位置信息，根据排序后的第一引脚数据及其所述引脚位置信息，生成若干个引脚位置映射表，引脚位置映射表记录每个引脚的引脚属性、引脚序号、引脚名称、引脚位置信息，以使精准定位每一个需求引脚的位置，根据所有bank区域组引脚位置映射表，就可以分别生成若干个bank区域组封装引脚，从而获得引脚封装原理图，提高了FPGA引脚封装的工作效率。
作为优选方案，根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚，具体为：
根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚，并将对应的需求封装引脚逆时钟分配到所述器件的轮廓上，获得引脚封装原理图；其中，FPGA的一个bank区域组对应一个器件的轮廓。
作为优选方案，本发明的原理图引脚封装设计的方法，根据引脚位置映射表的引脚位置坐标，就可以自动分别生成若干个bank区域组需求封装引脚，并逆时钟封装到器件轮廓上，获得引脚封装原理图，提高了FPGA引脚封装的工作效率。
相应地，本发明还提供一种原理图引脚封装设计的装置，包括：需求引脚信息获取模块、映射表生成模块和封装模块；
其中，所述需求引脚信息获取模块用于获取FPGA的每个bank区域组的需求引脚信息；所述需求引脚信息可以是引脚序号或者引脚名称；
所述映射表生成模块用于根据每个bank区域组的所述需求引脚信息，调取封装信息库中对应的需求引脚的第一引脚数据，其中，所述封装信息库包括所有FPGA标准引脚的基础数据；按照预设的排序顺序对每个bank区域组的第一引脚数据进行排序，根据排序后的第一引脚数据，生成若干个引脚位置映射表，其中，一个所述引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系；
所述封装模块用于根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚，获得引脚封装原理图。
作为优选方案，本发明的原理图引脚封装设计的装置，针对FPGA分成的若干个bank区域组的特性，需求引脚信息获取模块获取每个bank区域组的需求引脚信息；映射表生成模块根据封装信息库的FPGA标准引脚的基础数据以及每个bank区域组的需求引脚信息，对每个bank区域组分别生成一个引脚位置映射表；封装模块根据所有bank区域组引脚位置映射表，就可以分别生成若干个bank区域组封装引脚，从而获得引脚封装原理图，提高了FPGA引脚封装的工作效率。
作为优选方案，映射表生成模块包括信息处理单元和信息生成单元；
其中，所述信息处理单元用于在封装信息库中查询需求引脚信息，获取每个引脚的所有基础数据作为每个所述引脚的第一引脚数据；所述基础数据包括：引脚属性、引脚序号、引脚名称；
所述信息生成单元用于设置排序顺序规则，根据所述排序顺序规则对所述第一引脚数据进行排序，根据坐标公式，生成排序后的每个bank区域组的第一引脚数据的引脚位置信息，根据排序后的第一引脚数据及其所述引脚位置信息，生成若干个引脚位置映射表；
其中，所述坐标公式为：Xn=0;Yn=(n-1)×10；n为引脚数量；
一个所述引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系。
作为优选方案，本发明的原理图引脚封装设计的装置，映射表生成模块的信息处理单元在封装信息库中查询需求引脚信息，获取每个引脚的所有基础数据作为每个所述引脚的第一引脚数据；所述基础数据包括：引脚属性、引脚序号、引脚名称。封装信息库中包括所有FPGA标准引脚的基础数据，能够根据FPGA的每个bank区域组的需求引脚信息，在封装信息库中调取对应的引脚数据，从而为生成若干个引脚位置映射表提供信息；信息生成单元设置排序顺序规则，根据所述排序顺序规则对所述第一引脚数据进行排序，根据坐标公式，生成排序后的每个bank区域组的第一引脚数据的引脚位置信息，根据排序后的第一引脚数据及其所述引脚位置信息，生成若干个引脚位置映射表，引脚位置映射表记录每个引脚的引脚属性、引脚序号、引脚名称、引脚位置信息，以使精准定位每一个需求引脚的位置，根据所有bank区域组引脚位置映射表，就可以分别生成若干个bank区域组封装引脚，从而获得引脚封装原理图，提高了FPGA引脚封装的工作效率。
作为优选方案，封装模块包括引脚生成单元和引脚分配单元；
其中，所述引脚生成单元用于根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚；
所述引脚分配单元用于将对应的需求封装引脚逆时钟分配到所述器件的轮廓上，获得引脚封装原理图；其中，FPGA的一个bank区域组对应一个器件的轮廓。
作为优选方案，本发明的原理图引脚封装设计的装置，封装模块的引脚生成单元根据引脚位置映射表的引脚位置坐标，就可以自动分别生成若干个bank区域组需求封装引脚，引脚分配单元逆时钟封装到器件轮廓上，获得引脚封装原理图，提高了FPGA引脚封装的工作效率。
相应地，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质包括存储的计算机程序；其中，所述计算机程序在运行时控制所述计算机可读存储介质所在的设备执行如本发明内容所述的一种原理图引脚封装设计的方法。
附图说明
图1是本发明提供的一种原理图引脚封装设计的方法的一种实施例的流程示意图；
图2是本发明提供的一种原理图引脚封装设计的装置的一种实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
请参照图1，为本发明实施例提供的一种原理图引脚封装设计的方法，包括步骤S101-S103：
步骤S101：获取FPGA的每个bank区域组的需求引脚信息；所述需求引脚信息为引脚序号或者引脚名称；根据每个bank区域组的所述需求引脚信息，调取封装信息库中对应的需求引脚的第一引脚数据，其中，所述封装信息库包括所有FPGA标准引脚的基础数据。
在本实施例中，根据每个bank区域组的所述需求引脚信息，调取封装信息库中对应的需求引脚的第一引脚数据，具体为：
在封装信息库中查询需求引脚信息，获取每个引脚的所有基础数据作为每个所述引脚的第一引脚数据；所述基础数据包括：引脚属性、引脚序号、引脚名称。
优选地，封装信息库的FPGA标准引脚的基础数据可以根据FPGA手册获取。
示例性地，获取第一 FPGA的每个bank区域组的需求引脚信息；其中，第一 FPGA由n个bank区域组成，根据每个bank区域组的所述需求引脚信息，调取封装信息库中对应的需求引脚的第一引脚数据，获得n份第一引脚数据。
步骤S102：按照预设的排序顺序对每个bank区域组的第一引脚数据进行排序，根据排序后的第一引脚数据，生成若干个引脚位置映射表，其中，一个所述引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系。
在本实施例中，按照预设的排序顺序对每个bank区域组的第一引脚数据进行排序，根据排序后的第一引脚数据，生成若干个引脚位置映射表，具体为：
设置排序顺序规则，根据所述排序顺序规则对所述第一引脚数据进行排序，根据坐标公式，生成排序后的每个bank区域组的第一引脚数据的引脚位置信息，根据排序后的第一引脚数据及其所述引脚位置信息，生成若干个引脚位置映射表；
其中，所述坐标公式为：Xn=0;Yn=(n-1)×10；n为引脚数量；Xn，Yn为引脚位置坐标。
一个所述引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系。
优选地，根据所述排序顺序规则对所述第一引脚数据进行排序之后还包括：进入手动编辑模式，手动对排序后第一引脚数据的顺序进行调整。
在本实施例中，引脚位置映射表包括五纵列表，其中，五纵列表名称分别为引脚属性；引脚序号；引脚名称；Xn;Yn。Xn，Yn为引脚位置坐标。一行列表包含一个需求引脚的引脚属性、引脚序号、引脚名称和位置坐标数据。引脚位置映射表可以是excel表格。
在本实施例中，按照预设的排序顺序分别对n份第一引脚数据进行排序，根据排序后的n份第一引脚数据，生成n个引脚位置映射表。
步骤S103：根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚，获得引脚封装原理图。
在本实施例中，根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚，具体为：
根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚，并将对应的需求封装引脚逆时钟分配到所述器件的轮廓上，获得引脚封装原理图；其中，FPGA的一个bank区域组对应一个器件的轮廓。
在本实施例中，利用Altium Designer软件的SCHLIB List接口的Smart GridInsert（智能管脚导入）功能，快速导入所有引脚位置映射表中的所有引脚信息数据。若引脚位置映射表信息不完整，则返回引脚位置映射表的手动编辑模式，并显示相关信息不完整的提示。
在本实施例中，根据n个引脚位置映射表，建立n个区域，在每个区域中生成一个器件轮廓；根据每个引脚位置映射表，在每个区域中的对应坐标位置生成对应的需求封装引脚，并逆时钟分配到所述器件的轮廓上，获得引脚封装原理图。
在本实施例中，一个区域的器件生成一张引脚封装原理图，其中，器件轮廓大小可调，习惯上可以在器件轮廓左右两边摆放引脚。
为了更好地说明本实施例，以下提供一个原理图引脚封装设计的方法的具体的实施流程：
根据FPGA的每个bank区域组分别获取需求引脚信息，所述需求引脚信息为引脚序号或者引脚名称；根据每个bank区域组的所述需求引脚信息，依次调取封装信息库中对应的需求引脚的引脚属性、引脚序号和引脚名称，作为第一引脚数据；
其中，封装信息库是利用FPGA手册文档提供的引脚信息建立的，包含了所有FPGA标准引脚的引脚属性、引脚序号和引脚名称的基础数据。
将获取到的第一引脚数据按照（引脚属性；引脚序号；引脚名称）的固定格式复制粘贴到excel表格中对应的地方。
其中，excel表格包括：五纵列表；五纵列表名称分别为引脚属性；引脚序号；引脚名称；Xn;Yn。Xn，Yn为引脚位置坐标。一行列表包含一个需求引脚的引脚属性、引脚序号、引脚名称和位置坐标数据。
第一引脚数据按照（引脚属性；引脚序号；引脚名称）的固定格式复制粘贴到excel表格中对应列表名称的下方。
按照预设的排序顺序对所述第一引脚数据进行排序，排序后进入手动编辑模式，手动对排序后第一引脚数据的顺序进行调整。
根据排序后的第一引脚数据，根据坐标公式，在excel表格中Xn和Yn列表名称下方，依次生成排序后的第一引脚数据的引脚位置信息（Xn；Yn），根据排序后的第一引脚数据及其所述引脚位置信息，生成一个引脚位置映射表；
其中，所述坐标公式为：Xn=0;Yn=(n-1)×10；n为引脚数量；Xn，Yn为引脚位置坐标。一个所述引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系。
利用Altium Designer软件SCHLIB List接口Smart Grid Insert（智能管脚导入）功能快速导入所有引脚位置映射表中所有引脚信息数据到封装库中。
若引脚位置映射表信息不完整，则返回引脚位置映射表的手动编辑模式，并显示相关信息不完整的提示。
在封装库中建立若干个PART，一个PART对应一个FPGA的区域组，每个PART带有平面坐标系，在每个PART中生成一个矩形的器件轮廓；获取封装库中的一个引脚位置映射表的引脚信息数据，在其中一个PART中的对应坐标位置生成对应的需求封装引脚，并逆时钟分配到所述器件的轮廓上，同理，完成每个PART中器件的引脚封装，获得所有器件封装的原理图。
实施本发明实施例，具有如下效果：
本发明的原理图引脚封装设计的方法，针对FPGA分成的若干个bank区域组的特性，根据封装信息库的FPGA标准引脚的基础数据以及每个bank区域组的需求引脚信息，对每个bank区域组分别生成一个引脚位置映射表，根据所有bank区域组引脚位置映射表，就可以分别生成若干个bank区域组封装引脚，从而获得引脚封装原理图，提高了FPGA引脚封装的工作效率。
实施例二
请参照图2，为本发明实施例提供的一种原理图引脚封装设计的装置，包括： 需求引脚信息获取模块201、映射表生成模块202和封装模块203；
其中，所述需求引脚信息获取模块201用于获取FPGA的每个bank区域组的需求引脚信息；所述需求引脚信息可以是引脚序号或者引脚名称；
所述映射表生成模块202用于根据每个bank区域组的所述需求引脚信息，调取封装信息库中对应的需求引脚的第一引脚数据，其中，所述封装信息库包括所有FPGA标准引脚的基础数据；按照预设的排序顺序对每个bank区域组的第一引脚数据进行排序，根据排序后的第一引脚数据，生成若干个引脚位置映射表，其中，一个所述引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系；
所述封装模块203用于根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚，获得引脚封装原理图。
映射表生成模块包括信息处理单元和信息生成单元；
其中，所述信息处理单元用于在封装信息库中查询需求引脚信息，获取每个引脚的所有基础数据作为每个所述引脚的第一引脚数据；所述基础数据包括：引脚属性、引脚序号、引脚名称；
所述信息生成单元用于设置排序顺序规则，根据所述排序顺序规则对所述第一引脚数据进行排序，根据坐标公式，生成排序后的每个bank区域组的第一引脚数据的引脚位置信息，根据排序后的第一引脚数据及其所述引脚位置信息，生成若干个引脚位置映射表；
其中，所述坐标公式为：Xn=0;Yn=(n-1)×10；n为引脚数量；
一个所述引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系。
封装模块包括引脚生成单元和引脚分配单元；
其中，所述引脚生成单元用于根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚；
所述引脚分配单元用于将对应的需求封装引脚逆时钟分配到所述器件的轮廓上，获得引脚封装原理图；其中，FPGA的一个bank区域组对应一个器件的轮廓。
上述的原理图引脚封装设计的装置可实施上述方法实施例的原理图引脚封装设计的方法。上述方法实施例中的可选项也适用于本实施例，这里不再详述。本申请实施例的其余内容可参照上述方法实施例的内容，在本实施例中，不再进行赘述。
实施本发明实施例，具有如下效果：
本发明的原理图引脚封装设计的装置，针对FPGA分成的若干个bank区域组的特性，需求引脚信息获取模块获取每个bank区域组的需求引脚信息；映射表生成模块根据封装信息库的FPGA标准引脚的基础数据以及每个bank区域组的需求引脚信息，对每个bank区域组分别生成一个引脚位置映射表；封装模块根据所有bank区域组引脚位置映射表，就可以分别生成若干个bank区域组封装引脚，从而获得引脚封装原理图，提高了FPGA引脚封装的工作效率。
实施例三
相应地，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质包括存储的计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行如上任意一项实施例所述的原理图引脚封装设计的方法。
示例性的，所述计算机程序可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器中，并由所述处理器执行，以完成本发明。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序在所述终端设备中的执行过程。
所述终端设备可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。所述终端设备可包括，但不仅限于，处理器、存储器。
所称处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器 (Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列 (Field-Programmable Gate Array，FPGA) 或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等，所述处理器是所述终端设备的控制中心，利用各种接口和线路连接整个终端设备的各个部分。
所述存储器可用于存储所述计算机程序和/或模块，所述处理器通过运行或执行存储在所述存储器内的计算机程序和/或模块，以及调用存储在存储器内的数据，实现终端设备的各种功能。所述存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作***、至少一个功能所需的应用程序等；存储数据区可存储根据移动终端的使用所创建的数据等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如硬盘、内存、插接式硬盘，智能存储卡（Smart Media Card, SMC），安全数字（SecureDigital, SD）卡，闪存卡（Flash Card）、至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
其中，所述终端设备集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、电载波信号、电信信号以及软件分发介质等。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步的详细说明，应当理解，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围。特别指出，对于本领域技术人员来说，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种原理图引脚封装设计的方法，其特征在于，包括：
获取FPGA的每个bank区域组的需求引脚信息；所述需求引脚信息为引脚序号或者引脚名称；
根据每个bank区域组的所述需求引脚信息，调取封装信息库中对应的需求引脚的第一引脚数据，其中，所述封装信息库包括所有FPGA标准引脚的基础数据；
按照预设的排序顺序对每个bank区域组的第一引脚数据进行排序，根据排序后的第一引脚数据，生成若干个引脚位置映射表，其中，一个所述引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系；
根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚，获得引脚封装原理图。
2.如权利要求1所述的一种原理图引脚封装设计的方法，其特征在于，所述根据每个bank区域组的所述需求引脚信息，调取封装信息库中对应的需求引脚的第一引脚数据，具体为：
在封装信息库中查询需求引脚信息，获取每个引脚的所有基础数据作为每个所述引脚的第一引脚数据；所述基础数据包括：引脚属性、引脚序号、引脚名称。
3.如权利要求1所述的一种原理图引脚封装设计的方法，其特征在于，所述按照预设的排序顺序对每个bank区域组的第一引脚数据进行排序，根据排序后的第一引脚数据，生成若干个引脚位置映射表，具体为：
设置排序顺序规则，根据所述排序顺序规则对所述第一引脚数据进行排序，根据坐标公式，生成排序后的每个bank区域组的第一引脚数据的引脚位置信息，根据排序后的第一引脚数据及其所述引脚位置信息，生成若干个引脚位置映射表；
其中，所述坐标公式为：Xn=0;Yn=(n-1)×10；n为引脚数量；
一个所述引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系。
4.如权利要求1所述的一种原理图引脚封装设计的方法，其特征在于，所述根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚，具体为：
根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚，并将对应的需求封装引脚逆时钟分配到所述器件的轮廓上，获得引脚封装原理图；其中，FPGA的一个bank区域组对应一个器件的轮廓。
5.一种原理图引脚封装设计的装置，其特征在于，包括：需求引脚信息获取模块、映射表生成模块和封装模块；
其中，所述需求引脚信息获取模块用于获取FPGA的每个bank区域组的需求引脚信息；所述需求引脚信息是引脚序号或者引脚名称；
所述映射表生成模块用于根据每个bank区域组的所述需求引脚信息，调取封装信息库中对应的需求引脚的第一引脚数据，其中，所述封装信息库包括所有FPGA标准引脚的基础数据；按照预设的排序顺序对每个bank区域组的第一引脚数据进行排序，根据排序后的第一引脚数据，生成若干个引脚位置映射表，其中，一个所述引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系；
所述封装模块用于根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚，获得引脚封装原理图。
6.如权利要求5所述的一种原理图引脚封装设计的装置，其特征在于，所述映射表生成模块包括信息处理单元和信息生成单元；
其中，所述信息处理单元用于在封装信息库中查询需求引脚信息，获取每个引脚的所有基础数据作为每个所述引脚的第一引脚数据；所述基础数据包括：引脚属性、引脚序号、引脚名称；
所述信息生成单元用于设置排序顺序规则，根据所述排序顺序规则对所述第一引脚数据进行排序，根据坐标公式，生成排序后的每个bank区域组的第一引脚数据的引脚位置信息，根据排序后的第一引脚数据及其所述引脚位置信息，生成若干个引脚位置映射表；
其中，所述坐标公式为：Xn=0;Yn=(n-1)×10；n为引脚数量；
一个所述引脚位置映射表记录了一个bank区域组的引脚数据与引脚位置信息的映射关系。
7.如权利要求5所述的一种原理图引脚封装设计的装置，其特征在于，所述封装模块包括引脚生成单元和引脚分配单元；
其中，所述引脚生成单元用于根据所述引脚位置映射表，生成器件的轮廓和对应的需求封装引脚；
所述引脚分配单元用于将对应的需求封装引脚逆时钟分配到所述器件的轮廓上，获得引脚封装原理图；其中，FPGA的一个bank区域组对应一个器件的轮廓。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的计算机程序；其中，所述计算机程序在运行时控制所述计算机可读存储介质所在的设备执行如权利要求1至4中任意一项所述的一种原理图引脚封装设计的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211306871.7A CN115374742A (zh) | 2022-10-25 | 2022-10-25 | 一种原理图引脚封装设计的方法、装置及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211306871.7A CN115374742A (zh) | 2022-10-25 | 2022-10-25 | 一种原理图引脚封装设计的方法、装置及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115374742A true CN115374742A (zh) | 2022-11-22 |
Family
ID=84073215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211306871.7A Pending CN115374742A (zh) | 2022-10-25 | 2022-10-25 | 一种原理图引脚封装设计的方法、装置及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115374742A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117556759A (zh) * | 2023-11-17 | 2024-02-13 | 北京国科天迅科技股份有限公司 | Fpga管脚分配方法、装置及存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110093828A1 (en) * | 2009-10-19 | 2011-04-21 | Ren-Jie Lee | Pin-out Designation Method for Package-Board Codesign |
| CN106777723A (zh) * | 2016-12-25 | 2017-05-31 | 张帆 | 一种自动绘制原理图的方法 |
| CN110069892A (zh) * | 2019-05-08 | 2019-07-30 | 山东浪潮人工智能研究院有限公司 | 一种fpga引脚分配设计方法及装置 |
| CN113688595A (zh) * | 2020-05-19 | 2021-11-23 | 上海复旦微电子集团股份有限公司 | ***级封装电路原理图设计方法及装置、可读存储介质 |
| CN114781317A (zh) * | 2022-04-25 | 2022-07-22 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片引脚位置图的生成方法、***、存储介质及设备 |
-
2022
- 2022-10-25 CN CN202211306871.7A patent/CN115374742A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110093828A1 (en) * | 2009-10-19 | 2011-04-21 | Ren-Jie Lee | Pin-out Designation Method for Package-Board Codesign |
| CN106777723A (zh) * | 2016-12-25 | 2017-05-31 | 张帆 | 一种自动绘制原理图的方法 |
| CN110069892A (zh) * | 2019-05-08 | 2019-07-30 | 山东浪潮人工智能研究院有限公司 | 一种fpga引脚分配设计方法及装置 |
| CN113688595A (zh) * | 2020-05-19 | 2021-11-23 | 上海复旦微电子集团股份有限公司 | ***级封装电路原理图设计方法及装置、可读存储介质 |
| CN114781317A (zh) * | 2022-04-25 | 2022-07-22 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片引脚位置图的生成方法、***、存储介质及设备 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117556759A (zh) * | 2023-11-17 | 2024-02-13 | 北京国科天迅科技股份有限公司 | Fpga管脚分配方法、装置及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107977346B (zh) | 一种pdf文档编辑方法及终端设备 | |
| CN107742066B (zh) | 账号权限配置方法、装置、终端设备与计算机存储介质 | |
| CN111400387A (zh) | 导入导出数据的转换方法、装置、终端设备及存储介质 | |
| CN111797073A (zh) | 数据库管理方法、电子设备与计算机可读存储介质 | |
| CN115374742A (zh) | 一种原理图引脚封装设计的方法、装置及存储介质 | |
| CN107943968B (zh) | 施工资料表格数据的结构化处理方法 | |
| CN110750440A (zh) | 数据测试方法及终端设备 | |
| CN111158650B (zh) | 报表模板、报表的生成方法、装置 | |
| CN109324838B (zh) | 单片机程序的执行方法、执行装置及终端 | |
| CN112749157A (zh) | 数据表的处理方法、装置、存储介质和设备 | |
| CN115935917A (zh) | 一种可视化图表的数据处理方法、装置、设备及存储介质 | |
| CN115757174A (zh) | 一种数据库的差异检测方法及装置 | |
| CN114300391B (zh) | 一种晶圆试验方法、装置、电子设备以及存储介质 | |
| CN109933771A (zh) | 一种报表自动合并方法、装置、设备及存储介质 | |
| CN114115864A (zh) | 一种生成界面的方法、装置及电子设备 | |
| CN112818655B (zh) | 一种基于模板和文件追加写的excel数据处理方法和工具 | |
| CN112463785B (zh) | 一种数据质量监控方法、装置、电子设备及存储介质 | |
| CN108073594B (zh) | 一种生成热力图的方法及装置 | |
| CN108334394B (zh) | 多语言软件***基础数据的多语言处理方法与装置 | |
| CN113987978A (zh) | 阵列化器件仿真网表的生成方法、装置及仿真验证方法 | |
| CN104462291A (zh) | 一种数据处理的方法及装置 | |
| CN110309038B (zh) | 性能测试方法、装置、电子设备及计算机可读存储介质 | |
| CN117034900B (zh) | 一种api代码文件自动生成方法、终端设备及存储介质 | |
| CN110555680A (zh) | 一种区块链应用发行处理的方法及*** | |
| CN116796710A (zh) | 一种数据列表的导出方法及相关装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221122 |