CN115360166B - 一种芯片封装结构及芯片封装方法 - Google Patents
一种芯片封装结构及芯片封装方法 Download PDFInfo
- Publication number
- CN115360166B CN115360166B CN202211276864.7A CN202211276864A CN115360166B CN 115360166 B CN115360166 B CN 115360166B CN 202211276864 A CN202211276864 A CN 202211276864A CN 115360166 B CN115360166 B CN 115360166B
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- metal layer
- metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种芯片封装结构及芯片封装方法,其中,所述芯片封装结构包括:芯片,所述芯片包括相对的第一表面和第二表面;多个芯片电极,设置于所述芯片的第一表面之下;钝化层,设置在芯片的第一表面之上,且钝化层在每一所述芯片电极之上对应形成钝化层开口;多个凸块,设置于所述钝化层之上,通过所述钝化层开口与所述芯片电极连接;金属层,设置于所述芯片的第二表面上;金属线连线,设有第一端和第二端,其中,所述第一端和所述第二端分别与所述金属层的两端连接,用于传输所述芯片的电信号。
Description
技术领域
本发明涉及半导体封装领域,尤其涉及一种芯片封装结构及芯片封装方法。
背景技术
芯片背部的金属化是比较常见的技术,其目的主要有:增加芯片的散热;降低芯片的阻抗。当芯片背部的金属化层越厚,芯片阻抗更低。相关技术中为降低芯片阻抗,一般采用蒸镀的方法实现芯片背部的金属化,该方法技术难度小,但是无法增加芯片背部金属层的厚度,不能满足低阻抗的需求。此外,另一种方法是通过电镀工艺实现背部的金属化,可以增加芯片背部金属层的厚度,但是电镀工艺复杂的流程的制造成本高。
发明内容
有鉴于此,本发明提供了一种芯片封装结构及芯片封装方法,以解决相关技术中芯片背部金属化方法中存在的无法增加芯片背部的厚度以及生产过程成本高等问题。
为实现上述目的,本发明主要采用以下技术方案:
本申请实施例提供一种芯片封装结构,所述芯片封装结构包括:芯片,所述芯片包括相对的第一表面和第二表面;多个芯片电极,设置于所述芯片的第一表面之下;钝化层,设置在芯片的第一表面之上,且钝化层在每一所述芯片电极之上对应形成钝化层开口;多个凸块,设置于所述钝化层之上,通过所述钝化层开口与所述芯片电极连接;金属层,设置于所述芯片的第二表面上;金属线连线,设有第一端和第二端,其中,所述第一端和所述第二端分别与所述金属层的两端连接,用于传输所述芯片的电信号。
在一些实施例中,所述封装结构还包括:第一保护层,设置于所述芯片的第二表面,覆盖所述金属层和所述金属线连线。
在一些实施例中,所述金属层完全覆盖所述第二表面设置,或,所述金属层设置在所述第二表面上与所述芯片电极对应的区域中。
在一些实施例中,所述金属层至少包括一层子金属层,每一所述子金属层的成分为Al、Ti、W、Cu、Ni、V、Ag、Au,或者它们中任两种以上的组合。
在一些实施例中,所述金属线连线至少包括一层,每一层的成分为Cu、Ag、Au、Al、Pd,或者它们中任两种以上的组合。
在一些实施例中,所述封装结构还包括:再布线层,设置于所述芯片的第一表面之上并连接所述芯片,用于实现所述芯片与外部的连接。
本申请实施例提供一种芯片封装方法,所述封装方法包括:提供一芯片,所述芯片具有相对的第一表面和第二表面;在所述芯片中形成多个芯片电极;在所述芯片电极之上沉积形成钝化层,刻蚀所述钝化层,在每一所述芯片电极之上对应形成钝化层开口;在所述每一钝化层开口处对应形成多个凸块,每一凸块通过所述钝化层开口与所述芯片电极连接;在所述芯片的第二表面形成金属层;在所述金属层两端通过打线的方式,形成金属线连线,并使所述金属线连线的第一端和第二端分别与所述金属层的两端连接,所述金属线连线用于传输所述芯片的电信号。
在一些实施例中,所述方法还包括:在所述芯片的第二表面上沉积形成第一保护层,覆盖所述金属层和所述金属线连线。
在一些实施例中,在所述芯片的第二表面形成金属层包括:在所述芯片的第二表面形成金属层,或,在所述芯片的第二表面经沉积形成第二保护层,刻蚀所述第二保护层,以暴露出与所述芯片电极对应的区域,在所述暴露出的区域中形成金属层。
在一些实施例中,所述在所述芯片的第二表面形成金属层,包括:通过沉积法,或电镀法在所述芯片的第二表面形成金属层。
与现有技术相比,本发明的有益效果是:通过在背部金属层上增加一条两端连接在背金之上的金属线连线,实现电信号的快速传输,同时增加封装厚度,这样不仅能降低芯片的阻抗,同时在背部金属层的厚度增加后,降低芯片封装的工艺难度和成本。
附图说明
图1为本申请实施例提供的芯片封装结构示意图一。
图2a为本申请实施例提供的芯片封装结构示意图二。
图2b为本申请实施例提供的芯片封装结构示意图三。
图3为本申请实施例提供的芯片封装方法的流程示意图。
附图标记说明:
110-芯片,120-钝化层,130-第一保护层,111-芯片电极,112-金属层,121-钝化层开口,122-凸块,131-金属线连线,S1-第一表面,S2-第二表面,P1-第一端,P2-第二端。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本申请实施例提供一种芯片封装结构,图1为本申请实施例提供的芯片封装结构示意图一,如图1所示,所述芯片封装结构中包括:芯片110,所述芯片包括相对的第一表面S1和第二表面S2;多个芯片电极111,对应设置于所述芯片的第一表面S1之下,且所述芯片电极111的顶表面与所述芯片的第一表面S1平齐;钝化层120,设置于所述芯片第一表面S1之上,且钝化层120在每一所述芯片电极111之上对应形成钝化层开口121;多个凸块122,设置于所述钝化层120之上,通过所述钝化层开口121与所述芯片电极111连接;金属层112,设置于所述芯片的第二表面S2上;金属线连线131,设有第一端P1和第二端P2,其中,所述第一端和所述第二端分别与所述金属层的两端连接,用于传输所述芯片的电信号。
在本申请实施例中,芯片110的材料为硅基(SiO,SiN,SiC等)、碳基、GaN、GaAs、GaO等。芯片电极111的材料为Al、Cu等金属,或Al/Cu组合。凸块122的材料为Cu,或Cu/Sn、Cu/Sn/Ag、Cu/Sn/Ag/Cu、Ni/Pd/Au等的组合,用于将芯片与外部线路相连,凸块122可以为图1所示的块状,也可以是球状,还可以是其他形状,这里不做限定。钝化层120的材料为聚酰亚胺类、环氧树脂类,塑封料类。
在一些实施例中,芯片封装结构中还包括第一保护层130,设置于芯片的第二表面S2,覆盖金属层112和所述金属线连线131,这里,第一保护层130为绝缘材料,用于保护形成的金属层112和金属线连线131。
在一些实施例中,所述金属层完全覆盖所述第二表面设置,或,所述金属层设置在所述第二表面上与所述芯片电极对应的区域中。
继续参见图1,这里,金属层112完全覆盖第二表面S2设置,此时,金属层112分布在芯片的整个第二表面S2。
图2a为本申请实施例提供的芯片封装结构示意图二,如图2a所示,金属层112设置在第二表面S2上,与芯片两端的芯片电极111对应的区域中,也就是说,此时,金属层112为分区设置在S2的表面,只分布在第二表面S2的局部区域,且分布区域为芯片两端的芯片电极111的正下方。相应的,金属线连线131的两端P1和P2分别连接于金属层112的两个区域,以传输芯片的电信号。
图2b为本申请实施例提供的芯片封装结构示意图三,如图2b所示,金属层112设置第二表面S2上,与每一芯片电极111对应的区域中,也就是说,此时,金属层112包括多个区域,且每一区域位于每一芯片电极111的正下方。对应的,金属线连线131的两端P1、P2分别连接在金属层112的两个相邻区域上,以传输芯片的电信号。
在一些实施例中,所述金属层至少包括一层子金属层,每一所述子金属层的成分为Al、Ti、W、Cu、Ni、V、Ag、Au,或者它们中任两种以上的组合。
这里,金属层至少包括一层子金属层,其中,一层子金属层即为一层,也就是说,这里的金属层可以为一层,也可以为多层。当金属层为一层时,金属层的成分为以下金属之一:Al、Ti、W、Cu、Ni、V、Ag、Au,也可以是Al、Ti、W、Cu、Ni、V、Ag、Au等金属元素中任意两种或两种以上金属元素组成的合金;当金属层为多层时,每一子金属层可以为上述金属元素的组合,例如,当金属层为多层时,由上至下每一层的成分为:Ti、Cu,或Ti、Ni、Ag,也可以为:Ti、Ni、Ag、Ni,或其他单质金属的多层结构或合金的组合。
在一些实施例中,所述金属线连线至少包括一层,每一层的成分为Cu、Ag、Au、Al、Pd,或者它们中任两种以上的组合。
这里,当金属线连线为一层时,金属线连线的成分为:Cu、Ag、Au、Al、Pd任一金属;当金属线连线为多层时,金属线连线的成分为:Au、Pd、Cu或Au、Pd,也可以是:Au/Pd/Cu(合金)、Au/Pd(合金)。
在一些实施例中,所述芯片封装结构中还包括:再布线层(图中未示出),设置于所述芯片的第一表面之上并连接所述芯片,用于实现所述芯片与外部的连接。这里,再布线层具有一层或者多层,再布线层的材质可以为铜、铝、金、钼、钯、银等金属材料。
本申请实施例提供的芯片封装结构,通过在芯片背部的金属层上增加两端连接在背部金属层之上的金属线连线来增加封装厚度,实现芯片电信号的快速传输,这样不仅能降低芯片的阻抗,同时在背部金属的厚度增加后,降低芯片封装的工艺难度和成本,最后通过保护层把整个芯片背部或整个封装结构保护起来,减少后续水汽对芯片的影响。
本申请实施例提供一种芯片封装方法,图3为本申请实施例提供的芯片封装方法的流程示意图,如图3所示,所述芯片封装方法包括以下步骤:
步骤S301:提供一芯片,所述芯片具有相对的第一表面和第二表面。这里,芯片材料为硅基(SiO,SiN,SiC等)、碳基、GaN、GaAs、GaO等。
步骤S302:在所述芯片中形成多个芯片电极。这里,芯片电极设置在第一表面之下,芯片电极的材料为Al等金属,通过打磨,使芯片电极顶表面与第一表面齐平,以暴露出芯片电极的顶表面。
步骤S303:在所述芯片电极之上沉积形成钝化层,刻蚀所述钝化层,在每一所述芯片电极之上对应形成钝化层开口。
步骤S304:在所述每一钝化层开口处对应形成多个凸块,每一凸块通过所述钝化层开口与所述芯片电极连接。
这里,通过涂胶、曝光、显影、固化,在第二表面上形成钝化层,钝化层材料为环氧树脂、酚醛树脂、聚酰亚胺、苯并环丁烯等有机材料,通过化学镀,电镀,植球或几种方式结合的方法在钝化层开口形成凸块。
在一些实施例中,在所述芯片的第一表面形成钝化层之后,所述方法还包括:在所述钝化层上形成再布线层,可以通过沉积电镀种子层、形成电镀开口和掩模、电镀、去除电镀掩模以及去除裸露电镀种子层形成再布线层,用于实现芯片与外部的电连接。
步骤S305:在所述芯片的第二表面形成金属层。
这里,首先对第二表面进行打磨处理,在打磨后的第二表面通过电镀或沉积的方式成金属层,所述金属层至少包括一层子金属层,子金属层即为一层,子金属层的成分为Al、Ti、W、Cu、Ni、V、Ag、Au,或者它们中任两种以上的组合。
步骤S306:在所述金属层两端通过打线的方式,形成金属线连线,并使所述金属线连线的第一端和第二端分别与所述金属层的两端连接,所述金属线连线用于传输所述芯片的电信号。
在本申请实施例中,通过打线的方式制备金属线连线,并将金属线连线焊接在金属层两端,以形成电连接。这里,金属线连线可以为一层,也可以为多层,且金属线连线的成分为Cu、Ag、Au、Al、Pd,或者它们中任两种以上的组合。
在一些实施例中,在所述芯片的封装方法还包括:在所述芯片的第二表面上沉积形成第一保护层,覆盖所述金属层和所述金属线连线。
本申请实施例中,在芯片的第二表面上沉积形成第一保护层,不仅可以保护第二表面形成的金属层和金属线连线,还可以阻止芯片翘曲,增加芯片耐磨性。在一些实施例中,还可以同时在芯片四周沉积形成第一保护层,将整个芯片及封装结构保护起来,以避免水汽对芯片的影响,从而扩大芯片封装结构的适用范围。
在一些实施例中,通过以下两种方式之一在所述芯片的第二表面形成金属层:
方式一:在所述芯片的第二表面形成金属层,可以通过电镀或沉积的方式形成金属层,这里金属层完全分布在第二表面之上。
方式二:在所述芯片的第二表面沉积形成第二保护层,刻蚀所述第二保护层,以暴露出与所述芯片电极对应的区域,在所述暴露出的区域中形成金属层。这里,金属层部分分布在第二表面之上,且分布区域在芯片电极的正下方。
在一些实施例中,所述在所述芯片的第二表面形成金属层,包括:通过沉积法,或电镀法在所述芯片的第二表面形成金属层。
本申请实施例通过在特定区域打线的方式在芯片的背部金属层上焊接金属线连线,从而形成金属层与芯片之间的电连接,实现芯片信号的快速传输,同时使得芯片背部金属层的厚度增加,不仅能降低芯片的阻抗,还能在背部金属层的厚度增加后,降低芯片封装的工艺难度和成本,最后通过沉积塑封材料形成保护层把芯片背部或整个封装结构保护起来,减少后续水汽对芯片的影响。
以上所述仅是本发明的优选实施例而已,并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。
Claims (10)
1.一种芯片封装结构,其特征在于,所述芯片封装结构包括:
芯片,所述芯片包括相对的第一表面和第二表面;
多个芯片电极,设置于所述芯片的第一表面之下;
钝化层,设置在芯片的第一表面之上,且钝化层在每一所述芯片电极之上对应形成钝化层开口;
多个凸块,设置于所述钝化层之上,通过所述钝化层开口与所述芯片电极连接;
金属层,设置于所述芯片的第二表面上;
金属线连线,设有第一端和第二端,其中,所述第一端和所述第二端分别与所述金属层的两端连接,用于传输所述芯片的电信号。
2.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括:
第一保护层,设置于所述芯片的第二表面,覆盖所述金属层和所述金属线连线。
3.根据权利要求2所述的封装结构,其特征在于,所述金属层完全覆盖所述第二表面设置,或,所述金属层设置在所述第二表面上与所述芯片电极对应的区域中。
4.根据权利要求1-3任一所述的封装结构,其特征在于,所述金属层至少包括一层子金属层,每一所述子金属层的成分为Al、Ti、W、Cu、Ni、V、Ag、Au,或者它们中任两种以上的组合。
5.根据权利要求4所述的封装结构,其特征在于,所述金属线连线至少包括一层,每一层的成分为Cu、Ag、Au、Al、Pd,或者它们中任两种以上的组合。
6.根据权利要求4所述的封装结构,其特征在于,所述封装结构还包括:
再布线层,设置于所述芯片的第一表面之上并连接所述芯片,用于实现所述芯片与外部的连接。
7.一种芯片封装方法,其特征在于,所述封装方法包括:
提供一芯片,所述芯片具有相对的第一表面和第二表面;
在所述芯片中形成多个芯片电极;
在所述芯片电极之上沉积形成钝化层,刻蚀所述钝化层,在每一所述芯片电极之上对应形成钝化层开口;
在每一钝化层开口处对应形成多个凸块,每一凸块通过所述钝化层开口与所述芯片电极连接;
在所述芯片的第二表面形成金属层;
在所述金属层两端通过打线的方式,形成金属线连线,并使所述金属线连线的第一端和第二端分别与所述金属层的两端连接,所述金属线连线用于传输所述芯片的电信号。
8.根据权利要求7所述的封装方法,其特征在于,所述方法还包括:
在所述芯片的第二表面上沉积形成第一保护层,覆盖所述金属层和所述金属线连线。
9.根据权利要求7所述的封装方法,其特征在于,在所述芯片的第二表面形成金属层包括:
在所述芯片的第二表面形成金属层,或,
在所述芯片的第二表面经沉积形成第二保护层,刻蚀所述第二保护层,以暴露出与所述芯片电极对应的区域,在所述暴露出的区域中形成金属层。
10.根据权利要求9所述的封装方法,其特征在于,所述在所述芯片的第二表面形成金属层,包括:
通过沉积法,或电镀法在所述芯片的第二表面形成金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211276864.7A CN115360166B (zh) | 2022-10-19 | 2022-10-19 | 一种芯片封装结构及芯片封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211276864.7A CN115360166B (zh) | 2022-10-19 | 2022-10-19 | 一种芯片封装结构及芯片封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115360166A CN115360166A (zh) | 2022-11-18 |
CN115360166B true CN115360166B (zh) | 2023-03-24 |
Family
ID=84008327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211276864.7A Active CN115360166B (zh) | 2022-10-19 | 2022-10-19 | 一种芯片封装结构及芯片封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115360166B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003088138A1 (de) * | 2002-04-16 | 2003-10-23 | Infineon Technologies Ag | Einlagiges multichip-modul |
CN214152897U (zh) * | 2021-02-10 | 2021-09-07 | 江苏芯德半导体科技有限公司 | 晶圆级嵌入式硅片晶圆支撑扇出封装结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208656A (ja) * | 2001-01-11 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置 |
WO2019241737A1 (en) * | 2018-06-14 | 2019-12-19 | Caprice Gray Haley | Coaxial wire |
-
2022
- 2022-10-19 CN CN202211276864.7A patent/CN115360166B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003088138A1 (de) * | 2002-04-16 | 2003-10-23 | Infineon Technologies Ag | Einlagiges multichip-modul |
CN214152897U (zh) * | 2021-02-10 | 2021-09-07 | 江苏芯德半导体科技有限公司 | 晶圆级嵌入式硅片晶圆支撑扇出封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN115360166A (zh) | 2022-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11515272B2 (en) | Semiconductor die contact structure and method | |
US6011314A (en) | Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps | |
CN1198337C (zh) | 具有可熔焊区和可细丝压焊区的金属再分布层 | |
US10043768B2 (en) | Semiconductor device and method of manufacture thereof | |
US6472745B1 (en) | Semiconductor device | |
CN101138084B (zh) | 具有覆在聚合体层上的***的半导体器件封装 | |
US6512298B2 (en) | Semiconductor device and method for producing the same | |
US7777333B2 (en) | Structure and method for fabricating flip chip devices | |
US9142527B2 (en) | Method of wire bonding over active area of a semiconductor circuit | |
US9437564B2 (en) | Interconnect structure and method of fabricating same | |
US20160211221A1 (en) | Semiconductor device and manufacturing method thereof | |
US20120205813A1 (en) | Integrated circuit package system with post-passivation interconnection and integration | |
KR20000028654A (ko) | 알루미늄 콘택트 형성 방법 및 집적 회로 구조체 | |
US9281234B2 (en) | WLCSP interconnect apparatus and method | |
US7327030B2 (en) | Apparatus and method incorporating discrete passive components in an electronic package | |
CN115312394A (zh) | 一种金属封装方法及结构 | |
CN115360166B (zh) | 一种芯片封装结构及芯片封装方法 | |
US6692629B1 (en) | Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer | |
KR20000047626A (ko) | 반도체 장치의 제조 방법 | |
CN214068726U (zh) | 天线芯片封装结构 | |
KR100916695B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US20240006281A1 (en) | Semiconductor structure, packaging device and method for manufacturing semiconductor structure | |
JP2016219749A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20200025159A (ko) | 범프 구조체를 갖는 반도체 소자 및 이를 포함하는 반도체 패키지 | |
WO2024007356A1 (zh) | 一种半导体结构、封装器件及半导体结构的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |