CN115344513A - 具有装置到控制器通信总线的存储器及相关联方法 - Google Patents
具有装置到控制器通信总线的存储器及相关联方法 Download PDFInfo
- Publication number
- CN115344513A CN115344513A CN202210284799.6A CN202210284799A CN115344513A CN 115344513 A CN115344513 A CN 115344513A CN 202210284799 A CN202210284799 A CN 202210284799A CN 115344513 A CN115344513 A CN 115344513A
- Authority
- CN
- China
- Prior art keywords
- memory device
- memory
- communication
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
本申请的实施例涉及具有装置到控制器通信总线的存储器及相关联方法。在一个实施例中,存储器装置包含与所述存储器装置的数据端子分开的输入/输出端子。所述输入/输出端子可经由通信总线可操作地连接到存储器控制器。所述存储器装置可配置成通过经由所述输入/输出端子和/或经由所述通信总线输出信号来起始与所述存储器控制器的通信。所述存储器装置可配置成根据与用于经由所述数据端子输出或接收数据信号的第二时钟信号不同的时钟信号输出所述信号。在一些实施例中,所述存储器装置配置成仅当其拥有通信令牌时经由所述通信总线起始通信。所述通信令牌可在可操作地连接到所述通信总线的存储器装置之间传送。
Description
技术领域
本公开涉及存储器***、装置和方法。确切地说,本公开涉及具有用于存储器装置到存储器控制器通信的通信总线的存储器装置以及相关联***、装置和方法。
背景技术
存储器装置广泛地用于存储与例如计算机、无线通信装置、相机、数字显示器等各种电子装置相关的信息。频繁地提供存储器装置作为计算机或其它电子装置中的内部、半导体集成电路和/或外部可移动装置。存在许多不同类型的存储器,包含易失性和非易失性存储器。包含静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等的易失性存储器可能需要所施加功率的源维护其数据。相比之下,非易失性存储器即使在无外部供电时也可保持其所存储数据。非易失性存储器可用于各种技术中,包含快闪存储器(例如,NAND和NOR)相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻性随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)等。改进存储器装置通常可包含增加存储器单元密度、提高读取/写入速度或另外减少操作时延、增加可靠性、增加数据保持、减少功率消耗或降低制造成本等。
发明内容
描述一种存储器装置。在一些实例中,所述存储器装置可包括:输入/输出端子,其配置成可操作地连接到存储器控制器,其中:所述输入/输出端子与所述存储器装置的数据端子分开,所述存储器装置配置成通过经由所述输入/输出端子输出信号来起始与所述存储器控制器的通信,且所述存储器装置配置成根据与用于经由所述数据端子输出或接收数据信号的第二时钟信号不同的第一时钟信号经由所述输入/输出端子输出所述信号。
描述一种方法。在一些实例中,所述方法可包括:确定所述存储器装置拥有通信令牌;响应于确定所述存储器装置拥有所述通信令牌,起始与存储器控制器的通信,所述存储器控制器经由通信总线可操作地连接到所述存储器装置的输入/输出端子,其中起始所述通信包含经由所述输入/输出端子和所述通信总线且仅当所述存储器装置拥有所述通信令牌时将信号输出到所述存储器控制器。
描述一种存储器***。在一些实例中,所述存储器***可包括:存储器控制器;存储器装置,其具有数据端子和与所述数据端子分开的输入/输出端子;以及通信总线,其将所述存储器装置的所述输入/输出端子可操作地连接到所述存储器控制器,其中:所述存储器装置配置成通过经由所述输入/输出端子和所述通信总线将信号传输到所述存储器控制器来起始与所述存储器控制器的通信;且所述存储器装置配置成根据与用于经由所述存储器装置的所述数据端子传输或接收数据信号的第二时钟信号不同的第一时钟信号传输所述信号。
附图说明
参考以下图式可更好地理解本公开的许多方面。图式中的组件未必按比例绘制。实际上,重点是清楚地说明本公开的原理。图式不应被视为将本公开限制于所描绘的特定实施例,而是仅用于解释和理解。
图1A为示意性地说明根据本发明技术的各种实施例配置的存储器***的框图。
图1B为示意性地说明根据本发明技术的各种实施例配置的存储器装置的框图。
图2为说明根据本发明技术的各种实施例的用于经由通信总线进行通信的例程的流程图。
图3为包含根据本发明技术的各种实施例配置的存储器装置或***的***的示意图。
具体实施方式
如下文更详细地论述,本文中所公开的技术涉及具有将存储器控制器可操作地连接到一或多个存储器装置的通信总线的存储器***。通信总线可与包含于许多存储器***中的命令/地址总线和/或数据总线分开和/或不同。举例来说,除命令/地址总线和数据总线之外还可提供通信总线。不同于命令/地址总线和/或数据总线,通信总线可促进存储器装置(i)起始与存储器控制器的通信和/或(ii)将大量信息(例如,可靠性信息、刷新信息等)传达到存储器控制器。经由通信总线传输的通信可由通信协议(例如基于令牌的通信协议)控管,和/或可根据与用于经由命令/地址总线和/或数据总线通信的时钟信号分开和/或不同的时钟信号来传输。在一些实施例中,经由通信总线的通信可作为存储器装置的一或多个后台操作而执行。本领域的技术人员将理解,本技术可具有额外实施例,且本技术可在没有下文参考图1A至3所描述的实施例的若干个细节的情况下实践。
在以下所说明的实施例中,主要在并入有DRAM存储媒体的装置的上下文中描述存储器装置和***。然而,根据本发明技术的其它实施例配置的存储器装置可包含并入有其它类型的存储媒体的其它类型的存储器装置和***,所述其它类型的存储媒体包含PCM、SRAM、FRAM、RRAM、MRAM、只读存储器(ROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEROM)、铁电、磁阻和其它存储媒体,包含非易失性、快闪(例如,NAND和/或NOR)存储媒体。
A.概述
许多存储器***包含以控制器或处理器为中心的架构,这意味着控制器或处理器起始控制器/处理器与可操作地连接到控制器/处理器的一或多个存储器装置之间的通信。举例来说,在许多存储器***中,存储器控制器经由命令/地址总线将命令发布到存储器装置。继续此实例,在从存储器控制器发布到存储器装置的命令为指示存储器装置将数据从存储器装置输出到存储器控制器的存取命令的情况下,存储器装置通过(i)经由命令/地址总线存取存储于对应于从存储器控制器接收到的存储器地址的存储器单元中的数据和(ii)经由数据总线将数据输出到存储器控制器而对命令作出响应。类似地,在从存储器控制器发布到存储器装置的命令为指示存储器装置将数据写入到其存储器阵列的存取命令的情况下,存储器装置通过(i)经由数据总线从存储器控制器接收数据和(ii)经由命令/地址总线将数据写入到对应于从存储器控制器接收到的存储器地址的存储器单元而对命令作出响应。因此,存储器装置主要响应于其经由命令/地址总线从存储器控制器接收的通信。换句话说,命令/地址总线可主要由存储器控制器使用以起始与存储器装置的通信。换句话说,存储器装置经由命令/地址总线起始与存储器控制器的通信的能力可能受到限制。
在一些存储器***中,存储器装置可与存储器控制器通信,但通信受到限制。举例来说,存储器装置可编程模式寄存器以将信息传达到存储器控制器。存储器控制器可随后从编程的模式寄存器读取信息。然而,为了读取编程的模式寄存器,存储器控制器要求命令/地址总线和数据总线的所有线都空闲,直到存储器控制器能够读取模式寄存器且确定如何对通信作出响应为止。因为命令/地址总线和数据总线必须空闲以用于存储器控制器读取所使用的模式寄存器,所以经由模式寄存器的通信通过占用这些总线来消耗大量宝贵的***带宽,直到存储器控制器完成读取模式寄存器且确定如何对通信作出响应为止。因而,在对***带宽没有显著影响的情况下,无法经由模式寄存器传达大量信息(例如,与存储器装置的多于一个存储器行或存储器区相关的信息)。作为另一实例,一些存储器装置包含可用于与存储器控制器通信的警报引脚。然而,警报引脚是功能特定的,且最常用于仅向存储器控制器发信号通知已发生某种状况(例如,循环冗余检查(CRC)错误)。
此外,一些存储器***包含可操作地连接到存储器控制器的存储器装置的模块。在这些存储器***中,存储器控制器经由命令/地址总线和/或数据总线将命令、地址和数据一次传输到模块的存储器装置中的每一个。存储器控制器另外传输一或多个装置选择信号以识别模块的哪个存储器装置将对命令、地址和数据作出响应。换句话说,存储器控制器经由命令/地址总线和数据总线可操作地连接到存储器装置中的每一个的方式并不有助于在不使用单独装置选择信号的情况下和/或不进入或使用专用操作模式(例如,每DRAM可寻址能力(PDA)模式)的情况下与仅一个存储器装置通信。
为了解决这些问题,根据本发明技术配置的存储器***可包含将存储器控制器可操作地连接到一或多个存储器装置的通信总线。通信总线可与上文所论述的命令/地址和/或数据总线分开和/或不同。举例来说,除上文所论述的命令/地址总线和/或数据总线之外还可提供通信总线。
通信总线可促进个别存储器装置起始与存储器控制器和/或与可操作地连接到通信总线的另一存储器装置的通信。经由通信总线的通信可由通信协议控管。协议可与用于命令/地址总线和/或数据总线的通信协议分开和/或不同。举例来说,通信协议可为基于令牌的通信协议,其中可操作地连接到通信总线的装置(例如,存储器装置,或存储器装置和存储器控制器)在其自身之间传送令牌(例如,以循环或其它方式)。当前拥有令牌的装置可控制经由通信总线传输的通信。因此,存储器装置可在其拥有令牌的同时且在个别基础上与存储器控制器(和/或存储器***的一或多个其它存储器装置)通信。
在一些实施例中,可根据一或多个时钟信号经由通信总线传输通信。举例来说,时钟信号可叠加在包含于经由通信总线发送的通信中的数据上。接收通信的装置可使用时钟恢复电路来恢复时钟信号和来自通信的数据。作为另一实例,本发明技术的存储器***可包含除通常提供于许多存储器***中的时钟迹线之外的一或多个时钟迹线。存储器控制器和/或存储器装置(例如,专用装置、当前拥有令牌的装置等)可使用额外时钟迹线来将时钟信号驱动到存储器***的其它装置,其它装置可将所述时钟信号用于经由通信总线传输的通信。
存储器装置和/或存储器控制器可使用通信总线来将各种类型的数据传送到可操作地连接到通信总线的装置中的任一个。举例来说,存储器装置可经由通信总线将可靠性信息(例如,错误检查和擦除(ECS)数据、行锤击刷新(RHR)数据、刷新计数器次序数据等)或其它信息(例如,用户数据、错误类型信息等)传送到存储器控制器。因为通信总线与上文所论述的命令/地址总线和数据总线分开,所以经由通信总线传输的通信并不占用命令/地址总线或数据总线。此外,在一些实施例中,通信可作为后台操作经由通信总线传输。因此,继续上述实例,存储器装置可批量地(例如,与存储器阵列的存储器行的全部或子组相关的信息)和/或在不显著减小***带宽的情况下将可靠性或其它信息传送到存储器控制器。
经由通信总线传输大量信息可有助于实施其它存储器装置操作中的改变。举例来说,与存储器装置将ECS数据传输到仅包含所述存储器装置的具有最高故障数目的存储器行的地址和/或存储器行已被服务多少次的存储器控制器不同,通信总线可使得存储器装置能够将ECS数据传达到用于存储器装置的存储器行的全部或较大子组的存储器控制器。此可提供对存储器装置的存储器区的可靠性的更深刻理解,且可辅助存储器***确定是服务还是停用存储器区的存储器行。
作为另一实例,与使用统计采样技术来识别RHR操作的潜在受害者存储器行(如在许多存储器***中通常所做的那样)不同,通信总线可有助于实施确定性RHR解决方案,其中存储器装置跟踪存储器装置的每一存储器行被激活的次数。此计数信息的全部或一部分可经由通信总线传达到存储器控制器以识别RHR操作的受害者存储器行。另外或替代地,存储器装置可将每一存储器行的激活计数与阈值进行比较,且可对与其计数已满足或超出阈值的存储器行相邻的存储器行执行RHR操作。作为此程序的部分,存储器装置可(经由通信总线)向存储器控制器传达时间量,在所述时间量期间,存储器装置将不可用于存储器控制器,使得存储器装置可执行RHR操作以服务于相邻存储器行。所传达的时间量可取决于需要服务的行的数目。当存储器装置的大量存储器行被重复激活(例如,经由恶意行为者的行动)以损坏存储于存储器装置的存储器阵列中的数据和/或同时触发存储器阵列的大部分上的RHR操作时,此确定性RHR解决方案可防止存储器装置变得不堪重负。
此外,通过提供不以控制器为中心或不主要以控制器为中心的存储器***架构,根据本发明技术配置的存储器***满足行业朝向改进存储器装置与存储器控制器之间的通信和/或以较少控制器为中心的技术和协议(例如,计算快速链路(CXL)、高带宽存储器第三代(HBM3)、D6发现等)的转变。另外或替代地,经由本发明技术的通信总线从存储器装置传输到存储器控制器的数据可随后中继到主机装置和/或可操作地连接到存储器控制器的另一装置。因此,本发明技术的存储器***可帮助满足行业(例如,云和汽车公司)对存储器装置(例如,DRAM存储器装置)中的更大遥测机会的需求。
B.存储器***和相关联的装置和方法的所选实施例
图1A为示意性地说明根据本发明技术的各种实施例配置的存储器***190的框图。在一个实施例中,存储器***190为双列直插式存储器模块(DIMM)。在这些和其它实施例中,图1A中说明存储器装置100的单个模块或列。存储器***190的众所周知的组件已从图1A中省略,且下文未详细描述,以避免不必要地模糊本发明技术的方面。
如图1A中所展示,存储器***190可包含一或多个存储器装置100,所述存储器装置100可连接到能够利用存储器进行信息的临时或永久存储的电子装置或其组件。举例来说,存储器装置100可以可操作地连接到主机装置108和/或存储器控制器101。主机装置108可为计算装置,例如桌上型或便携式计算机、服务器、手持式装置(例如,移动电话、平板计算机、数字读取器、数字媒体播放器),或其某一组件(例如,中央处理单元、协处理器、专用存储器控制器等)。主机装置108可为联网装置(例如,交换机、路由器等);数字图像、音频和/或视频的记录器;车辆;电器;玩具;或多种其它产品中的任一种。在一个实施例中,主机装置108可直接连接到存储器装置100(例如,经由信号迹线的通信总线(未展示))。另外或替代地,主机装置108可间接连接到存储器装置100(例如,经由网络连接的连接或通过中间装置,例如通过存储器控制器101和/或经由信号迹线的通信总线117)。
存储器***190的存储器装置100经由命令/地址(CMD/ADDR)总线118和数据(DQ)总线119可操作地连接到存储器控制器101。如下文关于图1B更详细地描述,CMD/ADDR总线118和DQ总线119可供存储器控制器101用于将命令、存储器地址和/或数据传达到存储器装置100。作为响应,存储器装置100可执行从存储器控制器101接收的命令。举例来说,在经由CMD/ADDR总线118从存储器控制器101接收到写入命令的情况下,存储器装置100可经由DQ总线118从存储器控制器101接收数据且可经由CMD/ADDR总线118将数据写入到对应于从存储器控制器101接收到的存储器地址的存储器单元。作为另一实例,在经由CMD/ADDR总线118从存储器控制器101接收到读取命令的情况下,存储器装置100可经由DQ总线118从对应于经由CMD/ADDR总线118从存储器控制器101接收到的存储器地址的存储器单元将数据输出到存储器控制器101。
在图1A中所说明的实施例中,存储器装置100进一步经由一或多个信号迹线的通信总线120可操作地连接到存储器控制器101。通信总线120与CMD/ADDR总线118和/或DQ总线119分开和/或不同。在一些实施例中,除CMD/ADDR总线118和/或DQ总线119之外或代替其,还可提供通信总线120。另外或替代地,与用于控管经由CMD/ADDR总线118和/或DQ总线119的通信相比,可使用单独和/或不同通信协议来控管经由通信总线120的通信。在这些和其它实施例中,通信总线120可独立于电子装置工程设计联合协会(JEDEC)规范标准和/或不包含在电子装置工程设计联合协会(JEDEC)规范标准内。
图1A的通信总线120可操作地连接到存储器装置100的一或多个(例如,串行)输入/输出CBIO引脚。在一些实施例中,通信总线120为共享通信总线。举例来说,通信总线120可包含供存储器装置100中的每一个用于发送和接收数据(例如,到/从存储器控制器101和/或到/从存储器装置100中的另一个)的一或多个共同信号迹线。在其它实施例中,通信总线120可包含专用于存储器装置100中的一个或专用于存储器装置100的子组的一或多个信号迹线,使得仅一个存储器装置100或仅子组的存储器装置100可使用专用信号迹线来发送/接收通信(例如,到/从存储器控制器101)。
如下文关于图2更详细地描述,存储器装置100可利用通信总线120来起始与存储器控制器101和/或与存储器装置100中的另一个的通信。在这些和其它实施例中,存储器控制器101可利用通信总线120来起始与个别存储器装置100的通信。可实施各种通信协议以控管存储器装置100之间和/或存储器装置100与存储器控制器101之间的通信。一个此类协议为基于令牌的通信协议(下文更详细地论述),其中(i)令牌在存储器装置100之间和/或在存储器装置100与存储器控制器101之间传送(例如,传递)和(ii)当前拥有令牌的任何装置控制经由通信总线120传输的通信。
经由通信总线120的通信可根据与用于经由CMD/ADDR总线118和/或经由DQ总线119的通信的时钟或时钟频率分开和/或不同的时钟或时钟频率而运行。举例来说,经由CMD/ADDR总线118和/或经由DQ总线119的通信可根据大致200皮秒的时钟周期而运行。继续此实例,经由通信总线120的通信可根据大致1到2纳秒的时钟周期而运行。因此,在此实例中,用于经由通信总线120的通信的时钟周期可比用于经由CMD/ADDR总线118和/或经由DQ总线119的通信的时钟周期大得多。用于通信总线120的较慢时钟信号可为通信提供较大时序裕度。在这些和其它实施例中,慢得多的时钟信号(例如,具有大致5纳秒的周期的时钟信号)可用于传送令牌或控制存储器装置100之间和/或存储器装置100与存储器控制器101之间的通信总线120上的通信。
在一些实施例中,存储器控制器101和/或存储器装置100可包含时钟恢复电路(未展示)。在这些实施例中,存储器控制器101和/或存储器装置100可将时钟信号叠加到经由通信总线120传输的数据上。当存储器控制器101和/或存储器装置100知道或同意时钟信号的频率时,存储器控制器101和/或存储器装置100可使用时钟恢复电路来从其经由通信总线120接收的信号中恢复数据和时钟信号。在这些实施例中,存储器***190不需要用于时钟信号的额外时钟迹线和/或时钟端子。
在这些和其它实施例中,存储器***190可包含将存储器装置100的一或多个外部时钟端子可操作地连接到存储器控制器的一或多个时钟迹线131。存储器***190的时钟迹线131可与通常包含于存储器***中的时钟迹线(未展示)分开且除通常包含于存储器***中的时钟迹线之外提供所述时钟迹线131,以控管经由CMD/ADDR总线118和/或DQ总线119传输的通信。经由时钟迹线131传输的一或多个时钟信号SCK可用于控管经由通信总线120传输的通信的时序。在一些实施例中,经由时钟迹线131传输的时钟信号SCK可由存储器控制器101驱动。在其它实施例中,经由时钟迹线131传输的时钟信号SCK可由存储器装置100中的一个(例如当前拥有令牌和/或当前控制经由通信总线120发送的通信的存储器装置100)驱动。
图1B为图1A的根据本发明技术的各种实施例配置的存储器装置100的框图。如所展示,存储器装置100可采用多个外部端子。外部端子可包含可操作地连接到CMD/ADDR总线118(图1A)以分别接收命令信号CMD和地址信号ADDR的命令和地址端子。外部端子可进一步包含接收片选信号CS的片选端子、接收时钟信号CK和CKF的时钟端子、接收数据时钟信号WCK和WCKF的数据时钟端子、数据端子DQ、RDQS、DBI和DMI(例如,可操作地连接到图1A的DQ总线119)以及电源端子VDD、VSS和VDDQ。存储器装置100进一步包含可操作地连接到通信总线120(图1A)以经由通信总线120发送和/或接收数据的一或多个输入/输出(I/O)端子CBIO。举例来说,在通信总线120包含供存储器装置100使用的单个信号迹线的实施例中,存储器装置100可包含单个I/O端子CBIO。作为另一实例,在通信总线120包含供存储器装置100使用的多个信号迹线的实施例中,存储器装置100可包含多个I/O端子CBIO。另外,在图1A的存储器***190包含一或多个额外时钟迹线131以控管经由通信总线120的通信的实施例中,存储器装置100可进一步包含一或多个额外时钟端子以接收一或多个时钟信号SCK。在图1A的存储器***190不包含一或多个额外时钟迹线131的实施例中,存储器装置100可缺乏一或多个额外时钟端子。
可向存储器装置100的电源端子供应电源电势VDD和VSS。这些电源电势VDD和VSS可供应到内部电压产生器电路170。内部电压产生器电路170可基于电源电势VDD和VSS产生各种内部电势VPP、VOD、VARY、VPERI等。内部电势VPP可用于行解码器140中,内部电势VOD和VARY可用于包含于存储器装置100的存储器阵列150中的感测放大器中,且内部电势VPERI可用于许多其它电路块中。
还可向电源端子供应电源电势VDDQ。可将电源电势VDDQ连同电源电势VSS一起供应到输入/输出(I/O)电路160。在本发明技术的实施例中,电源电势VDDQ可为与电源电势VDD相同的电势。在本发明技术的另一实施例中,电源电势VDDQ可为与电源电势VDD不同的电势。然而,专用电源电势VDDQ可用于I/O电路160,使得由I/O电路160产生的电源噪声不会传播到其它电路块。
可向时钟端子、数据时钟端子和/或额外时钟端子供应外部时钟信号和/或互补外部时钟信号。外部时钟信号CK、CKF、WCK、WCKF和/或SCK可供应到时钟输入/输出电路133。CK和CKF信号可为互补的,且WCK和WCKF信号也可为互补的。互补时钟信号可同时具有相对的时钟电平和相对的时钟电平之间的转变。举例来说,当时钟信号处于低时钟电平时,互补时钟信号处于高电平,且当时钟信号处于高时钟电平时,互补时钟信号处于低时钟电平。此外,当时钟信号从低时钟电平转变到高时钟电平时,互补时钟信号从高时钟电平转变到低时钟电平,且当时钟信号从高时钟电平转变到低时钟电平时,互补时钟信号从低时钟电平转变到高时钟电平。
包含于时钟输入/输出电路133中的输入缓冲器可接收外部时钟信号。举例来说,当通过来自命令解码器115的CKE信号启用时,输入缓冲器可接收CK和CKF信号、WCK和WCKF信号和/或SCK信号。时钟输入/输出电路133可接收外部时钟信号以产生内部时钟信号ICLK。可将内部时钟信号ICLK供应到内部时钟电路130。内部时钟电路130可基于接收到的内部时钟信号ICLK和来自命令解码器115的时钟启用信号CKE提供各种相位和频率受控的内部时钟信号。举例来说,内部时钟电路130可包含接收内部时钟信号ICLK且将各种时钟信号(未展示)提供到命令解码器115的时钟路径(图1B中未展示)。内部时钟电路130可进一步提供输入/输出(I/O)时钟信号。I/O时钟信号可供应到I/O电路160,且可用作时序信号以例如确定经由数据DQ总线119(图1A)和/或经由通信总线120(图1A)传输的数据的输出时序和/或输入时序。可以多个时钟频率提供I/O时钟信号,使得可以不同的数据速率从存储器装置100输出数据和将数据输入到存储器装置100。当期望高存储器速度时,较高时钟频率可以是合乎需要的。当需要较低电力消耗和/或较松时序裕度时,较低时钟频率可以是合乎需要的。还可将内部时钟信号ICLK供应到时序产生器135,且因此可产生可由命令解码器115、列解码器145、I/O电路160和/或存储器装置100的其它组件使用的各种内部时钟信号。
在经由图1A的通信总线120传输的数据与时钟信号叠加的实施例中,时钟输入/输出电路133、内部时钟电路130和/或I/O电路160可包含时钟恢复电路(未展示)。如上文所论述,时钟恢复电路可用于从在I/O端子CBIO处接收到的信号恢复时钟信号和数据。存储器装置的时钟输入/输出电路133、内部时钟电路130和/或I/O电路160可另外或替代地包含用以将经由通信总线120传输的数据与时钟信号叠加的电路。在这些和其它实施例中,时钟输入/输出电路133、内部时钟电路130和/或I/O电路160可包含配置成经由连接到存储器装置100的SCK外部端子的时钟迹线输出和/或驱动时钟信号的电路***。
存储器装置100可包含存储器单元阵列,例如存储器阵列150。存储器阵列150的存储器单元可布置于多个存储器区中,且每一存储器区可包含多个字线(WL)、多个位线(BL)和布置在字线与位线的交叉点处的多个存储器单元。在一些实施例中,存储器区可为一或多个存储器存储体或存储器单元的另一布置(例如,一半存储器存储体、存储器存储体中的子阵列等)。在这些和其它实施例中,存储器阵列150的存储器区可布置于一或多个群组(例如,存储器存储体的一或多个群组、一或多个逻辑存储器列或裸片等)中。存储器阵列150中的存储器单元可包含多种不同存储器媒体类型中的任一种,包含电容、磁阻、铁电、相位改变等。字线WL的选择可由行解码器140执行,且位线BL的选择可由列解码器145执行。感测放大器(SAMP)可针对对应位线BL提供且连接到至少一个相应本地I/O线对(LIOT/B),所述相应本地I/O线对继而可经由可充当开关的传送门(TG)耦合到至少一个相应主I/O线对(MIOT/B)。存储器阵列150还可包含板线和用于管理其操作的对应电路***。
可从存储器装置100外部向命令端子和地址端子供应地址信号和存储体地址信号。供应到地址端子的地址信号和存储体地址信号可经由命令/地址输入电路105传送到地址解码器110。地址解码器110可接收地址信号且将所解码行地址信号(XADD)供应到行解码器140,且将所解码列地址信号(YADD)供应到列解码器145。地址解码器110也可接收存储体地址信号(BADD)且将存储体地址信号供应到行解码器140和列解码器145两者。
可(例如,从存储器控制器101和/或主机装置108)向命令和地址端子供应命令信号CMD、地址信号ADDR和片选信号CS。命令信号可表示各种存储器命令(例如,包含存取命令,所述存取命令可包含读取命令和写入命令)。选择信号CS可用于选择存储器装置100以对提供到命令和地址端子的命令和地址作出响应。当将有源CS信号提供到存储器装置100时,可对命令和地址进行解码,且可执行存储器操作。可经由命令/地址输入电路105将命令信号CMD作为内部命令信号ICMD提供到命令解码器115。命令解码器115可包含用以对内部命令信号ICMD进行解码以产生用于执行存储器操作的各种内部信号和命令的电路,例如,用以选择字线的行命令信号和用以选择位线的列命令信号。内部命令信号还可包含输出和输入激活命令,例如到命令解码器115的计时命令(未展示)。命令解码器115可进一步包含用于跟踪各种计数或值的一或多个寄存器128。
当发布读取命令且及时向行地址和列地址供应读取命令时,可从存储器阵列150中的由这些行地址和列地址指定的存储器单元读取读取数据。可由命令解码器115接收读取命令,所述命令解码器115可向I/O电路160提供内部命令,使得可根据RDQS时钟信号经由读取/写入(RW)放大器155和I/O电路160从数据端子DQ、RDQS、DBI和DMI输出读取数据。可在由可编程于存储器装置100中,例如编程于模式寄存器(图1B中未展示)中的读取时延信息RL定义的时间处提供读取数据。读取时延信息RL可在CK时钟信号的时钟周期方面进行定义。举例来说,读取时延信息RL可为当提供相关联读取数据时存储器装置100接收到读取命令之后的CK信号的时钟周期数。
当发布写入命令且及时向行地址和列地址供应所述命令时,可根据WCK和WCKF时钟信号将写入数据供应到数据端子DQ、DBI和DMI。写入命令可由命令解码器115接收,所述命令解码器115可将内部命令提供到I/O电路160,使得写入数据可由I/O电路160中的数据接收器接收,且经由I/O电路160和RW放大器155供应到存储器阵列150。写入数据可写入由行地址和列地址指定的存储器单元中。可在由写入时延WL信息定义的时间处将写入数据提供到数据端子。写入时延WL信息可编程于存储器装置100中,例如编程于模式寄存器(图1B中未展示)中。写入时延WL信息可在CK时钟信号的时钟周期方面进行定义。举例来说,写入时延信息WL可为在接收到相关联写入数据时在存储器装置100接收到写入命令之后的CK信号的时钟周期数。
如下文更详细地论述,存储器装置100可另外或替代地经由I/O端子CBIO和通信总线120(图1A)将数据发送到存储器控制器101和/或另一存储器装置100/从存储器控制器101和/或另一存储器装置100接收数据。举例来说,存储器装置100可经由I/O端子CBIO和通信总线120将存储于存储器阵列150中和/或存储器装置100内的其它位置处(例如,命令解码器115的寄存器118或熔丝阵列(未展示)内)的数据传输到存储器控制器101和/或另一存储器装置100。在这些和其它实施例中,存储器装置100可经由通信总线120和I/O端子CBIO从存储器控制器101和/或另一存储器装置100接收数据。继而,存储器装置100可处理和/或存储所接收数据。在这些和另外其它实施例中,存储器装置100可经由通信总线120和I/O端子CBIO从存储器控制器101和/或另一存储器装置100请求(且随后接收)特定数据。在一些实施例中,经由I/O端子CBIO和通信总线120的通信可执行为存储器装置100的后台操作。因此,在这些实施例中,DQ总线119(图1A)上以及数据端子DQ、RDQS、DBI和DMI上的***带宽可不受经由I/O端子CBIO和通信总线120的通信影响或阻碍。在一些实施例中,(i)当经由通信总线120在存储器装置100与存储器控制器101之间传输额外数据时,和/或(ii)当存储器装置100或存储器控制器101使用通信总线120而不是使用存储器装置100的模式寄存器通信时,图1A的存储器***190的总带宽可能增加。
图2为说明根据本发明技术的各种实施例的用于经由通信总线(例如,经由图1A的通信总线120)通信的例程260的流程图。例程260说明为一组步骤或框261到282。框261到282中的一或多个的全部或子组可由存储器***(例如图1A的存储器***190)的组件或装置执行。举例来说,框261到282中的一或多个的全部或子组可由(i)存储器装置(例如,图1A和1B的存储器装置100)和/或(ii)存储器控制器(例如,图1A的存储器控制器101)执行。
例程260在框261处通过装置确定其当前是否拥有通信令牌(“令牌”)而开始。拥有令牌可指示对经由通信总线传输的通信的控制。换句话说,在一些实施例中,仅当前拥有令牌的装置可经由通信总线传输通信。装置可为存储器***的存储器装置。在这些和其它实施例中,装置可为存储器***的存储器控制器。在其它实施例中,仅存储器***的存储器装置(例如,不是存储器控制器)可拥有令牌,使得通信总线上的通信经保留用于存储器装置到存储器控制器和/或存储器装置到存储器装置通信。
在一些实施例中,装置可默认地拥有令牌。举例来说,当存储器***通电时,存储器***的特定存储器装置或存储器控制器可默认地拥有令牌。在其它实施例中,当存储器***断电时拥有令牌的最后一个装置可在存储器***随后通电时拥有令牌。如果装置在框261处确定其当前并不拥有令牌,那么例程260前进到框266。当例程260前进到框266时,装置进入监听模式且变为监测装置。另一方面,如果装置确定其当前拥有令牌,那么例程260前进到框262。当装置拥有令牌时,装置控制经由通信总线的通信。因此,当例程260前进到框262时,装置变为控制和/或传输装置。
在框262处,控制装置确定是否经由通信总线传输通信(例如,信号)。在一些实施例中,经由通信总线发送的信号可包含数据的传输、对数据的请求和/或执行操作的命令。举例来说,装置可从可操作地连接到通信总线的一或多个其它装置(例如,其它存储器装置和/或存储器控制器)发送对数据的请求。作为另一实例,装置可将数据发送到其它装置。在这些和其它实施例中,装置可经由通信总线传送令牌,和/或装置可经由通信总线传输时钟信号(例如,叠加于通信的数据和/或其它组件上)。如果控制装置确定不经由通信总线传输通信,那么例程260前进到框264。另一方面,如果控制装置确定经由通信总线传输通信,那么例程260前进到框263。
在框263处,控制装置经由通信总线传输通信。在一些实施例中,装置可以可由可操作地连接到通信总线的其它装置识别的方式(例如,具有数据结构)经由通信总线发送通信。举例来说,经由通信总线传输的通信可包含预设模式的报头和/或位长度。预设模式和/或位长度可识别通信是否来源于存储器装置或存储器控制器。在这些和其它实施例中,预设模式和/或位长度可识别通信是否意图用于存储器装置或存储器控制器。在一些实施例中,报头可指示通信为存储器装置到存储器装置通信、存储器装置到存储器控制器通信和/或存储器控制器到存储器装置通信。在这些实施例中,报头可因此指示所述请求是否来源于可操作地连接到通信总线的存储器装置或存储器控制器和/或通信是否意图用于可操作地连接到通信总线的存储器装置或存储器控制器。
在一些实施例中,经由通信总线发送的通信可包含控制/传输装置的装置标识符和/或通信的预期接收方的装置标识符。举例来说,每一装置(例如,每一存储器装置和/或存储器控制器)可具有可用于指示经由通信总线传输的通信的来源和/或经由通信总线传输的通信的预期接收方的唯一标识符。在一些实施例中,当存储器***在每DRAM可寻址能力(PDA)模式中操作时,装置的唯一标识符可对应于装置的标识符。在其它实施例中,装置标识符可与PDA模式标识符不同。在这些和其它实施例中,可将标识符提供到装置和/或编程到装置中(例如,在存储器***的制造、组装和/或测试期间)。
当经由通信总线发送的通信为数据从控制/传输装置到另一装置的传输时,通信可包含控制/传输装置的唯一装置标识符以向其它装置指示数据来自所述特定装置。通信可另外或替代地包含接收方装置的唯一装置标识符以向其它装置指示所述数据意图用于具有与包含于通信中的接收方装置的唯一装置标识符匹配的装置标识符的装置。作为另一实例,当通信为对数据的请求时,包含于通信中的装置标识符可指示哪个装置正在请求数据和/或哪个装置意图对请求作出响应。
在这些和其它实施例中,经由通信总线发送的通信可包含通信类型标识符。通信类型标识符可指示通信为数据的传输、对数据的请求和/或对从可操作地连接到通信总线的另一装置接收到的数据的较早请求的响应。在这些和其它实施例中,通信类型标识符可指示包含于通信内或由通信请求的特定数据。在一些实施例中,通信类型标识符可指示通信为令牌传送。另外或替代地,通信类型标识符可指示通信为命令。举例来说,通信类型标识符可指示通信为复位令牌命令以复位当前拥有令牌的装置。作为另一实例,通信类型标识符可识别通信为特定命令。继续此实例,通常实施于双数据速率第五代(DDR5)和/或其它存储器装置中的多用途命令(MPC)和/或其它命令中的任何一或多个可实施到通信总线的通信协议中(例如,通过为每一命令分配唯一通信类型标识符)。因此,通信类型标识符可用于指示通信为MPC或其它命令中的特定一个。
在这些和另外其它实施例中,通信可包含意图用于可操作地连接到通信总线的装置中的一或多个的数据。包含于通信中的数据可包含由控制/传输装置存储、产生和/或处理的任何类型的信息。举例来说,在存储器装置到存储器控制器通信中,控制/传输存储器装置可传达可靠性数据、警报信息和/或其它信息(例如,存储于控制/传输装置的存储器阵列的一部分中的用户数据、存储于控制/传输装置的寄存器或熔丝阵列中的信息等)。继续此实例,数据可为控制/传输存储器装置的错误检查和擦除(ECS)数据。更确切地说,控制/传输存储器装置可传达其存储器阵列的个别存储器行在控制/传输存储器装置的ECS模式期间已校正的次数。因为在控制/传输存储器装置的ECS模式期间对存储器行执行的校正的数目可指示用以准确地存储和保留数据的存储器行的可靠性,所以校正的数目可被视为存储器行、含有存储器行的存储器区和/或控制/传输存储器装置的可靠性数据。在一些实施例中,控制/传输存储器装置可将此信息传达到存储器控制器以用于存储器阵列的存储器行的全部或子组。
在另一实例中,例如在存储器装置到存储器控制器通信中,经由通信总线传输的数据可为行锤击刷新(RHR)或其它刷新信息。举例来说,控制/传输存储器装置可跟踪(例如,其存储器阵列的)存储器行已被激活或刷新的次数。控制/传输存储器装置可经由通信总线将这些数目中的任一个或两个传达到存储器控制器。另外或替代地,控制/传输存储器装置可将存储器行已被激活的次数与阈值进行比较。当存储器行已被激活的次数满足或超出阈值时,控制/传输存储器装置可将控制/传输存储器装置将不可用的时间量传达到存储器控制器,使得控制/传输存储器装置可执行行锤击刷新操作以服务于相邻存储器行。传达到存储器控制器的时间量可取决于需要行锤击刷新操作的存储器行的数目,和/或可另外反映控制/传输存储器装置预测需要服务于存储器阵列的时间。在将时间量通知给存储器控制器之后和/或在将令牌传送到另一装置之后,控制/传输存储器装置可在对应于所传达的时间量的时间周期内变得不可用于存储器控制器。在所述时间周期期间,存储器装置可服务于其存储器阵列。一旦已经过时间周期(或更早),存储器装置可再次变为可用于存储器控制器。
在再一实例中,例如在存储器装置到存储器装置通信或存储器控制器到存储器装置通信中,经由通信总线传输的数据可为意图用于由接收方存储器装置存储的信息。举例来说,除使用将控制/传输存储器控制器可操作地连接到接收方存储器装置的DQ总线之外或代替使用将控制/传输存储器控制器可操作地连接到接收方存储器装置的DQ总线,控制/传输存储器控制器可使用通信总线将数据发送到接收方存储器装置。此可增加存储器***的带宽。在这些和其它实施例中,控制/传输存储器装置可将存储于其存储器阵列中的数据传送到接收方存储器装置以用于存储在接收方存储器装置的存储器阵列中。此类能力可促进(i)在不占用DQ总线的情况下在存储器***的存储器装置之间传送数据,(ii)通过将数据的复本存储于接收方存储器装置上来备份存储到控制/传输存储器装置的数据,(iii)通过将数据从那些存储器区移动到接收方存储器装置的存储器区来停用控制/传输存储器装置的发生故障的存储器区和/或(iv)在存储器***内聚合数据。
在这些和其它实施例中,经由通信总线传输的数据可为先前由另一装置(例如,经由通信总线)请求的数据。举例来说,第一控制/传输装置(存储器装置或存储器控制器)可从第一接收方装置(另一存储器装置和/或存储器控制器)请求数据。当第一接收方装置随后(例如,接着)拥有令牌且进而变为第二控制/传输装置时,第二控制/传输装置可将最初由第一控制/传输装置请求的数据传输到第一控制/传输(现为第二接收方)装置。
在这些和其它实施例中,经由通信总线传输的通信可包含尾部或报尾。尾部或报尾可为预设模式和/或位长度。预设模式可指示经由通信总线的通信传输的结束。
经由通信总线发送的通信可根据时钟信号传输。举例来说,经由通信总线传输通信的控制/传输装置可将时钟信号叠加到通信的各种组件(例如,报头、装置标识符、通信类型标识符、数据、尾部或报尾等)上。时钟信号的频率可为可操作地连接到通信总线的其它装置已知,使得当经由通信总线接收到通信时,其它装置的时钟恢复电路可恢复时钟信号和通信的各种组件。在这些和其它实施例中,可根据未经由通信总线发送的时钟信号(例如,经由与通信总线分开的时钟迹线传输到每一装置的时钟信号)经由通信总线传输通信。在一些实施例中,时钟信号和/或单独时钟迹线可专用于建立用于经由通信总线传输的信号的时序。在这些和其它实施例中,控制/传输装置或另一装置(例如,存储器控制器或存储器***的特定存储器装置)可驱动经由时钟迹线传输的时钟信号。
在框264处,控制装置确定是否将令牌传送到可操作地连接到通信总线的另一装置。在一些实施例中,可根据时钟信号在存储器***的装置之间传送令牌。用于传送令牌的时钟信号可与用于经由通信总线传输(例如,数据)通信的时钟信号分开和/或不同。举例来说,用于传送令牌的时钟信号可比用于经由通信总线传输通信的时钟信号慢。
控制装置可在框264处通过参考用于传送令牌的时钟信号来确定是否传送令牌。举例来说,用于传送令牌的时钟信号的周期可为5纳秒。继续此实例,控制装置可在拥有令牌30纳秒之后将令牌传送到另一装置。因此,控制装置可通过确定是否已经过时钟信号的六个周期来确定是否在框264处传送令牌。如果尚未经过时钟信号的六个周期,那么例程260可返回到框262或框263。另一方面,如果已经过时钟信号的六个周期,那么例程260可前进到框265。
在这些和其它实施例中,控制装置可通过确定控制装置是否已完成经由通信总线传输通信来确定是否将令牌传送到另一装置。如果控制装置已完成经由通信总线传输通信,那么例程可前进到框265且控制装置可将令牌传送到另一装置。另一方面,如果控制装置尚未完成经由通信总线传输通信,那么例程260可返回到框262或框263。
另外或替代地,控制装置可基于经由通信总线发送的先前通信而确定是否将令牌传送到另一装置。举例来说,在框263处,控制/传输装置可从接收方装置传输请求数据的通信。在传输对数据的请求之后(例如,紧接在控制/传输装置完成经由通信总线传输请求之后和/或当控制/传输装置完成经由通信总线传输请求时),控制装置可在框264处确定将令牌传送到接收方装置以用于接收方装置响应于对数据的请求。(在接收方装置完成对对数据的请求的响应和/或完成传输其它通信之后,接收方装置可将令牌返回到最初请求数据的控制/传输装置,或接收方装置可将令牌传送到存储器***的不同装置,例如预定序列中的下一装置。)
在这些和另外其它实施例中,控制装置可通过确定令牌是否已接收到复位令牌命令来确定是否将令牌传送到另一装置。举例来说,存储器控制器可经由CMD/ADDR总线、DQ总线和/或通信总线发布复位令牌命令。在一些实施例中,复位令牌命令可伴有指示存储器装置中的哪一个将拥有令牌的装置标识符。另外或替代地,存储器***的存储器装置可配置成每当发布复位令牌命令时默认地拥有令牌。存储器控制器可配置成在存储器***通电时发布复位令牌命令。在其它实施例中,存储器控制器可在存储器控制器想要与特定存储器装置通信(例如,将数据发送到特定存储器装置和/或从特定存储器装置接收数据)时发布复位令牌命令。在这些实施例中,伴随复位令牌命令的装置标识符可识别接下来拥有令牌的特定存储器装置。
响应于复位令牌命令,当前拥有令牌的控制装置可在框263处中止或切断经由通信线路传输通信,释放对令牌的拥有,和/或在框264处确定传送令牌(例如,到对应于伴随复位令牌命令的装置标识符的装置)。因此,在一些实施例中,例程260的框263和264可至少部分地同时执行。
在框265处,控制装置将令牌传送到可操作地连接到通信总线的另一装置。在一些实施例中,通信总线可仅保留用于存储器装置与存储器控制器和/或存储器装置与存储器装置中的另一个之间的通信。因此,在这些实施例中,存储器控制器无法拥有令牌和/或仅存储器装置可拥有令牌。在这些和其它实施例中,存储器控制器可包含于令牌环中,使得存储器控制器可拥有令牌。
在一些实施例中,可根据特定和/或预设次序传送令牌。举例来说,令牌可以循环方式传送,使得第一装置将令牌传送(例如,始终传送、默认地传送等)到第二装置。在这些和其它实施例中,控制装置可将令牌传送到特定装置。举例来说,控制装置可在控制装置请求来自所述特定装置的数据之后将令牌传送到特定装置。
如上文所论述,为了传送令牌,控制装置可传输报头、接收方装置标识符、传送令牌通信类型、末端或尾部和/或其它信息(例如,传输装置标识符)。接收方装置标识符可指示要拥有令牌的特定装置。在这些和其它实施例中,控制装置可放弃对令牌的拥有而无需经由通信总线将令牌传送到特定装置,例如响应于控制装置接收复位令牌命令。在传送令牌之后,例程260可返回到框261。
再次参考框261,如果装置确定其当前并不拥有令牌,那么例程260前进到框266。如果装置并不拥有令牌,那么装置进入监听模式且监测经由通信总线传输的通信。换句话说,装置为监测装置。在一些实施例中,监测经由通信总线发送的通信包含从经由通信总线接收到的信号恢复(例如,使用一或多个时钟恢复电路)时钟信号和数据。在这些和其它实施例中,监测经由通信总线发送的通信包含参考与通信总线相关联和/或经由与通信总线分开的时钟迹线接收的时钟信号。
在框266处,装置监测通信总线的包含当前模式的报头和/或所关注长度的信号。如上文所论述,经由通信传输的通信的报头可指示通信是否为意图用于存储器装置或存储器控制器的通信。因此,在监测装置为存储器装置的实施例中,监测装置可监测通信总线的具有预设模式和/或长度的报头,所述预设模式和/或长度指示通信为存储器装置到存储器装置或存储器控制器到存储器装置通信。类似地,在监测装置为存储器控制器的实施例中,监测装置可监测通信总线的具有预设模式和/或长度的报头,所述预设模式和/或长度指示通信为存储器装置到存储器控制器通信(或在包含可操作地连接到通信总线的多个存储器控制器的实施例中为存储器控制器到存储器控制器通信)。
在框267处,监测装置确定经由通信总线接收到的报头是否包含预设模式和/或所关注长度。如果经由通信总线接收到的报头不包含预设模式和/或所关注长度,那么例程260返回到框266。另一方面,如果经由通信总线接收到的报头包含预设模式和/或所关注长度,那么例程260前进到框268。
在框268处,监测装置监测通信总线的接收方装置标识符和/或控制/传输装置标识符。如上文所论述,接收方装置标识符可指示通信意图用于其的装置。控制/传输装置标识符可指示当前哪一装置拥有令牌和/或经由通信总线传输通信。
在框269处,监测装置确定是否已接收到接收方装置标识符和/或控制/传输装置标识符。如果监测装置确定尚未接收到接收方和/或传输装置标识符,那么例程260返回到框268。另一方面,如果监测装置为存储器装置且监测装置确定已接收到接收方和/或传输装置标识符,那么例程260继续到框270。在监测装置为存储器控制器且仅一个存储器控制器可操作地连接到通信总线的实施例中,当报头指示通信意图用于存储器控制器时不需要接收方装置标识符。在这些实施例中,如果监测装置确定已接收到传输装置标识符,那么例程260可前进到框272。
在框270处,监测装置将接收方装置标识符与监测装置的装置标识符进行比较。如上文所论述,每一装置(例如,每一存储器装置和/或存储器控制器)可包含唯一装置标识符。因此,当接收方标识符与监测装置的唯一标识符匹配时,监测装置可确定通信意图用于所述装置(例如,与存储器***的其它装置相反)。
在框271处,监测装置确定接收方装置标识符是否与监测装置的装置标识符匹配。如果监测装置确定接收方装置标识符与监测装置的装置标识符不匹配,那么例程260可返回到框266。另一方面,如果监测装置确定接收方装置标识符与监测装置的装置标识符匹配,那么例程260可前进到框272。
在框272处,监测/接收方装置监测通信总线的从传输装置传输到监测装置的通信类型标识符和/或其它数据。如上文所论述,通信类型标识符可指示通信是否为到监测/接收方装置的令牌传送,为从传输装置到监测/接收方装置的数据传送,为来自监测/接收方装置的对数据的请求,和/或为监测/接收方装置执行特定操作的命令。通信类型标识符可另外或替代地指示包含于通信中的数据的类型(例如,ECS数据、RHR数据、警报型信息、用户数据等)。当监测/接收方装置经由通信总线接收到通信类型标识符和/或其它数据时,例程260可前进到框273。
在框273处,监测/接收方装置确定通信是否为令牌传送。如果监测/接收方装置确定通信是令牌传送,那么例程260前进到框274,在所述框274处,监测/接收方拥有令牌。例程260接着可前进到框281。另一方面,如果监测/接收方装置在框273处确定通信不是令牌传送,那么例程前进到框275。
在框275处,监测/接收方装置确定传输装置是否正在发送监测/接收方装置数据(例如,可靠度信息、警报型信息、刷新数据、用户数据等)。如果监测/接收方装置确定传输装置正在发送监测/接收方装置数据,那么例程260前进到框276,在所述框276处,监测/接收方装置处理和/或存储经由通信总线从传输装置接收到的数据。例程260接着可前进到框281。另一方面,如果监测/接收方装置在框275处确定传输装置未发送监测/接收方装置数据,那么例程前进到框277。
在框277处,通过监测/接收方装置确定通信是否为监测/接收方装置执行操作的命令。如果监测/接收方装置确定通信为监测/接收方执行操作的命令,那么例程260前进到框278。
在框278处,监测/接收方装置确定执行操作是否包含从监测/接收方装置到传输装置的数据传送。举例来说,当通信是将数据从监测/接收方装置传送到传输装置的命令时,监测/接收方装置可在框278处确定执行操作涉及从监测/接收方装置到传输装置的数据传送。如果监测/接收方装置确定执行操作包含从监测/接收方装置到传输装置的数据传送,那么例程260可前进到框279,在所述框279处,监测/接收方装置可存储(i)传输装置的装置标识符,(ii)经由通信总线接收到的通信的命令和/或操作,和/或(iii)通过执行(完全或部分地)操作产生的数据。如上文所论述,当监测/接收方(例如,接着)控制令牌时,监测/接收方装置可通过参考这些所存储的信息片段中的一或多个来将数据传送到传输装置。例程260接着可前进到框281。
再次返回到框278,如果监测/接收方装置确定执行操作并不包含从监测/接收方装置到传输装置的数据传送,那么例程260可前进到框280,在所述框280处,监测/接收方执行操作。例程260接着可前进到框281。
在框281处,监测/接收方装置监测通信总线的通信的尾部或报尾。如上文所论述,尾部或报尾可为预设模式和/或位长度,其可指示经由通信总线传输的通信的末端。在框282处,监测/接收方装置确定是否已经由通信总线接收到尾部或报尾。如果监测/接收方装置确定尚未接收到尾部或报尾,那么例程260可返回到框272(例如,从传输装置接收其它信息和/或命令)或到框281。如果监测/接收方装置在框282处确定已接收到尾部或报尾,那么例程260可返回到框261。
尽管以特定次序论述和说明例程260的框261到282,但图2中所说明的例程260不受如此限制。在其它实施例中,例程260可以不同次序执行。在这些及其它实施例中,例程260的框261到282中的任一个可在例程260的其它框261到282中的任一个之前、期间和/或之后执行。举例来说,框273到274和/或框275到276可在例程260的框277到279和/或框277/278/280之前、期间和/或之后执行。此外,相关领域的普通技术人员将认识到,所说明的例程260可改变且仍保留在本发明技术的这些及其它实施例内。举例来说,在一些实施例中,可省略和/或重复图2中所说明的例程260的一或多个框261到282。
上文参考图1A至2所描述的前述存储器***、装置和/或方法中的任一个可并入到无数更大和/或更复杂的***中的任一个中,所述***的代表性实例为图3中示意性地展示的***390。***390可包含半导体装置组合件300、电源392、驱动器394、处理器396和/或其它子***和组件398。半导体装置组合件300可包含大体上与上文参考图1A至2所描述的存储器***、装置和/或方法的特征类似的特征。所得***390可执行广泛多种功能中的任一种,例如存储器存储、数据处理和/或其它合适的功能。因此,代表性***390可包含但不限于手持式装置(例如,移动电话、平板计算机、数字读取器和数字音频播放器)、计算机、车辆、电器和其它产品。***390的组件可容纳在单个单元中或分布在多个互连单元上方(例如,通过通信网络)。***390的组件还可包含远程装置和广泛多种计算机可读媒体中的任一种。
C.结论
本技术的实施例的以上详细描述并不意图是详尽的或将本技术限制于上文所公开的确切形式。如相关领域的技术人员将认识到,尽管上文出于说明性目的描述了本技术的特定实施例和实例,但是可在本技术的范围内进行各种等效的修改。举例来说,虽然步骤以给定次序呈现和/或论述,但替代性实施例可以不同次序执行步骤。此外,也可组合本文中所描述的各种实施例以提供另外的实施例。
根据前述内容,应了解,本文中已出于说明性目的描述本技术的特定实施例,但尚未展示或详细描述熟知结构和功能以避免不必要地模糊本技术的实施例的描述。在情境准许的情况下,单数或复数术语还可分别包含复数或单数术语。此外,除非词语“或”明确地限制成仅意指对参考两个或大于两个项目的列表的其它项目排他的单个项目,否则此列表中的“或”的使用可以理解为包含:(a)列表中的任何单个项目、(b)列表中的所有项目或(c)列表中的项目的任何组合。在情境准许的情况下,单数或复数术语还可分别包含复数或单数术语。此外,如本文中所使用,如“A和/或B”中的词组“和/或”是指仅A、仅B,和A和B两者。此外,术语“包括”、“包含”、“具有”及“带有”贯穿全文用于意指至少包含一或多个所叙述特征,使得不排除任何更大数目个相同特征和/或额外类型的其它特征。
根据前述内容,还应了解,可在不背离本技术的情况下作出各种修改。举例来说,本技术的各种组件可进一步划分为子组件,或本技术的所述各种组件和功能可经组合和/或整合。此外,尽管已经在那些实施例的背景下描述了与本技术的某些实施例相关联的优点,但其它实施例也可以呈现这些优点,且并非所有的实施例都必需呈现这些优点以落入本技术的范围内。因此,本公开及相关联的技术可涵盖未明确地在本文中展示或描述的其它实施例。
Claims (20)
1.一种存储器装置,其包括:
输入/输出端子,其配置成可操作地连接到存储器控制器,
其中:
所述输入/输出端子与所述存储器装置的数据端子分开,
所述存储器装置配置成通过经由所述输入/输出端子输出信号来起始与所述存储器控制器的通信,且
所述存储器装置配置成根据与用于经由所述数据端子输出或接收数据信号的第二时钟信号不同的第一时钟信号经由所述输入/输出端子输出所述信号。
2.根据权利要求1所述的存储器装置,其中:
所述存储器装置进一步包括时钟端子;且
所述存储器装置配置成经由所述时钟端子驱动或接收所述第一时钟信号。
3.根据权利要求1所述的存储器装置,其中所述存储器装置进一步配置成将所述第一时钟信号叠加在包含于所述信号中的信息上,使得当所述信号经由所述输入/输出端子输出时,所述第一时钟信号和所述信息经由所述输入/输出端子输出。
4.根据权利要求1所述的存储器装置,其中:
所述通信为第一通信且所述信号为第一信号;
所述输入/输出端子进一步配置成可操作地连接到另一存储器装置;且
所述存储器装置进一步配置成通过经由所述输入/输出端子输出第二信号来起始与所述另一存储器装置的第二通信。
5.根据权利要求4所述的存储器装置,其中所述第二通信包含通信令牌的传送、第一数据的传输或对第二数据的请求。
6.根据权利要求1所述的存储器装置,其中所述通信为第一数据到所述存储器控制器的传输或来自所述存储器控制器的对第二数据的请求。
7.根据权利要求1所述的存储器装置,其中:
所述通信为数据到所述存储器控制器的传输;
包含于所述信号中的所述数据包括错误检查和擦除数据或刷新数据;且
所述刷新数据包含所述存储器装置将不可用于所述存储器控制器对所述存储器装置的一或多个存储器区执行行锤击刷新服务的时间。
8.根据权利要求1所述的存储器装置,其中所述存储器装置进一步配置成仅当所述存储器装置拥有通信令牌时起始与所述存储器控制器的所述通信。
9.根据权利要求1所述的存储器装置,其中所述信号指示(i)所述信号的预期接收方,(ii)所述存储器装置的标识符,以及(iii)包含于所述信号中的信息的标识。
10.根据权利要求1所述的存储器装置,其中所述存储器装置进一步配置成作为所述存储器装置的后台操作而起始所述通信。
11.一种操作存储器装置的方法,所述方法包括:
确定所述存储器装置拥有通信令牌;
响应于确定所述存储器装置拥有所述通信令牌,起始与存储器控制器的通信,所述存储器控制器经由通信总线可操作地连接到所述存储器装置的输入/输出端子,
其中起始所述通信包含经由所述输入/输出端子和所述通信总线且仅当所述存储器装置拥有所述通信令牌时将信号输出到所述存储器控制器。
12.根据权利要求11所述的方法,其进一步包括:
经由所述存储器装置的时钟端子接收或驱动时钟信号,其中经由所述通信总线传输的信号根据所述时钟信号传输;或
将所述时钟信号叠加在包含于所述信号中的信息上,使得当所述信号经由所述输入/输出端子输出时,所述时钟信号和所述信息经由所述输入/输出端子输出。
13.根据权利要求11所述的方法,其中:
所述通信为数据从所述存储器装置到所述存储器控制器的传输;且
所述数据包含指示所述存储器装置将不可用于所述存储器控制器的时间量的刷新数据,在所述时间量期间所述存储器装置将对所述存储器装置的存储器区执行行锤击刷新服务。
14.根据权利要求11所述的方法,其中所述通信是来自所述存储器控制器的对数据的请求。
15.根据权利要求11所述的方法,其中:
所述存储器装置为第一存储器装置,所述通信为第一通信,且所述信号为第一信号;
所述方法进一步包括响应于确定所述第一存储器装置拥有所述通信令牌,起始与第二存储器装置的第二通信,所述第二存储器装置经由所述通信总线可操作地连接到所述第一存储器装置的所述输入/输出端子,
其中:
起始所述第二通信包含经由所述输入/输出端子和所述通信总线将第二信号输出到所述第二存储器装置;且
所述第二通信为所述通信令牌从所述第一存储器装置到所述第二存储器装置的传送。
16.根据权利要求11所述的方法,其中:
经由所述输入/输出端子输出的所述信号为第一信号;
所述方法进一步包括响应于确定所述存储器装置并不拥有所述通信令牌,监测经由所述通信总线接收的用于第二通信的第二信号的信号;且
所述第二信号指示所述第二通信意图用于所述存储器装置。
17.根据权利要求16所述的方法,其中:
所述第二通信为所述通信令牌到所述存储器装置的传送;且
所述方法进一步包括响应于接收到所述第二信号,拥有所述通信令牌。
18.一种存储器***,其包括:
存储器控制器;
存储器装置,其具有数据端子和与所述数据端子分开的输入/输出端子;以及
通信总线,其将所述存储器装置的所述输入/输出端子可操作地连接到所述存储器控制器,
其中:
所述存储器装置配置成通过经由所述输入/输出端子和所述通信总线将信号传输到所述存储器控制器来起始与所述存储器控制器的通信;且
所述存储器装置配置成根据与用于经由所述存储器装置的所述数据端子传输或接收数据信号的第二时钟信号不同的第一时钟信号传输所述信号。
19.根据权利要求18所述的存储器***,其中:
所述存储器装置为第一存储器装置且所述输入/输出端子为第一输入/输出端子;
所述存储器***进一步包括具有第二输入/输出端子的第二存储器装置;
所述通信总线进一步可操作地将(a)所述第二输入/输出端子连接到所述存储器控制器,且将(b)所述第二输入/输出端子连接到所述第一输入/输出端子;
所述第一存储器装置和所述第二存储器装置配置成将通信令牌彼此传送;且
所述第一存储器装置配置成仅当所述第一存储器装置拥有所述通信令牌时起始与所述存储器控制器的所述通信。
20.根据权利要求18所述的存储器***,其中:
所述存储器装置为第一存储器装置且进一步包含第一时钟端子;
所述存储器***进一步包括:
第二存储器装置,其具有第二时钟端子;以及
时钟迹线,其将所述第一时钟端子和所述第二时钟端子可操作地连接到所述存储器控制器;且
所述第一存储器装置配置成经由所述第一时钟端子接收或驱动所述第一时钟信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/318,219 US11625343B2 (en) | 2021-05-12 | 2021-05-12 | Memory with a communications bus for device-to-controller communication, and associated systems, devices, and methods |
US17/318,219 | 2021-05-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115344513A true CN115344513A (zh) | 2022-11-15 |
Family
ID=83948289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210284799.6A Pending CN115344513A (zh) | 2021-05-12 | 2022-03-22 | 具有装置到控制器通信总线的存储器及相关联方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11625343B2 (zh) |
CN (1) | CN115344513A (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6401186B1 (en) * | 1996-07-03 | 2002-06-04 | Micron Technology, Inc. | Continuous burst memory which anticipates a next requested start address |
US20090210942A1 (en) * | 2006-02-21 | 2009-08-20 | Gil Abel | Device, system and method of accessing a security token |
US7539842B2 (en) * | 2006-08-15 | 2009-05-26 | International Business Machines Corporation | Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables |
US8818867B2 (en) * | 2011-11-14 | 2014-08-26 | At&T Intellectual Property I, L.P. | Security token for mobile near field communication transactions |
US9030903B2 (en) | 2012-09-24 | 2015-05-12 | Intel Corporation | Method, apparatus and system for providing a memory refresh |
EP3742324A1 (en) * | 2015-09-15 | 2020-11-25 | Gatekeeper Ltd. | System and method for securely connecting to a peripheral device |
US9665462B2 (en) * | 2015-10-14 | 2017-05-30 | Micron Technology, Inc. | Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination |
US10592114B2 (en) | 2016-03-03 | 2020-03-17 | Samsung Electronics Co., Ltd. | Coordinated in-module RAS features for synchronous DDR compatible memory |
-
2021
- 2021-05-12 US US17/318,219 patent/US11625343B2/en active Active
-
2022
- 2022-03-22 CN CN202210284799.6A patent/CN115344513A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US11625343B2 (en) | 2023-04-11 |
US20220365889A1 (en) | 2022-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11264069B2 (en) | Apparatus with a calibration mechanism | |
CN113010446B (zh) | 具有内部操作管理机制的设备 | |
US10248340B2 (en) | Semiconductor apparatus, memory module and operation method thereof | |
KR102152281B1 (ko) | 불휘발성 메모리의 다수의 파티션을 동시에 액세스하기 위한 장치 및 방법 | |
CN102467950B (zh) | 伪开漏型输出驱动器、半导体存储器装置及其控制方法 | |
US6981089B2 (en) | Memory bus termination with memory unit having termination control | |
TWI700585B (zh) | 半導體裝置及包含該半導體裝置的記憶體系統 | |
CN114121075B (zh) | 用于存储器刷新的***及方法 | |
US11915737B2 (en) | Apparatus with refresh management mechanism | |
US11868650B2 (en) | Apparatus with combinational access mechanism and methods for operating the same | |
TWI253083B (en) | Multi-port memory device | |
TW201734814A (zh) | 非揮發性記憶體模組及其操作方法 | |
CN112420098A (zh) | 使用降低的功率的存储器刷新操作 | |
US11049542B2 (en) | Semiconductor device with multiple chips and weak cell address storage circuit | |
US20220374168A1 (en) | Memory with memory-initiated command insertion, and associated systems, devices, and methods | |
KR102388247B1 (ko) | 데이터 버스로부터 분리된 메모리 디바이스를 개별적으로 어드레싱하기 | |
US11625343B2 (en) | Memory with a communications bus for device-to-controller communication, and associated systems, devices, and methods | |
CN107301872B (zh) | 半导体存储器装置的操作方法 | |
US20210173773A1 (en) | Memory with post-packaging master die selection | |
CN112242156A (zh) | 封装的集成电路存储器装置及其操作方法 | |
US9508418B1 (en) | Semiconductor device | |
US20240105251A1 (en) | Apparatuses and methods to deprioritize traffic to unavilable memory banks | |
US20240126476A1 (en) | Activate information on preceding command | |
US11908509B2 (en) | Apparatus with input signal quality feedback | |
WO2023076830A1 (en) | Stacked memory device with interface die |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |