CN115331609B - 像素电路及其驱动方法 - Google Patents

Abstract

本发明实施例公开了一种像素电路及其驱动方法，通过设置像素电路包括重置模块，重置模块与驱动模块的第一端或第二端电连接，重置模块在写入帧的数据写入阶段和发光阶段之间对驱动模块的第一端和第二端的电位进行重置，并在保持帧的发光阶段之前对驱动模块的第一端和第二端的电位进行重置，进而使得写入帧和保持帧的发光阶段前驱动模块的偏置状态相同，进而有利于改善驱动模块的瞬态特性，使得进行刷新频率切换时发光模块的亮度不会发生突变，以及低频显示的写入帧和保持帧，发光模块的亮度不会发生突变，进而有利于提高显示质量。

Description

像素电路及其驱动方法

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法。

背景技术

随着显示技术的发展，用户对显示质量的要求也越来越高。

显示装置在工作时，会有不同的工作模式，不同工作模式下的刷新频率不同。例如显示装置在显示静态图片和显示游戏的动态画面时，刷新频率是不同的，在不同的工作模式下，显示装置需要进行刷新频率的切换。

然而，在刷新频率切换时，显示装置的画面显示质量较差。

发明内容

本发明提供一种像素电路及其驱动方法，以实现提高刷新频率切换时的显示质量。

第一方面，本发明实施例提供了一种像素电路，包括：数据写入模块、驱动模块、补偿模块、发光控制模块和发光模块；

数据写入模块用于在写入帧的数据写入阶段向驱动模块的控制端写入数据电压；

补偿模块用于在写入帧的数据写入阶段对驱动模块的阈值电压进行补偿；

发光控制模块用于在写入帧和保持帧的发光阶段导通，驱动模块用于在发光阶段驱动发光模块发光；

像素电路还包括重置模块，重置模块与驱动模块的第一端或第二端电连接，重置模块用于在重置阶段对驱动模块的第一端和第二端的电位重置为固定的重置电压；

其中，在写入帧，重置阶段介于数据写入阶段和发光阶段之间；在保持帧，重置阶段在发光阶段之前。

可选的，发光控制模块包括第一发光控制单元和第二发光控制单元，第一发光控制单元串联在第一电源线与驱动模块的第一端之间；第二发光控制单元的串联在驱动模块的第二端与发光模块的第一端之间，发光模块的第二端与第二电源线电连接；

数据写入模块的第一端与数据线电连接，数据写入模块的第二端与驱动模块的第一端电连接；

优选的，重置模块包括第一发光控制单元和数据写入模块；所述数据线用于在所述写入帧的数据写入阶段传输所述数据电压，以及在所述保持帧的重置阶段传输第一电源电压；

其中，第一发光控制单元用于在写入帧的重置阶段，将第一电源电压写入到驱动模块的第一端和第二端；

数据写入模块用于在保持帧的重置阶段，将第一电源电压写入到驱动模块的第一端和第二端；

或者，重置模块的第一端接入重置电压，重置模块的第二端与驱动模块的第二端电连接，重置模块用于在自身控制端接入信号的控制下，在重置阶段将重置电压写入驱动模块的第一端和第二端；

可选的，驱动晶体管为P型晶体管，重置电压大于数据电压；优选的，发光控制模块包括第一发光控制单元和第二发光控制单元，第一发光控制单元串联在第一电源线与驱动模块的第一端之间；第二发光控制单元的串联在驱动模块的第二端与发光模块的第一端之间，发光模块的第二端与第二电源线电连接。

可选的，像素电路还包括初始化模块，

初始化模块用于在写入帧的第一初始化阶段，将初始化电压写入到发光模块的第一端和驱动模块的控制端；其中，在写入帧，第一初始化阶段在数据写入阶段之前；

可选的，初始化模块还用于在保持帧的第一初始化阶段，将初始化电压写入到发光模块的第一端；在保持帧，第一初始化阶段在重置阶段之前；

可选的，初始化模块还用于在写入帧的第二初始化阶段，将初始化电压写入到发光模块的第一端和驱动模块的控制端；其中第二初始化阶段在第一初始化阶段之前进行；

可选的，写入帧还包括预充阶段，数据写入模块还用于在写入帧的预充阶段，向驱动模块的控制端写入预充电压；预充电压为像素电路同列中的上n行像素电路对应的数据电压，n≥2；其中，在写入帧，预充阶段介于第二初始化阶段和第一初始化阶段之间，数据写入阶段在第一初始化阶段后；

可选的，初始化模块还用于在保持帧的第二初始化阶段导通，其中，在保持帧，第二初始化阶段在第一初始化阶段之前。

可选的，初始化模块的控制端连接第一扫描线，数据写入模块的控制端连接第二扫描线，第一扫描线、第二扫描线连接相同的扫描驱动电路；优选的，重置模块的控制端连接第三扫描线，第一扫描线、第二扫描线和第三扫描线连接相同的扫描驱动电路。

可选的，像素电路还包括第一存储模块，第一存储模块的第一端连接第一电源线，第一存储模块的第二端连接驱动模块的控制端；

可选的，像素电路还包括第二存储模块，第二存储模块的第一端连接第一电源线，第二存储模块的第二端连接驱动模块的第一端；

写入帧还包括亚阈值补偿阶段，补偿模块还用于亚阈值补偿阶段导通，其中，亚阈值补偿阶段介于写入帧的数据写入阶段与重置阶段之间。

可选的，第一发光控制单元的控制端连接第一发光控制线，第二发光控制单元的控制端连接第二发光控制线；

补偿模块连接在驱动模块的第二端与驱动模块的控制端之间，补偿模块的控制端连接第一发光控制线；其中，第一发光控制单元所包括的晶体管与补偿模块所包括的晶体管的沟道类型相反；

或者，重置模块的第一端接入重置电压，重置模块的第二端与驱动模块的第二端电连接；补偿模块连接在驱动模块的第二端与驱动模块的控制端之间，补偿模块的控制端连接补偿控制信号线；

可选的，补偿模块所包括的晶体管为氧化物晶体管。

可选的，重置模块的第一端接入重置电压，重置模块的第二端与驱动模块的第二端电连接；第一发光控制单元的控制端和第二发光控制单元的控制端与同一发光控制线电连接，补偿模块的控制端与补偿控制信号线电连接。

可选的，重置模块的第一端接入重置电压，重置模块的第二端与驱动模块的第二端电连接；像素电路还包括初始化模块；第一发光控制单元的控制端连接第一发光控制线，第二发光控制单元的控制端连接第二发光控制线；

补偿模块连接在驱动模块的第二端与驱动模块的控制端之间，补偿模块的控制端连接补偿控制信号线；

初始化模块的控制端连接第一发光控制线，其中，第一发光控制单元所包括的晶体管与初始化模块所包括的晶体管的沟道类型相反；

数据写入模块的控制端连接第一扫描线，重置模块的控制端连接第二扫描线；

可选的，第一扫描线和第二扫描线连接相同的扫描驱动电路；

可选的，初始化模块所包括的晶体管为氧化物晶体管；

可选的，补偿模块所包括的晶体管为氧化物晶体管。

第二方面，本发明实施例还提供了一种像素电路的驱动方法，包括：

在写入帧，数据写入模块在数据写入阶段向驱动模块的控制端写入数据电压，补偿模块在写入帧的数据写入阶段对驱动模块的阈值电压进行补偿；重置模块在重置阶段对驱动模块的第一端和第二端的电位重置为固定的重置电压，发光控制模块在发光阶段导通，驱动模块在发光阶段驱动发光模块发光；

在保持帧，重置模块在重置阶段对驱动模块的第一端和第二端的电位重置为固定的重置电压，发光控制模块在发光阶段导通，驱动模块在发光阶段驱动发光模块发光；

其中，在写入帧，重置阶段介于数据写入阶段和发光阶段之间；在保持帧，重置阶段在发光阶段之前。

可选的，发光控制模块包括第一发光控制单元和第二发光控制单元，像素电路还包括补偿模块；驱动方法还包括：

在写入帧，初始化模块在第一初始化阶段和第二初始化阶段，将初始化电压写入到发光模块的第一端和驱动模块的控制端；

可选的，写入帧还包括预充阶段，驱动方法还包括：

数据写入模块在写入帧的预充阶段，向驱动模块的控制端写入预充电压；

其中，在写入帧，预充阶段介于第一初始化阶段和第二初始化阶段之间，数据写入阶段在第二初始化阶段后；

可选的，预充电压为像素电路同列中的上n行像素电路对应的数据电压，n≥2；

可选的，驱动方法还包括：

在保持帧，初始化模块在第一初始化阶段和第二初始化阶段，将初始化电压写入到发光模块的第一端。

本发明实施例的像素电路及其驱动方法，通过设置像素电路包括重置模块，重置模块与驱动模块的第一端或第二端电连接，重置模块在写入帧的数据写入阶段和发光阶段之间对驱动模块的第一端和第二端的电位进行重置，并在保持帧的发光阶段之前对驱动模块的第一端和第二端的电位进行重置，进而使得写入帧和保持帧的发光阶段前驱动模块的第一端的电位相同，写入帧和保持帧的发光阶段前驱动模块的第二端的电位也相同，进而使得写入帧和保持帧的发光阶段前驱动模块的偏置状态相同，进而有利于改善驱动模块的瞬态特性，使得进行刷新频率切换时发光模块的亮度不会发生突变，以及低频显示的写入帧和保持帧，发光模块的亮度不会发生突变，进而有利于提高显示质量。

附图说明

图1是本发明实施例提供的一种像素电路的结构示意图；

图2是本发明实施例提供的另一种像素电路的结构示意图；

图3是本发明实施例提供的另一种像素电路的结构示意图；

图4是本发明实施例提供的另一种像素电路的结构示意图；

图5是本发明实施例提供的一种像素电路的写入帧的驱动时序图；

图6是本发明实施例提供的一种像素电路的保持帧的驱动时序图；

图7是本发明实施例提供的另一种像素电路的写入帧的驱动时序图；

图8是本发明实施例提供的另一种像素电路的保持帧的驱动时序图；

图9是本发明实施例提供的另一种像素电路结构示意图；

图10是本发明实施例提供的另一种像素电路的写入帧的驱动时序；

图11是本发明实施例提供的另一种像素电路的结构示意图；

图12是本发明实施例提供的另一种像素电路的写入帧的驱动时序图；

图13是本发明实施例提供的另一种像素电路的写入帧的驱动时序图；

图14是本发明实施例提供的一种像素电路的保持帧的驱动时序图；

图15是本发明实施例提供的另一种像素电路的写入帧的驱动时序图；

图16是本发明实施例提供的另一种像素电路的保持帧的驱动时序图；

图17是本发明实施例提供的另一种像素电路的写入帧的驱动时序图；

图18是本发明实施例提供的另一种像素电路的写入帧的驱动时序图；

图19是本发明实施例提供的另一种像素电路的结构示意图；

图20是本发明实施例提供的另一种像素电路的写入帧的驱动时序图；

图21是本发明实施例提供的一种像素电路的驱动方法的流程图；

图22是本发明实施例提供的一种像素电路的在写入帧的驱动方法的流程图；

图23是本发明实施例提供的一种像素电路的在保持帧的驱动方法的流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中所述，现有刷新频率切换时，显示装置的画面显示质量较差。经发明人研究发现，出现上述问题的原因在于，现有显示装置在进行显示时，低刷新频率是在高刷新频率的基础上跳帧实现，例如刷新频率为60Hz时，60个数据帧均为写入帧，在每个写入帧均进行数据的写入；在刷新频率为1Hz时，在60Hz的基础上，将一个数据帧作为写入帧，其他数据帧作为保持帧，只有在写入帧进行数据的写入，在保持帧不进行数据的写入。因像素电路中，数据写入时需要通过驱动晶体管，因此写入帧和保持帧驱动晶体管的动作不同，因此驱动晶体管的特性有差异，造成在刷新频率切换以及低频显示时，显示装置的显示质量较差。

基于上述原因，本发明实施例提供了一种像素电路，图1是本发明实施例提供的一种像素电路的结构示意图，参考图1，该像素电路包括：数据写入模块110、驱动模块120、补偿模块130、发光控制模块140和发光模块150；数据写入模块110用于在写入帧的数据写入阶段向驱动模块120的控制端写入数据电压；补偿模块130用于在写入帧的数据写入阶段对驱动模块120的阈值电压进行补偿；发光控制模块140用于在写入帧和保持帧的发光阶段导通，驱动模块120用于在发光阶段驱动发光模块150发光；像素电路还包括重置模块160，重置模块160与驱动模块120的第一端或第二端电连接，重置模块160用于在重置阶段对驱动模块120的第一端和第二端的电位重置为固定的重置电压VEH；其中，在写入帧，重置阶段介于数据写入阶段和发光阶段之间；在保持帧，重置阶段在发光阶段之前。

具体的，像素电路可以工作在不同的刷新频率下。其中，在高刷新频率下，每个数据帧均为写入帧；在低刷新频率下，可以将至少一个数据帧作为写入帧，其他数据帧作为保持帧。

参考图1，数据写入模块110的第一端连接数据线Data，数据写入模块110的第二端连接驱动模块120的第一端；补偿模块130的第一端连接驱动模块120的第二端，补偿模块130的第二端连接驱动模块120的控制端G1。发光控制模块140、驱动模块120和发光模块150串联在第一电源线VDD和第二电源线VSS之间。重置模块160与驱动模块120的第一端或第二端电连接，进而实现在重置阶段对驱动模块120第一端和第二端的电位进行重置。

其中，重置电压VEH可以根据实际调屏效果进行设定，示例性的，在实际调屏时，可以调节重置电压VEH的大小，将实际调屏效果最优时对应的重置电压设定为显示面板出厂后最终固定的重置电压，也即本实施例像素电路中的重置电压VEH。

其中，图1中示意性示出了重置模块160与驱动模块120的第二端电连接的情况。以图1所示像素电路为例，该像素电路在写入帧的工作过程如下：

在数据写入阶段，数据写入模块110和补偿模块130导通，发光控制模块140和重置模块160关断。数据写入模块110将数据电压写到驱动模块120的控制端G1，补偿模块130对驱动模块120的阈值电压进行补偿，其中，驱动模块120包括驱动晶体管DT，驱动模块120的阈值电压为驱动晶体管DT的阈值电压。

在重置阶段，重置模块160导通，重置模块160将重置电压VEH写入到驱动模块120的第二端，并通过驱动模块120将重置电压VEH写入到驱动模块120的第一端。数据写入模块110、补偿模块130以及发光控制模块140关断。需要说明的是，在本发明其他可选实施例中，重置模块160与驱动模块120的第一端连接，在重置阶段，重置模块160导通，将重置电压VEH写入到驱动模块120的第一端，并通过驱动模块120写入到驱动模块120的第二端。

在发光阶段，发光控制模块140导通，驱动模块120根据自身控制端G1和第一端的电压产生驱动电流，驱动发光模块150发光。数据写入模块110、补偿模块130以及重置模块160关断。

该像素电路在保持帧的工作过程如下：

在重置阶段，重置模块160导通，重置模块160将重置电压VEH写入到驱动模块120的第二端，并通过驱动模块120将重置电压VEH写入到驱动模块120的第一端。数据写入模块110、补偿模块130以及发光控制模块140关断。

在发光阶段，发光控制模块140导通，驱动模块120根据自身控制端G1和第一端的电压产生驱动电流，驱动发光模块150发光。数据写入模块110、补偿模块130以及重置模块160关断。

本实施例的像素电路，通过设置像素电路包括重置模块，重置模块与驱动模块的第一端或第二端电连接，重置模块在写入帧的数据写入阶段和发光阶段之间对驱动模块的第一端和第二端的电位进行重置，并在保持帧的发光阶段之前对驱动模块的第一端和第二端的电位进行重置，进而使得写入帧和保持帧的发光阶段前驱动模块的第一端的电位相同，写入帧和保持帧的发光阶段前驱动模块的第二端的电位也相同，进而使得写入帧和保持帧的发光阶段前驱动模块的偏置状态相同，进而有利于改善驱动模块的瞬态特性，使得进行刷新频率切换时发光模块的亮度不会发生突变，以及低频显示的写入帧和保持帧，发光模块的亮度不会发生突变，进而有利于改善切频和低频闪烁的问题，提高显示质量。

继续参考图1，可选的，重置模块160的第一端接入重置电压VEH，重置模块160的第二端与驱动模块120的第二端电连接，重置模块160用于在自身控制端接入信号的控制下，在重置阶段将重置电压VEH写入驱动模块120的第一端和第二端。

在重置阶段，重置模块160的控制端输入有效控制信号，使得重置模块160导通，重置电压VEH通过重置模块160写入到驱动模块120的第二端。为保证驱动模块120在重置阶段可以导通，使得重置电压VEH可以从驱动模块120的第二端写到驱动模块120的第一端，可以对重置电压VEH的大小进行设定。

在一个可选实施例中，驱动晶体管DT为P型晶体管，重置电压VEH大于数据电压，进而使得驱动晶体管DT在重置阶段能够导通，保证重置电压VEH可以从驱动模块120的第二端写到驱动模块120的第一端。

在另一个可选实施例中，驱动晶体管DT为N型晶体管，重置电压VEH小于数据电压，进而使得驱动晶体管DT在重置阶段能够导通，保证重置电压VEH可以从驱动模块120的第二端写到驱动模块120的第一端。

继续参考图1，可选的，发光控制模块140包括第一发光控制单元141和第二发光控制单元142，第一发光控制单元141串联在第一电源线VDD与驱动模块120的第一端之间；第二发光控制单元142的串联在驱动模块120的第二端与发光模块150的第一端之间，发光模块150的第二端与第二电源线VSS电连接。

需要说明的是，图1所示像素电路中，重置模块160是在像素电路包括的数据写入模块110、驱动模块120、补偿模块130、发光控制模块140和发光模块150基础上新增加的模块；在本发明其他可选实施例中，重置模块160可以是利用像素电路所包括的数据写入模块110、驱动模块120、补偿模块130、发光控制模块140和发光模块150中的部分来形成。

图2是本发明实施例提供的另一种像素电路的结构示意图，参考图2，可选的，发光控制模块140包括第一发光控制单元141和第二发光控制单元142，第一发光控制单元141串联在第一电源线VDD与驱动模块120的第一端之间；第二发光控制单元142的串联在驱动模块120的第二端与发光模块150的第一端之间，发光模块150的第二端与第二电源线VSS电连接；

数据写入模块110的第一端与数据线Data电连接，数据写入模块110的第二端与驱动模块120的第一端电连接；数据线Data用于在写入帧的数据写入阶段传输数据电压，以及在保持帧的重置阶段传输第一电源电压；

重置模块160包括第一发光控制单元141和数据写入模块110；其中，第一发光控制单元141用于在写入帧的重置阶段，将第一电源电压写入到驱动模块120的第一端和第二端；数据写入模块110用于在保持帧的重置阶段，将第一电源电压写入到驱动模块120的第一端和第二端。

图2所示像素电路在写入帧的工作过程中，数据写入阶段与发光阶段分别与图1所示像素电路在写入帧的数据写入阶段和发光阶段的工作过程相同。

图2所示像素电路在写入帧的重置阶段，第一发光控制单元141导通，第一发光控制单元141将第一电压写入到驱动模块120的第二端，并通过驱动模块120将重置电压VEH写入到驱动模块120的第一端。数据写入模块110、补偿模块130以及发光控制模块140关断。

该像素电路在保持帧的工作过程如下：

在重置阶段，数据写入模块110导通，数据写入模块110将第一电源电压写入到驱动模块120的第一端，并通过驱动模块120将第一电源电压写入到驱动模块120的第二端。补偿模块130、第一发光控制单元141、第二发光控制单元142关断。

在发光阶段的工作过程与图1所示像素电路在保持帧的发光阶段工作过程相同，在此不再赘述。

本实施例中，数据写入模块110输入端所接入的电压不是固定不变的，在写入帧，数据写入模块110输入端输入的电压为数据电压，在保持帧，数据写入模块110输入端输入的电压为第一电源电压。

本实施例中，重置模块160采用像素电路中的原有结构形成，不需在像素电路在数据写入模块110、驱动模块120、补偿模块130、发光控制模块140和发光模块150的基础上额外增加电路模块，进而在提高显示质量的基础上，使得像素电路所包括的器件数量较少，有利于提高像素密度。

可选的，在图1-2所示像素电路的基础上，可选的，像素电路还包括初始化模块，图3是本发明实施例提供的另一种像素电路的结构示意图，图4是本发明实施例提供的另一种像素电路的结构示意图，图3是在图1所示像素电路的基础上增加初始化模块170的像素电路结构，图4是在图2所示像素电路上增加初始化模块170的像素电路结构，参考图3和图4，可选的，初始化模块170用于在写入帧的第一初始化阶段，将初始化电压写入到发光模块150的第一端和驱动模块120的控制端，具体的第二发光控制单元142和补偿模块130用于在写入帧的第一初始化阶段导通，以将写入到发光模块150第一端的初始化电压通过第二发光控制单元142和补偿模块130写入到驱动模块的控制端；其中，在写入帧，第一初始化阶段在数据写入阶段之前；

可选的，初始化模块170还用于在保持帧的第一初始化阶段，将初始化电压写入到发光模块150的第一端；在保持帧，第一初始化阶段在重置阶段之前。

具体的，图3和图4所示像素电路在写入帧和保持帧的工作过程均包括第一初始化阶段。在写入帧的第一初始化阶段，初始化模块170导通，进而将初始化电压写入到发光模块150的第一端，实现对发光模块150的初始化；同时，第二发光控制单元142和补偿模块130导通，初始化电压通过初始化模块170、第二发光控制单元142和补偿模块130写入到驱动模块120的控制端，实现对驱动模块120的控制端的初始化。在保持帧的第一初始化阶段，初始化模块170导通，将初始化电压写入到发光模块150的第一端，进而保证在保持帧进行插黑时，发光模块150不会发光，进而有利于提高显示质量。

需要说明的是，对于图4所示像素电路，第二发光控制单元142在保持帧的第一初始化阶段也可导通，进而使得在保持帧的第一初始化阶段，第一电源电压线与初始化线Vref之间存在大电流，有利于改善残影，进一步提升显示质量。

继续参考图3和图4，可选的，初始化模块170的控制端连接第一扫描线S1，初始化模块170的第一端连接初始化线Vref，初始化模块170的第二端连接发光模块150的第一端；数据写入模块110的控制端连接第二扫描线S2，数据写入模块110的第一端连接数据线Data，数据写入模块110的第二端连接驱动模块120的第一端。其中，数据写入模块110的第一端作为上述实施例中数据写入模块110的输入端。

可选的，第一发光控制单元141的控制端连接第一发光控制信号线EM1，第一发光控制单元141的第一端连接第一电源线VDD，第一发光控制单元141的第二端连接驱动模块120的第一端；第二发光控制单元142的控制端连接第二发光控制信号线EM2，第二发光控制单元142的第一端连接驱动模块120的第二端，第二发光控制单元142的第二端连接发光模块150的第一端；发光模块150的第二端连接第二电源线VSS。

参考图3，补偿模块130连接在驱动模块120的第二端与驱动模块120的控制端之间，补偿模块130的控制端连接补偿控制信号线Sn，补偿模块130的第一端连接驱动模块120的第二端，补偿模块130的第二端连接驱动模块120的控制端。

参考图4，补偿模块130连接在驱动模块120的第二端与驱动模块120的控制端之间，补偿模块130的控制端连接第一发光控制信号线EM1，补偿模块130的第一端连接驱动模块120的第二端，补偿模块130的第二端连接驱动模块120的控制端。

图3可以对应将图1中各模块细化为电路器件的一种结构，图4可以对应将图2中各模块细化为电路器件的一种结构，可选的，驱动模块120包括驱动晶体管DT，数据写入模块110包括第一晶体管T1，补偿模块130包括第二晶体管T2，第一发光控制单元141包括第三晶体管T3，第二发光控制单元142包括第四晶体管T4，初始化模块170包括第六晶体管T6，发光模块150包括发光器件D1，该发光器件D1可以是有机发光器件D1，也可以是无机发光器件D1。

继续参考图3，可选的，重置模块160的控制端连接第三扫描线S3，重置模块160包括第五晶体管T5。

可选的，第二晶体管T2为N型晶体管，其他晶体管为P型晶体管。可选的，第二晶体管T2为氧化物晶体管，氧化物晶体管的漏电流较小，进而使得发光阶段驱动模块120的控制端的电位可以得到更好地保持，更加有利于提高显示均一性，提高显示质量。

图5是本发明实施例提供的一种像素电路的写入帧的驱动时序图，该驱动时序可用于驱动图3所示像素电路。参考图3和图5，在写入帧，像素电路的工作过程包括先后进行的第一初始化阶段t1、数据写入阶段t2、重置阶段t3和发光阶段t4。

在第一初始化阶段t1，第一发光控制信号线EM1上的第一发光控制信号为高电平，第二发光控制信号线EM2上的第二发光控制信号为低电平，第一扫描线S1上的第一扫描信号为低电平，第二扫描线S2、第三扫描线S3上的信号为高电平，补偿控制信号线Sn上的补偿控制信号为高电平。因此，第六晶体管T6响应低电平的第一扫描信号导通，第四晶体管T4响应低电平的第二发光控制信号导通，第二晶体管T2响应高电平的补偿控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。同时，初始化电压还通过第六晶体管T6、第四晶体管T4和第二晶体管T2写入到驱动晶体管DT的栅极，实现对驱动晶体管DT栅极的初始化。

在数据写入阶段t2，第二扫描线S2上的第二扫描信号为低电平，像素电路中其他控制信号为高电平，第一晶体管T1响应低电平的第二扫描信号导通，第二晶体管T2响应高电平的补偿控制信号导通，数据电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2写入到驱动晶体管DT的栅极，同时实现对驱动晶体管DT的阈值电压的补偿。

在重置阶段t3，第三扫描信号为低电平，补偿控制信号为低电平，像素电路中其他控制信号均为高电平，第五晶体管T5响应低电平的第三扫描信号导通，重置电压VEH通过第五晶体管T5写入到驱动晶体管DT的漏极，并通过驱动晶体管DT写到驱动晶体管DT的源极。

在发光阶段t4，第一发光控制信号和第二发光控制信号为低电平，第三晶体管T3和第四晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。

图6是本发明实施例提供的一种像素电路的保持帧的驱动时序图，该驱动时序可用于驱动图3所示像素电路。

参考图3和图6，在保持帧，像素电路的工作过程包括先后进行的第一初始化阶段t1、重置阶段t3和发光阶段t4。

在第一初始化阶段t1，第一发光控制信号线EM1上的第一发光控制信号为高电平，第二发光控制信号线EM2上的第二发光控制信号为低电平，第一扫描线S1上的第一扫描信号为低电平，第二扫描线S2、第三扫描线S3上的信号为高电平，补偿控制信号线Sn上的补偿控制信号为低电平。因此，第六晶体管T6响应低电平的第一扫描信号导通，第四晶体管T4响应低电平的第二发光控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。

在本发明另一可选实施例中，在保持帧，第一发光控制线上的第一发光控制信号始终为低电平。则在第一初始化阶段t1，第三晶体管T3导通，第一电源线VDD与初始化线Vref之间由大电流，进而有利于改善残影。

在重置阶段t3，第三扫描信号为低电平，补偿控制信号为低电平，像素电路中其他控制信号均为高电平，第五晶体管T5响应低电平的第三扫描信号导通，重置电压VEH通过第五晶体管T5写入到驱动晶体管DT的漏极，并通过驱动晶体管DT写到驱动晶体管DT的源极。

在发光阶段t4，第一发光控制信号和第二发光控制信号为低电平，第三晶体管T3和第四晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。

可选的，图3中，第一扫描线S1、第二扫描线S2和第三扫描线S3连接相同的扫描驱动电路，进而有利于显示面板窄边框的实现。

参考图4，可选的，重置模块包括第一晶体管T1和第三晶体管T3。图7是本发明实施例提供的另一种像素电路的写入帧的驱动时序图，该驱动时序可用于驱动图4所示像素电路。

参考图4和图7，在写入帧，像素电路的工作过程包括先后进行的第一初始化阶段t1、数据写入阶段t2、重置阶段t3和发光阶段t4。

在第一初始化阶段t1，第一发光控制信号线EM1上的第一发光控制信号为高电平，第二发光控制信号线EM2上的第二发光控制信号为低电平，第一扫描线S1上的第一扫描信号为低电平，第二扫描线S2上的信号为高电平。因此，第六晶体管T6响应低电平的第一扫描信号导通，第四晶体管T4响应低电平的第二发光控制信号导通，第二晶体管T2响应高电平的第一发光控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。同时，初始化电压还通过第六晶体管T6、第四晶体管T4和第二晶体管T2写入到驱动晶体管DT的栅极，实现对驱动晶体管DT栅极的初始化。

在数据写入阶段t2，第二扫描线S2上的第二扫描信号为低电平，像素电路中其他控制信号为高电平，第一晶体管T1响应低电平的第二扫描信号导通，第二晶体管T2响应高电平的第一发光控制信号导通，在写入帧数据线Data输入数据电压，数据电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2向驱动晶体管DT的栅极写入，同时实现对驱动晶体管DT的阈值电压的补偿。

在重置阶段t3，第一发光控制信号为低电平，第三晶体管T3响应低电平的第一发光控制信号导通，第一电源电压通过第三晶体管T3写入到驱动晶体管DT的源极，并通过驱动晶体管DT写到驱动晶体管DT的漏极。

在发光阶段t4，第一发光控制信号和第二发光控制信号为低电平，第三晶体管T3和第四晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。

图8是本发明实施例提供的另一种像素电路的保持帧的驱动时序图，该驱动时序可用于驱动图4所示像素电路。

参考图4和图8，在保持帧，像素电路的工作过程包括先后进行的第一初始化阶段t1、重置阶段t3和发光阶段t4。

在第一初始化阶段t1，第一发光控制信号线EM1上的第一发光控制信号为低电平，第二发光控制信号线EM2上的第二发光控制信号为低电平，第一扫描线S1上的第一扫描信号为低电平，第二扫描线S2上的信号为高电平。因此，第六晶体管T6响应低电平的第一扫描信号导通，第四晶体管T4响应低电平的第二发光控制信号导通，第三晶体管T3响应低电平的第一发光控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。同时，第一电源线VDD与初始化线Vref之间存在大电流，有利于改善残影，进一步提升显示质量。

在重置阶段t3，第一发光控制信号为低电平，第三晶体管T3响应低电平的第一发光控制信号导通，第一电源电压通过第三晶体管T3写入到驱动晶体管DT的源极；同时第二扫描信号为低电平，数据线Data输入的电压也为第一电源电压，因此第一电源电压还通过第一晶体管T1写入到驱动晶体管DT源极，第一电源电压通过驱动晶体管DT写到驱动晶体管DT的漏极。也即，第一发光控制单元141（第三晶体管T3）还用于在写入帧的重置阶段，将第一电源电压写入到驱动模块120的第一端和第二端。

在发光阶段t4，第一发光控制信号和第二发光控制信号为低电平，第三晶体管T3和第四晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。

可选的，图4中，第一扫描线S1和第二扫描线S2连接相同的扫描驱动电路，进而有利于显示面板窄边框的实现。

图9是本发明实施例提供的另一种像素电路结构示意图，图9可以对应图1中各模块细化为电路器件的另一种结构。参考图9，图9与图3的区别在于，初始化模块170的控制端连接第一发光控制线EM1，数据写入模块110的控制端连接第一扫描线S1，重置模块160的第二端连接第二扫描线S2。参考图9，可选的，第一发光控制单元141的控制端连接第一发光控制线EM1，第二发光控制单元142的控制端连接第二发光控制线EM2；补偿模块130连接在驱动模块120的第二端与驱动模块120的控制端之间，补偿模块130的控制端连接补偿控制信号线Sn；初始化模块170的控制端连接第一发光控制线EM1。

可选的，初始化模块170所包括的晶体管与第一发光控制单元141所包括的类型相反。可选的，初始化模块170所包括的晶体管为氧化物晶体管。参考图9，其中，第二晶体管T2和第六晶体管T6为N型晶体管，其他晶体管均为N型晶体管。

图10是本发明实施例提供的另一种像素电路的写入帧的驱动时序，该驱动时序可用于驱动图9所示像素电路。参考图9和图10，在写入帧，像素电路的工作过程包括先后进行的第一初始化阶段t1、数据写入阶段t2、重置阶段t3和发光阶段t4。

在第一初始化阶段t1，第一发光控制信号线EM1上的第一发光控制信号为高电平，第二发光控制信号线EM2上的第二发光控制信号为低电平，第一扫描线S1上的第一扫描信号为高电平，第二扫描线S2上的第二扫描信号为高电平，补偿控制信号线Sn上的补偿控制信号为高电平。因此，第六晶体管T6响应低电平的第一发光控制信号导通，第四晶体管T4响应低电平的第二发光控制信号导通，第二晶体管T2响应高电平的补偿控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。同时，初始化电压还通过第六晶体管T6、第四晶体管T4和第二晶体管T2写入到驱动晶体管DT的栅极，实现对驱动晶体管DT栅极的初始化。

在数据写入阶段t2，第二扫描线S2上的第二扫描信号为低电平，像素电路中其他控制信号为高电平，第一晶体管T1响应低电平的第二扫描信号导通，第二晶体管T2响应高电平的补偿控制信号导通，数据电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2向驱动晶体管DT的栅极写入，同时实现对驱动晶体管DT的阈值电压的补偿。

在重置阶段t3，第二扫描信号为低电平，补偿控制信号为低电平，像素电路中其他控制信号均为高电平，第五晶体管T5响应低电平的第二扫描信号导通，重置电压VEH通过第五晶体管T5写入到驱动晶体管DT的漏极，并通过驱动晶体管DT写到驱动晶体管DT的源极。

在发光阶段t4，第一发光控制信号和第二发光控制信号为低电平，第三晶体管T3和第四晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。

图9所示像素电路在保持帧的驱动时序与图10所示写入帧的驱动时序区别仅在于，在保持帧，补偿控制信号一直为低电平，其他控制信号与写入帧的相同。图9所示像素电路在保持帧的工作过程包括先后进行的第一初始化阶段、重置阶段和发光阶段。

其中，在第一初始化阶段，第一发光控制信号为高电平，初始化线上的初始化电压通过第六晶体管写入到发光器件的阳极，实现对发光器件阳极的初始化。在本发明另一可选实施例中，在保持帧，第一发光控制线上的第一发光控制信号始终为低电平。则在第一初始化阶段，第三晶体管导通，第一电源线与初始化线之间由大电流，进而有利于改善残影。

保持帧的重置阶段、发光阶段分别与写入帧的重置阶段、发光阶段的工作过程相同，在此不再赘述。

可选的，图9中，第一扫描线S1和第二扫描线S2连接相同的扫描驱动电路，进而有利于显示面板窄边框的实现。

图11是本发明实施例提供的另一种像素电路的结构示意图，图11可以对应将图3中各模块细化为电路器件的另一种结构。参考图11，与图3所示像素电路相同，补偿模块130的控制端与补偿控制信号线Sn连接。图11与图3所示像素电路的区别在于，第一发光控制单元141的控制端和第二发光控制单元142的控制端与同一发光控制线EM电连接。

图12是本发明实施例提供的另一种像素电路的写入帧的驱动时序图，该驱动时序可用于驱动图11所示像素电路。参考图11和图12，在写入帧，像素电路的工作过程包括先后进行的第一初始化阶段t1、数据写入阶段t2、重置阶段t3和发光阶段t4。

在第一初始化阶段t1，发光控制信号线EM上的发光控制信号为低电平，第一扫描线S1上的第一扫描信号为低电平，第二扫描线S2、第三扫描线S3上的信号为高电平，补偿控制信号线Sn上的补偿控制信号为高电平。因此，第六晶体管T6响应低电平的第一扫描信号导通，第四晶体管T4响应低电平的发光控制信号导通，第二晶体管T2响应高电平的补偿控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。同时，初始化电压还通过第六晶体管T6、第四晶体管T4和第二晶体管T2写入到驱动晶体管DT的栅极，实现对驱动晶体管DT栅极的初始化。同时，第三晶体管T3响应低电平的发光控制信号导通，第一电源线VDD与初始化线Vref之间存在大电流，有利于改善残影。

在数据写入阶段t2，第二扫描线S2上的第二扫描信号为低电平，像素电路中其他控制信号为高电平，第一晶体管T1响应低电平的第二扫描信号导通，第二晶体管T2响应高电平的补偿控制信号导通，数据电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2向驱动晶体管DT的栅极写入，同时实现对驱动晶体管DT的阈值电压的补偿。

在重置阶段t3，第三扫描信号为低电平，补偿控制信号为低电平，像素电路中其他控制信号均为高电平，第五晶体管T5响应低电平的第三扫描信号导通，重置电压VEH通过第五晶体管T5写入到驱动晶体管DT的漏极，并通过驱动晶体管DT写到驱动晶体管DT的源极。

在发光阶段t4，发光控制信号为低电平，第三晶体管T3和第四晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。

图11所示像素电路在保持帧的驱动时序与图12所示写入帧的驱动时序区别仅在于，在保持帧，补偿控制信号一直为低电平，其他控制信号与写入帧的相同。图11所示像素电路在保持帧的工作过程包括先后进行的第一初始化阶段、重置阶段和发光阶段。

其中，在第一初始化阶段，第一扫描信号为低电平，初始化线上的初始化电压通过第六晶体管写入到发光器件的阳极，实现对发光器件阳极的初始化。保持帧的重置阶段、发光阶段分别与写入帧的重置阶段、发光阶段的工作过程相同，在此不再赘述。

通过上述对图3、图4、图9和图11所示像素电路在写入帧和保持帧的工作过程的分析可知，通过设置像素电路包括重置模块160，使得在写入帧和保持帧的发光阶段前，驱动晶体管DT的源极电压相同，驱动晶体管DT的漏极电压也相同，则驱动晶体管DT在写入帧和保持帧的偏置状态相同，进而确保写入帧和保持帧发光器件D1的发光亮度一致，进而提高显示质量。

经发明人研究还发现，像素电路工作在高刷新频率下时，对驱动模块的控制端的初始化时间较短，导致在对上一帧灰阶差异较大的不同像素电路进行初始化时，驱动模块的控制端被初始化的电压不同，则在当前帧显示时，向像素电路写入数据会存在差异，使得显示装置显示不均，同时会出现残影现象。

基于上述原因，在上述技术方案的基础上，可选的，设置写入帧还包括第二初始化阶段t11，初始化模块170还用于在写入帧的第二初始化阶段t11，将初始化电压写入到发光模块150的第一端和驱动模块120的控制端，具体的，第二发光控制单元142和补偿模块130还用于在写入帧的第二初始化阶段t11导通，以将写入到发光模块150第一端的初始化电压通过第二发光控制单元142和补偿模块130写入到驱动模块的控制端；其中第二初始化阶段t11在第一初始化阶段t1之前进行。

具体的，通过设置写入帧还包括第二初始化阶段t11，在第二初始化阶段t11，初始化电压写入到发光模块150的第一端，并且，初始化电压通过初始化模块170、第二发光控制单元142和补偿模块130写入到驱动模块120的控制端，进而使得相对于现有像素电路来说，对驱动模块120的控制端写入初始化电压包括第二初始化阶段t11和第一初始化阶段t1两个阶段，因此对驱动模块120的控制端写入初始化电压的时间被延长，有利于在写入帧的数据写入阶段t2之前，将驱动模块120的控制端充分写入初始化电压，进而使得在数据写入阶段t2写入数据时差异减小，提高显示装置的显示均一性，减轻残影现象。

在上述技术方案的基础上，可选的，写入帧还包括预充阶段t21，数据写入模块110还用于在写入帧的预充阶段t21，向驱动模块120的控制端写入预充电压；其中，在写入帧，预充阶段t21介于第二初始化阶段t11和第一初始化阶段t1之间，数据写入阶段t2在第一初始化阶段t1后。

具体的，通过在第二初始化阶段t11和第一初始化阶段t1之间的预充阶段t21，向驱动模块120的控制端写入预充电压，因显示面板中一条数据线Data连接一列像素电路，一列像素电路中距离较近的两行在显示时数据电压差异较小，因此设置预充电压为像素电路同列中的上n行像素电路对应的数据电压，但是为保证像素电路正常工作，n≥2（其中本行像素电路的第二初始化阶段对应上一行像素电路的数据写入阶段，因此预充电压不能为像素电路同列中的上1行像素电路对应的数据电压），使得在预充阶段t21，同一列像素电路中各行像素电路的驱动模块120的控制端被写入的预充电压差异较小，进而使得在第二初始化阶段t11，同一列像素电路的驱动模块120的控制端均有相近的电压开始进行初始化，写入初始化电压，进而在第二初始化阶段t11后，驱动模块120的控制端的电压差异也较小，进而使得数据写入阶段t2写入数据的差异也会较小，进而提高显示均一性。尤其对于当前帧为全屏同灰阶的显示画面，同一列像素电路对应的数据电压相同，因此无论上一帧为何种显示画面，在预充阶段t21后，驱动模块120的控制端都为相同电压，则第二初始化阶段t11时一列像素电路中各像素电路的驱动模块120的控制端均由相同电压初始化为初始化电压，进而进一步减小数据写入阶段t2写入数据的差异，进一步提高显示均一性。

在上述技术方案的基础上，可选的，初始化模块170还用于在保持帧的第二初始化阶段t11第一初始化阶段t1导通，其中，在保持帧，第二初始化阶段t11在第一初始化阶段t1重置阶段t3之前。

具体的，通过设置初始化模块170在保持帧的第二初始化阶段t11导通，进一步使得在保持帧进行插黑时，发光器件D1不会被点亮，保证显示质量。

图13是本发明实施例提供的另一种像素电路的写入帧的驱动时序图，该驱动时序同样可用于驱动图3所示像素电路。参考图3和图13，在写入帧，像素电路的工作过程包括先后进行的第二初始化阶段t11、预充阶段t21、第一初始化阶段t1、数据写入阶段t2和发光阶段t4。

在第二初始化阶段t11，第一发光控制信号线EM1上的第一发光控制信号为高电平，第二发光控制信号线EM2上的第二发光控制信号为低电平，第一扫描线S1上的第一扫描信号为低电平，第二扫描线S2、第三扫描线S3上的信号为高电平，补偿控制信号线Sn上的补偿控制信号为高电平。因此，第六晶体管T6响应低电平的第一扫描信号导通，第四晶体管T4响应低电平的第二发光控制信号导通，第二晶体管T2响应高电平的补偿控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。同时，初始化电压还通过第六晶体管T6、第四晶体管T4和第二晶体管T2写入到驱动晶体管DT的栅极，实现对驱动晶体管DT栅极的初始化。

在预充阶段t21，第二扫描线S2上的第二扫描信号为低电平，像素电路中其他控制信号为高电平，第一晶体管T1响应低电平的第二扫描信号导通，第二晶体管T2响应高电平的补偿控制信号导通，预充电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2写入到驱动晶体管DT的栅极。其中，与上所述的，预充电压为像素电路同列中的上n行像素电路对应的数据电压，n≥2，进而使得后续数据写入阶段t2写入数据的差异也会较小，进而进一步提高显示均一性，减轻残影现象。

在第一初始化阶段t1，像素电路中各晶体管的工作状态与图5所示驱动时序第一初始化阶段t1对应的各晶体管的工作状态相同，区别在于，以图5所示驱动时序进行驱动时，在第一初始化阶段t1，驱动晶体管DT的栅极需要由上一帧的电压写为初始化电压，以图13所示驱动时序进行驱动时，驱动晶体管DT的栅极由预充电压写为初始化电压，使得在第一初始化阶段t1，驱动晶体管DT的栅极可以被初始化为相近或相同电压，而使得后续数据写入阶段t2写入数据的差异也会较小，进而提高显示均一性。

在数据写入阶段t2、重置阶段t3和发光阶段t4，像素电路中各晶体管的工作状态分别与图5所示驱动时序对应的数据写入阶段t2、重置阶段t3和发光阶段t4各晶体管的工作状态相同，在此不再赘述。

图14是本发明实施例提供的一种像素电路的保持帧的驱动时序图，该驱动时序可用于驱动图3所示像素电路。

参考图3和图14，在保持帧，像素电路的工作过程包括先后进行的第二初始化阶段t11、第一初始化阶段t1、重置阶段t3和发光阶段t4。

在第二初始化阶段t11，第一发光控制信号线EM1上的第一发光控制信号为高电平，第二发光控制信号线EM2上的第二发光控制信号为低电平，第一扫描线S1上的第一扫描信号为低电平，第二扫描线S2、第三扫描线S3上的信号为高电平，补偿控制信号线Sn上的补偿控制信号为低电平。因此，第六晶体管T6响应低电平的第一扫描信号导通，第四晶体管T4响应低电平的第二发光控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。

在第一初始化阶段t1的工作过程与第二初始化阶段t11的工作过程相同，在此不再赘述。

参考图13和图14，因第一发光控制信号和第二发光控制信号的波形相同，因此采用图13和图14对图3所示像素电路进行驱动时，第一发光控制信号线EM1和第二发光控制信号线EM2可以连接相同的发光驱动电路，有利于窄边框的实现。

在本发明另一可选实施例中，在保持帧，第一发光控制线上的第一发光控制信号始终为低电平。则在第二初始化阶段t11和第一初始化阶段t1，第三晶体管T3导通，第一电源线VDD与初始化线Vref之间由大电流，进而有利于改善残影。

在重置阶段t3，第三扫描信号为低电平，补偿控制信号为低电平，像素电路中其他控制信号均为高电平，第五晶体管T5响应低电平的第三扫描信号导通，重置电压VEH通过第五晶体管T5写入到驱动晶体管DT的漏极，并通过驱动晶体管DT写到驱动晶体管DT的源极。

在发光阶段t4，第一发光控制信号和第二发光控制信号为低电平，第三晶体管T3和第四晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。

需要说明的是，在本发明另一可选实施例中，在保持帧，第二扫描线S2上的可以不包括低电平脉冲信号，即在保持帧第二扫描线S2上的信号均为高电平。

图15是本发明实施例提供的另一种像素电路的写入帧的驱动时序图，该驱动时序同样可用于驱动图4所示像素电路。参考图4和图15，在写入帧，像素电路的工作过程包括先后进行的第二初始化阶段t11、预充阶段t21、第一初始化阶段t1、数据写入阶段t2和发光阶段t4。

在第二初始化阶段t11，第一发光控制信号线EM1上的第一发光控制信号为高电平，第二发光控制信号线EM2上的第二发光控制信号为低电平，第一扫描线S1上的第一扫描信号为低电平，第二扫描线S2上的第二扫描信号为高电平。因此，第六晶体管T6响应低电平的第一扫描信号导通，第四晶体管T4响应低电平的第二发光控制信号导通，第二晶体管T2响应高电平的第一发光控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。同时，初始化电压还通过第六晶体管T6、第四晶体管T4和第二晶体管T2写入到驱动晶体管DT的栅极，实现对驱动晶体管DT栅极的初始化。

在预充阶段t21，第二扫描线S2上的第二扫描信号为低电平，像素电路中其他控制信号为高电平，第一晶体管T1响应低电平的第二扫描信号导通，第二晶体管T2响应高电平的第一发光控制信号导通，预充电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2写入到驱动晶体管DT的栅极。

在第一初始化阶段t1、数据写入阶段t2、重置阶段t3、发光阶段t4，在像素电路中各晶体管的工作状态分别与图7所示驱动时序对应的第一初始化阶段t1、数据写入阶段t2、重置阶段t3和发光阶段t4各晶体管的工作状态相同，在此不再赘述。

本实施例中，预充电压为像素电路同列中的上n行像素电路对应的数据电压，n≥2，使得第一初始化阶段t1驱动晶体管DT的栅极由预充电压写为初始化电压，使得在第一初始化阶段t1，驱动晶体管DT的栅极可以被初始化为相近或相同电压，而使得后续数据写入阶段t2写入数据的差异也会较小，进而进一步提高显示均一性，减轻残影现象。

图16是本发明实施例提供的另一种像素电路的保持帧的驱动时序图，该驱动时序可用于驱动图4所示像素电路。

参考图4和图16，在保持帧，像素电路的工作过程包括先后进行的第二初始化阶段t11、第一初始化阶段t1、重置阶段t3和发光阶段t4。

在第二初始化阶段t11，第一发光控制信号线EM1上的第一发光控制信号为低电平，第二发光控制信号线EM2上的第二发光控制信号为低电平，第一扫描线S1上的第一扫描信号为低电平，第二扫描线S2上的第二扫描信号为高电平。因此，第六晶体管T6响应低电平的第一扫描信号导通，第四晶体管T4响应低电平的第二发光控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。同时第三晶体管T3响应低电平的第一发光控制信号导通，第一电源线VDD和初始化线Vref之间存在大电流，有利于改善残影。

在第一初始化阶段t1的工作过程与第二初始化阶段t11的工作过程相同，在此不再赘述。

在重置阶段t3和发光阶段t4，像素电路中各晶体管的状态分别与图8驱动时序中重置阶段t3、发光阶段t4的工作过程相同，在此不再赘述。

图17是本发明实施例提供的另一种像素电路的写入帧的驱动时序图，该驱动时序同样可用于驱动图9所示像素电路。参考图9和图17，在写入帧，像素电路的工作过程包括先后进行的第二初始化阶段t11、预充阶段t21、第一初始化阶段t1、数据写入阶段t2和发光阶段t4。

在第二初始化阶段t11，第一发光控制信号线EM1上的第一发光控制信号为高电平，第二发光控制信号线EM2上的第二发光控制信号为低电平，第一扫描线S1上的第一扫描信号为高电平，第二扫描线S2上的第二扫描信号为高电平，补偿控制信号线Sn上的补偿控制信号为高电平。因此，第六晶体管T6响应低电平的第一发光控制信号导通，第四晶体管T4响应低电平的第二发光控制信号导通，第二晶体管T2响应高电平的补偿控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。同时，初始化电压还通过第六晶体管T6、第四晶体管T4和第二晶体管T2写入到驱动晶体管DT的栅极，实现对驱动晶体管DT栅极的初始化。

在预充阶段t21，第一扫描线S1上的第一扫描信号为低电平，像素电路中其他控制信号为高电平，第一晶体管T1响应低电平的第一扫描信号导通，第二晶体管T2响应高电平的补偿控制信号导通，预充电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2写入到驱动晶体管DT的栅极。

在第一初始化阶段t1、数据写入阶段t2、重置阶段t3、发光阶段t4，在像素电路中各晶体管的工作状态分别与图10所示驱动时序对应的第一初始化阶段t1、数据写入阶段t2、重置阶段t3和发光阶段t4各晶体管的工作状态相同，在此不再赘述。

本实施例的像素电路，基于与图13和图15驱动时序同样的原因，可以提高显示均一性，减轻残影现象。在此不再赘述。

图9所示像素电路在保持帧的驱动时序与图17所示写入帧的驱动时序区别仅在于，在保持帧，补偿控制信号一直为低电平，其他控制信号与写入帧的相同。图9所示像素电路在保持帧的工作过程包括先后进行的第二初始化阶段、第一初始化阶段、重置阶段和发光阶段。

在第二初始化阶段，第一发光控制信号线上的第一发光控制信号为高电平，第二发光控制信号线上的第二发光控制信号为低电平，第一扫描线上的第一扫描信号为高电平，第二扫描线上的第二扫描信号为高电平，补偿控制信号线上的补偿控制信号为低电平。因此，第六晶体管响应低电平的第一发光控制信号导通，第四晶体管响应低电平的第二发光控制信号导通，初始化线上的初始化电压通过第六晶体管写入到发光器件的阳极，实现对发光器件阳极的初始化。

在第一初始化阶段、保持帧的重置阶段、发光阶段分别与图17所示写入帧驱动时序的重置阶段、发光阶段的工作过程相同，在此不再赘述。

图18是本发明实施例提供的另一种像素电路的写入帧的驱动时序图，该驱动时序可用于驱动图11所示像素电路。参考图11和图18，在写入帧，像素电路的工作过程包括先后进行的第二初始化阶段t11、预充阶段t21、第一初始化阶段t1、数据写入阶段t2、重置阶段t3和发光阶段t4。

在第二初始化阶段t11，发光控制信号线上的发光控制信号为低电平，第一扫描线S1上的第一扫描信号为低电平，第二扫描线S2、第三扫描线S3上的信号为高电平，补偿控制信号线Sn上的补偿控制信号为高电平。因此，第六晶体管T6响应低电平的第一扫描信号导通，第四晶体管T4响应低电平的发光控制信号导通，第二晶体管T2响应高电平的补偿控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。同时，初始化电压还通过第六晶体管T6、第四晶体管T4和第二晶体管T2写入到驱动晶体管DT的栅极，实现对驱动晶体管DT栅极的初始化。同时，第三晶体管T3响应低电平的发光控制信号导通，第一电源线VDD与初始化线Vref之间存在大电流，有利于改善残影。

在预充阶段t21，第二扫描线S2上的第二扫描信号为低电平，其他控制信号均为高电平，第一晶体管T1响应低电平的第二扫描信号导通，第二晶体管T2响应高电平的补偿控制信号导通，预充电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2写入到驱动晶体管DT的栅极。

在第一初始化阶段t1、数据写入阶段t2、重置阶段t3、发光阶段t4，在像素电路中各晶体管的工作状态分别与图12所示驱动时序对应的第一初始化阶段t1、数据写入阶段t2、重置阶段t3和发光阶段t4各晶体管的工作状态相同，在此不再赘述。

本实施例的像素电路，基于与图13、图15和图17驱动时序同样的原因，可以提高显示均一性，减轻残影现象，在此不再赘述。

图11所示像素电路在保持帧的驱动时序与图18所示写入帧的驱动时序区别仅在于，在保持帧，补偿控制信号一直为低电平，其他控制信号与写入帧的相同。图11所示像素电路在保持帧的工作过程包括先后进行的第二初始化阶段、第一初始化阶段、重置阶段和发光阶段。

在第二初始化阶段，发光控制信号线上的发光控制信号为低电平，第一扫描线上的第一扫描信号为低电平，第二扫描线、第三扫描线上的信号为高电平，补偿控制信号线上的补偿控制信号为低电平。因此，第六晶体管响应低电平的第一扫描信号导通，第四晶体管响应低电平的发光控制信号导通，初始化线上的初始化电压通过第六晶体管写入到发光器件的阳极，实现对发光器件阳极的初始化。同时，第三晶体管响应低电平的发光控制信号导通，第一电源线与初始化线之间存在大电流，有利于改善残影。

在第一初始化阶段、保持帧的重置阶段、发光阶段分别与图18所示写入帧驱动时序的第一初始化阶段、重置阶段、发光阶段的工作过程相同，在此不再赘述。

图19是本发明实施例提供的另一种像素电路的结构示意图，图19可以对应将图1中各模块细化为电路器件的另一种结构。其中，图19与图3的区别仅在于，图19中，补偿模块130（第二晶体管T2）连接第一发光控制信号线EM1，像素电路中其他结构和连接关系与图3相同，在此不再赘述。图19与图11的区别仅在于，图19中，第一发光控制单元141连接第一发光控制线，第二发光控制单元142连接第二发光控制线，其他结构及连接关系与图11相同。

图20是本发明实施例提供的另一种像素电路的写入帧的驱动时序图，该驱动时序可用于驱动图19所示像素电路。参考图19和图20，在写入帧，像素电路的工作过程包括先后进行的第二初始化阶段t11、预充阶段t21、第一初始化阶段t1、数据写入阶段t2、重置阶段t3和发光阶段t4。

在第二初始化阶段t11，第一发光控制信号线EM1上的第一发光控制信号为高电平，第二发光控制信号线EM2上的第二发光控制信号为低电平，第一扫描线S1上的第一扫描信号为低电平，第二扫描线S2、第三扫描线S3上的信号为高电平。因此，第六晶体管T6响应低电平的第一扫描信号导通，第四晶体管T4响应低电平的第二发光控制信号导通，第二晶体管T2响应高电平的第一发光控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。同时，初始化电压还通过第六晶体管T6、第四晶体管T4和第二晶体管T2写入到驱动晶体管DT的栅极，实现对驱动晶体管DT栅极的初始化。

在预充阶段t21，第二扫描线S2上的第二扫描信号为低电平，其他控制信号均为高电平，第一晶体管T1响应低电平的第二扫描信号导通，第二晶体管T2响应高电平的第一发光控制信号导通，预充电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2写入到驱动晶体管DT的栅极。

在第一初始化阶段t1，像素电路中各晶体管的工作状态与第二初始化阶段t11过程相同，在此不再赘述，

在数据写入阶段t2，第二扫描线S2上的第二扫描信号为低电平，像素电路中其他控制信号为高电平，第一晶体管T1响应低电平的第二扫描信号导通，第二晶体管T2响应高电平的第一发光控制信号导通，数据电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2向驱动晶体管DT的栅极写入，同时实现对驱动晶体管DT的阈值电压的补偿。

在重置阶段t3，第三扫描信号为低电平，第一发光控制信号为低电平，像素电路中其他控制信号均为高电平，第五晶体管T5响应低电平的第三扫描信号导通，重置电压VEH通过第五晶体管T5写入到驱动晶体管DT的漏极，并通过驱动晶体管DT写到驱动晶体管DT的源极。

在发光阶段t4，发光控制信号为低电平，第三晶体管T3和第四晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。

本实施例的像素电路，基于与图13、图15、图17和图18驱动时序同样的原因，可以提高显示均一性，减轻残影现象，在此不再赘述。

图19所示像素电路在保持帧的驱动时序与图20所示写入帧的驱动时序区别仅在于，在保持帧，第一发光控制信号一直为低电平，其他控制信号与写入帧的相同。图9所示像素电路在保持帧的工作过程包括先后进行的第二初始化阶段t11、第一初始化阶段t1、重置阶段t3和发光阶段t4。

在第二初始化阶段t11，第一发光控制信号线EM1上的第一发光控制信号为低电平，第二发光控制信号线EM2上的第二发光控制信号为低电平，第一扫描线S1上的第一扫描信号为低电平，第二扫描线S2、第三扫描线S3上的信号为高电平。因此，第六晶体管T6响应低电平的第一扫描信号导通，第四晶体管T4响应低电平的第二发光控制信号导通，初始化线Vref上的初始化电压通过第六晶体管T6写入到发光器件D1的阳极，实现对发光器件D1阳极的初始化。同时，第三晶体管T3响应低电平的发光控制信号导通，第一电源线VDD与初始化线Vref之间存在大电流，有利于改善残影。

在第一初始化阶段t1、保持帧的重置阶段t3、发光阶段t4分别与图20所示写入帧驱动时序的重置阶段t3、发光阶段t4的工作过程相同，在此不再赘述。

需要说明的是，在本发明的一可选实施例中，各控制信号（包括数据写入模块的控制端接入的信号、补偿模块的控制端接入的信号、初始化模块的控制端接入的信号、重置模块的控制端接入的信号、第一发光控制单元的控制端接入的信号和第二发光控制单元的控制端接入的信号）可以由不同的栅极驱动电路提供。在写入帧和保持帧，重置阶段的时长均可调，也即重置模块的控制端接入的信号的有效脉宽可调。可选的，保持帧重置阶段的时长大于写入帧重置阶段的时长。因在写入帧的第一初始化阶段、第二初始化阶段，对驱动晶体管的栅极进行初始化，而在保持帧的第一初始化阶段、第二初始化阶段，不对驱动晶体管的栅极进行初始化。并且写入帧包括数据写入阶段，在数据写入阶段驱动晶体管导通；而保持帧不包括数据写入阶段。因此驱动晶体管特性在写入帧和保持帧存在差异，本实施例中，通过设置保持帧重置阶段的时长大于写入帧重置阶段的时长，可以减小写入帧和保持帧驱动晶体管特性差异，进而有利于显示质量的提升。

在上述各技术方案的基础上，参考图3、图4、图9、图11和图19，可选的，像素电路还包括第一存储模块180，第一存储模块180的第一端连接第一电源线VDD，第一存储模块180的第二端连接驱动模块120的控制端。其中第一存储模块180用于对驱动模块120的控制端的电位进行存储保持。

继续参考图3、图4、图9、图11和图19，可选的，像素电路还包括第二存储模块190，第二存储模块190的第一端连接第一电源线VDD，第二存储模块190的第二端连接驱动模块120的第一端；

继续参考图5、图7、图10、图13、图15、图17、图18和图20，写入帧还包括亚阈值补偿阶段t5，补偿模块130还用于亚阈值补偿阶段t5导通，其中，亚阈值补偿阶段t5介于写入帧的数据写入阶段t2与重置阶段t3之间。

可选的，第一存储模块180包括第一电容，第二存储模块190包括第二电容。

参考图3、图5和图13，在亚阈值补偿阶段t5，补偿控制信号为高电平，其他控制信号也均为高电平，补偿模块130包括的第二晶体管T2响应高电平的补偿控制信号导通，驱动晶体管DT产生的电流通过第二晶体管T2继续向驱动晶体管DT的栅极充电。

参考图4、图7和图15，在亚阈值补偿阶段t5，第一发光控制信号为高电平，其他控制信号也均为高电平，补偿模块130包括的第二晶体管T2响应高电平的第一发光控制信号导通，驱动晶体管DT产生的电流通过第二晶体管T2继续向驱动晶体管DT的栅极充电。

参考图9、图10和图17，在亚阈值补偿阶段t5，补偿控制信号为高电平，其他控制信号也均为高电平，补偿模块130包括的第二晶体管T2响应高电平的补偿控制信号导通，驱动晶体管DT的电流通过第二晶体管T2继续向驱动晶体管DT的栅极充电。

参考图11、图12和图18，在亚阈值补偿阶段t5，补偿控制信号为高电平，其他控制信号也均为高电平，补偿模块130包括的第二晶体管T2响应高电平的补偿控制信号导通，驱动晶体管DT的电流通过第二晶体管T2继续向驱动晶体管DT的栅极充电。

参考图19和图20，在亚阈值补偿阶段t5，第一发光控制信号为高电平，其他控制信号也均为高电平，补偿模块130包括的第二晶体管T2响应高电平的第一发光控制信号导通，驱动晶体管DT的电流通过第二晶体管T2继续向驱动晶体管DT的栅极充电。

亚阈值摆幅，又称为S因子，亚阈值摆幅在数值上等于为使驱动晶体管DT的源漏极之间的驱动电流变化一个数量级时所需要的栅极电压增量。其中，亚阈值摆幅的大小影响驱动晶体管DT产生的驱动电流大小，对于亚阈值摆幅不同的两个驱动晶体管DT，栅源电压差相同时，驱动晶体管DT产生的驱动电流大小不同，其中栅源电压差相同时，亚阈值摆幅越大的，在设定灰阶下驱动晶体管DT产生的驱动电流越大，其中，设定灰阶可以对应驱动晶体管DT产生的驱动电流小于设定电流阈值时的灰阶范围。因此亚阈值摆幅不一致同样会影响到显示面板的显示均匀性。本实施例的像素电路，通过设置像素电路还包括第二存储模块190，该第二存储模块190在亚阈值摆幅补偿阶段，对驱动模块120的第一端（驱动晶体管DT的第一极）电位进行保持，因亚阈值摆幅补偿阶段在数据写入阶段t2之后，且数据写入模块110与驱动晶体管DT的第一极电连接，因此在亚阈值摆幅补偿阶段，第二存储模块190保持驱动晶体管DT第一极的数据电压。补偿模块130在亚阈值摆幅补偿阶段导通，使得驱动晶体管DT产生的电流继续为驱动晶体管DT的栅极充电，在亚阈值摆幅补偿阶段，驱动晶体管DT的栅极电位变化量记为ΔV。因在数据写入阶段t2完成之后，驱动晶体管DT的栅极电位为Vdata+Vth，则亚阈值摆幅补偿阶段后，驱动晶体管DT的栅极电位为Vdata+Vth+ΔV。因设定灰阶下，驱动晶体管DT的亚阈值摆幅越大，驱动晶体管DT自身的电流越大，在亚阈值摆幅补偿阶段驱动晶体管DT的栅极电位变化量ΔV越大。根据驱动晶体管DT的驱动电流计算公式：

其中，

表示载流子迁移率，

为栅氧化层电容(栅极氧化物单位面积上电容)，W/L为驱动晶体管DT的宽长比，

表示驱动晶体管DT的栅极与第一极的电压差，

表示驱动晶体管DT的阈值电压，

表示数据电压，

表示第一电源电压输入端输入的第一电源电压。

以驱动晶体管DT为P型晶体管为例，数据电压和第一电源线VDD上的第一电源电压电压均为正电压，数据电压小于第一电源电压，因此Vdata-Vdd<0。而因数据电压为正电压，因此在亚阈值摆幅阶段，驱动晶体管DT的栅极电压逐渐升高，即ΔV>0，根据上述驱动电流计算公式，数据电压不变时，栅极电位变化量ΔV越大，

的绝对值越小，则驱动电流会越小。因此通过在亚阈值摆幅补偿阶段对亚阈值摆幅的补偿，使得在设定灰阶时，相同数据电压下，亚阈值摆幅越大的驱动晶体管DT产生的驱动晶体管DT电流被减小地越多，进而使得在设定灰阶时的相同数据电压下，不同亚阈值摆幅的驱动晶体管DT的驱动电流趋于一致，减轻设定灰阶下显示面板中因驱动晶体管DT亚阈值摆幅不同带来的显示不均。对于驱动晶体管DT为N型晶体管时，工作原理与上述P型驱动晶体管DT的原理类似，在此不再赘述。

本发明实施例还提供了一种像素电路的驱动方法，图21是本发明实施例提供的一种像素电路的驱动方法的流程图，参考图21，该像素电路的驱动方法包括：

步骤210、在写入帧，数据写入模块在数据写入阶段向驱动模块的控制端写入数据电压，补偿模块在写入帧的数据写入阶段对驱动模块的阈值电压进行补偿；重置模块在重置阶段对驱动模块的第一端和第二端的电位重置为固定的重置电压，发光控制模块在发光阶段导通，驱动模块在发光阶段驱动发光模块发光。

其中，在写入帧，重置阶段介于数据写入阶段和发光阶段之间。

具体的，在写入帧的数据写入阶段，通过与数据写入模块的控制端连接的控制信号线向数据写入模块的控制端输入有效信号，使得数据写入模块在写入帧的数据写入阶段导通，使得数据写入模块向驱动模块的控制端写入数据电压；在写入帧的数据写入阶段，通过与补偿模块的控制端连接的控制信号线向补偿模块的控制端输入有效信号，使得补偿模块在写入帧的数据写入阶段导通，补偿模块在写入帧的数据写入阶段对驱动模块的阈值电压进行补偿。

在写入帧的重置阶段，通过与重置模块的控制端连接的控制信号线向重置模块的控制端输入有效信号，使得重置模块在写入帧的重置阶段导通，使得重置模块在重置阶段对驱动模块的第一端或第二端的电位重置为固定的重置电压。

在写入帧的发光阶段，通过与发光控制模块的控制端连接的控制信号线向发光控制模块的控制端输入有效信号，使得发光控制模块在写入帧的发光阶段导通，驱动模块在发光阶段驱动发光模块发光。

步骤220、在保持帧，重置模块在重置阶段对驱动模块的第一端和第二端的电位重置为固定的重置电压，发光控制模块在发光阶段导通，驱动模块在发光阶段驱动发光模块发光。

其中，在保持帧，重置阶段在发光阶段之前。

在保持帧的重置阶段，通过与重置模块的控制端连接的控制信号线向重置模块的控制端输入有效信号，使得重置模块在保持帧的重置阶段导通，使得重置模块在重置阶段对驱动模块的第一端或第二端的电位重置为固定的重置电压。

在保持帧的发光阶段，通过与发光控制模块的控制端连接的控制信号线向发光控制模块的控制端输入有效信号，使得发光控制模块在保持帧的发光阶段导通，驱动模块在发光阶段驱动发光模块发光。

该驱动方法用于驱动本发明上述任意实施例的像素电路，具备本发明上述任意实施例的像素电路的有益效果，在此不再赘述。

在上述技术方案的基础上，可选的，发光控制模块包括第一发光控制单元和第二发光控制单元，像素电路还包括补偿模块；图22是本发明实施例提供的一种像素电路的在写入帧的驱动方法的流程图。

参考图22，像素电路的在写入帧的驱动方法包括：

步骤310、在第一初始化阶段，初始化模块导通，将初始化电压写入到发光模块的第一端和驱动模块的控制端。

具体的，第二发光控制单元和补偿模块在第一初始化阶段和第二初始化阶段导通，初始化电压通过初始化模块、第二发光控制单元和补偿模块写入到驱动模块的控制端。

具体的，在第一初始化阶段，通过与初始化模块控制端所连接的控制信号线向初始化模块的控制端输入有效信号，使得初始化模块导通，将初始化电压写入到发光模块的第一端。通过与第二发光控制单元的控制端连接的控制信号线向第二发光控制单元的控制端输入有效信号，使得第二发光控制单元导通；通过与补偿模块的控制端连接的控制信号线向补偿模块的控制端输入有效信号，使得补偿模块导通，使得初始化电压通过初始化模块、第二发光控制单元和补偿模块写入到驱动模块的控制端。

步骤320、在预充阶段，数据写入模块向驱动模块的控制端写入预充电压。可选的，预充电压为像素电路同列中的上n行像素电路对应的数据电压，n≥2。

具体的，在预充阶段，通过数据写入模块的控制端连接的控制信号线向数据写入模块的控制端输入有效信号，使得数据写入模块导通，同时通过补偿模块的控制端连接的控制信号线向补偿模块的控制端输入有效信号，使得补偿模块导通，预充电压通过数据写入模块、驱动模块和补偿模块写入到驱动模块的控制端。

步骤330、在第二初始化阶段，初始化模块导通，将初始化电压写入到发光模块的第一端和驱动模块的控制端；

具体的，第二发光控制单元和补偿模块在第一初始化阶段和第二初始化阶段导通，初始化电压通过初始化模块、第二发光控制单元和补偿模块写入到驱动模块的控制端。

具体的，在第二初始化阶段，通过与初始化模块控制端所连接的控制信号线向初始化模块的控制端输入有效信号，使得初始化模块导通，将初始化电压写入到发光模块的第一端。通过与第二发光控制单元的控制端连接的控制信号线向第二发光控制单元的控制端输入有效信号，使得第二发光控制单元导通；通过与补偿模块的控制端连接的控制信号线向补偿模块的控制端输入有效信号，使得补偿模块导通，使得初始化电压通过初始化模块、第二发光控制单元和补偿模块写入到驱动模块的控制端。

步骤340、在数据写入阶段，数据写入模块向驱动模块的控制端写入数据电压，补偿模块在对驱动模块的阈值电压进行补偿。

具体的，在数据写入阶段，通过与数据写入模块的控制端连接的控制信号线向数据写入模块的控制端输入有效信号，使得数据写入模块在写入帧的数据写入阶段导通，使得数据写入模块向驱动模块的控制端写入数据电压；在数据写入阶段，通过与补偿模块的控制端连接的控制信号线向补偿模块的控制端输入有效信号，使得补偿模块在写入帧的数据写入阶段导通，补偿模块在写入帧的数据写入阶段对驱动模块的阈值电压进行补偿。

步骤350、在重置阶段，重置模块对驱动模块的第一端或第二端的电位重置为固定的重置电压。

在重置阶段，通过与重置模块的控制端连接的控制信号线向重置模块的控制端输入有效信号，使得重置模块在重置阶段导通，使得重置模块在重置阶段对驱动模块的第一端或第二端的电位重置为固定的重置电压。

步骤360、在发光阶段，发光控制模块导通，驱动模块驱动发光模块发光。

在发光阶段，通过与发光控制模块的控制端连接的控制信号线向发光控制模块的控制端输入有效信号，使得发光控制模块在发光阶段导通，驱动模块在发光阶段驱动发光模块发光。

其中，在写入帧，预充阶段介于第一初始化阶段和第二初始化阶段之间，数据写入阶段在第二初始化阶段后。

图23是本发明实施例提供的一种像素电路的在保持帧的驱动方法的流程图，参考图23，像素电路的在保持帧的驱动方法包括：

步骤410、在第一初始化阶段，初始化模块将初始化电压写入到发光模块的第一端。

具体的，在第一初始化阶段，通过与初始化模块控制端所连接的控制信号线向初始化模块的控制端输入有效信号，使得初始化模块导通，将初始化电压写入到发光模块的第一端。

步骤420、在第二初始化阶段，初始化模块将初始化电压写入到发光模块的第一端。

具体的，在第二初始化阶段，通过与初始化模块控制端所连接的控制信号线向初始化模块的控制端输入有效信号，使得初始化模块导通，将初始化电压写入到发光模块的第一端。

步骤430、在重置阶段，重置模块对驱动模块的第一端或第二端的电位重置为固定的重置电压。

在重置阶段，通过与重置模块的控制端连接的控制信号线向重置模块的控制端输入有效信号，使得重置模块在重置阶段导通，使得重置模块在重置阶段对驱动模块的第一端或第二端的电位重置为固定的重置电压。

步骤440、在发光阶段，发光控制模块导通，驱动模块驱动发光模块发光。

在发光阶段，通过与发光控制模块的控制端连接的控制信号线向发光控制模块的控制端输入有效信号，使得发光控制模块在发光阶段导通，驱动模块在发光阶段驱动发光模块发光。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (14)

1.一种像素电路，其特征在于，包括：数据写入模块、驱动模块、补偿模块、发光控制模块和发光模块；

所述数据写入模块用于在写入帧的数据写入阶段向驱动模块的控制端写入数据电压；

所述补偿模块用于在所述写入帧的数据写入阶段对所述驱动模块的阈值电压进行补偿；

所述发光控制模块用于在写入帧和保持帧的发光阶段导通，所述驱动模块用于在所述发光阶段驱动所述发光模块发光；

所述像素电路还包括重置模块，所述重置模块与所述驱动模块的第一端或第二端电连接，所述重置模块用于在重置阶段对所述驱动模块的第一端和第二端的电位重置为固定的重置电压；

所述发光控制模块包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元串联在第一电源线与所述驱动模块的第一端之间；所述第二发光控制单元串联在所述驱动模块的第二端与所述发光模块的第一端之间，所述发光模块的第二端与第二电源线电连接；

所述数据写入模块的第一端与数据线电连接，所述数据写入模块的第二端与所述驱动模块的第一端电连接；

所述重置模块包括所述第一发光控制单元和所述数据写入模块；所述数据线用于在所述写入帧的数据写入阶段传输所述数据电压，以及在所述保持帧的重置阶段传输第一电源电压；

其中，所述第一发光控制单元用于在所述写入帧的重置阶段，将所述第一电源电压写入到所述驱动模块的第一端和第二端；

所述数据写入模块用于在所述保持帧的重置阶段，将所述第一电源电压写入到所述驱动模块的第一端和第二端；

其中，在所述写入帧，所述重置阶段介于所述数据写入阶段和所述发光阶段之间；在所述保持帧，所述重置阶段在所述发光阶段之前。

2.根据权利要求1所述的像素电路，其特征在于，所述驱动模块包括驱动晶体管，所述驱动晶体管为P型晶体管，所述重置电压大于所述数据电压。

3.根据权利要求2所述的像素电路，其特征在于，还包括初始化模块，

所述初始化模块用于在所述写入帧的第一初始化阶段，将初始化电压写入到所述发光模块的第一端和所述驱动模块的控制端；其中，在所述写入帧，所述第一初始化阶段在所述数据写入阶段之前；

所述初始化模块还用于在所述保持帧的第一初始化阶段，将所述初始化电压写入到所述发光模块的第一端；在所述保持帧，所述第一初始化阶段在所述重置阶段之前。

4.根据权利要求3所述的像素电路，其特征在于，所述初始化模块还用于在写入帧的第二初始化阶段，将初始化电压写入到所述发光模块的第一端和所述驱动模块的控制端；其中所述第二初始化阶段在所述第一初始化阶段之前进行。

5.根据权利要求4所述的像素电路，其特征在于，所述写入帧还包括预充阶段，所述数据写入模块还用于在写入帧的预充阶段，向所述驱动模块的控制端写入预充电压；所述预充电压为所述像素电路同列中的上n行像素电路对应的数据电压，n≥2；其中，在写入帧，所述预充阶段介于所述第二初始化阶段和所述第一初始化阶段之间，所述数据写入阶段在所述第一初始化阶段后。

6.根据权利要求4所述的像素电路，其特征在于，所述初始化模块还用于在所述保持帧的第二初始化阶段导通，其中，在保持帧，所述第二初始化阶段在所述第一初始化阶段之前。

7.根据权利要求3所述的像素电路，其特征在于，所述初始化模块的控制端连接第一扫描线，所述数据写入模块的控制端连接第二扫描线，所述第一扫描线、所述第二扫描线连接相同的扫描驱动电路。

8.根据权利要求7所述的像素电路，其特征在于，所述重置模块的控制端连接第三扫描线，所述第一扫描线、所述第二扫描线和所述第三扫描线连接相同的扫描驱动电路。

9.根据权利要求2-8任一项所述的像素电路，其特征在于，还包括第一存储模块，所述第一存储模块的第一端连接所述第一电源线，所述第一存储模块的第二端连接所述驱动模块的控制端；

所述像素电路还包括第二存储模块，所述第二存储模块的第一端连接所述第一电源线，所述第二存储模块的第二端连接所述驱动模块的第一端；

所述写入帧还包括亚阈值补偿阶段，所述补偿模块还用于所述亚阈值补偿阶段导通，其中，所述亚阈值补偿阶段介于所述写入帧的所述数据写入阶段与所述重置阶段之间。

10.根据权利要求2-8任一项所述的像素电路，其特征在于，所述第一发光控制单元的控制端连接第一发光控制线，所述第二发光控制单元的控制端连接第二发光控制线；

所述补偿模块连接在所述驱动模块的第二端与所述驱动模块的控制端之间，所述补偿模块的控制端连接所述第一发光控制线；其中，所述第一发光控制单元所包括的晶体管与所述补偿模块所包括的晶体管的沟道类型相反；

或者，所述重置模块的第一端接入所述重置电压，所述重置模块的第二端与所述驱动模块的第二端电连接；所述补偿模块连接在所述驱动模块的第二端与所述驱动模块的控制端之间，所述补偿模块的控制端连接补偿控制信号线。

11.一种像素电路的驱动方法，其特征在于，包括：

在写入帧，数据写入模块在数据写入阶段向驱动模块的控制端写入数据电压，补偿模块在所述写入帧的数据写入阶段对所述驱动模块的阈值电压进行补偿；重置模块在重置阶段对所述驱动模块的第一端和第二端的电位重置为固定的重置电压，发光控制模块在发光阶段导通，驱动模块在所述发光阶段驱动发光模块发光；

在保持帧，重置模块在重置阶段对所述驱动模块的第一端和第二端的电位重置为固定的重置电压，发光控制模块在发光阶段导通，驱动模块在所述发光阶段驱动所述发光模块发光；

所述发光控制模块包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元串联在第一电源线与所述驱动模块的第一端之间；所述第二发光控制单元串联在所述驱动模块的第二端与所述发光模块的第一端之间，所述发光模块的第二端与第二电源线电连接；

所述数据写入模块的第一端与数据线电连接，所述数据写入模块的第二端与所述驱动模块的第一端电连接；

所述重置模块包括所述第一发光控制单元和所述数据写入模块；所述数据线用于在所述写入帧的数据写入阶段传输所述数据电压，以及在所述保持帧的重置阶段传输第一电源电压；

其中，所述第一发光控制单元在所述写入帧的重置阶段，将所述第一电源电压写入到所述驱动模块的第一端和第二端；所述数据写入模块在所述保持帧的重置阶段，将所述第一电源电压写入到所述驱动模块的第一端和第二端；

其中，在所述写入帧，所述重置阶段介于所述数据写入阶段和所述发光阶段之间；在所述保持帧，所述重置阶段在所述发光阶段之前。

12.根据权利要求11所述的像素电路的驱动方法，其特征在于，所述像素电路还包括补偿模块；所述驱动方法还包括：

在所述写入帧，初始化模块在第一初始化阶段和第二初始化阶段，将初始化电压写入到所述发光模块的第一端和所述驱动模块的控制端。

13.根据权利要求12所述的像素电路的驱动方法，其特征在于，所述写入帧还包括预充阶段，所述驱动方法还包括：

所述数据写入模块在写入帧的预充阶段，向所述驱动模块的控制端写入预充电压；

其中，在写入帧，所述预充阶段介于所述第一初始化阶段和所述第二初始化阶段之间，所述数据写入阶段在所述第二初始化阶段后。

14.根据权利要求12所述的像素电路的驱动方法，其特征在于，所述像素电路的驱动方法还包括：

在所述保持帧，所述初始化模块在第一初始化阶段和第二初始化阶段，将初始化电压写入到所述发光模块的第一端。

Images