CN115312475A - 用于半导体裸片组合件的囊封翘曲减少及相关联方法及*** - Google Patents

用于半导体裸片组合件的囊封翘曲减少及相关联方法及*** Download PDF

Info

Publication number
CN115312475A
CN115312475A CN202210474510.7A CN202210474510A CN115312475A CN 115312475 A CN115312475 A CN 115312475A CN 202210474510 A CN202210474510 A CN 202210474510A CN 115312475 A CN115312475 A CN 115312475A
Authority
CN
China
Prior art keywords
semiconductor
mold frame
interface
die
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210474510.7A
Other languages
English (en)
Inventor
B·P·沃兹
陈亮均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115312475A publication Critical patent/CN115312475A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开用于半导体裸片组合件的囊封翘曲减少及相关联方法及***。在一个实施例中，一种半导体裸片组合件包含接口裸片、附接到所述接口裸片的表面的半导体裸片堆叠，其中所述半导体裸片堆叠具有距所述表面的第一高度。所述半导体裸片组合件还包含在所述表面之上且包围所述半导体裸片堆叠的囊封剂，其中所述囊封剂包含侧壁，所述侧壁具有从所述表面延伸到小于所述第一高度的第二高度的第一部分及从所述第二高速延伸到所述第一高度的第二部分。此外，所述第一部分具有第一纹理且所述第二部分具有不同于所述第一纹理的第二纹理。

Description

用于半导体裸片组合件的囊封翘曲减少及相关联方法及***
技术领域
本公开大体上涉及半导体裸片组合件，且更特定来说，涉及用于半导体裸片组合件 的囊封翘曲减少及相关联方法及***。
背景技术
半导体封装通常包含安装在衬底上且包封于保护性遮盖物(例如囊封材料)中的半导 体裸片(例如存储器芯片、微处理器芯片、成像器芯片)。半导体裸片可包含功能特征，例如存储器单元、处理器电路或成像器装置，以及电连接到功能特征的接合垫。接合垫 可电连接到衬底的对应导电结构，其可耦合到保护性遮盖物外的端子使得半导体裸片可 连接到更高级电路***。
市场压力不断地驱使半导体制造商减小半导体封装的大小以适配电子装置的空间 约束。在一些半导体封装中，直接芯片附接方法(例如，半导体裸片与衬底之间的倒装芯片接合)可用于减小半导体封装的占用面积。此类直接芯片附接方法包含将电耦合到半导体裸片的多个导电支柱直接连接到衬底的对应导电结构(例如导电凸块)。在这方面，焊 料结构可经形成于个别导电支柱上方以将导电支柱接合到对应导电结构-例如，形成包含 导电支柱、焊料结构及导电凸块的互连件(其可称为接头)。此外，囊封材料可经施覆以 保护半导体裸片。
发明内容
在一个方面中，本申请案提供一种半导体裸片组合件，其包括：接口裸片；半导体裸片，其附接到所述接口裸片的表面，所述半导体裸片具有距所述表面的第一高度；及 囊封剂，其在所述表面之上且包围所述半导体裸片，所述囊封剂包含侧壁，所述侧壁具 有：下区段，其从所述表面延伸到小于所述第一高度的第二高度，所述下区段具有第一 表面纹理；及上区段，其从所述第二高度延伸到所述第一高度，所述上区段具有不同于 所述第一表面纹理的第二表面纹理。
在另一方面中，本申请案提供一种模具框架，其包括：水平构件，其包含外表面及与所述外表面相对的内表面；及壁构件，其连接到所述内表面的***区，所述壁构件具 有距所述内表面的第一长度且包含圆柱形内侧壁，其中：所述水平构件的所述内表面与 所述壁构件的所述内侧壁形成经配置以覆盖附接到衬底的多个半导体裸片的空腔；且对 应于所述空腔的所述内表面包含具有距所述内表面的第二长度的一群组突出分隔件，所 述第二长度小于所述第一长度。
在另一方面中，本申请案提供一种方法，其包括：将半导体裸片堆叠附接到接口衬底，所述半导体裸片堆叠与所述接口衬底的割切道对准；将模具框架定位于所述半导体 裸片堆叠之上使得所述半导体裸片堆叠围封于所述模具框架的空腔内，其中对应于所述 空腔的所述模具框架的内表面包含从所述内表面向所述接口衬底延伸的一群组突出分 隔件；通过所述模具框架将囊封剂施配于所述接口衬底及所述半导体裸片堆叠之上使得 所述囊封剂填充所述堆叠之间的空间，所述空间对应于所述割切道；及使所述囊封剂的 至少一部分从所述空间移位。
附图说明
参考附图可更好地理解本技术的许多方面。图中的组件不一定是按比例的。而是，应将重点放在清楚地说明本技术的原理上。
图1是具有半导体裸片堆叠的接口晶片的图。
图2A到2E说明用于形成半导体裸片组合件的过程的阶段。
图3A到3F说明根据本技术的实施例的用于形成半导体裸片组合件的过程的阶段。
图4说明根据本技术的实施例的用于形成半导体裸片组合件的过程的阶段。
图5A及5B说明根据本技术的实施例的实例模具框架。
图5C及5D说明根据本技术的实施例的实例半导体裸片组合件。
图6是根据本技术的实施例的半导体裸片组合件。
图7是示意性地说明包含根据本技术的实施例配置的半导体裸片组合件的***的框 图。
图8是根据本技术的实施例的形成半导体裸片组合件的方法的流程图。
具体实施方式
下文描述涉及减少半导体裸片组合件的晶片翘曲及相关联***及方法的若干实施 例的特定细节。晶片级封装(WLP)可为半导体裸片组合件(半导体装置组合件)提供按比例缩放的形状因子。WLP技术利用半导体裸片或半导体裸片堆叠(例如有源裸片，称为 良好裸片、存储器裸片)附接到其的接口晶片。个别半导体裸片(或半导体裸片堆叠)与接 口晶片的对应接口裸片对准且电连接到所述对应接口裸片。接口裸片可包含与半导体裸 片(例如控制半导体裸片的逻辑裸片)或具有经配置以在半导体裸片(或堆叠的半导体裸 片)与较高级电路***之间路由电信号的重布层(RDL)的中介层裸片不同类型的半导体 裸片。
针对某些半导体裸片组合件，个别逻辑裸片及/或中介层裸片的大小大于被对应半导 体裸片(或半导体裸片堆叠)占据的面积，使得额外端子(例如，定位在半导体裸片的占用 面积外的球栅阵列(BGA)中的球)可用于半导体裸片(或半导体裸片堆叠)。以此方式，半 导体裸片可经由额外端子传输/接收信号以有效地处置高带宽信号，此可称为扇出封装(FOP)方案。因而，在邻近半导体裸片(或邻近半导体裸片堆叠)之间存在空间，且所述空 间对应于用于接口裸片的分割线(scribe line)(其也可称为割切道(dicing lane/dicingstreet)、 切割线(cutting line)或类似物)。被半导体裸片占据的总面积与接口晶片的总面积之间的 比可称为裸片比。
在半导体裸片(或半导体裸片堆叠)已附接到接口晶片(其可称为晶片上芯片(CoW)) 之后，可将囊封材料(例如模制化合物材料、环氧树脂模制化合物(EMC))安置于接口晶 片之上使得半导体裸片(或半导体裸片堆叠)浸没于囊封材料中。此外，半导体裸片之间 的空间用囊封材料填充。随后，囊封材料在高温下固化以使囊封材料硬化以便为半导体裸片提供保护。随后，半导体裸片(或半导体裸片堆叠)上方的过量囊封材料可使用研磨 工艺步骤移除。使用囊封材料为半导体裸片提供保护的工艺步骤可称为模制工艺。
在模制工艺之后，接着可进行一或多个单切工艺步骤以沿着分割线单切(例如，切断、 分离)个别半导体裸片组合件。在一些实施例中，单切工艺步骤利用割切锯(单切刀片或 锯)切割接口晶片及半导体裸片之间的空间中的囊封材料，以单切各自包含接口裸片及附 接到接口裸片的半导体裸片(或半导体裸片堆叠)的个别半导体裸片组合件。
囊封材料通常具有不同于半导体裸片及/或中介层裸片的半导体材料-例如硅的热膨 胀系数(CTE)。举例来说，硅具有2.6ppm/℃的CTE，而囊封材料可具有大三(3)到四(4)倍的CTE-例如范围从7到10ppm/℃甚至更大的CTE值。由于CTE值的失配，承载半 导体裸片堆叠的接口晶片在囊封材料被固化时经历应力，此可致使接口晶片变形(例如， 向上或向下弯曲、翘曲、扭曲)。在一些情况中，如果裸片比(被半导体裸片占据的总面 积与接口晶片的总面积之间的比)由于接口晶片之上的囊封材料的量相对增加而减小，那 么可加剧晶片翘曲。在一些情况中，晶片翘曲可能太严重而在下游工艺步骤中引起困难。 举例来说，晶片翘曲可能使接口晶片的真空夹紧对于研磨工艺步骤来说较困难。
本技术经设计以通过在模制工艺期间减少接口晶片之上的囊封材料量来减少(例如 缓解)晶片翘曲。举例来说，模具框架(模具包封)可包含与接口衬底的分割线对准(且因此， 与半导体裸片之间的空间对准)的突出分隔件(例如脊、鳍、刀片、栅栏、分隔物或类似物)。如本文中更详细描述，突出分隔件减小模具框架的空腔的体积，其对应于接口晶片 之上的囊封材料量。在一些实施例中，突出分隔件使囊封材料的部分从半导体裸片之间 的空间移位(例如逐出、挤压出、挤出、压出)。
因此，囊封材料将在模制工艺之后包含沿着至少一些分割线的凹槽(例如印记、压痕、 沟槽)。以此方式，囊封材料量可经减少以在囊封材料固化时缓解起源于CTE失配的晶片翘曲问题。在一些实施例中，模具框架的空腔及分隔件经涂覆有具有低表面能量的材 料(例如Paralyne)。在一些实施例中，离型膜可***于囊封材料与模具框架之间以促进 从模具框架释放接口晶片或反之亦然。在一些实施例中，模具框架包含一或多个开口以 为离型膜提供真空吸力。
术语“半导体装置或裸片”通常指包含一或多种半导体材料的固态装置。半导体装置的实例包含逻辑装置、存储器装置、微处理器或二极管等。此类半导体装置可包含集 成电路或组件、数据存储元件、处理组件及/或制造在半导体衬底上的其它特征。此外， 术语“半导体装置或裸片”可指成品装置或指在变成成品装置之前的各个处理阶段的组 合件或其它结构。取决于其使用上下文，术语“衬底”可指晶片级衬底或单切裸片级衬 底。而且，衬底可包含半导体晶片、封装支撑衬底、中介层、半导体装置或裸片或类似 物。相关领域的一般技术人员应认识到，可在晶片级或裸片级执行本文中描述的方法的 合适步骤。
此外，除非上下文另外指示，否则本文中公开的结构可使用常规半导体制造技术形 成。可例如使用化学气相沉积、物理气相沉积、原子层沉积、自旋涂覆、镀覆及/或其它合适的技术来沉积材料。类似地，可例如使用等离子体蚀刻、湿蚀刻、化学机械平坦化 或其它合适的技术来移除材料。一些技术可与光刻工艺组合。相关领域的技术人员还应 理解，本技术可具有额外实施例，且可在没有本文中参考图2A到5描述的实施例的细 节中的若干细节的情况下实践本技术。
如本文中使用，术语“竖直”、“横向”、“向下”、“向上”、“上”及“下” 可指半导体裸片组合件中的特征鉴于图中展示的定向的相对方向或位置。举例来说，“上” 或“最上”可指一特征比另一特征更靠近页面顶部定位。然而，这些术语应被广义地理 解为包含具有其它定向的半导体装置。
图1是具有半导体裸片110的堆叠的接口衬底105(或接口晶片)的图。承载半导体裸片110的堆叠的接口衬底105可在WLP技术的上下文中称为重组晶片(或晶片上芯片)， 这是鉴于经单切的个别半导体裸片110是对准的且附接到接口衬底105的对应接口裸片 106。尽管本技术在本文中用包含附接到接口裸片(例如接口裸片106)的半导体裸片堆叠 (例如半导体裸片110的堆叠)的半导体装置组合件描述，但应理解，本技术的原理不限 于此。举例来说，根据本技术的半导体装置组合件可包含附接到接口裸片的单个半导体 裸片。
在一些实施例中，接口裸片106是与堆叠的半导体裸片110(例如存储器裸片)不同类型的半导体裸片(例如逻辑裸片、控制器裸片)。逻辑裸片可经配置以与半导体裸片110及与逻辑裸片耦合的更高级电路***(例如主机装置)交换电信号。在一些实施例中，接 口裸片106是中介层裸片，其具有经配置以在半导体裸片110的堆叠与更高级电路*** -例如通过中介层裸片与半导体裸片110的堆叠耦合的中央处理单元(CPU)之间路由电信 号的各种导电结构(例如重布层、通路、互连件)。
半导体裸片110的堆叠包含堆叠于彼此顶上的半导体裸片110。堆叠的每一半导体裸片110具有面朝接口裸片106的前侧(例如，具有集成电路的有源侧、连接到集成电路 的接合垫、连接到接合垫的导电支柱等的有源侧)及与前侧相对的背侧。堆叠的最上半导 体裸片110可称为顶部裸片，且定位于顶部裸片与接口裸片106之间的一或多个半导体 裸片110可称为核心裸片。
在一些实施例中，在完成前侧晶片处理(例如，形成导电支柱)之后，核心晶片(包含 核心裸片的晶片)临时接合到载体晶片，使得核心晶片可经减薄以从背侧暴露核心裸片的 通路(例如穿硅通路(TSV))。随后，形成用于核心裸片的各种背侧导电结构(例如连接到经暴露通路的导电凸块)。接着，核心裸片被割切并将其与顶部裸片一起堆叠于接口衬底105上(例如，使用热压接合步骤)以产生图1中所说明的重组晶片。用于产生互连结构(例如，在前侧上形成导电支柱、从背侧减薄晶片、在背侧上形成导电凸块)的工艺步骤可应 用到接口衬底105，使得适当互连结构可形成于接口裸片106的前侧及/或背侧上。然而， 堆叠的顶部裸片可比核心裸片更薄且可不具有背侧导电结构(或TSV)。
由于半导体裸片110的堆叠与接口衬底105的接口裸片106对准，半导体裸片110的堆叠之间的空间(在图1中标示为“S”)对应于接口衬底105的分割线115。分割线115 包含沿着x方向的水平分割线115a及沿着y方向的竖直分割线115b。因而，半导体裸 片110的堆叠之间的空间可在x方向及y方向两者上形成供囊封材料在模制工艺期间流 动的通道，如下文参考图2A及3A描述。
裸片比可定义为被附接到接口衬底105的半导体裸片110的堆叠占据的总面积与接 口衬底105的总面积之间的比。如果堆叠之间的空间增加，那么裸片比将减小。因此， 如果裸片比减小，那么接口衬底105之上的囊封材料量将增加，从而使接口衬底105在 模制工艺期间经历晶片翘曲的风险增加。在FOP方案的上下文中，裸片比可由于半导体 裸片110的堆叠与接口裸片106之间的面积差异而按比例调整(减小)。因而，当与其中 半导体裸片110的堆叠与接口裸片106之间的面积差异相对较小的扇入封装(FIP)方案相 比时，FOP方案中的晶片翘曲问题可加剧。在一些情况中，独立于FOP或FIP方案，裸 片比基于半导体裸片110(例如动态随机存取存储器(DRAM)裸片)的堆叠与接口裸片(其 可与客户的封装大小要求相关)之间的大小差异来确定。
图1还描绘接口衬底105的***区120，其定位于半导体裸片110的最外堆叠与接口衬底105的边缘之间。期望减少***区120之上的囊封材料以缓解晶片翘曲问题。
图2A到2E说明用于形成半导体裸片组合件的过程的阶段。图2A说明临时接合到承载附接到其的半导体裸片110的堆叠的接口衬底105的支撑衬底205的横截面图。接 口衬底105可如上文参考图1描述那样被减薄。图2A还说明具有安置于接口衬底105 之上的空腔220及囊封材料225的模具框架210。模具框架210可经配置以将空腔220 带向接口衬底105(如由深色的竖直箭头指示)使得囊封材料225可经按压以跨接口衬底 105散布(如由浅色水平箭头指示)。在一些实施例中，囊封材料225可经加热以促进囊 封材料225跨接口衬底105的散布。
图2B说明囊封材料225被模具框架210按压使得半导体裸片110的堆叠完全围封于囊封材料225内且半导体裸片110的堆叠之间的空间S(对应于分割线115)填充有囊 封材料225。随着模具框架210按压囊封材料225，囊封材料225可经由半导体裸片110 的堆叠之间的空间S(例如，沿着参考图1描述的x方向及y方向两者的通道)跨接口衬 底105散布。
图2C说明在模具框架210被移除之后(即，在接口衬底105从模具框架210释放之后)囊封材料225覆盖附接到接口衬底105的半导体裸片110的堆叠。在此过程阶段，半 导体裸片110的堆叠完全浸没于囊封材料225的表面226下方。表面226是平坦的，没 有任何表面特征，且除了接口衬底105的边缘外，囊封材料225覆盖整个接口衬底105。 随后，囊封材料225可在高温下固化以使囊封材料225硬化以为半导体裸片110的堆叠 提供保护。接口衬底105可至少部分由于由囊封材料225与接口衬底105之间的CTE 失配引入的应力而经受晶片翘曲问题。
图2D说明在研磨工艺移除半导体裸片110的堆叠上方的过量囊封材料225以暴露堆叠的顶部裸片之后接口衬底105承载半导体裸片110的堆叠。在一些实施例中，顶部 裸片的部分还可在研磨工艺期间移除。在一些情况中，晶片翘曲可能严重到足以使研磨 工艺工具在处置接口衬底105时遇到困难-例如，由于恶化的真空吸力所致的晶片夹紧问 题。此类困难可在接口衬底105内创建非均匀工艺条件，从而导致良率损失-例如，由于 囊封材料225的不均匀移除。在一些情况中，接口衬底105可被丢弃(报废)。
图2E说明接口衬底105承载与支撑衬底205分离且放置于安装带230上的半导体裸片110的堆叠。随后，附接到半导体裸片110的对应堆叠的个别接口裸片106可使用 单切刀片235(或割切刀片)沿着切割线单切。
图3A到3F说明根据本技术的用于形成半导体裸片组合件的过程的阶段。图3A说明图2A的大体上类似特征。举例来说，图3A说明临时接合(例如，通过未展示的粘合 材料)到承载附接到其的半导体裸片110的堆叠的接口衬底105的支撑衬底205(例如载 体晶片)的横截面图。接口衬底105可如上文参考图1描述那样被减薄。
图3A还说明模具框架310(其可包含参考图2A描述的模具框架210的方面)及囊封材料225(例如环氧树脂模制化合物(EMC)、模制化合物材料)。模具框架310包含空腔 320，其可具有距接口衬底105的大约1.1mm的深度。在一些实施例中，在模具框架310 定位于接口衬底105上之后，囊封材料225通过模具框架310的开口315注入到空腔320 中。在这方面，开口315从模具框架310的外表面延伸到空腔320使得开口315可将囊 封材料225供应到空腔320中。此后，可如图3A中展示那样堵塞开口315。在其它实 施例中，囊封材料225在模具框架310定位于囊封材料225上方之前施配于接口衬底105 之上。模具框架310可经配置以将空腔320带向接口衬底105(如由深色的竖直箭头指示) 使得囊封材料225可经按压以跨接口衬底105散布(如由浅色水平箭头指示)。在一些实 施例中，囊封材料225可经加热以促进囊封材料225跨接口衬底105散布。
此外，模具框架310包含从空腔320的上顶向接口衬底105延伸的多个分隔件340(也个别地识别为340a及340b)。图3A描绘包含具有宽度W1的分隔件340a的模具框 架310，其中每一分隔件340a对应于参考图1所描述的半导体裸片110的堆叠之间的分 割线115中的一者。图3A中还描绘具有宽度W2(不同于宽度W1)的分隔件340b，其对 应于参考图1所描述的接口衬底105的***区120。分隔件340b可与空腔320的内侧壁 合并。应了解，归因于分隔件340a及340b，空腔320在与模具框架210的空腔220比 较时具有较小体积。而且，囊封材料225的总量可经估计以匹配空腔320的体积。因而， 空腔320中存在的囊封材料225的量小于空腔220中存在的囊封材料225的量，借此缓 解模制工艺期间的晶片翘曲问题。
图3B说明囊封材料225被模具框架310按压使得半导体裸片110的堆叠完全围封于囊封材料225内。随着模具框架310按压囊封材料225，囊封材料225可经由半导体 裸片110的堆叠之间的空间S(例如，参考图1描述的沿着x方向及y方向两者的通道) 跨接口衬底105散布。此外，半导体裸片110的堆叠之间的空间S(对应于分割线115) 由于突出分隔件340a逐出囊封材料225的部分(如果囊封材料225已填充空间，如图2A 中所描绘)或部分占据空间(如果囊封材料225流到空间中)而部分填充有囊封材料225。
在这方面，分隔件340a具有长度L，其被确定为将分隔件340a的端部定位成经过半导体裸片110的堆叠的顶部裸片且在接口衬底105上方距离D处。在一些实施例中， 距离D经确定以使囊封材料225通过对应于接口衬底105与分隔件340a的端部之间的 距离D的间隙跨接口衬底105散布。距离D的范围可在十(10)到三百(300)微米之间。在 一些实施例中，离型膜(例如参考图5B描述的离型膜565)可放置于空腔320与囊封剂材 料225之间。离型膜可促进从模具框架310释放承载半导体裸片110的堆叠的接口衬底 105。
图3C说明在模具框架310移除之后(即，在接口衬底105从模具框架310释放之后)囊封材料225覆盖(且包围)附接到接口衬底105的半导体裸片110的堆叠。在此过程阶 段，囊封材料225的表面226具有由突出分隔件340留下的印记(例如沟槽、凹槽、压痕)。 随后，囊封材料225可在高温下固化(例如交联)以使囊封材料225硬化以为半导体裸片 110的堆叠提供保护。晶片翘曲问题可得到缓解，因为接口衬底105之上的囊封材料225 的量由于突出分隔件340占据模具框架310的空腔320的部分而小于图2C的囊封材料 225的量。
图3D说明在研磨工艺移除半导体裸片110的堆叠上方的过量囊封材料225以暴露半导体裸片110的堆叠的顶部裸片之后接口衬底105承载半导体裸片110的堆叠。在一 些实施例中，顶部裸片的部分也可在研磨工艺期间移除。由于在模制工艺期间基于囊封 材料225的量减少而减少翘曲，可避免晶片夹紧问题(例如，在研磨工艺处，工具通过真 空吸力固持接口衬底105)。
图3E说明接口衬底105承载与支撑衬底205分离且放置于安装带230上的半导体裸片110的堆叠。随后，个别半导体裸片组合件350(即，附接到半导体裸片110的堆叠 的接口裸片106及包围半导体裸片110的堆叠的囊封材料225)可使用一或多个单切工艺 步骤单切。在一些实施例中，单切刀片235可用于沿着参考图1描述的分割线115切割 囊封材料225及接着切割接口衬底105。此外，应了解，单切刀片235移动以切断个别 半导体裸片组合件350的距离减小(例如，当相较于图2E中描绘的切割距离时)，这是由 于半导体裸片110的堆叠之间的空间被囊封材料225部分填充(例如，当相较于空间被囊 封材料225完全填充时，如图2E中描绘)。
在替代实施例中，安装带230可经放置成与半导体裸片110的堆叠接触(即，承载半导体裸片110的堆叠的接口衬底105旋转180度或“翻转”)，如图3F中说明。随后， 个别半导体裸片组合件350可使用单切刀片235单切以沿着参考图1描述的分割线115 切割接口衬底105及接着切割囊封材料225。
参考图3A到3F描述的过程可被认为包含压模的方面，这是鉴于囊封材料225被按压到未被半导体裸片110的堆叠及分隔件340占据的空腔320内的可用空间中。通过在 模制工艺期间减小空腔320的体积及囊封材料225的量，可减少(缓解)晶片翘曲。而且， 本技术可促进针对半导体裸片组合件350部署不同囊封材料-例如，具有其它优点但具有 更大CTE的模制化合物材料。
尽管本技术的前述描述说明分隔件340之间的半导体裸片110的单个堆叠，但本技术不限于此。举例来说，半导体裸片110的两个或更多个堆叠可定位于分隔件340之间 -例如1x2、2x2、3x3、1x2、1x3、2x3等。此外，模具框架310可包含多于一个开口(例 如，开口315)以促进将囊封材料225注入到空腔320中。在一些实施例中，单个半导体 裸片(而非半导体裸片110的堆叠)可附接到接口裸片106。
图4说明根据本技术的实施例的用于形成半导体裸片组合件的过程的阶段。图4说明图3A的大体上类似特征。举例来说，图4说明临时接合到承载附接到其的半导体裸 片110的堆叠的接口衬底105的支撑衬底205(例如载体晶片)的横截面图。接口衬底105 可如上文参考图1描述那样被减薄。而且，图4说明可包含参考图3A描述的模具框架 310的方面的模具框架410。举例来说，模具框架410包含分隔件440(也个别识别为440a 及440b)及空腔420。
与经配置以将空腔320带向接口衬底105的模具框架310相比，模具框架410可锁定到接口衬底105上方的一位置中使得分隔件440a占据半导体裸片110的堆叠之间的 空间的部分。随后，囊封材料225可注入到空腔420中，如由浅色水平箭头指示。一旦 囊封材料225填充未被半导体裸片110的堆叠及分隔件440占据的空腔420内的可用空 间，承载半导体裸片110的堆叠的接口衬底105就可遵循参考图3C到3F描述的工艺步 骤。因而，参考图4描述的模制工艺可被认为包含传递模制工艺的方面。
图5A及5B说明根据本技术的实施例的模具框架(其可称为模具包封)。图5A说明可包含参考图3A及4描述的模具框架310及/或410的方面的模具框架510。模具框架 510包含包括外表面551及与外表面551相对的内表面552的水平构件550。模具框架 510还包含连接到内表面552的***区的壁构件555。壁构件555具有距内表面552的 第一长度(标示为“L1”)且包含圆柱形内侧壁556。水平构件550的内表面552及壁构 件555的内侧壁556形成空腔520，其经配置以覆盖附接到衬底(例如接口衬底105)的一 组半导体裸片堆叠(例如半导体裸片110的堆叠)。此外，对应于空腔520的内表面552 包含具有距内表面552的第二长度(标示为“L2”)的一群组突出分隔件540(也个别地识 别为540a)，其中第二长度(L2)小于第一长度(L1)。
在一些实施例中，突出分隔件540中的至少一者对应于衬底的分割线-例如，参考图 1描述的分割线115。在一些实施例中，突出分隔件的至少一子群组经布置以彼此正交相交以形成矩形的图案(例如图5C及5D中描绘的网格图案)。此外，图案(或网格图案 的单个单元)的每一矩形可对应于参考图5C及5D更详细描述的一或多个半导体裸片堆 叠。在一些实施例中，对应于空腔520的内表面552、壁构件555的内侧壁556及所述 群组的突出分隔件经涂覆有具有低表面能量的材料(例如Paralyne)。
在一些实施例中，对应于空腔520的内表面552进一步包含具有距内表面552的第三长度(标示为“L3”)的至少一个突出分隔件(例如540c)，其中第三长度(L3)小于第二 长度(L2)。在一些情况中，第三长度(L3)可经确定为进一步促进囊封材料(例如囊封材料225)散布于衬底的特定区中-例如，囊封材料最初定位的接口衬底105的中心区，如图 3A中展示那样。在一些实施例中，对应于空腔520的内表面552进一步包含达到半导 体裸片的堆叠附接到其的衬底的表面的至少一个突出分隔件。
在一些实施例中，突出分隔件540中的至少一者具有小于或等于单切刀片(例如单切 刀片235)的宽度的宽度(标示为“W”)。举例来说，如果接口裸片106具有与半导体裸 片110的堆叠大约相同的宽度(或长度)(例如，如在FIP方案中)，那么维持突出分隔件的 宽度小于或等于单切刀片的宽度将有益于避免增加割切道的宽度。在其它实施例中，突 出分隔件中的至少一者具有大于单切刀片(例如单切刀片235)的宽度的宽度。举例来说， 如果接口裸片106具有比半导体裸片110的堆叠更大的宽度(或长度)(例如，如在FOP 方案中)，那么突出分隔件的宽度可大于单切刀片的宽度使得接口衬底105之上(例如， 半导体裸片110的堆叠之间)的囊封材料量可减少。
在一些实施例中，模具框架510可经修改以包含说明模具框架511的图5B中所展示的开口560。在这方面，对应于图案的矩形(网格图案的单元)的内表面522的部分包 含经配置以为定位于矩形中的离型膜565提供真空吸力的至少一个开口560。离型膜565 可促进在囊封材料填充空腔之后释放承载一组半导体裸片堆叠的衬底，如参考图3B及 3C描述。在一些实施例中，离型膜565可与模具框架510(例如，没有开口560)一起使 用。
图5C及5D分别说明根据本技术的实施例的半导体裸片组合件501及502。此外， 图5C及5D各自说明承载半导体裸片110的堆叠的接口晶片的区域-例如，参考图1描 述的接口衬底105。半导体裸片组合件501及502可为参考图3E及3F描述的半导体裸 片组合件350的实例或包含所述半导体裸片组合件的方面。举例来说，半导体裸片组合 件501及502各自包含附接到接口裸片106及囊封剂570的半导体裸片110的堆叠。囊 封剂570可具有距接口裸片106的表面的第一高度(标示为“H1”)，其可对应于半导体 裸片110的堆叠的高度。如本文中描述，囊封剂570可基于具有突出分隔件的不同布置 的模具框架具有不同侧壁配置。
在一些实施例中，模具框架(例如模具框架310、410、510、511)包含突出分隔件，其各自与对应分割线(例如，图5C的x方向上的分割线115a及y方向上的分割线115b) 对准使得正交相交的突出分隔件形成网格图案-例如，如图5C中描绘的由突出分隔件形 成的网格图案。因而，网格图案的单个单元对应于单个半导体裸片组合件(例如半导体裸 片组合件501)。举例来说，图5C描绘对应于网格图案的单元中的一者的阴影区段580， 其包含具有接口裸片106及半导体裸片110的堆叠的半导体裸片组合件501。
以此方式，在半导体裸片组合件501已如参考图3E及3F描述那样被单切之后，半导体裸片组合件501的囊封剂570的四(4)个侧壁中的每一者包含：第一部分571(或下 区段)，其从接口裸片106的表面延伸到小于第一高度(H1)的第二高度(标示为“H2”)； 及第二部分572(或上区段)，其从第二高度延伸到第一高度。此外，第一部分571可包 含由用于单切接口裸片106(及半导体裸片堆叠之间的囊封材料)的一或多个单切工艺步 骤形成的第一表面纹理。相比之下，第二部分572可包含通过模具框架(例如模具框架 310、410、510、511)与囊封剂570之间的接触形成的第二表面纹理。
在替代实施例中，模具框架(例如模具框架310、410、510、511)包含突出分隔件，其与切割线的子集对准使得由正交相交的突出分隔件创建的网格图案的单个单元对应 于多于一个半导体裸片组合件(例如1x2、2x2、1x3、2x3、3x3个半导体裸片组合件或类 似物)。举例来说，图5D以实线描绘与突出分隔件对准的分割线的子集(例如分割线 115a-1及分割线115b-1)且以虚线描绘突出分隔件中没有的其它切割线的子集(例如分割 线115a及115b)。因而，网格图案的单元中的一者对应于阴影区段581中包含的六(6) 个半导体裸片组合件。图5D的半导体裸片组合件502对应于此类半导体裸片组合件中 的一者。
当半导体裸片组合件沿着分割线115a-1或115b-1单切时，割切刀片235切断部分占据半导体裸片组合件之间的空间的囊封材料，如参考图3E及3F描述。然而，当半导 体裸片组合件沿着分割线115a或115b(即，没有模具框架的对应突出分隔件的切割线) 单切时，割切刀片235切断完全占据半导体裸片组合件之间的空间的囊封材料，如参考 图2E描述。以此方式，半导体裸片组合件可具有囊封剂(例如半导体裸片组合件502的 囊封剂570)，其具有具不同配置的侧壁。
举例来说，除了包含类似于半导体裸片组合件501的第一部分571(或下区段)及第二部分572(或上区段)的第一侧壁外，半导体裸片组合件502还包含从接口裸片106竖 直向上延伸到第一高度(H1)的第二侧壁。第二侧壁可具有由用于单切接口裸片106(及半 导体裸片堆叠之间的囊封材料)的一或多个单切工艺步骤形成的第一表面纹理。第一与第 二侧壁可不在同一平面中。换句话说，第一侧壁在第一平面中，且第二侧壁在不同于所 述第一平面的第二平面中。
图6是根据本技术的实施例的半导体裸片组合件600。半导体裸片组合件600可为参考图3E、3F、5C及5D描述的半导体裸片组合件350、501或502的实例或包含所述 半导体裸片组合件的方面。举例来说，半导体裸片组合件600包含接口裸片(例如接口裸 片106)及附接到所述接口裸片的表面的半导体裸片堆叠(例如半导体裸片110的堆叠)。 在一些实施例中，接口裸片106对应于逻辑裸片或中介层裸片，且堆叠的半导体裸片对 应于存储器裸片(例如DRAM裸片)。
半导体裸片堆叠具有距中介层裸片的表面的第一高度(标示为“H1”)。半导体裸片组合件600还包含在表面之上且包围半导体裸片堆叠的囊封剂670(例如囊封材料225)。 囊封剂670的总高度可由于参考图3D描述的研磨工艺而对应于距表面的第一高度。此 外，囊封剂670包含侧壁660，其具有从表面延伸到小于第一高度(H1)的第二高度(标示 为“H2”)的第二高度的第一部分671(或下区段)及从第二高度延伸到第一高度的第二部 分672(或上区段)。尽管为了清楚地说明本技术的总体特征，图6将囊封剂670的侧壁 说明为笔直的，但图6的示意图601到603描绘侧壁660的侧视图的另外细节以描述第 一及第二部分(下及上区段)的特征。
示意图601可对应于图3E中描绘的半导体裸片组合件350，其中当割切刀片235 单切半导体裸片组合件350时，接口衬底105附接到安装带230。示意图601说明割切 刀片235切割半导体裸片110的堆叠之间的囊封剂670(例如囊封材料225)然后切割接 口衬底105以单切接口裸片106(因此单切半导体裸片组合件600)。如示意图601中描 绘，当割切过程完成时，割切刀片235使第二部分672保持不变。
示意图602可对应于图3F中描绘的半导体裸片组合件350，其中当割切刀片235 单切半导体裸片组合件350时，半导体裸片110的堆叠附接到安装带230。示意图602 说明割切刀片235切割接口衬底105然后切割半导体裸片110的堆叠之间的囊封剂670 (例如囊封材料225)以单切接口裸片106(因此单切半导体裸片组合件600)。如示意图602 中描绘，当切割过程完成时，割切刀片235使第二部分672保持不变。
类似地，示意图603可对应于图3F中描绘的半导体裸片组合件350，其中当割切刀片235单切半导体裸片组合件350时，半导体裸片110的堆叠附接到安装带230。割切 刀片235(从形成于参考图3D描述的囊封材料225中的凹槽或沟槽偏移)切割接口衬底 105然后切割半导体裸片110的堆叠之间的囊封剂670(例如囊封材料225)以单切接口裸 片106(因此单切半导体裸片组合件600)。由于切割在半导体裸片110的堆叠之间的囊 封材料225被移除时完成，因此割切刀片235使第二部分672保持不变。
以此方式，囊封剂670的侧壁660具有从表面延伸到小于第一高度(例如H1)的第二高度(例如H2)的下区段(例如第一部分671)及从第二高度延伸到第一高度的上区段(例如第二部分672)。此外，下区段可具有第一表面纹理(例如表面整饰、表面粗糙度等)，且 上区段可具有不同于第一表面纹理的第二表面纹理。如示意图601到603中描绘，下区 段在第一平面中且上区段在不同于所述第一平面且平行于所述第一平面的第二平面中。
如本文中描绘，第一表面纹理可通过用于单切接口裸片(且用于切断半导体裸片110 的邻近堆叠之间的囊封材料225)的一或多个单切工艺步骤形成，且第二表面纹理可通过 模具框架(例如模具框架310、410、510、511)与囊封剂670之间的接触形成。因而，第 二表面纹理可展现比第一表面纹理相对更干净的模具框架的印记(或压印)，第一表面纹 理可展现切割囊封剂670的割切刀片235的相对粗糙迹线。以此方式，第二表面纹理通 常可比第一表面纹理更平滑。此外，当割切刀片235切割囊封剂670的第一部分671连 同接口裸片106时，囊封剂670的第一部分671(下区段)与接口裸片106的边缘对准。
参考图3E、3F、5C、5D及6描述的半导体裸片组合件350、501、502及600可经 并入到无数更大及/或更复杂***中的任一者中，其代表性实例是图7中示意性地展示的 ***770。***770可包含半导体裸片组合件350、501、502或600、电源772、驱动器 774、处理器776及/或其它子***或组件778。半导体裸片组合件350、501、502或600 可包含大体上类似于上文描述的晶片翘曲减少的特征的特征。换句话说，半导体裸片组 合件350、501、502或600包含具有至少一个侧壁的囊封剂，所述至少一个侧壁具有具 不同表面整饰(例如表面粗糙度)的两个部分。所得***770可执行多种多样功能中的任 一者，例如存储器存储、数据处理及/或其它合适的功能。因此，代表性***770可包含 (无限制)手持式装置(例如，移动电话、平板计算机、数字阅读器及数字音频播放器)、计 算机及器具。***770的组件可容置于单个单元中或分布于多个互连单元上(例如，通过 通信网络)。***770的组件还可包含远程装置及多种多样计算机可读媒体中的任一者。
图8是根据本技术的实施例的形成半导体裸片组合件(例如半导体裸片组合件350或600)的方法的流程图800。流程图800可包含参考图3A到3F所描述的方法的方面。
方法包含将半导体裸片堆叠附接到接口衬底，所述半导体裸片堆叠与接口衬底的割 切道对准(方框810)。方法进一步包含将模具框架定位于半导体裸片堆叠之上使得半导体裸片堆叠围封于模具框架的空腔内，其中对应于空腔的模具框架的内表面包含从内表面向接口衬底延伸的一群组突出分隔件(方框815)。方法进一步包含通过模具框架将囊 封剂施配于接口衬底及半导体裸片堆叠之上使得囊封剂填充堆叠之间的空间，所述空间 对应于割切道(方框820)。方法进一步包含使囊封剂的至少一部分从空间移位(方框825)。
在一些实施例中，使囊封剂的至少所述部分移位包含朝向接口衬底按压模具框架使 得突出分隔件将囊封剂的至少所述部分从空间逐出。在一些实施例中，方法进一步包含将离型膜放置于空腔与囊封剂之间，其中突出分隔件经布置以彼此正交相交以形成各自对应于一或多个半导体裸片堆叠的矩形的图案，且对应于图案的矩形的内表面的部分包含经配置以向离型膜提供真空吸力的至少一个开口。
应注意，上文描述的方法描述可能的实施方案，且操作及步骤可经重新布置或以其 它方式修改且其它实施方案是可能的。此外，可组合来自方法中的两者或更多者的实施例。此外，应了解，本文已出于说明目的描述本技术的特定实施例，但可在不脱离本公 开的情况下进行各种修改。
本文论述的装置(包含半导体装置)可经形成在半导体衬底或裸片上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况中，衬底是半导体晶片。在其它情况中，衬 底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOS)或另一衬底上的 半导体材料外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不 限于)磷、硼或砷)进行掺杂来控制。掺杂可在衬底的初始形成或生长期间通过离子植入 或通过任何其它掺杂方法执行。
如本文使用，包含权利要求书中的内容，项目列表(例如，由例如短语“…中的至少一者”或“…中的一或多者”开头的项目列表)中所使用的“或”指示包含性列表，使得 (例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即， A及B及C)。而且，如本文使用，短语“基于”不应被解释为对一组封闭条件的引用。 举例来说，被描述为“基于条件A”的示范性步骤可为基于条件A及条件B两者而不脱 离本公开的范围。换句话说，如本文使用，短语“基于”应以与短语“至少部分基于” 相同的方式来解释。
从前文应了解，本文已出于说明目的描述本发明的特定实施例，但可在不脱离本发 明的范围的情况下进行各种修改。而是，在前文描述中，论述众多特定细节以提供对本技术的实施例的透彻及可行的描述。然而，相关领域的技术人员应认识到，可无需特定 细节中的一或多者来实践本公开。在其它例子中，未展示或未详细描述与存储器***及 装置通常相关联的众所周知的结构或操作，以避免模糊本技术的其它方面。一般来说， 应理解，除本文中公开的那些特定实施例外的各种其它装置、***及方法也可在本技术 的范围内。

Claims (20)

1.一种半导体裸片组合件，其包括：
接口裸片；
半导体裸片，其附接到所述接口裸片的表面，所述半导体裸片具有距所述表面的第一高度；及
囊封剂，其在所述表面之上且包围所述半导体裸片，所述囊封剂包含侧壁，所述侧壁具有：
下区段，其从所述表面延伸到小于所述第一高度的第二高度，所述下区段具有第一表面纹理；及
上区段，其从所述第二高度延伸到所述第一高度，所述上区段具有不同于所述第一表面纹理的第二表面纹理。
2.根据权利要求1所述的半导体裸片组合件，其中所述侧壁是所述囊封剂的第一侧壁，所述囊封剂进一步包括：
第二侧壁，其从所述表面延伸到所述第一高度，所述第二侧壁具有所述第一表面纹理。
3.根据权利要求2所述的半导体裸片组合件，其中：
所述第一侧壁在第一平面中；且
所述第二侧壁在不同于所述第一平面的第二平面中。
4.根据权利要求1所述的半导体裸片组合件，其中：
所述下区段在第一平面中；且
所述上区段在不同于所述第一平面且平行于所述第一平面的第二平面中。
5.根据权利要求1所述的半导体裸片组合件，其中：
所述第一表面纹理通过用于单切所述接口裸片的一或多个单切工艺步骤形成；且
所述第二表面纹理由模具框架与所述囊封剂之间的接触形成。
6.根据权利要求1所述的半导体裸片组合件，其中所述第二表面纹理通常比所述第一表面纹理更平滑。
7.根据权利要求1所述的半导体裸片组合件，其中所述下区段与所述接口裸片的边缘对准。
8.根据权利要求1所述的半导体裸片组合件，其中：
所述接口裸片对应于逻辑裸片或中介层裸片；且
所述半导体裸片对应于存储器裸片。
9.一种模具框架，其包括：
水平构件，其包含外表面及与所述外表面相对的内表面；及
壁构件，其连接到所述内表面的***区，所述壁构件具有距所述内表面的第一长度且包含圆柱形内侧壁，其中：
所述水平构件的所述内表面与所述壁构件的所述内侧壁形成经配置以覆盖附接到衬底的多个半导体裸片的空腔；且
对应于所述空腔的所述内表面包含具有距所述内表面的第二长度的一群组突出分隔件，所述第二长度小于所述第一长度。
10.根据权利要求9所述的模具框架，其中所述突出分隔件中的至少一者对应于所述衬底的分割线。
11.根据权利要求9所述的模具框架，其中所述突出分隔件的至少一子群组经布置以彼此正交相交以形成矩形的图案。
12.根据权利要求11所述的模具框架，其中所述图案的每一矩形对应于所述多个中的一或多个半导体裸片。
13.根据权利要求11所述的模具框架，其中对应于所述图案的矩形的所述内表面的部分包含经配置以为定位于所述矩形中的离型膜提供真空吸力的至少一个开口。
14.根据权利要求9所述的模具框架，其中对应于所述空腔的所述内表面、所述壁构件的所述内侧壁及所述群组的突出分隔件经涂覆有具有低表面能量的材料。
15.根据权利要求9所述的模具框架，其中所述突出分隔件是第一突出分隔件，且对应于所述空腔的所述内表面进一步包含具有距所述内表面的第三长度的至少一个第二突出分隔件，所述第三长度小于所述第二长度。
16.根据权利要求9所述的模具框架，其中所述突出分隔件中的至少一者具有大于单切刀片的宽度的宽度。
17.根据权利要求9所述的模具框架，其中所述突出分隔件中的至少一者具有小于或等于单切刀片的宽度的宽度。
18.一种方法，其包括：
将半导体裸片堆叠附接到接口衬底，所述半导体裸片堆叠与所述接口衬底的割切道对准；
将模具框架定位于所述半导体裸片堆叠之上使得所述半导体裸片堆叠围封于所述模具框架的空腔内，其中对应于所述空腔的所述模具框架的内表面包含从所述内表面向所述接口衬底延伸的一群组突出分隔件；
通过所述模具框架将囊封剂施配于所述接口衬底及所述半导体裸片堆叠之上使得所述囊封剂填充所述堆叠之间的空间，所述空间对应于所述割切道；及
使所述囊封剂的至少一部分从所述空间移位。
19.根据权利要求18所述的方法，其中使所述囊封剂的所述至少所述部分移位包含：
朝向所述接口衬底按压所述模具框架使得所述突出分隔件将所述囊封剂的所述至少所述部分从所述空间逐出。
20.根据权利要求18所述的方法，其进一步包括：
将离型膜放置于所述空腔与所述囊封剂之间，其中：
所述突出分隔件经布置以彼此正交相交以形成各自对应于一或多个半导体裸片堆叠的矩形的图案；且
对应于所述图案的矩形的所述内表面的部分包含经配置以向所述离型膜提供真空吸力的至少一个开口。
CN202210474510.7A 2021-05-06 2022-04-29 用于半导体裸片组合件的囊封翘曲减少及相关联方法及*** Pending CN115312475A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163184899P 2021-05-06 2021-05-06
US63/184,899 2021-05-06

Publications (1)

Publication Number Publication Date
CN115312475A true CN115312475A (zh) 2022-11-08

Family

ID=83855338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210474510.7A Pending CN115312475A (zh) 2021-05-06 2022-04-29 用于半导体裸片组合件的囊封翘曲减少及相关联方法及***

Country Status (2)

Country Link
US (1) US11955345B2 (zh)
CN (1) CN115312475A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116303191A (zh) * 2023-05-15 2023-06-23 芯耀辉科技有限公司 一种晶片到晶片接口互联的方法、设备及介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898093B1 (en) * 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
JP7317709B2 (ja) * 2017-10-05 2023-07-31 ソニーセミコンダクタソリューションズ株式会社 細胞電位検出装置、細胞電位検出装置の製造方法、及び、情報処理システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116303191A (zh) * 2023-05-15 2023-06-23 芯耀辉科技有限公司 一种晶片到晶片接口互联的方法、设备及介质
CN116303191B (zh) * 2023-05-15 2023-09-15 芯耀辉科技有限公司 一种晶片到晶片接口互联的方法、设备及介质

Also Published As

Publication number Publication date
US11955345B2 (en) 2024-04-09
US20220359230A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
US11145622B2 (en) Discrete polymer in fan-out packages
CN106952831B (zh) 使用热与机械强化层的装置及其制造方法
US9337063B2 (en) Package for three dimensional integrated circuit
US9053953B1 (en) Integrated circuit packaging system with underfill and method of manufacture thereof
KR20180030147A (ko) 독립적인 3d 적층
US20170040294A1 (en) Devices and Methods of Packaging Semiconductor Devices
US20160233110A1 (en) Semiconductor die assemblies with heat sink and associated systems and methods
CN115312475A (zh) 用于半导体裸片组合件的囊封翘曲减少及相关联方法及***
US20240088100A1 (en) Semiconductor assemblies with hybrid fanouts and associated methods and systems
CN113921467A (zh) 用于半导体裸片边缘防护和半导体裸片分离的方法
TWI830470B (zh) 包括用於散熱之單片矽結構之半導體裝置總成及製造其之方法
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
EP4135020A2 (en) Bond pads for semiconductor die assemblies and associated methods and systems
CN118103976A (zh) 包含用于热耗散的单片硅结构的半导体装置组合件及其制造方法
CN115692222A (zh) 芯片封装结构及制备方法
CN114695338A (zh) 半导体装置组合件和***及其制造方法
US20230068435A1 (en) Semiconductor die assemblies with sidewall protection and associated methods and systems
TWI771242B (zh) 雙晶片半導體封裝及其製備方法
TWI846093B (zh) 包括用於熱耗散之單塊矽結構之半導體裝置總成及其製造方法
US20240014083A1 (en) Semiconductor device assemblies with screen-printed epoxy spacers and methods for forming the same
CN211088246U (zh) 半导体芯片封装结构
US20230268327A1 (en) Semiconductor die assemblies with molded semiconductor dies and associated methods and systems
CN211088247U (zh) 半导体芯片封装结构
CN116072625A (zh) 包含用于热耗散的单片硅结构的半导体装置组合件及其制造方法
CN115224002A (zh) 用于半导体装置组合件的半导体裸片边缘保护和相关联***和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination