CN115298803A - 蚀刻方法以及蚀刻装置 - Google Patents

蚀刻方法以及蚀刻装置 Download PDF

Info

Publication number
CN115298803A
CN115298803A CN202180005347.3A CN202180005347A CN115298803A CN 115298803 A CN115298803 A CN 115298803A CN 202180005347 A CN202180005347 A CN 202180005347A CN 115298803 A CN115298803 A CN 115298803A
Authority
CN
China
Prior art keywords
etching
modified layer
silicon nitride
sample
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180005347.3A
Other languages
English (en)
Inventor
黑崎洋辅
前田贤治
大竹浩人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN115298803A publication Critical patent/CN115298803A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供在保证原子层等级的高加工尺寸控制性、图案深度方向上的高均匀性、以及与氧化硅的高选择性的状态下能够以高蚀刻速率蚀刻加工氮化硅膜的蚀刻方法以及蚀刻装置。蚀刻方法包括：第一工序，在所述第一工序中，通过将具有氢的蚀刻剂向表面露出氮化硅的试样供给，从而形成氢与氮化硅结合得到的第一改质层；第二工序，在所述第二工序中，将具有氟的蚀刻剂向所述试样供给，从而在所述第一改质层之上形成氢及氟与氮化硅结合得到的第二改质层；以及第三工序，在所述第三工序中，向所述第一改质层和所述第二改质层照射红外线。

Description

蚀刻方法以及蚀刻装置
技术领域
本发明涉及蚀刻方法以及蚀刻装置。
背景技术
伴随着智能手机等移动机器的普及、云技术的发展，半导体设备的高集成化正在世界中推进，并强烈要求所附带的高难度的半导体的加工技术。例如关于存储器半导体，在NAND闪存中，在平面上的电路细微化开始出现极限，据此，使用了三维多级层叠技术的存储器被量产应用。另一方面，关于逻辑半导体，具有三维结构的鳍型FET(Field EffectTransistor)正成为主流，另外，作为走在前端的技术，GAA(Gate All Around)型的半导体技术开发也正在盛行。
随着这种元件结构的三维化与细微化同时进行发展，在设备制造工艺中，要求高精度的加工尺寸精度、被蚀刻材料与其他材料的高选择比、实现高生产率的高蚀刻速率、高精度的等方性蚀刻等。特别是关于等方性蚀刻，广泛应用使用了氢氟酸的氧化硅的蚀刻、使用了热磷酸的氮化硅的蚀刻等使用了药液的湿式蚀刻技术。另一方面，伴随着设备细微化，药液的表面张力所引起的图案坍塌成为问题，强烈期望这种问题少的干式蚀刻的技术。
氮化硅是在半导体设备中广泛使用于间隔件等的材料。作为以往的不使用药液的氮化物的干式蚀刻技术，在专利文献1中公开有使用了氟碳等离子体与红外线照射的氮化钛的ALE(Atomic Layer Etching)的方法。另外，在非专利文献1以及2中公开有使用了氟化氢(称作HF)的振动激发的能够确保氮化硅相对于氧化硅的高选择性的蚀刻方法。
非专利文献1以及2的技术为如下技术，即，通过将已振动激发的HF向氮化硅照射，使氮与硅的结合破坏的活化能降低，从而进行氮化硅的蚀刻。对于氧化硅而言，由于氧与氢的振动能量和氟与氢的振动能量大致相同，因此引起共鸣，不会发生活化能的降低。另外，由于离解的活化能也较低，因此不怎么发生HF的吸附，结果为氮化硅相对于氧化硅被选择性地蚀刻。因此，并不局限于氮化硅的修整等，在氮化硅与氧化硅的层叠膜中的氮化硅的选择性蚀刻工序等中也能成为非常重要的技术。
在先技术文献
专利文献
专利文献1：日本特开2018－41886号公报
非专利文献
非专利文献1：V.Volynets,Y.Barsukov,G.Kim,J-E.Jung,S.K.Nam,K.Han,S.Huang,and M.J.Kushner,"Highly selective Si3N4/SiO2 etching using an NF3/N2/O2/H2 remote plasma.I.Plasma source and critical fluxes",Journal of VacuumScience&Technology A Volume 38 023007(2020),(URL:https://doi.org/10.1116/1.5125568)
非专利文献2：J-E.Jung,Y.Barsukov,V.Volynets G.Kim,S.K.Nam,K.Han,S.Huang,and M.J.Kushner,"Highly selective Si3N4/SiO2 etching using an NF3/N2/O2/H2 remote plasma.II.Surface reaction mechanism",Journal of Vacuum Science&Technology A Volume 38 023008(2020),(URL:https://doi.org/10.1116/1.5125569)
发明内容
发明要解决的课题
在非专利文献1以及2中，使用NF3/N2/O2/H2的混合气体等离子体将已振动激发的HF向氮化硅供给。但是，一般来说已振动激发的HF的寿命只是微秒以下程度，并且由于氢等离子体在清除效果的作用下消耗已生成的氟化物离子、氟化物自由基，因此在上述的技术中难以将足够量的已振动激发的HF供给到基板的区域。另外，从加工性的观点来说，由于设备的高密度化、高层叠化，成为无法向孔的底部等细微部充分地供给蚀刻剂的供给限速的状态，结果为难以实现不依赖场所的均匀蚀刻。
本发明的目的在于提供在保证原子层等级的高加工尺寸控制性、图案深度方向上的高均匀性、以及与氧化硅的高选择性的状态下能够以高蚀刻速率蚀刻加工氮化硅膜的蚀刻方法以及蚀刻装置。
用于解决课题的方案
为了解决上述的课题，代表性的本发明的蚀刻方法之一通过包括如下工序来实现：
第一工序，在所述第一工序中，通过将具有氢的蚀刻剂向表面露出氮化硅的试样供给，从而形成氢与氮化硅结合得到的第一改质层；
第二工序，在所述第二工序中，通过将具有氟的蚀刻剂向所述试样供给，从而在所述第一改质层之上形成氢及氟与氮化硅结合得到的第二改质层；以及
第三工序，在所述第三工序中，向所述第一改质层和所述第二改质层照射红外线。
而且，代表性的本发明的蚀刻方法之一通过包括如下工序来实现：
第四工序，通过将具有氟化氢的蚀刻剂向表面露出氮化硅的试样供给，从而形成氢与氮化硅结合得到的第一改质层、以及氢及氟与氮化硅结合得到的第二改质层；以及
第五工序，向所述第一改质层和所述第二改质层照射红外线。
发明效果
根据本发明，能够提供在保证原子层等级的高加工尺寸控制性、图案深度方向上的高均匀性、以及与氧化硅的高选择性的状态下能够以高蚀刻速率蚀刻加工氮化硅膜的蚀刻方法以及蚀刻装置。
上述以外的课题、结构以及效果通过以下的实施方式的说明而明了。
附图说明
图1是示出本发明的第一实施方式的蚀刻装置的概要结构的剖视图。
图2是示出本发明的第一实施方式的蚀刻方法的处理顺序的一例的概要图。
图3是示出在本发明的第一实施方式的蚀刻方法中有无步骤S102至S104导致的氮化硅膜以及氧化硅膜的蚀刻速率的变化的图。
图4是示出在本发明的第一实施方式的蚀刻方法中氮化硅膜的蚀刻速率的步骤S102中的H2等离子体的照射时间依赖性的图。
图5是示出在本发明的第一实施方式的蚀刻方法中氮化硅膜的蚀刻速率的步骤S103中的SF6等离子体的照射时间依赖性的图。
图6是示出在本发明的第一实施方式的蚀刻方法中氮化硅膜以及氧化硅膜的蚀刻速率的步骤S102中的气体种类依赖性的图。
图7是示出在本发明的第一实施方式的蚀刻方法中氮化硅膜以及氧化硅膜的蚀刻速率的步骤S103中的气体种类依赖性的图。
图8是示出使用本发明的第一实施方式的蚀刻方法对包含氮化硅膜的多层结构体进行了加工时的处理顺序的一例的各工序的晶片的剖视图。
图9是示出本发明的第二实施方式的蚀刻方法的处理顺序的一例的概要图。
图10是示出在本发明的第二实施方式的蚀刻方法中有无步骤S107导致的氮化硅膜以及氧化硅膜的蚀刻速率的变化的图。
图11是示出使用本发明的第二实施方式的蚀刻方法对包含氮化硅膜的多层结构体进行了加工时的处理顺序的一例的各工序的晶片的剖视图。
图12是示出使用本发明的第二实施方式的蚀刻方法对包含氮化硅膜的结构体进行了加工时的处理顺序的一例的各工序的晶片的剖视图。
具体实施方式
本发明人等使用各种气体尝试了氮化硅的蚀刻。其结果是发现，通过将含有氢的蚀刻剂向氮化硅供给从而在其表面形成含有氢的改质层，并通过将含有氟的蚀刻剂向氮化硅供给从而在最表面形成含有氢及氟的改质层，该改质层的生成量具有自饱和性以及该改质层通过红外线照射而被去除。
本发明是基于该新见解而创造出的。根据本发明，通过向氮化硅的表面供给含有氢及氟的蚀刻剂而形成改质层，通过向该表面改质层照射红外线照射而进行该表面改质层的去除，通过反复进行该形成与去除从而能够以期望的量来蚀刻氮化硅。
另外，根据本发明的蚀刻技术，不是将已振动激发的HF向氮化硅上供给，而是预先形成含有氢及氟的改质层，在此基础上再照射红外线从而生成已振动激发的HF，因此能够将足够量的已振动激发的HF高效地向氮化硅供给。这里，HF的振动激发的能量相当于约2.4μm的波长区域，因此通过照射含有上述波长区域的红外线从而能够引起振动激发。在本发明中，特征之一在于，在含有氢及氟的改质层的紧下方配置仅含有氢的改质层。
一般来说，已振动激发的HF按照H2+F→HF＊+H的化学式(这里HF＊表示已振动激发的HF。)生成，因此需要对氟供给过剩的氢。这是因为该化学式的反应系数比成对的F2+H→HF＊+F这样的反应的反应系数大。于是，通过配置仅含有氢的改质层，从而能够更高效地生成已振动激发的HF。
另外，根据本发明的蚀刻技术，由于进行具有自饱和性的处理，因此晶片面内方向以及图案深度方向的蚀刻量的均匀性变高。而且，蚀刻量由改质层的深度以及已重复的循环处理的次数来决定，因此能够精密地控制蚀刻量。
以下，使用附图来详细地说明本发明的实施方式。需要说明的是，在用于说明实施方式的全部附图中，具有相同功能的要素标注相同的附图标记，并省略其重复的说明。另外，在用于说明以下的实施方式的附图中，为了使结构易懂，有时在俯视图中也标注阴影线。
(第一实施方式)
使用图1至图8来说明第一实施方式。本实施方式使用由H2气体的等离子体、SF6气体的等离子体生成的活性种以及红外线照射来对氮化硅进行蚀刻。
图1是示出本实施方式的蚀刻装置100的结构的概要的剖视图。本蚀刻装置100具备：晶片工作台102，其设置于处理室101的内部；红外线灯103，其在处理室101内安装于晶片工作台102的上部；等离子体源104，其配设在晶片工作台102的上部；气体导入部105，其安装于等离子体源104的上部；气体供给部106，其向气体导入部105供给气体；气体排气部107，其将处理室101内的气体排出；以及在图1中未图示的控制部。
向晶片工作台102上的晶片(试样)照射的红外线需要如后述那样使HF振动激发而对氮化硅进行蚀刻，因此需要能够向晶片工作台供给足以使HF振动激发的光量的光源的配置以及输出。另外，晶片的加热有助于将由氨硅酸盐、氨、氟化硅等的蚀刻产生的副生成物去除，因此期望的是具有加热机构。也能够将红外线灯103作为对载置于晶片工作台102的晶片进行加热的加热机构发挥作用。
气体供给部106具备选择性供给包含氢的气体、包含氟的气体以及像HF这样包含氢与氟这两方的气体的能力。作为含有氢的气体(蚀刻剂)的例子，可列举H2、HCl、HF、H2O、NH3、CH4等。另外，作为含有氟的气体(蚀刻剂)的例子，可列举SF6、CF4、CHF3、CH2F2、CH3F、C2F6、C4F8、NF3等。另外，期望的是，气体供给部106具备供给像BCl3这样具有还原性的气体的能力以及供给氩、氮这样能够稀释的非活性气体的能力。
也可以是，能够在处理室101的内部配置使从气体导入部105导入了的气体分散的气体分散板108，另外，将对由已导入的气体以及等离子体源104产生的离子以及自由基的量与分布进行控制的屏蔽板109配置于等离子体源104与晶片工作台102之间。而且，也可以设置调整机构，该调整机构以不对晶片供给离子的方式调整处理室101内的压力或者调整等离子体源104与晶片工作台102之间的距离。期望的是，晶片工作台102具备为了将载置于其上表面的晶片(半导体基板)冷却而向晶片背面供给氦气的机构以及将晶片工作台102自身冷却的冷机等冷却机构。
接下来，对氮化硅蚀刻的具体例子进行叙述。图2所示的概要图表示本实施方式的、氮化硅膜的蚀刻方法中的处理顺序，且示出本蚀刻的各工序中的晶片截面结构的变化。该处理顺序被蚀刻装置100的控制部进行进程控制。
首先，在步骤S101中，在晶片工作台102上载置表面露出氮化硅的晶片。在步骤S102(第一工序)中，将包含氢的蚀刻剂从气体供给部106经由气体导入部105向处理室101内供给，并向晶片的氮化硅照射，从而形成氢与晶片表面的氮化硅结合得到的改质层(第一改质层)L101。在步骤S103(第二工序)中，经由气体导入部105将包含氟的蚀刻剂向氮化硅照射，从而形成氢及氟与最表面的氮化硅结合得到的改质层(第二改质层)L102。
在步骤S103中，当蚀刻剂包含氢时，在清除效果的作用下消耗氟而导致难以对氮化硅供给足够量的氟，因此期望的是在该蚀刻剂不含有氢。在本实施方式中，将自由基作为蚀刻剂来供给，但作为蚀刻剂的供给方式，无论是气体还是离子，效果都没有改变。在将离子、自由基用作蚀刻剂的情况下，由等离子体源104生成。
在步骤S104(第三工序)中，从红外线灯103对已形成的改质层L101以及改质层L102照射红外线。由此，促进HF的振动激发，且产生氮化硅膜的蚀刻。
在图3中，作为具体例子，比较地示出使用由H2气体等离子体产生的自由基、由SF6气体等离子体产生的自由基以及红外线照射来对氮化硅以及氧化硅的单膜进行了蚀刻的结果。在图3中，蚀刻速率的正值越大，则蚀刻越进行。
根据图3的结果可知，在没有相对于步骤S102的H2气体等离子体的照射的情况下，或者在没有相当于步骤S104的红外线照射的情况下，几乎不发生氮化硅膜的蚀刻。另一方面，可知在步骤S102、步骤S103、步骤S104全部完成时发生氮化硅膜的显著蚀刻。另外，不论在哪种情况下，都不产生氧化硅膜的蚀刻。根据以上的结果可知，为了对氮化硅膜进行蚀刻，需要步骤S102、S103、以及S104。
在图4与图5中分别示出H2气体等离子体以及SF6气体等离子体的照射时间与氮化硅膜的蚀刻速率的关系。可知不论在哪种情况下都具有若延长照射时间则蚀刻速率饱和这样的所谓的自饱和性。另外，通过将图4与图5进行比较可知，SF6气体等离子体显示自饱和性的照射时间较长。认为这是因为氢原子的原子半径比氟原子的原子半径小，结果到达试样的更深部分。
根据本实施方式可知，通过步骤S102、S103，在试样的最表面形成含有氢及氟的改质层L102，在该改质层102的紧下方形成有仅含有氢的改质层L101，通过在步骤S104中对该改质层的结构照射红外线从而产生氮化硅膜的蚀刻。
在图6中分别示出在步骤S102中改变了气体种类时的氮化硅膜的蚀刻速率。作为气体，即使不导入H2而是导入HF，也产生氮化硅膜的蚀刻。根据以上的结果可知，在步骤S102中导入的蚀刻剂至少包含氢即可。
在图7中分别示出在步骤S103中改变了气体种类时的氮化硅膜的蚀刻速率。作为气体，即使不导入SF6而是导入CF4，也产生氮化硅膜的蚀刻。另一方面，当导入CHF3、CH2F2时，不产生氮化硅膜的蚀刻。根据以上的结果可知，在步骤S103中导入的蚀刻剂包含氟即可，但不期望也包含氢。需要说明的是，也可以是，在步骤S103中，将具有氮的蚀刻剂与具有氟的蚀刻剂同时向晶片供给。
根据以上明显可知，本实施方式的蚀刻方法对于氧化硅膜具有高选择性。因此，在步骤S101与S102之间追加用于将自然氧化膜等初始氧化膜去除的步骤以及导入BCl3等具有还原性的蚀刻剂也对蚀刻速率增大有效果。另外，氮化硅膜包含氮，氮比硅活泼，因此导入N2、NF3等包含氮的蚀刻剂的措施能够期待自复合性，因此认为在降低粗糙度等方面是有效果的。
接下来，关于实际的设备结构中的氮化硅的蚀刻，进行叙述。能够期待氮化硅的蚀刻，特别是针对氧化硅膜的高选择的等方性蚀刻应用于虚设字线的去除工序等。
在图8中示出设备结构的示意图。氮化硅层与氧化硅层交替地层叠，在本发明中通过将气体、自由基用作蚀刻剂，从而能够在不对氧化硅进行蚀刻的情况下在横向上选择性地仅将氮化硅蚀刻。另外，根据本实施方式的方法，如上述那样形成具有自饱和性的改质层，因此能够在孔的上下使蚀刻量均匀。另外，通过改变蚀刻时间、蚀刻剂量，控制改质层的厚度等，由此也能够精密地控制蚀刻量。
(第二实施方式)
使用图9至图12来说明第二实施方式。本实施方式是涉及使用由HF气体的等离子体生成的活性种以及红外线照射来蚀刻氮化硅的例子。在本实施方式中，也能够使用并实施图1所示的蚀刻装置。
图9所示的概要图表示本实施方式的氮化硅膜的蚀刻方法中的处理顺序，且示出本蚀刻的各工序中的晶片截面结构的变化。该处理顺序由蚀刻装置100的控制部进行进程控制。
在步骤S105中，在晶片工作台102上载置表面露出氮化硅的晶片。在步骤S106中，自气体导入部105向氮化硅照射包含HF的蚀刻剂。由于氢原子的原子半径比氟原子的原子半径小，结果为到达试样的更深部分，因此与第一实施方式相同地在最表面形成含有氢与氟的改质层L104(第一改质层)，在改质层L104的紧下方形成含有氢的改质层L103(第二改质层)。
在本实施方式中，将自由基作为蚀刻剂进行供给，但作为蚀刻剂的供给方式，无论是气体还是离子，效果都没有改变。在将离子、自由基用作蚀刻剂的情况下，由等离子体源104生成。
在步骤S107中，从红外线灯103对已形成的改质层L103以及改质层L104照射红外线，从而促进HF的振动激发。由此，产生氮化硅膜的蚀刻。
在图10中，作为具体例，比较地示出使用由HF气体的等离子体产生的自由基以及红外线照射对氮化硅以及氧化硅的单膜进行了蚀刻的结果。在图10中，蚀刻速率的正值越大，则蚀刻越进行。此时，单膜为2cm见方程度，且配置在300mm的硅基板上。
根据图10的结果可知，在没有相当于步骤S107的红外线照射的情况下不会发生氮化硅膜的蚀刻。另一方面，可知在步骤S106与步骤S107已全部执行时，发生氮化硅膜的蚀刻，另外，不论在哪种情况下都不产生氧化硅膜的蚀刻。
根据以上的结果可知，为了蚀刻氮化硅膜，需要步骤S106以及S107分。另外可知，即使在与HF气体的等离子体照射的同时照射红外线，由于氮化硅膜被蚀刻，因此为了进行氮化硅的蚀刻，也可以在蚀刻剂的供给的同时照射红外线。
前述的同时照射红外线的蚀刻方法不仅能够应用于此前所叙述的循环蚀刻，还能够应用于连续蚀刻。另一方面，若在氮化硅膜之上设置不透过红外线的氧化铝基材的伞，设为红外线仅不直接照射试样的状态，则不会发生氮化硅膜的蚀刻(参照图10)。认为由于硅基板自身被红外线照射因此温度上升，且试样也被加热，因此可知氮化硅膜的蚀刻不是因为升温而是由红外线照射产生的。另外，认为在设置的氧化铝的伞的作用下未被红外线直接照射，但在反射等效果的作用下被照射微小的红外线。
根据以上的结果可知，红外线照射对于驱动HF的振动激发而言是必需的，另外为了适当的驱动而需要一定强度以上的红外线照射。因此，晶片工作台102与红外线灯103之间的距离，或者红外线灯103的发光强度的调整是重要的。
接下来，关于实际的设备结构中的氮化硅的蚀刻进行叙述。氮化硅的蚀刻，特别是能够实现蚀刻量的精密控制的原子层等级蚀刻也能够应用于将设备的侧壁部平坦化的修整的工序。
在图11中示出设备的概要图。在前工序中以比不同种类材料突出的结构残留氮化硅的设备结构中，通过在本实施方式中将气体、自由基用作蚀刻剂，从而能够在不蚀刻不同种类材料的情况下在横向上选择性地仅将氮化硅蚀刻。另外，在本实施方式中使用离子，从而也能够实现氮化硅的各向异性蚀刻。
在图12中示出DRAM中的由氮化硅构成的源极以及漏极的各向异性蚀刻的概要图。当在本实施方式中使用离子时，不在氮化硅的侧壁形成改质层L103以及改质层L104，而是仅在上部形成改质层L103以及改质层L104，因此能够实现氮化硅膜的各向异性蚀刻。
根据本发明，通过在氮化硅膜形成有含有氢的改质层以及含有氢与氟的改质层之后照射红外线，从而能够将足够量的已振动激发的HF向氮化硅膜供给。其结果是，能够提供在保证原子层等级的高加工尺寸控制性、图案深度方向上的高均匀性、以及与氧化硅的高选择性的状态下能够以高蚀刻速率蚀刻加工氮化硅膜的技术。
附图标记说明
100··蚀刻装置，101··处理室，102··晶片工作台(冷却装置)，103··红外线灯(照射装置)，104··等离子体源，105··气体导入部，106··气体供给部，107··气体排气部(排气装置)，108··气体分散板，109··屏蔽板(用于遮挡离子的开设有孔的遮挡板)。

Claims (12)

1.一种蚀刻方法，其中，
所述蚀刻方法包括如下工序：
第一工序，在所述第一工序中，通过将具有氢的蚀刻剂向表面露出氮化硅的试样供给，从而形成氢与氮化硅结合得到的第一改质层；
第二工序，在所述第二工序中，通过将具有氟的蚀刻剂向所述试样供给，从而在所述第一改质层之上形成氢及氟与氮化硅结合得到的第二改质层；以及
第三工序，在所述第三工序中，向所述第一改质层和所述第二改质层照射红外线。
2.一种蚀刻方法，其中，
通过将具有氟化氢的蚀刻剂向表面露出氮化硅的试样供给，从而形成氢与氮化硅结合得到的第一改质层、以及氢及氟与氮化硅结合得到的第二改质层，
向所述第一改质层和所述第二改质层照射红外线。
3.根据权利要求2所述的蚀刻方法，其中，
在具有所述氟化氢的蚀刻剂的供给的同时，向所述试样照射红外线。
4.根据权利要求1所述的蚀刻方法，其中，
在所述第二工序中，将具有氮的蚀刻剂与具有所述氟的蚀刻剂同时向所述试样供给。
5.根据权利要求1所述的蚀刻方法，其中，
在所述第三工序中，在对所述第一改质层以及所述第二改质层照射所述红外线的同时加热所述第一改质层以及所述第二改质层。
6.根据权利要求1所述的蚀刻方法，其中，
所述蚀刻方法在所述第一工序之前具有将所述试样上的初始氧化膜去除的工序。
7.一种蚀刻装置，其为实施权利要求1所述的蚀刻方法的蚀刻装置，其中，
所述蚀刻装置具有：
处理室，其在内部***述试样；
气体供给部，其向所述处理室内分开供给包含氢的气体和包含氟的气体；
排气装置，其进行所述处理室内的排气；
照射装置，其向所述试样照射红外线；以及
冷却装置，其将所述试样冷却。
8.根据权利要求7所述的蚀刻装置，其中，
所述气体供给部向所述处理室内供给氟化氢。
9.根据权利要求7所述的蚀刻装置，其中，
所述蚀刻装置在所述处理室内具有等离子体源，该等离子体源从所述气体产生离子或者自由基。
10.根据权利要求9所述的蚀刻装置，其中，
在所述等离子体源与所述试样之间配设有用于遮挡所述离子的开设有孔的遮挡板。
11.根据权利要求9所述的蚀刻装置，其中，
所述蚀刻装置具有调整机构，该调整机构能够对所述处理室内的压力、或所述等离子体源与所述试样之间的距离进行调整。
12.一种蚀刻装置，其为实施权利要求2所述的蚀刻方法的蚀刻装置，其中，
所述蚀刻装置具有：
处理室，其在内部***述试样；
气体供给部，其向所述处理室内供给包含氟化氢的气体；
排气装置，其进行所述处理室内的排气；
照射装置，其向所述试样照射红外线；以及
冷却装置，其将所述试样冷却。
CN202180005347.3A 2021-02-19 2021-02-19 蚀刻方法以及蚀刻装置 Pending CN115298803A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/006253 WO2022176142A1 (ja) 2021-02-19 2021-02-19 エッチング方法およびエッチング装置

Publications (1)

Publication Number Publication Date
CN115298803A true CN115298803A (zh) 2022-11-04

Family

ID=82930432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180005347.3A Pending CN115298803A (zh) 2021-02-19 2021-02-19 蚀刻方法以及蚀刻装置

Country Status (6)

Country Link
US (1) US20230386793A1 (zh)
JP (1) JP7372445B2 (zh)
KR (1) KR20220119358A (zh)
CN (1) CN115298803A (zh)
TW (1) TWI826930B (zh)
WO (1) WO2022176142A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4833878B2 (ja) 2007-01-31 2011-12-07 東京エレクトロン株式会社 基板の処理方法及び基板処理装置
JP5210191B2 (ja) 2009-02-03 2013-06-12 東京エレクトロン株式会社 窒化珪素膜のドライエッチング方法
JP6027551B2 (ja) * 2012-02-01 2016-11-16 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6073172B2 (ja) 2013-03-29 2017-02-01 岩谷産業株式会社 エッチング方法
JP2015185594A (ja) * 2014-03-20 2015-10-22 株式会社日立ハイテクノロジーズ エッチング装置
JP6817752B2 (ja) 2016-09-09 2021-01-20 株式会社日立ハイテク エッチング方法およびエッチング装置
JP6836953B2 (ja) 2016-12-13 2021-03-03 東京エレクトロン株式会社 窒化シリコンから形成された第１領域を酸化シリコンから形成された第２領域に対して選択的にエッチングする方法
JP7109165B2 (ja) 2017-05-30 2022-07-29 東京エレクトロン株式会社 エッチング方法
JP6929148B2 (ja) 2017-06-30 2021-09-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP6772117B2 (ja) * 2017-08-23 2020-10-21 株式会社日立ハイテク エッチング方法およびエッチング装置
JP7177344B2 (ja) 2017-11-14 2022-11-24 セントラル硝子株式会社 ドライエッチング方法
JP2020043180A (ja) 2018-09-07 2020-03-19 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP7160642B2 (ja) 2018-11-16 2022-10-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、３次元メモリデバイスの製造方法および基板処理装置
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법

Also Published As

Publication number Publication date
JPWO2022176142A1 (zh) 2022-08-25
JP7372445B2 (ja) 2023-10-31
US20230386793A1 (en) 2023-11-30
TWI826930B (zh) 2023-12-21
WO2022176142A1 (ja) 2022-08-25
KR20220119358A (ko) 2022-08-29
TW202234513A (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
US9859126B2 (en) Method for processing target object
JP6033496B2 (ja) 垂直ｎａｎｄ素子のための新規のマスク除去方法
KR102027195B1 (ko) 에칭 방법 및 에칭 장치
TWI587389B (zh) 基板處理方法
KR20160030822A (ko) 플라즈마 처리 방법
US20160099148A1 (en) Method of processing target object
KR102386601B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
US20220181162A1 (en) Etching apparatus
JP2018006405A (ja) エッチング方法
CN110660663A (zh) 蚀刻处理方法以及蚀刻处理装置
JP2022138115A (ja) エッチング方法
JP7372445B2 (ja) エッチング方法およびエッチング装置
KR102562634B1 (ko) 에칭 방법
JP2007227691A (ja) 基板処理方法および基板処理装置
CN111081530A (zh) 蚀刻方法和等离子体处理装置
JP2016207753A (ja) プラズマエッチング方法
JP4540368B2 (ja) 半導体装置の製造方法
JP2022538595A (ja) 選択的不動態化のために標的蒸着を用いてフィーチャをエッチングするための方法
JP2006222156A (ja) 有機膜加工方法
KR20070097875A (ko) 챔버 세정 방법 및 이를 수행하기 위한 챔버 세정 장치
WO2022224412A1 (ja) エッチング方法
US20070102399A1 (en) Method and apparatus for manufacturing a semiconductor device, control program and computer-readable storage medium
TWI536456B (zh) 基板處理裝置及基板處理方法
CN116897412A (zh) 蚀刻方法
JP2023043845A (ja) エッチング処理方法およびエッチング処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination