CN115295697B - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN115295697B
CN115295697B CN202211224066.XA CN202211224066A CN115295697B CN 115295697 B CN115295697 B CN 115295697B CN 202211224066 A CN202211224066 A CN 202211224066A CN 115295697 B CN115295697 B CN 115295697B
Authority
CN
China
Prior art keywords
layer
growth
emitting diode
source
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211224066.XA
Other languages
English (en)
Other versions
CN115295697A (zh
Inventor
张彩霞
印从飞
程金连
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202211224066.XA priority Critical patent/CN115295697B/zh
Publication of CN115295697A publication Critical patent/CN115295697A/zh
Application granted granted Critical
Publication of CN115295697B publication Critical patent/CN115295697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管,涉及半导体光电器件领域。发光二极管外延片包括衬底和依次生长于衬底上的AlN缓冲层、复合***层、U‑GaN层、N‑GaN层、多量子阱层、电子阻挡层和P‑GaN层;其中,复合***层包括生长于AlN缓冲层上的InxAlyN1‑x‑y层和AlaInbGa1‑a‑bN层,InxAlyN1‑x‑y层表面设有经H2刻蚀处理形成的粗化结构;其中,x为0.2‑0.5,y为0.05‑0.1,a为0.01‑0.05,b为0.1‑0.5;U‑GaN层包括依次生长于复合***层上的三维生长层、填平层和二维生长层。实施本发明,可提升发光二极管的发光效率和抗静电能力。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
在GaN基发光二极管外延片制作过程中,目前通常采用异质衬底包括蓝宝石、SiC和Si等。由于异质外延生长时,GaN外延层与衬底之间存在极大的晶格失配和热失配,导致的位错和缺陷,严重影响外延片的表面平整度,并且由于缺陷进入多量子阱层中,成为非辐射复合中心,严重影响发光二极管的发光效率。
为了解决改善由于晶格失配带来的晶格质量下降问题,在外延生长前先在衬底上生长缓冲层,现在大多是用PVD方法制备AlN缓冲层,再通过MOCVD方法生长三维生长层、填平层、二维生长层、N型GaN层、多量子阱层和P型GaN层。但是用PVD法制备的AlN缓冲层较为平滑,导致三维生长的GaN层不容易生长,从而容易导致生长出的GaN三维岛大小不一致,分布不均匀,使得三维岛合并时产生的缺陷过多,从而影响外延片表面平整度、抗静电能力和发光强度。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片及其制备方法,其可有效提升发光二极管的发光效率、抗静电能力。
本发明还要解决的技术问题在于,提供一种发光二极管,其发光效率高,抗静电能力强。
为了解决上述问题,本发明公开了一种发光二极管外延片,其包括衬底和依次生长于所述衬底上的AlN缓冲层、复合***层、U-GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层;其中,所述复合***层包括依次生长于所述AlN缓冲层上的InxAlyN1-x-y层和AlaInbGa1-a-bN层,所述InxAlyN1-x-y层表面设有经H2刻蚀处理形成的粗化结构;其中,x为0.2-0.5,y为0.05-0.1,a为0.01-0.05,b为0.1-0.5;
所述U-GaN层包括依次生长于所述复合***层上的三维生长层、填平层和二维生长层。
作为上述技术方案的改进,所述复合***层的总厚度为10-30nm,所述InxAlyN1-x-y层的厚度为5-10nm,所述AlaInbGa1-a-bN层的厚度为2-15nm;
所述三维生长层的厚度为0.3-1μm,所述填平层的厚度为0.5-1μm,所述二维生长层的厚度为0.5-1.5μm。
作为上述技术方案的改进,H2刻蚀处理的温度为900-1000℃,处理时间为2-10s;
所述AlaInbGa1-a-bN层生长完成后采用NH3进行退火处理,其中,退火温度为800-900℃,退火处理时间为2-10s。
作为上述技术方案的改进,所述AlaInbGa1-a-bN层包括2-5个分次生长的子层,每个子层生长完成后均采用NH3进行退火处理,其中,退火温度为800-900℃,退火处理时间为2-10s。
作为上述技术方案的改进,所述InxAlyN1-x-y层和AlaInbGa1-a-bN层之间还生长有MgN层,所述MgN层中Mg组分的占比为0.05-0.2,所述MgN层的厚度为1-3nm。
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括:
提供衬底,在所述衬底上依次生长AlN缓冲层、复合***层、U-GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层;
其中,所述复合***层包括依次生长于所述AlN缓冲层上的InxAlyN1-x-y层和AlaInbGa1-a-bN层,x为0.2-0.5,y为0.05-0.1,a为0.01-0.05,b为0.1-0.5;所述U-GaN层包括依次生长于所述复合***层上的三维生长层、填平层和二维生长层;
所述InxAlyN1-x-y层生长完成后,采用H2进行刻蚀处理,以在所述InxAlyN1-x-y层表面形成粗化结构。
作为上述技术方案的改进,H2刻蚀处理的温度为900-1000℃,处理时间为2-10s;
H2刻蚀处理时所采用的载气为H2;或
H2刻蚀处理时所采用的载气为H2和N2,H2与N2的摩尔比为(2-10):1。
作为上述技术方案的改进,所述InxAlyN1-x-y层生长时所采用的载气为N2和/或Ar,所述InxAlyN1-x-y层的生长温度为100-500℃;
所述AlaInbGa1-a-bN层生长时所采用的载气为N2和/或Ar,所述AlaInbGa1-a-bN层的生长温度为800-900℃;
所述AlaInbGa1-a-bN层生长完成后采用NH3进行退火处理,其中,退火温度为800-900℃,退火处理时间为2-10s。
作为上述技术方案的改进,在所述衬底上依次生长AlN缓冲层、复合***层、U-GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层;其中,所述复合***层包括依次生长于所述AlN缓冲层上的InxAlyN1-x-y层、MgN层和AlaInbGa1-a-bN层;
所述MgN层生长时所采用的载气为N2和/或Ar,所述MgN层的生长温度为700-800℃。
相应的,本发明还公开了一种发光二极管,包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
1. 本发明的发光二极管外延片,在AlN层与U-GaN层之间添加了复合***层,其依次包括InxAlyN1-x-y层和AlaInbGa1-a-bN层,InxAlyN1-x-y层通过H2刻蚀后形成了粗化结构,进而在后期AlaInbGa1-a-bN层生长后形成了形核岛,为后期三维生长层提供了良好的基础,使得三维生长层产生的三维岛分布均匀,一致性强,累积应力小,进而在三维生长层的岛与岛合并时界面处产生的位错缺陷少,增加了外延片表面的平整度,提升了基于该外延片的发光二极管的发光效率和抗静电能力。
2. 本发明的发光二极管外延片,在InxAlyN1-x-y层和AlaInbGa1-a-bN层之间生长了MgN层,由于MgN晶体较小,其会优先在InxAlyN1-x-y层粗化结构的凹坑处生长,可作为后续生长的定位点,使得后续AlaInbGa1-a-bN层更容易形成轴向生长,形成分布均匀的形核岛。
3. 本发明的发光二极管外延片分2-5次生长AlaInbGa1-a-bN层,且生长之后采用NH3进行处理,NH3处理可有效释放AlaInbGa1-a-bN层生长时所积累的应力,使得形核岛的尺寸更加均匀,分布更加均匀,这种形核岛在长大合并后所产生的缺陷很小,有效减少了量子阱层的缺陷,提升了发光效率和抗静电能力。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图;
图2是本发明一实施例中复合***层的结构示意图;
图3是本发明另一实施例中复合***层的结构示意图;
图4是本发明又一实施例中复合***层的结构示意图;
图5是本发明又一实施例中复合***层的结构示意图;
图6是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
参考图1和图2,本发明公开了一种发光二极管外延片,包括衬底1和依次生长于衬底1上的AlN缓冲层2、复合***层3、U-GaN层4、N-GaN层5、多量子阱层6、电子阻挡层7和P-GaN层8。其中,复合***层3包括依次生长于AlN缓冲层2上的InxAlyN1-x-y层31和AlaInbGa1-a- bN层32,且InxAlyN1-x-y层31表面设有经H2刻蚀处理形成的粗化结构。该粗化结构在后期AlaInbGa1-a-bN层生长后形成了形核岛,为U-GaN层4中的三维生长层41提供了良好的生长基础,使得三维生长层41产生的三维岛分布均匀,一致性强,累积应力小。进而在三维生长层41的岛与岛合并时界面处产生的位错缺陷少,从而提升了发光二极发光效率和抗静电能力,增加表面平整度。
其中,InxAlyN1-x-y层31中In的原子半径较大,在后续H2刻蚀过程中会与H2发生反应脱附,进而形成粗化结构。此外,较大的In原子还会产生与AlN缓冲层2相反的压应力,降低InxAlyN1-x-y层31产生的应力。具体的,In组分的占比(即x)为0.2-0.5,当x<0.2时,In占比过小,难以形成粗化结构;当x>0.5时,与AlN缓冲层2之间的应力会增大,反而会降低发光效率。示例性的,x为0.25、0.3、0.35、0.4、0.45或0.48,但不限与此。
InxAlyN1-x-y层31中Al组分的引入可降低InxAlyN1-x-y层31与AlN缓冲层2的晶格失配程度。具体的,Al组分的占比(即y)为0.05-0.1,当y<0.05时,InxAlyN1-x-y层31与AlN缓冲层2之间的晶格失配较大;当y>0.1时,会阻碍H2的刻蚀,使得形成的粗化结构的深度较小。示例性的,y为0.06、0.07、0.08、0.085或0.09,但不限于此。
InxAlyN1-x-y层31的厚度为5-10nm,若其厚度<5nm,则形成粗化结构的深度太浅,形成的形核岛尺寸小,难以有效提升发光效率、抗静电能力;若其厚度>10nm,则InxAlyN1-x-y层31与AlN缓冲层2之间的应力失配较大,降低发光效率、抗静电能力。示例性的,InxAlyN1-x-y层31的厚度为5.5nm、6nm、6.5nm、7nm、7.5nm、8nm、8.5nm或9nm,但不限于此。
其中,AlaInbGa1-a-bN层32可与U-GaN层4中的GaN晶体良好匹配,从而使得U-GaN层4在AlaInbGa1-a-bN层32所形成的形核岛上生长。具体的,AlaInbGa1-a-bN层32中Al组分的占比(即a)为0.01-0.05,示例性的为0.015、0.02、0.025、0.03、0.035、0.04或0.045,但不限于此。AlaInbGa1-a-bN层32中In组分的占比(即b)为0.1-0.5,示例性的为0.1、0.15、0.2、0.25、0.3、0.35、0.4或0.45,但不限于此。AlaInbGa1-a-bN层32的厚度为2-15nm,当其厚度<2nmAlaInbGa1-a-bN层32难以起到晶格匹配的作用;当其厚度>15nm时,则形核岛尺寸过大,反而会降低整个外延结构后续层的晶格质量。示例性的,AlaInbGa1-a-bN层32的厚度为3nm、5nm、7nm、9nm、11nm或13nm,但不限于此。
优选的,在本发明的一个实施例之中,在AlaInbGa1-a-bN层32生长完成后,采用NH3进行退火处理,退火处理可有效释放AlaInbGa1-a-bN层32生长时所积累的应力,使得形核岛的尺寸更加均匀,位置分布更加均匀,这种形核岛在长大合并后所产生的缺陷很小,进一步减少了量子阱层的缺陷,提升了发光效率和抗静电能力。具体的,退火处理的温度为800-900℃,处理时间为2-10s。
优选的,参考图3,在本发明的另一个实施例之中,将AlaInbGa1-a-bN层32分次生长,且每次生长完成后采用NH3进行退火处理,即进行AlaInbGa1-a-bN层32生长、NH3退火的周期性生长。具体的,AlaInbGa1-a-bN层32可分为2-5个组成厚度完全相同的子层321,每个子层321生长完成后采用NH3进行退火处理。具体的,每个子层321的厚度为1-3nm,示例性的为1.3nm、1.6nm、1.9nm、2.2nm、2.5nm或2.8nm,但不限于此。
优选的,参考图4和图5,在本发明的又一个实施例之中,复合***层3还包括MgN层33,其设置在InxAlyN1-x-y层31和AlaInbGa1-a-bN层32层之间,由于MgN晶体较小,其会优先在InxAlyN1-x-y层31粗化结构的凹坑处生长,可作为后续生长的定位点,使得后续AlaInbGa1-a-bN层32更容易形成轴向生长,形成分布均匀的形核岛,进一步提升发光效率和抗静电能力。
具体的,MgN层33中Mg组分的占比为0.05-0.2,示例性的为0.06、0.08、0.1、0.12、0.14、0.16或0.18,但不限于此。MgN层33的厚度为1-3nm,当其厚度>1nm或当其厚度<3nm时,均难以有效提升形核岛的均匀性。
具体的,在本发明的一个实施例之中,控制复合***层3的总厚度为10-30nm,示例性的为12nm、14nm、16nm、18nm、20nm、22nm、24nm、26nm或28nm,但不限于此。
其中,U-GaN层4包括依次生长在AlaInbGa1-a-bN层32上的三维生长层41、填平层42和二维生长层43。具体的,三维生长层41的厚度为0.3-1μm,示例性的为0.4μm、0.5μm、0.6μm、0.7μm、0.8μm或0.9μm,但不限于此。填平层42的厚度为0.5-1μm,示例性的为0.6μm、0.7μm、0.8μm或0.9μm,但不限于此。二维生长层43的厚度为0.5-1.5μm,示例性的为0.6μm、0.7μm、0.9μm、1.1μm、1.2μm或1.4μm,但不限于此。
其中,衬底1可为蓝宝石衬底、硅衬底、碳化硅衬底,但不限于此。
其中,AlN缓冲层2的厚度为20-80nm,示例性的为25nm、30nm、35nm、40nm、45nm、50nm、55nm、60nm、65nm、70nm或75nm,但不限于此。
其中,N-GaN层5的掺杂元素为Si,但不限于此。N-GaN层5的掺杂浓度为5×1018-1×1019cm-3,其厚度为1-3μm,示例性的为1.3μm、1.6μm、1.9μm、2.2μm、2.4μm、2.6μm、2.8μm或2.9μm,但不限于此。
其中,多量子阱层6为多个InGaN阱层和多个GaN垒层形成的周期性结构,其周期数为3-15。具体的,单个InGaN阱层的厚度为2-5nm,其In组分占比为0.1-0.35,单个GaN垒层的厚度为3-15nm。
其中,电子阻挡层7为AlαGa1-αN层和InβGa1-βN层交替生长的周期性结构,其周期数为3-15个。其中,α为0.05-0.2,β为0.1-0.5,周期数为3-15个。具体的,单个AlαGa1-αN层的厚度为1-8nm,单个InβGa1-βN层的厚度为1-8nm,电子阻挡层7的总厚度为20-150nm。
其中,P-GaN层8中的掺杂元素为Mg,但不限于此。P-GaN层8中Mg的掺杂浓度为5×1018-1×1020cm-3,P-GaN层8的厚度为200-300nm。示例性的为220nm、230nm、240nm、250nm、260nm、270nm、280nm或290nm,但不限于此。
相应的,参考图6,本发明还公开了一种发光二极管外延片的制备方法,其用于制备上述的发光二极管外延片,其包括以下步骤:
S100:提供衬底;
具体的,该衬底为蓝宝石衬底、硅衬底、碳化硅衬底,但不限于此。优选的为图形化蓝宝石衬底。
S200:在衬底上依次生长AlN缓冲层、复合***层、U-GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层;
具体的,S200包括:
S201:在衬底上生长AlN缓冲层;
具体的,可通过PVD生长AlN缓冲层。
S202:在AlN缓冲层上生长InxAlyN1-x-y层;
其中,在本发明的一个实施例中,在MOCVD中生长InxAlyN1-x-y层。具体的,以N2或Ar作为载气(不包含H2),以TMIn作为In源,以TMAl作为Al源,以NH3作为N源,生长温度为400-500℃。优选的,以N2作为载气。
S203:采用H2对InxAlyN1-x-y层进行刻蚀处理;
其中,在本发明的一个实施例中,在MOCVD中进行刻蚀处理。具体的,不通入MO源,仅通入H2或H2、N2的混合气体。具体的,以H2、N2的混合气体作为载气时,H2与N2的摩尔比>2,优选的为(2-10):1。
具体的,刻蚀处理的温度900-1000℃,处理时间为2-10s。若刻蚀处理时间<2s,则无法形成粗化结构;若刻蚀处理时间>10s,则粗化结构的均匀性差。示例性的,刻蚀处理的温度为930℃、960℃、990℃或995℃,但不限于此。刻蚀处理的时间为3s、5s、7s或9s,但不限于此。
S204:在步骤S203得到的衬底上生长MgN层;
其中,在本发明的一个实施例中,在MOCVD中生长MgN层。具体的,以N2或Ar作为载气(不包含H2),以CP2Mg作为Mg源,以NH3作为N源,生长温度为700-800℃。优选的,以N2作为载气。
S205:在MgN层上生长AlaInbGa1-a-bN层;
其中,在本发明的一个实施例中,在MOCVD中生长AlaInbGa1-a-bN层。具体的,以N2或Ar作为载气(不包含H2),以TMIn作为In源,以TMAl作为Al源,以TMGa作为Ga源,以NH3作为N源,生长温度为800-900℃。优选的,以N2作为载气。
S206:将步骤S205得到的衬底采用NH3进行退火处理;
其中,在本发明的一个实施例中,在MOCVD中进行退火处理。具体的,以N2或Ar作为载气(不包含H2),通入NH3,进行退火处理。退火处理的温度为800-900℃,退火处理时间为2-10s。示例性的,退火处理的温度为810℃、820℃、830℃、840℃、850℃、860℃、870℃、880℃或890℃,但不限于此。退火处理的时间为3s、5s、7s或9s,但不限于此。
优选的,在本发明的一个实施例中,重复步骤S205-S206至少两次,且控制每次AlaInbGa1-a-bN层的生长工艺、退火处理工艺均相同。
S207:在AlaInbGa1-a-bN层上生长U-GaN层;
其中,在本发明的一个实施例中,在MOCVD中依次生长三维生长层、填平层、二维生长层,即得到U-GaN层。具体的,在生长过程中,以N2作为载气,或以N2和H2的混合气体作为载气,以TMGa或TEGa作为Ga源,NH3作为N源。
具体的,三维生长层的生长温度为1000-1050℃,填平层的生长温度为1050-1100℃,二维生长层的生长温度为1100-1150℃。
S208:在U-GaN层上生长N-GaN层;
具体的,在本发明的一个实施例中,在MOCVD中生长N-GaN层,其中,生长温度为1100℃-1150℃。在生长过程中,以N2作为载气,或以N2和H2的混合气体作为载气,以TMGa作为Ga源,NH3作为N源,SiH4作为Si源。
S209:在N-GaN层上生长多量子阱层;
其中,在本发明的一个实施例中,在MOCVD中生长多量子阱层。具体的,在N-GaN层上交替生长InGaN阱层和GaN垒层,重复3-15个周期,即得到多量子阱层。其中,InGaN阱层的生长温度为700-800℃,GaN垒层的生长温度为800-900℃。具体的,在生长过程中,以N2作为载气,或以N2和H2的混合气体作为载气,以TMGa或TEGa作为Ga源,TMIn作为In源,NH3作为N源。
S210:在多量子阱层上生长电子阻挡层;
其中,在本发明的一个实施例中,在MOCVD中生长电子阻挡层。具体的,在多量子阱层上交替生长AlαGa1-αN层和InβGa1-βN层,重复3-15个周期,即得到电子阻挡层。其中,两者的生长温度相同,均为900-1000℃。生长过程中,以N2作为载气,或以N2和H2的混合气体作为载气,以TMGa或TEGa作为Ga源,以TMIn作为In源,以TMAl作为Al源,NH3作为N源。
S211:在电子阻挡层上生长P-GaN层;
其中,在本发明的一个实施例中,在MOCVD中生长P-GaN层,其生长温度为800-1000℃。生长过程中,以N2作为载气,或以N2和H2的混合气体作为载气,以TMGa或TEGa作为Ga源,NH3作为N源,CP2Mg作为Mg源。
下面以具体实施例对本发明进行进一步说明:
实施例1
本实施例提供一种发光二极管外延片,参考图1和图2,其包括衬底1和依次生长于衬底1上的AlN缓冲层2、复合***层3、U-GaN层4、N-GaN层5、多量子阱层6、电子阻挡层7和P-GaN层8。其中,复合***层3包括依次生长于AlN缓冲层2上的InxAlyN1-x-y层31(x=0.4,y=0.08)和AlaInbGa1-a-bN层32(a=0.03,b=0.3),InxAlyN1-x-y层31表面设有经H2刻蚀处理形成的粗化结构。U-GaN层4包括依次生长于复合***层3上的三维生长层41、填平层42和二维生长层43。
其中,衬底1为蓝宝石衬底,AlN缓冲层2的厚度为20nm,InxAlyN1-x-y层31的厚度为8nm,AlaInbGa1-a-bN层32的厚度为6nm,三维生长层41的厚度为0.8μm,填平层42的厚度为0.8μm,二维生长层43的厚度为1μm。N-GaN层5中Si的掺杂浓度为8.5×1018cm-3,其厚度为2μm。
其中,多量子阱层6为多个InGaN阱层和多个GaN垒层形成的周期数为10的周期性结构。单个InGaN阱层(In组分占比为0.25)的厚度为3nm,单个AlGaN垒层的厚度为10nm。
其中,电子阻挡层7为AlαGa1-αN层(α=0.1)和InβGa1-βN层(β=0.35)交替生长的周期性结构,其周期数为8个。单个AlαGa1-αN层的厚度为6nm,单个InβGa1-βN层的厚度为6nm。
其中,P-GaN层8中Mg的掺杂浓度为8.5×1018cm-3,厚度为285nm。
本实施例中发光二极管外延片的制备方法包括以下步骤:
(1)提供衬底;
具体的,提供织构化蓝宝石衬底;
(2)在衬底上生长AlN缓冲层;
具体的,采用PVD沉积AlN缓冲层,然后将衬底加载至MOCVD氮化处理。
(3)在AlN缓冲层上生长InxAlyN1-x-y层;
具体的,在MOCVD中生长InxAlyN1-x-y层。具体的,以N2作为载气,以TMIn作为In源,以TMAl作为Al源,以NH3作为N源,生长温度为480℃。
(4)采用H2对InxAlyN1-x-y层进行刻蚀处理;
具体的,不通入MO源,仅通入H2,进行刻蚀处理。处理温度为950℃,刻蚀处理时间为6s。
(5)在刻蚀后的InxAlyN1-x-y层上生长AlaInbGa1-a-bN层;
具体的,在MOCVD中生长AlaInbGa1-a-bN层。具体的,以N2作为载气,以TMIn作为In源,以TMAl作为Al源,以TMGa为Ga源,以NH3作为N源,生长温度为880℃。
(6)在AlaInbGa1-a-bN层上生长U-GaN层;
具体的,在MOCVD中依次生长三维生长层、填平层、二维生长层,即得到U-GaN层。生长过程中,以N2作为载气,以TMGa或TEGa作为Ga源,NH3作为N源。
其中,三维生长层的生长温度为1020℃,填平层的生长温度为1070℃,二维生长层的生长温度为1130℃。
(7)在U-GaN层上生长N-GaN层;
具体的,在MOCVD中生长N-GaN层,生长温度为1140℃,以N2和H2做载气,TMGa作为Ga源,NH3作为N源,SiH4作为Si源。
(8)在N-GaN层上生长多量子阱层;
具体的,在MOCVD中周期性生长InGaN阱层和GaN垒层,作为多量子阱层。其中,InGaN阱层的生长温度为780℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源,TMIn作为In源,TMAl作为Al源,NH3作为N源。GaN垒层的生长温度为860℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源,NH3作为N源。
(9)在多量子阱层上生长电子阻挡层;
具体的,在MOCVD中周期性生长AlαGa1-αN层和InβGa1-βN层,作为电子阻挡层。其中,AlαGa1-αN层的生长温度为940℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源, TMAl作为Al源,NH3作为N源。InβGa1-βN层的生长温度为940℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源, TMIn作为In源,NH3作为N源。
(10)在电子阻挡层上生长P-GaN层;
具体的,生长温度为960℃,以N2和H2作为载气,以TMGa作为Ga源,NH3作为N源,CP2Mg作为Mg源。
实施例2
本实施例提供一种发光二极管外延片,参考图1和图5,其包括衬底1和依次生长于衬底1上的AlN缓冲层2、复合***层3、U-GaN层4、N-GaN层5、多量子阱层6、电子阻挡层7和P-GaN层8。其中,复合***层3包括依次生长于AlN缓冲层2上的InxAlyN1-x-y层31(x=0.4,y=0.08)、MgN层33(Mg组分的占比为0.1)和AlaInbGa1-a-bN层32(a=0.03,b=0.3),InxAlyN1-x-y层31表面设有经H2刻蚀处理形成的粗化结构。U-GaN层4包括依次生长于复合***层3上的三维生长层41、填平层42和二维生长层43。
其中,衬底1为蓝宝石衬底,AlN缓冲层2的厚度为20nm,InxAlyN1-x-y层31的厚度为8nm,MgN层33的厚度为2nm,AlaInbGa1-a-bN层32的厚度为6nm,三维生长层41的厚度为0.8μm,填平层42的厚度为0.8μm,二维生长层43的厚度为1μm。N-GaN层5中Si的掺杂浓度为8.5×1018cm-3,其厚度为2μm。
其中,多量子阱层6为多个InGaN阱层和多个GaN垒层形成的周期数为10的周期性结构。单个InGaN阱层(In组分占比为0.25)的厚度为3nm,单个AlGaN垒层的厚度为10nm。
其中,电子阻挡层7为AlαGa1-αN层(α=0.1)和InβGa1-βN层(β=0.35)交替生长的周期性结构,其周期数为8个。单个AlαGa1-αN层的厚度为6nm,单个InβGa1-βN层的厚度为6nm。
其中,P-GaN层8中Mg的掺杂浓度为8.5×1018cm-3,厚度为285nm。
本实施例中发光二极管外延片的制备方法包括以下步骤:
(1)提供衬底;
具体的,提供织构化蓝宝石衬底;
(2)在衬底上生长AlN缓冲层;
具体的,采用PVD沉积AlN缓冲层,然后将衬底加载至MOCVD氮化处理。
(3)在AlN缓冲层上生长InxAlyN1-x-y层;
具体的,在MOCVD中生长InxAlyN1-x-y层。具体的,以N2作为载气,以TMIn作为In源,以TMAl作为Al源,以NH3作为N源,生长温度为480℃。
(4)采用H2对InxAlyN1-x-y层进行刻蚀处理;
具体的,不通入MO源,仅通入H2,进行刻蚀处理。处理温度为950℃,刻蚀处理时间为6s。
(5)在刻蚀后的InxAlyN1-x-y层上生长MgcN1-c层;
具体的,在MOCVD中生长MgcN1-c层。具体的,以N2作为载气,以CP2Mg作为Mg源,以NH3作为N源,生长温度为760℃。
(6)在MgcN1-c层上生长AlaInbGa1-a-bN层;
具体的,在MOCVD中生长AlaInbGa1-a-bN层。具体的,以N2作为载气,以TMIn作为In源,以TMAl作为Al源,以TMGa为Ga源,以NH3作为N源,生长温度为880℃。
(7)在AlaInbGa1-a-bN层上生长U-GaN层;
具体的,在MOCVD中依次生长三维生长层、填平层、二维生长层,即得到U-GaN层。生长过程中,以N2作为载气,以TMGa或TEGa作为Ga源,NH3作为N源。
其中,三维生长层的生长温度为1020℃,填平层的生长温度为1070℃,二维生长层的生长温度为1130℃。
(8)在U-GaN层上生长N-GaN层;
具体的,在MOCVD中生长N-GaN层,生长温度为1140℃,以N2和H2做载气,TMGa作为Ga源,NH3作为N源,SiH4作为Si源。
(9)在N-GaN层上生长多量子阱层;
具体的,在MOCVD中周期性生长InGaN阱层和GaN垒层,作为多量子阱层。其中,InGaN阱层的生长温度为780℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源,TMIn作为In源,TMAl作为Al源,NH3作为N源。GaN垒层的生长温度为860℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源,NH3作为N源。
(10)在多量子阱层上生长电子阻挡层;
具体的,在MOCVD中周期性生长AlαGa1-αN层和InβGa1-βN层,作为电子阻挡层。其中,AlαGa1-αN层的生长温度为940℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源, TMAl作为Al源,NH3作为N源。InβGa1-βN层的生长温度为940℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源, TMIn作为In源,NH3作为N源。
(11)在电子阻挡层上生长P-GaN层;
具体的,生长温度为960℃,以N2和H2作为载气,以TMGa作为Ga源,NH3作为N源,CP2Mg作为Mg源。
实施例3
本实施例提供一种发光二极管外延片,参考图1和图5,其包括衬底1和依次生长于衬底1上的AlN缓冲层2、复合***层3、U-GaN层4、N-GaN层5、多量子阱层6、电子阻挡层7和P-GaN层8。其中,复合***层3包括依次生长于AlN缓冲层2上的InxAlyN1-x-y层31(x=0.4,y=0.08)、MgN层33(Mg组分的占比为0.1)和AlaInbGa1-a-bN层32(a=0.03,b=0.3),InxAlyN1-x-y层31表面设有经H2刻蚀处理形成的粗化结构。AlaInbGa1-a-bN层32生长完成后采用NH3进行退火处理。U-GaN层4包括依次生长于复合***层3上的三维生长层41、填平层42和二维生长层43。
其中,衬底1为蓝宝石衬底,AlN缓冲层2的厚度为20nm,InxAlyN1-x-y层31的厚度为8nm,MgN层33的厚度为2nm,AlaInbGa1-a-bN层32的厚度为6nm,三维生长层41的厚度为0.8μm,填平层42的厚度为0.8μm,二维生长层43的厚度为1μm。N-GaN层5中Si的掺杂浓度为8.5×1018cm-3,其厚度为2μm。
其中,多量子阱层6为多个InGaN阱层和多个GaN垒层形成的周期数为10的周期性结构。单个InGaN阱层(In组分占比为0.25)的厚度为3nm,单个AlGaN垒层的厚度为10nm。
其中,电子阻挡层7为AlαGa1-αN层(α=0.1)和InβGa1-βN层(β=0.35)交替生长的周期性结构,其周期数为8个。单个AlαGa1-αN层的厚度为6nm,单个InβGa1-βN层的厚度为6nm。
其中,P-GaN层8中Mg的掺杂浓度为8.5×1018cm-3,厚度为285nm。
本实施例中发光二极管外延片的制备方法包括以下步骤:
(1)提供衬底;
具体的,提供织构化蓝宝石衬底;
(2)在衬底上生长AlN缓冲层;
具体的,采用PVD沉积AlN缓冲层,然后将衬底加载至MOCVD氮化处理。
(3)在AlN缓冲层上生长InxAlyN1-x-y层;
具体的,在MOCVD中生长InxAlyN1-x-y层。具体的,以N2作为载气,以TMIn作为In源,以TMAl作为Al源,以NH3作为N源,生长温度为480℃。
(4)采用H2对InxAlyN1-x-y层进行刻蚀处理;
具体的,不通入MO源,仅通入H2,进行刻蚀处理。处理温度为950℃,刻蚀处理时间为6s。
(5)在刻蚀后的InxAlyN1-x-y层上生长MgcN1-c层;
具体的,在MOCVD中生长MgcN1-c层。具体的,以N2作为载气,以CP2Mg作为Mg源,以NH3作为N源,生长温度为760℃。
(6)在MgcN1-c层上生长AlaInbGa1-a-bN层;
具体的,在MOCVD中生长AlaInbGa1-a-bN层。具体的,以N2作为载气,以TMIn作为In源,以TMAl作为Al源,以TMGa为Ga源,以NH3作为N源,生长温度为880℃。
(7)将AlaInbGa1-a-bN层采用NH3进行退火处理;
具体的,在MOCVD中仅通入NH3,在890℃下退火5s。
(8)在退火后的AlaInbGa1-a-bN层上生长U-GaN层;
具体的,在MOCVD中依次生长三维生长层、填平层、二维生长层,即得到U-GaN层。生长过程中,以N2作为载气,以TMGa或TEGa作为Ga源,NH3作为N源。
其中,三维生长层的生长温度为1020℃,填平层的生长温度为1070℃,二维生长层的生长温度为1130℃。
(9)在U-GaN层上生长N-GaN层;
具体的,在MOCVD中生长N-GaN层,生长温度为1140℃,以N2和H2做载气,TMGa作为Ga源,NH3作为N源,SiH4作为Si源。
(10)在N-GaN层上生长多量子阱层;
具体的,在MOCVD中周期性生长InGaN阱层和GaN垒层,作为多量子阱层。其中,InGaN阱层的生长温度为780℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源,TMIn作为In源,TMAl作为Al源,NH3作为N源。GaN垒层的生长温度为860℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源,NH3作为N源。
(11)在多量子阱层上生长电子阻挡层;
具体的,在MOCVD中周期性生长AlαGa1-αN层和InβGa1-βN层,作为电子阻挡层。其中,AlαGa1-αN层的生长温度为940℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源, TMAl作为Al源,NH3作为N源。InβGa1-βN层的生长温度为940℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源, TMIn作为In源,NH3作为N源。
(12)在电子阻挡层上生长P-GaN层;
具体的,生长温度为960℃,以N2和H2作为载气,以TMGa作为Ga源,NH3作为N源,CP2Mg作为Mg源。
实施例4
本实施例提供一种发光二极管外延片,参考图1和图4,其包括衬底1和依次生长于衬底1上的AlN缓冲层2、复合***层3、U-GaN层4、N-GaN层5、多量子阱层6、电子阻挡层7和P-GaN层8。其中,复合***层3包括依次生长于AlN缓冲层2上的InxAlyN1-x-y层31(x=0.4,y=0.08)、MgN层33(Mg组分的占比为0.1)和AlaInbGa1-a-bN层32(a=0.03,b=0.3),InxAlyN1-x-y层31表面设有经H2刻蚀处理形成的粗化结构。AlaInbGa1-a-bN层32包括三个厚度、成分均相同的子层321,并且每个子层生长结束后进行NH3退火处理。U-GaN层4包括依次生长于复合***层3上的三维生长层41、填平层42和二维生长层43。
其中,衬底1为蓝宝石衬底,AlN缓冲层2的厚度为20nm,InxAlyN1-x-y层31的厚度为8nm,MgN层33的厚度为2nm,AlaInbGa1-a-bN层32的总厚度为6nm,单个子层321的厚度为2nm,三维生长层41的厚度为0.8μm,填平层42的厚度为0.8μm,二维生长层43的厚度为1μm。N-GaN层5中Si的掺杂浓度为8.5×1018cm-3,其厚度为2μm。
其中,多量子阱层6为多个InGaN阱层和多个GaN垒层形成的周期数为10的周期性结构。单个InGaN阱层(In组分占比为0.25)的厚度为3nm,单个AlGaN垒层的厚度为10nm。
其中,电子阻挡层7为AlαGa1-αN层(α=0.1)和InβGa1-βN层(β=0.35)交替生长的周期性结构,其周期数为8个。单个AlαGa1-αN层的厚度为6nm,单个InβGa1-βN层的厚度为6nm。
其中,P-GaN层8中Mg的掺杂浓度为8.5×1018cm-3,厚度为285nm。
本实施例中发光二极管外延片的制备方法包括以下步骤:
(1)提供衬底;
具体的,提供织构化蓝宝石衬底;
(2)在衬底上生长AlN缓冲层;
具体的,采用PVD沉积AlN缓冲层,然后将衬底加载至MOCVD氮化处理。
(3)在AlN缓冲层上生长InxAlyN1-x-y层;
具体的,在MOCVD中生长InxAlyN1-x-y层。具体的,以N2作为载气,以TMIn作为In源,以TMAl作为Al源,以NH3作为N源,生长温度为480℃。
(4)采用H2对InxAlyN1-x-y层进行刻蚀处理;
具体的,不通入MO源,仅通入H2,进行刻蚀处理。处理温度为950℃,刻蚀处理时间为6s。
(5)在刻蚀后的InxAlyN1-x-y层上生长MgcN1-c层;
具体的,在MOCVD中生长MgcN1-c层。具体的,以N2作为载气,以CP2Mg作为Mg源,以NH3作为N源,生长温度为760℃。
(6)在MgcN1-c层上生长子层;
具体的,在MOCVD中生长子层(AlaInbGa1-a-bN)。具体的,以N2作为载气,以TMIn作为In源,以TMAl作为Al源,以TMGa为Ga源,以NH3作为N源,生长温度为880℃。
(7)将子层采用NH3进行退火处理;
具体的,在MOCVD中仅通入NH3,在890℃下退火5s。
(8)重复步骤(6)-(7)两次,得到AlaInbGa1-a-bN层;
(9)在AlaInbGa1-a-bN层上生长U-GaN层;
具体的,在MOCVD中依次生长三维生长层、填平层、二维生长层,即得到U-GaN层。生长过程中,以N2作为载气,以TMGa或TEGa作为Ga源,NH3作为N源。
其中,三维生长层的生长温度为1020℃,填平层的生长温度为1070℃,二维生长层的生长温度为1130℃。
(10)在U-GaN层上生长N-GaN层;
具体的,在MOCVD中生长N-GaN层,生长温度为1140℃,以N2和H2做载气,TMGa作为Ga源,NH3作为N源,SiH4作为Si源。
(11)在N-GaN层上生长多量子阱层;
具体的,在MOCVD中周期性生长InGaN阱层和GaN垒层,作为多量子阱层。其中,InGaN阱层的生长温度为780℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源,TMIn作为In源,TMAl作为Al源,NH3作为N源。GaN垒层的生长温度为860℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源,NH3作为N源。
(12)在多量子阱层上生长电子阻挡层;
具体的,在MOCVD中周期性生长AlαGa1-αN层和InβGa1-βN层,作为电子阻挡层。其中,AlαGa1-αN层的生长温度为940℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源, TMAl作为Al源,NH3作为N源。InβGa1-βN层的生长温度为940℃,以N2和H2的混合气体作为载气,以TMGa作为Ga源, TMIn作为In源,NH3作为N源。
(13)在电子阻挡层上生长P-GaN层;
具体的,生长温度为960℃,以N2和H2作为载气,以TMGa作为Ga源,NH3作为N源,CP2Mg作为Mg源。
对比例1
本对比例与实施例1的区别在于,不设置AlaInbGa1-a-bN层,相应的,也不设置制备AlaInbGa1-a-bN层的制备步骤(即步骤(5)),步骤(6)中直接在刻蚀后的InxAlyN1-x-y层上生长U-GaN层,其余均与实施例1相同。
对比例2
本对比例与实施例1的区别在于,不对InxAlyN1-x-y层进行H2刻蚀处理,即制备方法不包含步骤(4),其余均与实施例1相同。
对比例3
本对比例与实施例1的区别在于, InxAlyN1-x-y层中In组分的占比(即x)为0.1。
对比例4
本对比例与实施例1的区别在于,不设置InxAlyN1-x-y层,相应的,也不设置制备InxAlyN1-x-y层的制备步骤(即步骤(3)、步骤(4)),而直接在AlN缓冲层上生长AlaInbGa1-a-bN层,其余均与实施例1相同。
将实施例1-4、对比例1-4得到的外延片进行测试粗糙度,然后将外延片加工制作成10×24mil具有垂直结构的LED芯片,测试其抗静电能力和发光亮度;
芯片具体的测试方法为:
(1)粗糙度:使用AFM设备测试外延片,得到其均方根面粗糙度(RMS)
(2)抗静电性能测试:在HBM(人体放电模型)模型下运用静电仪对基芯片的抗静电性能进行测试,测试芯片能承受反向6000V静电的通过比例;
(3)亮度:在通入电流120mA时,测试所得芯片的发光强度;
具体测试结果如下表所示:
Figure 440045DEST_PATH_IMAGE001
由表中可以看出,当在外延结构中引入了复合***层后,外延片的粗糙度明显降低,抗静电性能、亮度提升。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,其特征在于,包括衬底和依次生长于所述衬底上的AlN缓冲层、复合***层、U-GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层;其中,所述复合***层包括依次生长于所述AlN缓冲层上的InxAlyN1-x-y层、MgN层和AlaInbGa1-a-bN层,所述InxAlyN1-x-y层表面设有经H2刻蚀处理形成的粗化结构;其中,x为0.2-0.5,y为0.05-0.1,a为0.01-0.05,b为0.1-0.5;
所述U-GaN层包括依次生长于所述复合***层上的三维生长层、填平层和二维生长层。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述复合***层的总厚度为10-30nm,所述InxAlyN1-x-y层的厚度为5-10nm,所述AlaInbGa1-a-bN层的厚度为2-15nm;
所述三维生长层的厚度为0.3-1μm,所述填平层的厚度为0.5-1μm,所述二维生长层的厚度为0.5-1.5μm。
3.如权利要求1所述的发光二极管外延片,其特征在于,H2刻蚀处理的温度为900-1000℃,处理时间为2-10s;
所述AlaInbGa1-a-bN层生长完成后采用NH3进行退火处理,其中,退火温度为800-900℃,退火处理时间为2-10s。
4.如权利要求1所述的发光二极管外延片,其特征在于,所述AlaInbGa1-a-bN层包括2-5个分次生长的子层,每个子层生长完成后均采用NH3进行退火处理,其中,退火温度为800-900℃,退火处理时间为2-10s。
5.如权利要求1-4任一项所述的发光二极管外延片,其特征在于,所述MgN层中Mg组分的占比为0.05-0.2,所述MgN层的厚度为1-3nm。
6.一种发光二极管外延片的制备方法,用于制备如权利要求1-5任一项所述的发光二极管外延片,其特征在于,包括:
提供衬底,在所述衬底上依次生长AlN缓冲层、复合***层、U-GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层;
其中,所述复合***层包括依次生长于所述AlN缓冲层上的InxAlyN1-x-y层、MgN层和AlaInbGa1-a-bN层,x为0.2-0.5,y为0.05-0.1,a为0.01-0.05,b为0.1-0.5;所述U-GaN层包括依次生长于所述复合***层上的三维生长层、填平层和二维生长层;
所述InxAlyN1-x-y层生长完成后,采用H2进行刻蚀处理,以在所述InxAlyN1-x-y层表面形成粗化结构。
7.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,H2刻蚀处理的温度为900-1000℃,处理时间为2-10s;
H2刻蚀处理时所采用的载气为H2;或
H2刻蚀处理时所采用的载气为H2和N2,H2与N2的摩尔比为(2-10):1。
8.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述InxAlyN1-x-y层生长时所采用的载气为N2和/或Ar,所述InxAlyN1-x-y层的生长温度为100-500℃;
所述AlaInbGa1-a-bN层生长时所采用的载气为N2和/或Ar,所述AlaInbGa1-a-bN层的生长温度为800-900℃;
所述AlaInbGa1-a-bN层生长完成后采用NH3进行退火处理,其中,退火温度为800-900℃,退火处理时间为2-10s。
9.如权利要求8所述的发光二极管外延片的制备方法,其特征在于,所述MgN层生长时所采用的载气为N2和/或Ar,所述MgN层的生长温度为700-800℃。
10.一种发光二极管,其特征在于,其包括如权利要求1-5任一项所述的发光二极管外延片。
CN202211224066.XA 2022-10-09 2022-10-09 发光二极管外延片及其制备方法、发光二极管 Active CN115295697B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211224066.XA CN115295697B (zh) 2022-10-09 2022-10-09 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211224066.XA CN115295697B (zh) 2022-10-09 2022-10-09 发光二极管外延片及其制备方法、发光二极管

Publications (2)

Publication Number Publication Date
CN115295697A CN115295697A (zh) 2022-11-04
CN115295697B true CN115295697B (zh) 2022-12-30

Family

ID=83833957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211224066.XA Active CN115295697B (zh) 2022-10-09 2022-10-09 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN115295697B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115832134B (zh) * 2023-02-08 2023-05-02 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管
CN115799415B (zh) * 2023-02-10 2023-04-28 江西兆驰半导体有限公司 Led外延片及其制备方法、led
CN115775853B (zh) * 2023-02-10 2023-05-16 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) * 2023-03-03 2023-05-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116093226B (zh) * 2023-04-10 2023-06-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552182A (zh) * 2016-03-09 2016-05-04 太原理工大学 一种高发光效率氮化镓基led外延片的制备方法
CN114420807A (zh) * 2022-04-01 2022-04-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
WO2022135304A1 (zh) * 2020-12-25 2022-06-30 至芯半导体(杭州)有限公司 纳米图形衬底上生长的AlInGaN紫外发光二极管及其制造方法
CN114759123A (zh) * 2022-05-12 2022-07-15 江西兆驰半导体有限公司 一种发光二极管外延片及其制作方法
CN114824003A (zh) * 2022-06-27 2022-07-29 江西兆驰半导体有限公司 一种发光二极管外延片及其制作方法
CN114824007A (zh) * 2022-04-29 2022-07-29 江西兆驰半导体有限公司 一种发光二极管外延结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100547819C (zh) * 2006-08-15 2009-10-07 中国科学院物理研究所 低极化效应的氮化镓基发光二极管芯片用外延材料及制法
KR20110019161A (ko) * 2009-08-19 2011-02-25 주식회사 에피밸리 3족 질화물 반도체 발광소자를 제조하는 방법
US20200194631A1 (en) * 2018-12-14 2020-06-18 Osram Opto Semiconductors Gmbh Method for Producing a Light-Emitting Semiconductor Device and Light-Emitting Semiconductor Device
CN115000263B (zh) * 2022-08-03 2022-10-25 江西兆驰半导体有限公司 Led外延结构及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552182A (zh) * 2016-03-09 2016-05-04 太原理工大学 一种高发光效率氮化镓基led外延片的制备方法
WO2022135304A1 (zh) * 2020-12-25 2022-06-30 至芯半导体(杭州)有限公司 纳米图形衬底上生长的AlInGaN紫外发光二极管及其制造方法
CN114420807A (zh) * 2022-04-01 2022-04-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN114824007A (zh) * 2022-04-29 2022-07-29 江西兆驰半导体有限公司 一种发光二极管外延结构及其制备方法
CN114759123A (zh) * 2022-05-12 2022-07-15 江西兆驰半导体有限公司 一种发光二极管外延片及其制作方法
CN114824003A (zh) * 2022-06-27 2022-07-29 江西兆驰半导体有限公司 一种发光二极管外延片及其制作方法

Also Published As

Publication number Publication date
CN115295697A (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
CN115295697B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115347098B (zh) 低工作电压发光二极管外延片及其制备方法、发光二极管
CN115832134B (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN115172555B (zh) 高光效发光二极管的外延片及其制备方法、发光二极管
CN116581217B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116190522B (zh) 一种高光效发光二极管外延片及其制备方法
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115832138A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN115775853A (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN116759508A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093220A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115986020A (zh) 深紫外发光二极管外延片及其制备方法、发光二极管
CN116682914B (zh) 发光二极管外延片及其制备方法、发光二极管外延片
CN116565098B (zh) 氮化镓发光二极管外延片及其生长工艺
CN117613156A (zh) 发光二极管外延片及其制备方法、led
CN115832135B (zh) 硅基发光二极管外延片及其制备方法、发光二极管
CN116914049A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093218A (zh) GaN基发光二极管外延片及其制备方法、GaN基发光二极管
CN115799415A (zh) Led外延片及其制备方法、led
CN116978997B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116705927B (zh) Led外延片及其制备方法、led
CN116504901B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant