CN115295430B - 一种倒装焊表面包封结构、工艺及半导体器件 - Google Patents
一种倒装焊表面包封结构、工艺及半导体器件 Download PDFInfo
- Publication number
- CN115295430B CN115295430B CN202211231448.5A CN202211231448A CN115295430B CN 115295430 B CN115295430 B CN 115295430B CN 202211231448 A CN202211231448 A CN 202211231448A CN 115295430 B CN115295430 B CN 115295430B
- Authority
- CN
- China
- Prior art keywords
- packaging body
- packaging
- metal film
- copper
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005538 encapsulation Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004806 packaging method and process Methods 0.000 claims abstract description 104
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 78
- 229910052802 copper Inorganic materials 0.000 claims abstract description 78
- 239000010949 copper Substances 0.000 claims abstract description 78
- 239000002184 metal Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 238000003466 welding Methods 0.000 claims abstract description 37
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 29
- 238000005520 cutting process Methods 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 10
- 238000000429 assembly Methods 0.000 claims description 6
- 230000000712 assembly Effects 0.000 claims description 6
- 239000005022 packaging material Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000012858 packaging process Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 11
- 230000007797 corrosion Effects 0.000 description 9
- 238000005260 corrosion Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 230000009194 climbing Effects 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001723 curing Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明申请公开了一种倒装焊表面包封结构，包括封装体，该封装体内部包括多个电子组件和贴片框架，电子组件倒装贴到贴片框架上的凹槽处以实现电子组件的重布线和电路连接，在封装体侧面和顶面的外表面形成三面或五面的铜墙，蚀刻封装体底部金属膜为外焊脚和边块，所述铜墙的侧面与边块侧面连合，所述封装体顶部的铜墙与电子组件背面接触，所述封装体侧面的铜墙与边块侧面连合用以包裹封装体底部的直角边，所述铜墙、边块和外焊脚上镀有锡防氧化层，本发明申请通过使用贴片框架，工作效率增加，成本降低，可实现内部信号的多向屏蔽及单向传输，封装体气密性好，散热效果好，出锡明显，外焊脚形状可变，工艺简单。
Description
技术领域
本发明申请属于半导体封装技术领域，尤其涉及一种倒装焊表面包封结构、工艺及半导体器件。
背景技术
随着电子产品的发展，半导体科技已广泛地应用于制造内存、中央处理器（CPU）、液晶显示装置（LCD）、发光二极管（LED）、激光二极管以及其他装置或芯片组等，由于电子组件具有微小精细的电路及构造，故封装技术也越来越重要，封装技术是指将电子组件封装成封装体，封装即半导体集成电路芯片用的外壳，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁，芯片上的接点用导线连接到封装外壳的外焊脚上，这些外焊脚又通过印制板上的导线与其他器件建立连接，倒装是封装中的一种，是在I/O pad上沉积金属球，然后将芯片翻转加热利用熔融的金属球与基板相结合，该封装形式的芯片结构和I/O端(金属球)方向朝下，由于I/O引出端分布于整个芯片表面，故在封装密度和处理速度上都优于正装。
半导体芯片在被封装形成封装结构之后，根据使用情况的不同，该封装结构还要与其他器件元件连接或组装，但是现有的封装结构散热性、封装的气密性都较差，封装效率低，且无法实现内部信号的多向屏蔽及单向传输，进而影响产品的性能，封装体在后续的焊接工艺（如将封装体通过外焊脚焊接到PCB电路板上）中难以出现爬锡现象，不容易掌握焊接效果。
发明内容
为解决上述现有技术中的问题，本发明申请提供了一种倒装焊表面包封结构、工艺及半导体器件。
为实现上述目的，本发明申请提出的一种倒装焊表面包封工艺，包括以下步骤：
（1）提供一覆金属膜的基板，在金属膜上预制贴片框架，将电子组件倒装贴片后封装并暴露出电子组件背面；
（2）半切割封装料至露出金属膜，并在切割槽、封装体和金属膜上电镀出铜墙形成封装体的三面包封或五面包封；
（3）将铜墙涂膜并烘烤固化以将封装体粘接为一个整体；
（4）后拆除基板，蚀刻留在封装体上的金属膜以形成电路连接的外焊脚和封装体底面边缘的边块；
（5）封装体去膜后散落为单个产品，并在铜墙、外焊脚和边块上镀锡防氧化。
步骤（1）中进一步包括，所述基板上的金属膜为铜膜且厚度为50～150μm。
步骤（1）中进一步包括，所述贴片框架是在覆金属膜基板的金属膜面形成的，用以将电子组件引脚连接实现电路连接和重布线。
步骤（1）中进一步包括，该贴片框架是将重布线层和导电层包封的预制封装结构，其上表面设置有凹槽，便于倒装时电子组件的引脚对应凹槽贴片焊接。
步骤（1）中进一步包括，该贴片框架是在基板的金属膜面上电镀出导电块，封装研磨暴露导电块后，在导电块上电镀出重布线层，在重布线层上电镀出导电柱，并封装后蚀刻去除导电柱，形成凹槽以实现倒装贴片，电子组件引脚与凹槽相对应。
步骤（2）中进一步包括，所述铜墙的厚度为20～200μm，该铜墙位于彼此靠近的电子组件封装体之间，所述封装体顶部的铜墙与电子组件背面接触。
步骤（3）中进一步包括，所述铜墙涂膜具体是涂感光抗蚀湿膜，涂膜后感光抗蚀湿膜顶面为一水平面，涂膜后感光抗蚀湿膜侧面与金属膜侧面为同一垂直面。
步骤（4）中进一步包括，所述蚀刻留在封装体上的金属膜具体为涂感光抗蚀干膜后光刻显影去膜，所述铜墙的侧面与边块侧面连合。
一种倒装焊表面包封结构，包括：
封装体，该封装体内部包括多个电子组件和贴片框架，电子组件倒装贴到贴片框架上的凹槽处以实现电子组件的重布线和电路连接；
铜墙，在封装体侧面和顶面的外表面形成三面或五面的铜墙；
边块，蚀刻封装体底部金属膜为外焊脚和边块，所述铜墙的侧面与边块侧面连合。
进一步的，所述封装体顶部的铜墙与电子组件背面接触。
进一步的，所述封装体侧面的铜墙与边块侧面连合用以包裹封装体底部的直角边。
进一步的，所述铜墙、边块和外焊脚上镀有锡防氧化层。
一种半导体器件，包括上述的倒装焊表面包封结构。
本发明申请的有益效果：
（1）通过预制贴片框架，将电子组件对应贴片到其凹槽处，贴片框架可以一次成型后可入库备用，封装时直接取用即可，相比现有的封装结构层层电镀和包封，工作效率增加，成本降低；
（2）将封装体顶部的铜墙设置在电子组件背面，相比现有的铜墙和电子组件之间间隔塑封料，本申请铜墙可以更快的将电子组件的热量传导，防止热量在间隔的塑封料堆积，热量传导快，多面铜墙构成多面散热，散热效果好；
（3）在封装体的表面形成三面或五面包封，可实现内部信号的多向屏蔽及单向传输，封装体气密性好；
（4）在封装体的底部外焊脚形成的同时蚀刻出边块，边块与铜墙侧面连合，将封装体底部两直角边包裹，且镀上锡防氧化，便于封装体后续焊接工序的爬锡观察，出锡明显，工艺简单。
附图说明
图1为本发明申请的一种倒装焊表面包封工艺的工艺步骤图；
图2为本发明申请的一种倒装焊表面包封工艺的贴片框架的示意图；
图3为本发明申请的一种倒装焊表面包封工艺的倒装贴片的示意图；
图4为本发明申请的一种倒装焊表面包封工艺的封装的示意图；
图5为本发明申请的一种倒装焊表面包封工艺的封装体研磨后切割的示意图；
图6为本发明申请的一种倒装焊表面包封工艺的铜墙的结构示意图；
图7为本发明申请的一种倒装焊表面包封工艺的铜墙涂感光抗蚀湿膜的示意图；
图8为本发明申请的一种倒装焊表面包封工艺的去除基板的示意图；
图9为本发明申请的一种倒装焊表面包封工艺的金属膜涂感光抗蚀干膜的示意图；
图10为本发明申请的一种倒装焊表面包封工艺的金属膜蚀刻的示意图；
图11为本发明申请的一种倒装焊表面包封工艺的去膜的示意图；
图12为本发明申请的一种倒装焊表面包封结构的结构示意图；
图13为本发明申请的一种倒装焊表面包封结构的三面包封的结构示意图；
图14为本发明申请的一种倒装焊表面包封结构的五面包封的结构示意图；
图15为本发明申请的一种倒装焊表面包封结构焊接到PCB板上的爬锡现象的示意图。
图中标记说明：封装体1、金属膜2、基板3、凹槽4、切割槽5、电子组件6、铜墙7、感光抗蚀湿膜8、感光抗蚀干膜9、边块10、外焊脚11、锡防氧化层12。
具体实施方式
为了更好地了解本发明申请的目的、结构及功能，下面结合附图1～15，对本发明申请提出的一种倒装焊表面包封结构、工艺及半导体器件，做进一步详细的描述。
图1为本发明申请的一种倒装焊表面包封工艺的工艺步骤图，包括以下步骤：
S1、提供一覆金属膜2的基板3，在金属膜2上预制贴片框架，将电子组件6倒装贴片后封装并暴露出电子组件6背面；
S2、半切割封装料至露出金属膜2，并在切割槽5、封装体1和金属膜2上电镀出铜墙7形成封装体1的三面包封或五面包封；
S3、将铜墙7涂膜并烘烤固化以将封装体1粘接为一个整体；
S4、后拆除基板3，蚀刻留在封装体1上的金属膜2以形成电路连接的外焊脚11和封装体1底面边缘的边块10；
S5、封装体1去膜后散落为单个产品，并在铜墙7、外焊脚11和边块10上镀锡防氧化。
请参阅S1和图2～图5，提供一覆金属膜2的基板3，在金属膜2上预制贴片框架，将电子组件6倒装贴片后封装并暴露出电子组件6背面；即本领域常见的板级封装，金属膜2可以为铜膜，基板3上可以形成多个贴片框架，本申请以形成两个为例，故贴两个电子组件6，电子组件6可以是芯片或电容等其他器件，将电子组件6做出引脚后贴片，本申请具体过程为在晶圆（wafer）表面做出铜或金凸点（Bump）构成引脚，电子组件6的引脚的数量根据实际生产制定，本申请每个电子组件6上整齐排列多个引脚，然后在凸点上镀上锡料便于后续贴片，其中基板3为本领域常用基板，如FR-4板，在其一上表面上覆铜膜，贴片框架是在覆金属膜2基板3的金属膜2面形成的，用以将电子组件6引脚连接实现电路重布线的封装结构，该贴片框架是在基板3的金属膜2面上电镀出导电块，封装研磨暴露导电块后，在导电块上电镀出重布线层，在重布线层上电镀出导电柱，并封装后蚀刻去除导电柱，形成凹槽4，凹槽4与电子组件6上整齐排列的多个引脚一一对应，后采用钢网印刷锡料，以实现焊接倒装贴片，电子组件6引脚与凹槽4相对应，所有工序和尺寸数量要求均与实际生产要求相适应，本发明申请采用环氧树脂料进行包封，即本领域常见的EMC塑封料，内应力低且热导率也相应的低，包封后进行固化，保证胶接强度，通过研磨的方式暴露出电子组件6的背面，采用贴片框架，工作效率增加，成本降低，基板3上的金属膜2厚度为50～150μm，其厚度与所需要的电子组件6外焊脚的高度有关。
请参阅S2和图5～图6，半切割封装料至露出金属膜2，并在切割槽5、封装体1和金属膜2上电镀出铜墙7形成封装体1的三面包封或五面包封；半切割是指切割刀不完全将两个封装体1切割开，以切割到暴露出金属膜2为止，本申请只贴片两个电子组件6，从封装体1向基板3看，构成封装体1的俯视图，在俯视图上建立坐标轴，横向为X轴，纵向为Y轴，只需要沿Y方向向下垂直切割，如果贴片多个电子组件6，即需要沿X轴和沿Y轴方向向下垂直切割至金属膜2，切割刀为本领域常用的金刚石刀，其切割宽度可调以适应两个封装体1之间的塑封料宽度，保证只切割塑封料而不切割到电子组件6和线路，在切割槽5、封装体1和金属膜2上形成金属种子层，形成每个单个产品的三面或五面的金属种子层，形成方式也是本领域常见的方式，例如沉铜或者溅射，作为电镀铜墙的基础，后电镀铜墙7，为本领域常见的电镀手段，铜墙7的厚度为20～200μm，该侧面铜墙7位于彼此靠近的封装体1之间，封装体1顶部的铜墙7与电子组件6背面接触，热量传导快，多面铜墙7构成多面散热，散热效果好。
请参阅S3和图7，将铜墙7涂膜并烘烤固化以将封装体1粘接为一个整体；铜墙7涂膜具体是涂感光抗蚀湿膜8，主要由感光性材料、感光剂、色料、溶剂等组成的一种抗蚀刻抗电镀型油墨，涂膜后感光抗蚀湿膜8顶面为一水平面，涂膜后感光抗蚀湿膜8侧面与金属膜2侧面为同一垂直面，涂膜之后烘干固化，感光抗蚀湿膜8在此处通过烘烤固化的目的是将封装体1粘接为一个整体，此时整体为一长方体。
请参阅S4和图7～图10，后拆除基板3，蚀刻留在封装体1上的金属膜2以形成电路连接的外焊脚11和封装体1底面边缘的边块10；将基板3以机械方式剥离，金属膜2附着在封装体1的底部，在金属膜2的底部涂上涂感光抗蚀干膜9后通过光刻显影去膜，为本领域常见的蚀刻方式，此处的感光抗蚀干膜9是为了光刻显影保护，涂膜的地方金属膜2不被蚀刻，而被保留下来最终形成外焊脚11和边块10，通过涂的膜可以改变外焊脚11和边块10的形状，本申请外焊脚11和边块10为不同尺寸的长方体，外焊脚11通过贴片框架内的导电块和重布线层与电子组件6的Bump电性连接，铜墙7的侧面与边块10侧面连合，使得铜墙7和边块10成为一个整体将封装体1底部的直角边包裹，本发明申请在S3中使用感光抗蚀湿膜8，是因为湿膜的填充能力较干膜强，可以很好的填充切割槽5和封装体1表面，且单价低于干膜，节约成本，而在S4中使用感光抗蚀干膜9，干膜易于操作，易成型，光刻效果好。
请参阅S5、图11～图12和图13～图14，封装体1去膜后散落为单个产品，并在铜墙7、外焊脚11和边块10上镀锡防氧化；感光抗蚀干膜9和感光抗蚀湿膜8的去膜，采用一定浓度和温度的去膜液清洗或浸泡，可以为NaOH液，均为本领域常见的方式，两者一起去除，去膜后整体散落为多个单个产品，本申请散落为两个单个产品，后在铜墙7、外焊脚11和边块10上镀上锡防氧化层12，边块10侧面与铜墙7侧面连合且镀锡，边块10可以和四个侧面的铜墙7连合，也可以和两个相对侧面的铜墙7连合，本申请以和四个侧面的铜墙7连合为例，产品在后续焊接时，外焊脚11上涂锡膏进行焊接，外焊脚11高度低且距离封装体1边缘有一定距离，其上的爬锡观察不方便，边块10与外焊脚11高度一致，可以通过观察边块10上的爬锡情况来判断焊接情况，若锡料在边块10和铜墙7底部处堆积，说明焊接良好，若没有观察到锡料堆积，则可能存在虚焊等焊接不良的情况。
请参阅图13～图14，为本发明申请的一种倒装焊表面包封结构的三面和五面包封的结构示意图，包括：
封装体1，该封装体1内部包括多个电子组件6和贴片框架，电子组件6倒装贴到贴片框架上的凹槽4处以实现电子组件6的重布线和电路连接，封装体1顶部的铜墙7与电子组件6背面接触；
铜墙7，在封装体1侧面和顶面的外表面形成三面或五面的铜墙7；
边块10，蚀刻封装体1底部金属膜2为外焊脚11和边块10，铜墙7的侧面与边块10侧面连合，封装体1侧面的铜墙7与边块10侧面连合用以包裹封装体1底部的直角边，铜墙7、边块10和外焊脚11上镀有锡防氧化层12。
一种半导体器件，包括上述的倒装焊表面包封结构。
请参阅图15，产品在后续的焊接工艺，如将封装体1通过外焊脚11焊接到PCB电路板上时，图15中产品为本申请倒装焊表面包封结构，产品下方为PCB板，产品通过锡料焊接在PCB板上，由于产品的外焊脚11高度较小且离封装体1边缘具有一定的距离，焊接出锡不明显，通过设置同样高度的边块10，且边块10连合铜墙7实现封装体1底部直角边的包裹，焊接时，锡料会在边块10和铜墙7处堆积，出现爬锡的现象，如图15中产品侧面可见的锡料堆积，通过爬锡观察确定焊接质量，便于观察。
封装体1制作过程中，为了满足封装需要，业内常将已植球（Bump）的电子组件6正面向上放置，其背面通过DAF膜粘在基板3上，即正装，该基板3为本领域常见的环氧树脂基板，且表面不覆铜膜，之后将电子组件6层层电镀和封装，具体为将电子组件6封装，研磨其上平面至暴露出Bump，在Bump上电镀出重布线层（RDL）和导电柱，再次封装后暴露出导电柱，后在其上电镀出外焊脚11，即完成层层封装的封装体1，然后再将整个封装体1倒置在基板3上切割或进行后续工序，而本申请是采用预制的贴片框架将电子组件6倒装贴片，即可以提高效率，也可以在返工时降低电子组件6损坏的几率；
铜墙7的厚度可以根据实际生产需要来控制，且顶部的铜墙7与电子组件6的背面直接接触，电子组件6产生的热量直接被铜墙7传导散热，散热效果好；
在封装体1的表面形成三面或五面包封，可实现内部信号的多向屏蔽及单向传输，封装体1气密性好，三面包封是在能满足散热性、电磁屏蔽、气密性和爬锡观察的同时相比五面包封可以更节约成本；
在封装体1的底部外焊脚11形成的同时蚀刻出边块10，外焊脚11最后形成，其形状和数量不受限制。
可以理解，本发明申请是通过一些实施例进行描述的，本领域技术人员知悉的，在不脱离本发明申请的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等效替换。另外，在本发明申请的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明申请的精神和范围。因此，本发明申请不受此处所公开的具体实施例的限制，所有落入本发明申请的权利要求范围内的实施例都属于本发明申请所保护的范围内。
Claims (13)
1.一种倒装焊表面包封工艺，其特征在于，包括以下步骤：
（1）提供一覆金属膜的基板，在金属膜上预制贴片框架，将电子组件倒装贴片后封装并暴露出电子组件背面；
（2）半切割封装料至露出金属膜，并在切割槽、封装体和金属膜上电镀出铜墙形成封装体的三面包封或五面包封；
（3）将铜墙涂膜并烘烤固化以将封装体粘接为一个整体；
（4）后拆除基板，蚀刻留在封装体上的金属膜以形成电路连接的外焊脚和封装体底面边缘的边块，边块侧面与铜墙侧面连合且镀锡，外焊脚高度低且距离封装体边缘有一定距离，边块与外焊脚高度一致；
（5）封装体去膜后散落为单个产品，并在铜墙、外焊脚和边块上镀锡防氧化。
2.根据权利要求1所述的倒装焊表面包封工艺，其特征在于，步骤（1）中进一步包括，所述基板上的金属膜为铜膜且厚度为50～150μm。
3.根据权利要求2所述的倒装焊表面包封工艺，其特征在于，步骤（1）中进一步包括，所述贴片框架是在覆金属膜基板的金属膜面形成的，用以将电子组件引脚连接实现电路连接和重布线。
4.根据权利要求3所述的倒装焊表面包封工艺，其特征在于，步骤（1）中进一步包括，该贴片框架是将重布线层和导电层包封的预制封装结构，其上表面设置有凹槽，便于倒装时电子组件的引脚对应凹槽贴片焊接。
5.根据权利要求3所述的倒装焊表面包封工艺，其特征在于，该贴片框架是在基板的金属膜面上电镀出导电块，封装研磨暴露导电块后，在导电块上电镀出重布线层，在重布线层上电镀出导电柱，并封装后蚀刻去除导电柱，形成凹槽以实现倒装贴片，电子组件引脚与凹槽相对应。
6.根据权利要求1所述的倒装焊表面包封工艺，其特征在于，步骤（2）中进一步包括，所述铜墙的厚度为20～200μm，该铜墙位于彼此靠近的电子组件封装体之间，所述封装体顶部的铜墙与电子组件背面接触。
7.根据权利要求1所述的倒装焊表面包封工艺，其特征在于，步骤（3）中进一步包括，所述铜墙涂膜具体是涂感光抗蚀湿膜，涂膜后感光抗蚀湿膜顶面为一水平面，涂膜后感光抗蚀湿膜侧面与金属膜侧面为同一垂直面。
8.根据权利要求1所述的倒装焊表面包封工艺，其特征在于，步骤（4）中进一步包括，所述蚀刻留在封装体上的金属膜具体为涂感光抗蚀干膜后光刻显影去膜，所述铜墙的侧面与边块侧面连合。
9.一种倒装焊表面包封结构，其特征在于，包括：
封装体，该封装体内部包括多个电子组件和贴片框架，电子组件倒装贴到贴片框架上的凹槽处以实现电子组件的重布线和电路连接；
铜墙，在封装体侧面和顶面的外表面形成三面或五面的铜墙；
边块，蚀刻封装体底部金属膜为外焊脚和边块，所述铜墙的侧面与边块侧面连合。
10.根据权利要求9所述的倒装焊表面包封结构，其特征在于，所述封装体顶部的铜墙与电子组件背面接触。
11.根据权利要求10所述的倒装焊表面包封结构，其特征在于，所述封装体侧面的铜墙与边块侧面连合用以包裹封装体底部的直角边。
12.根据权利要求11所述的倒装焊表面包封结构，其特征在于，所述铜墙、边块和外焊脚上镀有锡防氧化层。
13.一种半导体器件，其特征在于，包括权利要求9-12任意一项所述的倒装焊表面包封结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211231448.5A CN115295430B (zh) | 2022-10-10 | 2022-10-10 | 一种倒装焊表面包封结构、工艺及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211231448.5A CN115295430B (zh) | 2022-10-10 | 2022-10-10 | 一种倒装焊表面包封结构、工艺及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115295430A CN115295430A (zh) | 2022-11-04 |
| CN115295430B true CN115295430B (zh) | 2022-12-30 |
Family
ID=83819373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211231448.5A Active CN115295430B (zh) | 2022-10-10 | 2022-10-10 | 一种倒装焊表面包封结构、工艺及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115295430B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094241A (zh) * | 2012-12-15 | 2013-05-08 | 华天科技（西安）有限公司 | 一种引线框架再布线的fcaaqfn封装件及其制作工艺 |
| CN108206170B (zh) * | 2017-12-29 | 2020-03-06 | 江苏长电科技股份有限公司 | 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺 |
| CN110517962A (zh) * | 2019-08-01 | 2019-11-29 | 合肥矽迈微电子科技有限公司 | 五面附金属包封封装结构及其制备方法 |
| CN110364444A (zh) * | 2019-08-01 | 2019-10-22 | 合肥矽迈微电子科技有限公司 | 三面附金属包封封装结构及其制备方法 |
| CN114783888B (zh) * | 2022-06-16 | 2022-09-06 | 合肥矽迈微电子科技有限公司 | 一种芯片封装体外露焊脚及其加工方法 |
| CN115148695A (zh) * | 2022-07-25 | 2022-10-04 | 合肥矽迈微电子科技有限公司 | 一种预包封基板及其制作方法 |
-
2022
- 2022-10-10 CN CN202211231448.5A patent/CN115295430B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN115295430A (zh) | 2022-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11637070B2 (en) | Method of fabricating a semiconductor package | |
| US7361533B1 (en) | Stacked embedded leadframe | |
| US7915718B2 (en) | Apparatus for flip-chip packaging providing testing capability | |
| US9406645B1 (en) | Wafer level package and fabrication method | |
| US7977163B1 (en) | Embedded electronic component package fabrication method | |
| US9024422B2 (en) | Package structure having embedded semiconductor component and fabrication method thereof | |
| US7615409B2 (en) | Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages | |
| US8242383B2 (en) | Packaging substrate with embedded semiconductor component and method for fabricating the same | |
| US8222080B2 (en) | Fabrication method of package structure | |
| US11908805B2 (en) | Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact | |
| JP2009026805A (ja) | 半導体装置及びその製造方法 | |
| JP4919103B2 (ja) | ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法 | |
| US9202742B1 (en) | Integrated circuit packaging system with pattern-through-mold and method of manufacture thereof | |
| JP2004342861A (ja) | チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造 | |
| KR20200026344A (ko) | 반도체 패키지 | |
| CN115295430B (zh) | 一种倒装焊表面包封结构、工艺及半导体器件 | |
| TWI606525B (zh) | 具有鍍覆引線之積體電路封裝系統及其製造方法 | |
| TWI663663B (zh) | 電子封裝構件及其製作方法 | |
| US11452210B2 (en) | Wiring substrate and electronic device | |
| KR100871379B1 (ko) | 반도체 패키지의 제조방법 | |
| TWI766271B (zh) | 電子封裝件及其製法 | |
| US11784135B2 (en) | Semiconductor device including conductive bumps to improve EMI/RFI shielding | |
| KR20010004340A (ko) | 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조방법 | |
| CN116313822A (zh) | 一种芯片的封装方法及封装件 | |
| KR20040007954A (ko) | 칩 패드가 중앙에 위치하는 반도체 칩을 적층하여패키징하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20221104 Assignee: Anhui Xingtai Financial Leasing Co.,Ltd. Assignor: Hefei Silicon Microelectronics Technology Co.,Ltd. Contract record no.: X2023980036895 Denomination of invention: A Flip Chip Solder Sheet Sealing Structure, Process, and Semiconductor Device Granted publication date: 20221230 License type: Exclusive License Record date: 20230627 |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A Flip Chip Solder Sheet Sealing Structure, Process, and Semiconductor Device Effective date of registration: 20230628 Granted publication date: 20221230 Pledgee: Anhui Xingtai Financial Leasing Co.,Ltd. Pledgor: Hefei Silicon Microelectronics Technology Co.,Ltd. Registration number: Y2023980046373 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |