CN115270686A - 一种基于图神经网络的芯片布局方法 - Google Patents

一种基于图神经网络的芯片布局方法 Download PDF

Info

Publication number
CN115270686A
CN115270686A CN202210726916.XA CN202210726916A CN115270686A CN 115270686 A CN115270686 A CN 115270686A CN 202210726916 A CN202210726916 A CN 202210726916A CN 115270686 A CN115270686 A CN 115270686A
Authority
CN
China
Prior art keywords
model
data
chip
neural network
graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210726916.XA
Other languages
English (en)
Other versions
CN115270686B (zh
Inventor
王玉莹
郝沁汾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Core Optical Interconnect Technology Research Institute Co ltd
Original Assignee
Wuxi Core Optical Interconnect Technology Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Core Optical Interconnect Technology Research Institute Co ltd filed Critical Wuxi Core Optical Interconnect Technology Research Institute Co ltd
Priority to CN202210726916.XA priority Critical patent/CN115270686B/zh
Priority claimed from CN202210726916.XA external-priority patent/CN115270686B/zh
Publication of CN115270686A publication Critical patent/CN115270686A/zh
Application granted granted Critical
Publication of CN115270686B publication Critical patent/CN115270686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/323—Translation or migration, e.g. logic to logic, hardware description language [HDL] translation or netlist translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Geometry (AREA)
  • Data Mining & Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于图神经网络的芯片布局方法，包括以下步骤：S1、将电路转化为图数据，建立二维坐标系x‑y，对数据集进行标注并划分训练集和验证集；S2、构建图神经网络模型，设定损失函数，并设定loss阈值；S3、将训练集作为输入数据分别训练图神经网络模型并更新模型，得到预测x坐标的第一模型、预测y坐标的第二模型；S4、将待布局芯片中各个单元的数据与芯片的图数据预处理后输入第一模型与第二模型得到待布局芯片上每个单元的x、y坐标值，输出最终的布局结果。本方法与传统芯片布局技术相比，通过将电路网表数据转化成图数据，借助损失函数训练图神经网络模型，实现智能化芯片布局，具有节约时间投入和人力成本的特点。

Description

一种基于图神经网络的芯片布局方法
技术领域
本发明涉及芯片布局技术领域，更具体地，涉及一种基于图神经网络的芯 片布局方法。
背景技术
芯片布局主要指的是确定待设计芯片中的各个单元或模块在电路板上的摆 放位置的过程。布局是集成电路版图设计的关键环节之一，也是整个芯片设计 过程中最为复杂和耗时的步骤。
过去十年里，***和硬件的进步极大地促进了机器学***较低、计算量大的问题，强化学习方法存在迭代 次数多、训练时间长的问题。
现有技术公开了一种基于深度强化学习的优化芯片布局***及方法。该方 法利用数据预处理模块读取并解析pl、net文件，将其中的网表图信息转换为智 能体的初始状态以及奖励函数；策略网络模块通过卷积神经网络和图神经网络 分别得到分别包含粗细粒度的全局嵌入特征与结点嵌入特征，将两个网络分别 得到的特征向量融合，最终预测出当前时刻行为，即元件可能的放置位置的概 率分布。该方案基于强化学习的思路，存在需要的训练数据规模大、需要迭代 次数多、需要训练时间长的缺陷。
为此，结合以上需求和现有技术缺陷，本申请提出了一种基于图神经网络 的芯片布局方法。
发明内容
本发明提供了一种基于图神经网络的芯片布局方法，能够在实现智能化芯 片布局的同时，节约时间投入和人力成本。
本发明的首要目的是为解决上述技术问题，本发明的技术方案如下：
本发明第一方面提供了一种基于图神经网络的芯片布局方法，包括以下步 骤：
S1、依照不同的资源类型将电路转化为图数据，在待布局的芯片表面建立 二维坐标系x-y，对数据集进行标注并以设定比例划分为训练集和验证集。
S2、构建图神经网络模型，分别设定与x坐标相关和与y坐标相关的损失 函数，并设定loss阈值。
S3、将训练集作为输入数据分别训练图神经网络模型并更新模型，将验证 集作为输入数据计算损失函数的值，直到loss值小于设定的阈值，得到预测x 坐标的第一模型、预测y坐标的第二模型。
S4、将待布局芯片中各个单元的数据与芯片的图数据预处理后输入第一模 型与第二模型，合并第一模型与第二模型的预测结果，得到待布局芯片上每个 单元的x、y坐标值，输出最终的布局结果。
进一步的，步骤S1中所述图数据是异构图，所述异构图中不同类型的节点 对应不同类型的芯片资源。
其中，由于芯片的资源主要有可配置逻辑单元、存储单元、多功能高性能 IO以及时钟资源等模块，且每一类资源都有自己独特的分布规律，所以该电路 图网表数据能够映射成异构图，即不同类别的资源对应异构图上不同类型的节 点。
进一步的，步骤S1所述标注数据集具体为：将可编程逻辑器件芯片的所有 资源分为N个类，其中N为自然数，对每一类资源包括的不同单元进行二维平 面坐标系上的位置标注，标注样式为，类别：n和位置：
Figure BDA0003713550480000021
其中 n＝1,2,…,N，i＝1,2,…,Mn，其中Mn为第n类资源包含的单元总数。
进一步的，步骤S2中所述图神经网络模型，其主体为根据资源类型堆叠的 N组异构图神经网络HGNN层，其中每组异构图神经网络HGNN层的层数均为 3层。
进一步的，所述图神经网络模型包括两部分：
第一部分包括了N组并列的GNN网络层和MLP层，所述GNN网络层和 MLP层顺次连接，第一部分输入的节点信息进入对应资源类型组别的GNN网 络中，然后将GNN网络的输出值输入至MLP层，得到对应资源类型的节点嵌 入表达。
第二部分包括一组顺次连接的MLP层和FC层，第一部分输出的多种资源 类型的节点嵌入表达经过MLP层的维度变换后输入FC层，并由FC层输出最 终的坐标值。
进一步的，步骤S2中所述损失函数的数学表达形式为：
Figure BDA0003713550480000031
Figure BDA0003713550480000032
其中，L1为x坐标相关的损失函数，xi为与x相关的图神经网络模型的输 出值；L2为y坐标相关的损失函数，yi为与y相关的图神经网络模型的输出值。
进一步的，所述图神经网络模型通过Adam优化器实现模型的更新。
其中，所述图神经网络模型在损失函数的指导下，应用梯度下降法完成模 型的训练。
进一步的，所述步骤S3的训练过程如下：
S31、将训练集的数据输入x坐标相关的图神经网络模型，利用输出值计算 损失函数L1的值并更新模型。
S32、将验证集的数据输入更新后的模型，得到的验证集输出值计算模型的 loss值，判断loss值是否小于设定的阈值，若小于阈值时训练完成，保存为预 测x坐标的第一模型，否则重复训练步骤S31-S32。
S33、将训练集的数据输入y坐标相关的图神经网络模型，利用输出值计算 损失函数L2的值并更新模型。
S34、将验证集的数据输入更新后的模型，得到的验证集输出值计算模型的 loss值，判断loss值是否小于设定的阈值，若小于阈值时训练完成，保存为预 测y坐标的第二模型，否则重复训练步骤S33-S34。
进一步的，所述步骤S4具体为：将待布局芯片中各个单元的属性数据与芯 片的网表数据预处理后输入到第一模型中，得到待布局芯片上每个单元的x坐 标值；将待布局芯片中各个单元的属性数据与芯片的网表数据预处理后输入到 第二模型中，得到待布局芯片上每个单元的y坐标值；合并第一模型与第二模 型的预测结果，得到最终的布局结果。
本发明第二方面提供了一种基于图神经网络的芯片布局***，包括：数据 预处理及数据标记模块、图神经网络初始化模块、模型训练及保存模块、模型 布局预测模块；其中数据预处理及数据标记模块读取并解析电路网表数据文件， 根据不同的资源类型，将电路的网表数据转化为图数据，构建坐标系，为芯片 上的每一类资源包含的各个单元的位置作标注，并划分数据集；图神经网络初 始化模块依据芯片上资源类型的总数目，搭建以异构图神经网络为主体的模型 架构，初始化整个模型的参数并设置损失函数；模型训练及保存模块在损失函 数的指导下，完成模型的训练，并对训练好的模型进行保存；模型布局预测模 块应用训练好的模型计算待布局芯片上各个单元的x、y坐标值，输出最终的布 局结果。
与现有技术相比，本发明技术方案的有益效果是：
本发明提供了一种基于图神经网络的芯片布局方法，通过将电路网表数据 转化成图数据，借助损失函数训练图神经网络模型，实现智能化芯片布局，具 有节约时间投入和人力成本的特点。
附图说明
图1为本发明一种基于图神经网络的芯片布局方法的流程图。
图2为本发明一种基于图神经网络的芯片布局方法的HGNN模型主体结构 示意图。
图3为本发明一种基于图神经网络的芯片布局方法的HGNN模型权重更新 的示意图。
图4为本发明一种基于图神经网络的芯片布局***的结构示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和 具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情 况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发 明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范 围并不受下面公开的具体实施例的限制。
实施例1
如图1-图2所示，本发明提供了一种基于图神经网络的芯片布局方法，具 体的，包括以下步骤：
S1、依照不同的资源类型将电路转化为图数据，在待布局的芯片表面建立 二维坐标系x-y，对数据集进行标注并以设定比例划分为训练集和验证集。
S2、构建图神经网络模型，分别设定与x坐标相关和与y坐标相关的损失 函数，并设定loss阈值。
S3、将训练集作为输入数据分别训练图神经网络模型并更新模型，将验证 集作为输入数据计算损失函数的值，直到loss值小于设定的阈值，得到预测x 坐标的第一模型、预测y坐标的第二模型。
S4、将待布局芯片中各个单元的数据与芯片的图数据预处理后输入第一模 型与第二模型，合并第一模型与第二模型的预测结果，得到待布局芯片上每个 单元的x、y坐标值，输出最终的布局结果。
进一步的，步骤S1中所述图数据是异构图，所述异构图中不同类型的节点 对应不同类型的芯片资源。
其中，由于芯片的资源主要有可配置逻辑单元、存储单元、多功能高性能 IO以及时钟资源等模块，且每一类资源都有自己独特的分布规律，所以该电路 图网表数据能够映射成异构图，即不同类别的资源对应异构图上不同类型的节 点。
进一步的，步骤S1所述标注数据集具体为：将可编程逻辑器件芯片的所有 资源分为N个类，其中N为自然数，对每一类资源包括的不同单元进行二维平 面坐标系上的位置标注，标注样式为，类别：n和位置：
Figure BDA0003713550480000051
其中 n＝1,2,…,N，i＝1,2,…,Mn，其中Mn为第n类资源包含的单元总数。
其中，在一个具体的实施例中划分训练集和验证集的比例为8:2或9:1。
进一步的，步骤S2中所述图神经网络模型，其主体为根据资源类型堆叠的 N组异构图神经网络HGNN层，其中每组异构图神经网络HGNN层的层数均为 3层。
进一步的，所述图神经网络模型包括两部分：
第一部分包括了N组并列的GNN网络层和MLP层，所述GNN网络层和 MLP层顺次连接，第一部分输入的节点信息进入对应资源类型组别的GNN网 络中，然后将GNN网络的输出值输入至MLP层，得到对应资源类型的节点嵌 入表达。
第二部分包括一组顺次连接的MLP层和FC层，第一部分输出的多种资源 类型的节点嵌入表达经过MLP层的维度变换后输入FC层，并由FC层输出最 终的坐标值。
进一步的，步骤S2中所述损失函数的数学表达形式为：
Figure BDA0003713550480000061
Figure BDA0003713550480000062
其中，L1为x坐标相关的损失函数，xi为与x相关的图神经网络模型的输 出值；L2为y坐标相关的损失函数，yi为与y相关的图神经网络模型的输出值。
进一步的，所述图神经网络模型通过Adam优化器实现模型的更新。
其中，所述图神经网络模型在损失函数的指导下，应用梯度下降法完成模 型的训练。
进一步的，所述步骤S3的训练过程如下：
S31、将训练集的数据输入x坐标相关的图神经网络模型，利用输出值计算 损失函数L1的值并更新模型。
S32、将验证集的数据输入更新后的模型，得到的验证集输出值计算模型的 loss值，判断loss值是否小于设定的阈值，若小于阈值时训练完成，保存为预 测x坐标的第一模型，否则重复训练步骤S31-S32。
S33、将训练集的数据输入y坐标相关的图神经网络模型，利用输出值计算 损失函数L2的值并更新模型。
S34、将验证集的数据输入更新后的模型，得到的验证集输出值计算模型的 loss值，判断loss值是否小于设定的阈值，若小于阈值时训练完成，保存为预 测y坐标的第二模型，否则重复训练步骤S33-S34。
进一步的，所述步骤S4具体为：将待布局芯片中各个单元的属性数据与芯 片的网表数据预处理后输入到第一模型中，得到待布局芯片上每个单元的x坐 标值；将待布局芯片中各个单元的属性数据与芯片的网表数据预处理后输入到 第二模型中，得到待布局芯片上每个单元的y坐标值；合并第一模型与第二模 型的预测结果，得到最终的布局结果。
实施例2
基于上述实施例1，结合图3，本实施例详细阐述利用训练好的图神经网络 模型获取图数据中节点的过程。
在一个具体的实施例中，选取图数据中的六角星形节点进行获取，如图3 所示，该节点共有两种类型的邻居：圆形节点与三角形节点，应用训练好的模 型1中的GNN网络获取两种类型邻居节点的嵌入表示以及六角星形节点本身的 嵌入表示e1；然后，将同一种类型的邻居节点的表示进行拼接后，分别输入到 模型1的MLP网络中，得到两种类型邻居节点的MLP层的输出。然后，将 e1,e2,e3拼接后输入到接下来的MLP网络中，即可得到六角星形节点的最终表示 emb1。最后，将emb1输入到模型1的全连接层(FC)即可输出该节点横坐标的 最终预测值x1；同理，应用训练好的模型2可以获得该节点纵坐标的最终预测 值y1。此预测得到的该节点的二维坐标(x1,y1)即为该节点布局后的具***置。
实施例3
如图4所示，本发明还提供了一种基于图神经网络的芯片布局***，包括： 数据预处理及数据标记模块、图神经网络初始化模块、模型训练及保存模块、 模型布局预测模块；其中数据预处理及数据标记模块读取并解析电路网表数据 文件，根据不同的资源类型，将电路的网表数据转化为图数据，构建坐标系， 为芯片上的每一类资源包含的各个单元的位置作标注，并划分数据集；图神经 网络初始化模块依据芯片上资源类型的总数目，搭建以异构图神经网络为主体 的模型架构，初始化整个模型的参数并设置损失函数；模型训练及保存模块在 损失函数的指导下，完成模型的训练，并对训练好的模型进行保存；模型布局预测模块应用训练好的模型计算待布局芯片上各个单元的x、y坐标值，输出最 终的布局结果。
其中，每个模块具体的工作原理如下：
数据预处理及数据标记模块依照不同的资源类型将电路转化为图数据，在 待布局的芯片表面建立二维坐标系x-y，对数据集进行标注并以设定比例划分为 训练集和验证集。
进一步的，所述图数据是异构图，所述异构图中不同类型的节点对应不同 类型的芯片资源。
进一步的，所述标注数据集具体为：将可编程逻辑器件芯片的所有资源分 为N个类，其中N为自然数，对每一类资源包括的不同单元进行二维平面坐标 系上的位置标注，标注样式为，类别：n和位置：
Figure BDA0003713550480000081
其中n＝1,2,…,N， i＝1,2,…,Mn，其中Mn为第n类资源包含的单元总数。
图神经网络初始化模块构建图神经网络模型，分别设定与x坐标相关和与 y坐标相关的损失函数，并设定loss阈值。
进一步的，所述图神经网络模型，其主体为根据资源类型堆叠的N组异构 图神经网络HGNN层，其中每组异构图神经网络HGNN层的层数均为3层。
进一步的，所述图神经网络模型包括两部分：
第一部分包括了N组并列的GNN网络层和MLP层，所述GNN网络层和 MLP层顺次连接，第一部分输入的节点信息进入对应资源类型组别的GNN网 络中，然后将GNN网络的输出值输入至MLP层，得到对应资源类型的节点嵌 入表达。
第二部分包括一组顺次连接的MLP层和FC层，第一部分输出的多种资源 类型的节点嵌入表达经过MLP层的维度变换后输入FC层，并由FC层输出最 终的坐标值。
进一步的，所述损失函数的数学表达形式为：
Figure BDA0003713550480000082
Figure BDA0003713550480000083
其中，L1为x坐标相关的损失函数，xi为与x相关的图神经网络模型的输 出值；L2为y坐标相关的损失函数，yi为与y相关的图神经网络模型的输出值。
进一步的，所述图神经网络模型通过Adam优化器实现模型的更新。
其中，所述图神经网络模型在损失函数的指导下，应用梯度下降法完成模 型的训练。
模型训练及保存模块将训练集作为输入数据分别训练图神经网络模型并更 新模型，将验证集作为输入数据计算损失函数的值，直到loss值小于设定的阈 值，得到预测x坐标的第一模型、预测y坐标的第二模型。
进一步的，所述训练过程如下：
S31、将训练集的数据输入x坐标相关的图神经网络模型，利用输出值计算 损失函数L1的值并更新模型。
S32、将验证集的数据输入更新后的模型，得到的验证集输出值计算模型的 loss值，判断loss值是否小于设定的阈值，若小于阈值时训练完成，保存为预 测x坐标的第一模型，否则重复训练步骤S31-S32。
S33、将训练集的数据输入y坐标相关的图神经网络模型，利用输出值计算 损失函数L2的值并更新模型。
S34、将验证集的数据输入更新后的模型，得到的验证集输出值计算模型的 loss值，判断loss值是否小于设定的阈值，若小于阈值时训练完成，保存为预 测y坐标的第二模型，否则重复训练步骤S33-S34
模型布局预测模块将待布局芯片中各个单元的数据与芯片的图数据预处理 后输入第一模型与第二模型，合并第一模型与第二模型的预测结果，得到待布 局芯片上每个单元的x、y坐标值，输出最终的布局结果。
进一步的，所述布局预测过程具体为：将待布局芯片中各个单元的属性数 据与芯片的网表数据预处理后输入到第一模型中，得到待布局芯片上每个单元 的x坐标值；将待布局芯片中各个单元的属性数据与芯片的网表数据预处理后 输入到第二模型中，得到待布局芯片上每个单元的y坐标值；合并第一模型与 第二模型的预测结果，得到最终的布局结果。
附图中描述结构位置关系的图标仅用于示例性说明，不能理解为对本专利 的限制。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并 非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述 说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有 的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替 换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种基于图神经网络的芯片布局方法，其特征在于，包括以下步骤：
S1、依照不同的资源类型将电路转化为图数据，在待布局的芯片表面建立二维坐标系x-y，对数据集进行标注并以设定比例划分为训练集和验证集；
S2、构建图神经网络模型，分别设定与x坐标相关和与y坐标相关的损失函数，并设定loss阈值；
S3、将训练集作为输入数据分别训练图神经网络模型并更新模型，将验证集作为输入数据计算损失函数的值，直到loss值小于设定的阈值，得到预测x坐标的第一模型、预测y坐标的第二模型；
S4、将待布局芯片中各个单元的数据与芯片的图数据预处理后输入第一模型与第二模型，合并第一模型与第二模型的预测结果，得到待布局芯片上每个单元的x、y坐标值，输出最终的布局结果。
2.根据权利要求1所述的一种基于图神经网络的芯片布局方法，其特征在于，步骤S1中所述图数据是异构图，所述异构图中不同类型的节点对应不同类型的芯片资源。
3.根据权利要求1所述的一种基于图神经网络的芯片布局方法，其特征在于，步骤S1所述标注数据集具体为：将可编程逻辑器件芯片的所有资源分为N个类，其中N为自然数，对每一类资源包括的不同单元进行二维平面坐标系上的位置标注，标注样式为，类别：n和位置：
Figure FDA0003713550470000011
其中n＝1,2,…,N，i＝1,2,…,Mn，其中Mn为第n类资源包含的单元总数。
4.根据权利要求1所述的一种基于图神经网络的芯片布局方法，其特征在于，步骤S2中所述图神经网络模型，其主体为根据资源类型堆叠的N组异构图神经网络HGNN层，其中每组异构图神经网络HGNN层的层数均为3层。
5.根据权利要求4所述的一种基于图神经网络的芯片布局方法，其特征在于，所述图神经网络模型包括两部分：
第一部分包括了N组并列的GNN网络层和MLP层，所述GNN网络层和MLP层顺次连接，第一部分输入的节点信息进入对应资源类型组别的GNN网络中，然后将GNN网络的输出值输入至MLP层，得到对应资源类型的节点嵌入表达；
第二部分包括一组顺次连接的MLP层和FC层，第一部分输出的多种资源类型的节点嵌入表达经过MLP层的维度变换后输入FC层，并由FC层输出最终的坐标值。
6.根据权利要求1所述的一种基于图神经网络的芯片布局方法，其特征在于，步骤S2中所述损失函数的数学表达形式为：
Figure FDA0003713550470000022
Figure FDA0003713550470000021
其中，L1为x坐标相关的损失函数，xi为与x相关的图神经网络模型的输出值；L2为y坐标相关的损失函数，yi为与y相关的图神经网络模型的输出值。
7.根据权利要求6所述的一种基于图神经网络的芯片布局方法，其特征在于，所述图神经网络模型通过Adam优化器实现模型的更新。
8.根据权利要求7所述一种基于图神经网络的芯片布局方法，其特征在于，所述步骤S3的训练过程如下：
S31、将训练集的数据输入x坐标相关的图神经网络模型，利用输出值计算损失函数L1的值并更新模型：
S32、将验证集的数据输入更新后的模型，得到的验证集输出值计算模型的loss值，判断loss值是否小于设定的阈值，若小于阈值时训练完成，保存为预测x坐标的第一模型，否则重复训练步骤S31-S32；
S33、将训练集的数据输入y坐标相关的图神经网络模型，利用输出值计算损失函数L2的值并更新模型；
S34、将验证集的数据输入更新后的模型，得到的验证集输出值计算模型的loss值，判断loss值是否小于设定的阈值，若小于阈值时训练完成，保存为预测y坐标的第二模型，否则重复训练步骤S33-S34。
9.根据权利要求1所述一种基于图神经网络的芯片布局方法，其特征在于，所述步骤S4具体为：将待布局芯片中各个单元的属性数据与芯片的网表数据预处理后输入到第一模型中，得到待布局芯片上每个单元的x坐标值；将待布局芯片中各个单元的属性数据与芯片的网表数据预处理后输入到第二模型中，得到待布局芯片上每个单元的y坐标值；合并第一模型与第二模型的预测结果，得到最终的布局结果。
10.一种基于图神经网络的芯片布局***，包括：数据预处理及数据标记模块、图神经网络初始化模块、模型训练及保存模块、模型布局预测模块；其中数据预处理及数据标记模块读取并解析电路网表数据文件，根据不同的资源类型，将电路的网表数据转化为图数据，构建坐标系，为芯片上的每一类资源包含的各个单元的位置作标注，并划分数据集；图神经网络初始化模块依据芯片上资源类型的总数目，搭建以异构图神经网络为主体的模型架构，初始化整个模型的参数并设置损失函数；模型训练及保存模块在损失函数的指导下，完成模型的训练，并对训练好的模型进行保存；模型布局预测模块应用训练好的模型计算待布局芯片上各个单元的x、y坐标值，输出最终的布局结果。
CN202210726916.XA 2022-06-24 一种基于图神经网络的芯片布局方法 Active CN115270686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210726916.XA CN115270686B (zh) 2022-06-24 一种基于图神经网络的芯片布局方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210726916.XA CN115270686B (zh) 2022-06-24 一种基于图神经网络的芯片布局方法

Publications (2)

Publication Number Publication Date
CN115270686A true CN115270686A (zh) 2022-11-01
CN115270686B CN115270686B (zh) 2024-07-26

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115688670A (zh) * 2022-12-29 2023-02-03 全芯智造技术有限公司 集成电路的布图方法及装置、存储介质、终端设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112241478A (zh) * 2020-11-12 2021-01-19 广东工业大学 一种基于图神经网络的大规模数据可视化降维方法
CN114154412A (zh) * 2021-11-25 2022-03-08 上海交通大学 基于深度强化学习的优化芯片布局***及方法
WO2022057310A1 (zh) * 2020-09-15 2022-03-24 华为技术有限公司 一种图神经网络训练的方法、装置及***
US20220101103A1 (en) * 2020-09-25 2022-03-31 Royal Bank Of Canada System and method for structure learning for graph neural networks
CN114297493A (zh) * 2021-12-28 2022-04-08 北京三快在线科技有限公司 对象推荐方法、对象推荐装置、电子设备及存储介质
CN114372438A (zh) * 2022-01-12 2022-04-19 广东工业大学 基于轻量化深度强化学习的芯片宏单元布局方法及***

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022057310A1 (zh) * 2020-09-15 2022-03-24 华为技术有限公司 一种图神经网络训练的方法、装置及***
US20220101103A1 (en) * 2020-09-25 2022-03-31 Royal Bank Of Canada System and method for structure learning for graph neural networks
CN112241478A (zh) * 2020-11-12 2021-01-19 广东工业大学 一种基于图神经网络的大规模数据可视化降维方法
CN114154412A (zh) * 2021-11-25 2022-03-08 上海交通大学 基于深度强化学习的优化芯片布局***及方法
CN114297493A (zh) * 2021-12-28 2022-04-08 北京三快在线科技有限公司 对象推荐方法、对象推荐装置、电子设备及存储介质
CN114372438A (zh) * 2022-01-12 2022-04-19 广东工业大学 基于轻量化深度强化学习的芯片宏单元布局方法及***

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
AZALIA MIRHOSEINI等: "A graph placement methodology for fast chip design", 《NATURE》, vol. 594, pages 207 - 229 *
WALTER LAU NETO等: "LSOracle: a Logic Synthesis Framework Driven by Artificial Intelligence", 《2019 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN(ICCAD)》, pages 1 - 6 *
李涵等: "图神经网络加速结构综述", 《计算机研究与发展》, vol. 58, no. 06, pages 1204 - 1229 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115688670A (zh) * 2022-12-29 2023-02-03 全芯智造技术有限公司 集成电路的布图方法及装置、存储介质、终端设备

Similar Documents

Publication Publication Date Title
CN111612252B (zh) 大规模应急设施的自动选址方法、装置及可读存储介质
CN114896937A (zh) 一种基于强化学习的集成电路布局优化方法
CN112685504B (zh) 一种面向生产过程的分布式迁移图学习方法
Weerasuriya et al. Performance evaluation of population-based metaheuristic algorithms and decision-making for multi-objective optimization of building design
CN115455899A (zh) 一种基于图神经网络的解析布局方法
CN112445876A (zh) 融合结构、属性和关系信息的实体对齐方法和***
CN115907436B (zh) 基于量质耦合预报的水资源水环境调控方法和***
Su et al. Algorithms for solving assembly sequence planning problems
CN112990587B (zh) 一种对台区用电进行精准预测的方法及***、设备、介质
CN113343427B (zh) 一种基于卷积神经网络的结构拓扑构型预测方法
CN107392307A (zh) 并行化时序数据的预测方法
CN109145342A (zh) 自动布线***及方法
CN114580678A (zh) 一种产品维修资源调度方法和***
CN117114250A (zh) 一种基于大模型的智能决策***
CN113505560B (zh) 一种fpga布线拥塞预测方法及***
CN113240219A (zh) 一种土地利用模拟及预测方法
JP2019194765A (ja) 最適化装置及び最適化装置の制御方法
CN115270686B (zh) 一种基于图神经网络的芯片布局方法
CN107491841A (zh) 非线性优化方法及存储介质
CN115270686A (zh) 一种基于图神经网络的芯片布局方法
CN114662204B (zh) 基于图神经网络的弹性杆系结构体系数据处理方法及装置
CN110705650A (zh) 一种基于深度学习的钣金布局方法
CN115600421A (zh) 基于改进型Petri网的自主式交通***演化模型的构建方法及装置、介质
CN112613830B (zh) 一种物资储备中心选址方法
CN112434817B (zh) 构建通信算法数据库的方法、装置和计算机存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant