CN115268572B - 一种实时时钟电路 - Google Patents

一种实时时钟电路 Download PDF

Info

Publication number
CN115268572B
CN115268572B CN202210911687.9A CN202210911687A CN115268572B CN 115268572 B CN115268572 B CN 115268572B CN 202210911687 A CN202210911687 A CN 202210911687A CN 115268572 B CN115268572 B CN 115268572B
Authority
CN
China
Prior art keywords
clock
circuit
clock signal
frequency
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210911687.9A
Other languages
English (en)
Other versions
CN115268572A (zh
Inventor
冒鑫
黄达良
王秀芬
皮蓓蓓
薛恺
顾明
傅韵梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ruixing Microelectronics Technology Co ltd
Original Assignee
Shanghai Ruixing Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ruixing Microelectronics Technology Co ltd filed Critical Shanghai Ruixing Microelectronics Technology Co ltd
Priority to CN202210911687.9A priority Critical patent/CN115268572B/zh
Publication of CN115268572A publication Critical patent/CN115268572A/zh
Application granted granted Critical
Publication of CN115268572B publication Critical patent/CN115268572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

本申请公开了一种实时时钟电路，涉及电子电路的技术领域，其包括用于输出第一时钟信号的振荡电路，还包括二选一开关、分频器一、时钟检测电路和控制单元，所述时钟检测电路与所述振荡电路相连接；所述时钟检测电路用于根据所述第一时钟信号计算输入的第二时钟信号的频率，并判断所述第二时钟信号的频率是否处于预设频率范围内，若是，则输出检测结果至所述控制单元，并将所述第二时钟信号输出至所述分频器一；所述分频器一的输入端与所述时钟检测电路相连接，所述分频器一的输出端与所述二选一开关相连接所述振荡电路的输出端和所述分频器一的输出端均与所述二选一开关相连接；本申请具有提高实时时钟电路的可靠性的效果。

Description

一种实时时钟电路
技术领域
本申请涉及电子电路的领域，尤其是涉及一种实时时钟电路。
背景技术
实时时钟，用于为各种电子***提供时间基准，被应用于现今所制造的几乎每个电子设备中。
在相关技术中，参考图1，通用的实时时钟电路包括晶体振荡器、振荡电路、温度检测补偿电路、分频器和输出驱动级，晶体振荡器的输出端与温度检测补偿电路的输入端均与振荡电路的输入端相连接，振荡电路的输出端与分频器的输入端相连接，分频器的输出端与输出驱动级的输入端相连接。该实时时钟电路由电池供电，电路中的工作电流通常小于800nA，晶体振荡器的振荡频率通常为32.768KHz。
针对上述相关技术，发明人发现：上述的实时时钟电路只有一个时钟源，即晶体振荡器时钟源OSC，使得整个实时时钟电路的可靠性较低。
发明内容
为了提高实时时钟电路的可靠性，本申请提供了一种实时时钟电路。
本申请提供的一种实时时钟电路采用如下的技术方案：
一种实时时钟电路，包括用于输出第一时钟信号的振荡电路，还包括二选一开关、分频器一、时钟检测电路和控制单元，所述时钟检测电路与所述振荡电路相连接；所述时钟检测电路用于根据所述第一时钟信号计算输入的第二时钟信号的频率，并判断所述第二时钟信号的频率是否处于预设频率范围内，若是，则输出检测结果至所述控制单元，并将所述第二时钟信号输出至所述分频器一；
所述分频器一的输入端与所述时钟检测电路相连接，所述分频器一的输出端与所述二选一开关相连接；
所述振荡电路的输出端和所述分频器一的输出端均与所述二选一开关相连接；
所述时钟检测电路、所述分频器一和所述二选一开关均与所述控制单元相连接，所述控制单元用于根据所述检测结果，调节所述分频器一的分频比，并控制所述二选一开关对所述第一时钟信号和所述第二时钟信号进行切换输出。
通过采用上述技术方案，当时钟检测电路根据第一时钟信号检测到输入的第二时钟信号处于预设频率范围时，时钟检测电路则输出检测结果至控制单元，并将第二时钟信号输出至分频器一，控制单元则根据检测结果调节分频器一的分频比，并控制二选一开关对第一时钟信号和第二时钟信号进行切换输出；本申请的实时时钟电路有第一时钟信号和第二时钟信号两种时钟源，提高了实时时钟电路可靠性，且提高了实时时钟电路应用的灵活性。
可选的，所述时钟检测电路包括计数器和译码器；
所述计数器的第一输入端与所述振荡电路相连接，所述计数器的第二输入端用于输入第二时钟信号，所述计数器用于根据所述第一时钟信号和所述第二时钟信号计算得到所述第二时钟信号的频率对应的频率编码；
所述译码器的第一输入端与所述计数器的输出端相连接，所述译码器的第二输入端与所述控制单元相连接，所述译码器用于根据所述频率编码和所述控制单元输出的频率偏移编码输出所述检测结果对应的检测结果编码至所述控制单元。
通过采用上述技术方案，计数器能够根据第一时钟信号和第二时钟信号计算得到第二时钟信号的频率对应的频率编码，译码器接收到频率编码后，则根据频率编码和控制单元输入的频率偏移编输出对应的检测结果编码至控制单元，控制单元则根据检测结果编码调节分频器二的分频比，并控制二选一开关对第一时钟信号和第二时钟信号进行切换输出。
可选的，所述实时时钟电路还包括电源管理电路，所述电源管理电路连接有外部电源VDD和电池VBAT，所述电源管理电路分别与所述控制单元和所述时钟检测电路相连接；所述电源管理电路用于周期性检测外部电源VDD是否供电，如果外部电源VDD掉电，则切换至第一时钟信号为时钟源，并关闭所述时钟检测电路，如果外部电源VDD供电，则启动所述时钟检测电路。
通过采用上述技术方案，电源管理电路能够周期性检测外部电源VDD是否供电，如果外部电源VDD掉电，控制单元则切换至第一时钟信号为时钟源，并关闭时钟检测电路，如果外部电源VDD供电，控制单元则开启时钟检测电路，从而减小了第二时钟信号的频率较高导致电池VBAT的电量耗尽的概率。
可选的，所述电源管理电路包括MOS管和用于控制所述MOS管通断的电源检测电路，所述MOS管的漏极与外部电源VDD相连接，所述MOS管的源极与电池VBAT相连接；所述电源检测电路与由所述控制单元提供的使能端EN相连接，所述电源检测电路包括：
第一电阻器R1，一端与所述MOS管的漏极相连接；
第二电阻器R2，一端与所述第一电阻器R1的另一端相连接，另一端接地；
比较器，一个输入引脚与所述第一电阻器R1的另一端相连接，另一个输入引脚连接有电压基准源VREF；以及，开关控制电路，其输入端与所述比较器的输出端相连接，所述开关控制电路的输出端与所述MOS管的栅极相连接。
通过采用上述技术方案，控制器通过使能端EN定时开启电源检测电路，电源检测电路开启后，开关控制电路关断MOS管，然后比较器将外部电源VDD的电压与电压基准源VREF的电压相比较，若外部电源VDD的电压高于电压基准源VREF的电压，则表示VDD正常供电，开关控制电路则控制MOS管导通，使得时钟检测电路开启，若外部电源VDD的电压低于电压基准源VREF的电压，则表示VDD掉电，开关控制电路则控制MOS管关断，使得时钟检测电路关闭。
可选的，所述实时时钟电路还包括分频器二，所述分频器二的输入端与所述二选一开关的输出端相连接，所述分频器二与所述二选一开关相连接，所述分频器二用于对第一时钟信号或第二时钟信号进行分频并输出。
通过采用上述技术方案，分频器二用于对二选一开关输出的第一时钟信号或第二时钟信号进行分频处理，即将高频的时钟信号转化为低频的时钟信号，并将进行分频后的第一时钟信号或第二时钟信号输出。
可选的，所述分频器二的输出端连接有输出驱动级，所述输出驱动级用于对所述第一时钟信号或第二时钟信号进行放大并输出。
可选的，所述分频器一和所述分频器二均为可编程分频器。
通过采用上述技术方案，控制单元则能够对分频器一和分频器二的分频比进行调节。
可选的，所述MOS管包括P沟道MOS管。
综上所述，本申请包括以下至少一种有益技术效果：当时钟检测电路根据第一时钟信号检测到输入的第二时钟信号处于预设频率范围时，时钟检测电路则输出检测结果至控制单元，并将第二时钟信号输出至分频器一，控制单元则根据检测结果调节分频器一的分频比，并控制二选一开关对第一时钟信号和第二时钟信号进行切换输出；本申请的实时时钟电路有第一时钟信号和第二时钟信号两种时钟源，提高了实时时钟电路可靠性，且提高了实时时钟电路应用的灵活性。
附图说明
图1是背景技术中的实时时钟电路的电路图。
图2是本申请的实时时钟电路的电路图。
图3是本申请的实时时钟电路的时钟检测电路的电路图。
图4是本申请的实时时钟电路的电源管理电路的电路图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图2-4及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
本申请实施例公开一种实时时钟电路。
参照图2，一种实时时钟电路包括用于输出第一时钟信号的振荡电路，还包括二选一开关、分频器一、时钟检测电路和控制单元，时钟检测电路与振荡电路相连接；时钟检测电路用于根据第一时钟信号计算输入的第二时钟信号的频率，并判断第二时钟信号的频率是否处于预设频率范围内，若是，则输出检测结果至控制单元，并将第二时钟信号输出至分频器一；
分频器一的输入端与时钟检测电路相连接，分频器一的输出端与二选一开关相连接；
振荡电路的输出端和分频器一的输出端均与二选一开关相连接；
时钟检测电路、分频器一和二选一开关均与控制单元相连接，控制单元用于根据检测结果，调节分频器一的分频比，并控制二选一开关对第一时钟信号和第二时钟信号进行切换输出。
需要说明的是，振荡电路连接有晶体振荡器和温度检测补偿电路，第一时钟信号为晶体振荡器时钟OSC，第一时钟信号为时钟检测电路的参考时钟；第二时钟信号为外部时钟CLK，外部时钟CLK支持高速时钟频率，外部时钟CLK的频率通常为MHz级别。
需要进一步说明的是，在本实施例中，若外部时钟CLK的频率处于预设频率范围内时，二选一开关可选择的时钟源有外部时钟CLK和晶体振荡器时钟OSC；由于晶体振荡器时钟OSC经过长时间的使用可能存在较大的误差，因此默认外部时钟CLK优先作为时钟源，从而提高了实时时钟电路应用的灵活性。
还需要说明的是，第一时钟信号与第二时钟信号的切换通常需要在晶体振荡器时钟OSC的半个周期内完成，以降低对实时时钟电路的影响；频率检测精度由外部时钟CLK的周期和晶体振荡器时钟OSC的周期决定，理论检测误差＝N*(±TCLK)/TOSC，N＝1/检测间隔周期(半个周期：N＝2；一个周期：N＝1；两个周期：N＝1/2；……)，检测间隔周期为时钟检测电路相邻两次检测外部时钟CLK的时间差与晶体振荡器时钟OSC的周期的比值。
参照图3，作为时钟检测电路的一种实施方式，时钟检测电路包括计数器和译码器；计数器的第一输入端与振荡电路相连接，计数器的第二输入端用于输入第二时钟信号，计数器用于根据第一时钟信号和第二时钟信号计算得到第二时钟信号的频率对应的频率编码；译码器的第一输入端与计数器的输出端相连接，译码器的第二输入端与控制单元相连接，译码器用于根据频率编码和控制单元输出的频率偏移编码输出检测结果对应的检测结果编码至控制单元。
在本实施例中，参考表格1，预设频率范围为1MHz～32MHz，相邻的频率检测点间隔在1MHz左右。
计数器的位数为10位，D[9:0]表示频率编码；D[9:0]对应于一个检测周期内，所计得的时钟计数的二进制编码，不同的时钟计数对应不同的时钟频率。C[4:0]表示频率偏移编码，F[4:0]表示检测结果编码。
计数器由外部时钟CLK的上升沿触发；晶体振荡器时钟OSC上升沿计算器进行计数，并输出D[9:0]至译码器，晶体振荡器时钟OSC下降沿译码器根据D[9:0]和C[4:0]输出F[4:0]至控制单元。若需要提高检测精度，可提高译码器的输出位数；若需要增大预设频率的范围，则可增加计数器的位数。
C[4:0]的调节范围对应相邻的两个频率检测点之间范围，以输出的F[4:0]＝00001为例，当C[4:0]＝00000时,计数器判定点D[9:0]＝00001 00000，频率检测点为1.049MHz；当C[4:0]＝11111时，计数器判定点D[9:0]＝00001 11111，频率检测点则接近2.097MHz，即当D[9:5]＝00001，C[4:0]的调节范围在00000～11111时，可检测到的频率范围则对应在1.049MHz～2.097MHz之间。
表格1
D[9:0] 时钟计数 频率检测点(MHz) F[4:0]
00000 00000 0 0.000 00000
00001 00000 1x32 1.049 00001
00010 00000 2x32 2.097 00010
00011 00000 3x32 3.146 00011
…… …… …… ……
…… …… …… ……
11100 00000 28x32 29.360 11100
11101 00000 29x32 30.409 11101
11110 00000 30x32 31.457 11110
11111 00000 31x32 32.506 11111
参考图2，为了减小第二时钟信号的频率较高导致电池VBAT的电量耗尽的概率，实时时钟电路还包括电源管理电路，电源管理电路连接有外部电源VDD和电池VBAT，电源管理电路分别与控制单元和时钟检测电路相连接；电源管理电路用于周期性检测外部电源VDD是否供电，如果外部电源VDD掉电，则切换至第一时钟信号为时钟源，并关闭时钟检测电路，如果外部电源VDD供电，则启动时钟检测电路。
需要说明的是，由于外部时钟CLK支持高速时钟频率，当外部时钟CLK的频率较高时，实时时钟电路中的电流远大于800nA，若为电池VBAT供电，则可能导致电池的电量耗尽，因此，外部时钟CLK的频率较高时需要通过外部电源VDD供电。
参考图2，作为电源管理电路的其中一种实施方式，电源管理电路包括MOS管和用于控制MOS管通断的电源检测电路，在本实施例中，MOS管为P沟道MOS管，MOS管的漏极与外部电源VDD相连接，MOS管的源极与电池VBAT相连接；电源检测电路与由控制单元提供的使能端EN相连接。电源检测电路包括第一电阻器R1、第二电阻器R2、比较器和开关控制电路，第一电阻器R1的一端与MOS管的漏极相连接；第二电阻器R2的一端与第一电阻器R1的另一端相连接，第二电阻器R2的第二电阻器R2另一端接地；比较器的一个输入引脚与第一电阻器R1的另一端相连接，比较器的另一个输入引脚连接有电压基准源VREF；开关控制电路的输入端与比较器的输出端相连接，开关控制电路的输出端与MOS管的栅极相连接。
参考图2，实时时钟电路还包括分频器二，分频器二的输入端与二选一开关的输出端相连接，所述分频器二与所述二选一开关相连接，所述分频器二用于对第一时钟信号或第二时钟信号进行分频并输出。
参考图2，分频器二的输出端连接有输出驱动级，所述输出驱动级用于对所述第一时钟信号或第二时钟信号进行放大并输出。
参考图2，分频器一和分频器二均为可编程分频器。
需要说明的是，控制单元连接有I2C总线SDA/SCL，可通过I2C总线SDA/SCL设置分频器一和分频器二的分频比；若实时时钟电路的应用固定，且外部时钟CLK的频率为定值，可通过ISC总线SDA/SCL和控制单元将时钟检测电路的预设频率范围和分频器的分频比设置为定值。
需要进一步说明的是，由于时钟检测电路需要跟分频器一和分频器二协同工作，所以外部时钟CLK不能是任意频率，最终需要的输出时钟FOUT的频率需要能够通过分频器一和分频器二对外部时钟CLK进行分频而得到。
本申请实施例的实时时钟电路的实施原理为：当时钟检测电路根据第一时钟信号检测到输入的第二时钟信号处于预设频率范围时，时钟检测电路则输出检测结果至控制单元，并将第二时钟信号输出至分频器一，控制单元则根据检测结果调节分频器一的分频比，并控制二选一开关对第一时钟信号和第二时钟信号进行切换输出；本申请的实时时钟电路有第一时钟信号和第二时钟信号两种时钟源，提高了实时时钟电路可靠性，且提高了实时时钟电路应用的灵活性。
以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，本说明书(包括摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

Claims (8)

1.一种实时时钟电路，包括用于输出第一时钟信号的振荡电路，其特征在于，还包括二选一开关、分频器一、时钟检测电路和控制单元，所述时钟检测电路与所述振荡电路相连接；所述时钟检测电路用于根据所述第一时钟信号计算输入的第二时钟信号的频率，并判断所述第二时钟信号的频率是否处于预设频率范围内，若是，则输出检测结果至所述控制单元，并将所述第二时钟信号输出至所述分频器一；
所述分频器一的输入端与所述时钟检测电路相连接，所述分频器一的输出端与所述二选一开关相连接；
所述振荡电路的输出端和所述分频器一的输出端均与所述二选一开关相连接；
所述时钟检测电路、所述分频器一和所述二选一开关均与所述控制单元相连接，所述控制单元用于根据所述检测结果，调节所述分频器一的分频比，并控制所述二选一开关对所述第一时钟信号和所述第二时钟信号进行切换输出。
2.根据权利要求1所述的一种实时时钟电路，其特征在于，所述时钟检测电路包括计数器和译码器；
所述计数器的第一输入端与所述振荡电路相连接，所述计数器的第二输入端用于输入第二时钟信号，所述计数器用于根据所述第一时钟信号和所述第二时钟信号计算得到所述第二时钟信号的频率对应的频率编码；
所述译码器的第一输入端与所述计数器的输出端相连接，所述译码器的第二输入端与所述控制单元相连接，所述译码器用于根据所述频率编码和所述控制单元输出的频率偏移编码输出所述检测结果对应的检测结果编码至所述控制单元。
3.根据权利要求1所述的一种实时时钟电路，其特征在于，所述实时时钟电路还包括电源管理电路，所述电源管理电路连接有外部电源VDD和电池VBAT，所述电源管理电路分别与所述控制单元和所述时钟检测电路相连接；所述电源管理电路用于周期性检测外部电源VDD是否供电，如果外部电源VDD掉电，则切换至第一时钟信号为时钟源，并关闭所述时钟检测电路，如果外部电源VDD供电，则启动所述时钟检测电路。
4.根据权利要求3所述的一种实时时钟电路，其特征在于，所述电源管理电路包括MOS管和用于控制所述MOS管通断的电源检测电路，所述MOS管的漏极与外部电源VDD相连接，所述MOS管的源极与电池VBAT相连接；所述电源检测电路与由所述控制单元提供的使能端EN相连接，所述电源检测电路包括：
第一电阻器R1，一端与所述MOS管的漏极相连接；
第二电阻器R2，一端与所述第一电阻器R1的另一端相连接，另一端接地；
比较器，一个输入引脚与所述第一电阻器R1的另一端相连接，另一个输入引脚连接有电压基准源VREF；以及，
开关控制电路，其输入端与所述比较器的输出端相连接，所述开关控制电路的输出端与所述MOS管的栅极相连接。
5.根据权利要求1所述的一种实时时钟电路，其特征在于，所述实时时钟电路还包括分频器二，所述分频器二的输入端与所述二选一开关的输出端相连接，所述分频器二与所述二选一开关相连接，所述分频器二用于对第一时钟信号或第二时钟信号进行分频并输出。
6.根据权利要求5所述的一种实时时钟电路，其特征在于，所述分频器二的输出端连接有输出驱动级，所述输出驱动级用于对所述第一时钟信号或第二时钟信号进行放大并输出。
7.根据权利要求5所述的一种实时时钟电路，其特征在于，所述分频器一和所述分频器二均为可编程分频器。
8.根据权利要求4所述的一种实时时钟电路，其特征在于，所述MOS管包括P沟道MOS管。
CN202210911687.9A 2022-07-30 2022-07-30 一种实时时钟电路 Active CN115268572B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210911687.9A CN115268572B (zh) 2022-07-30 2022-07-30 一种实时时钟电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210911687.9A CN115268572B (zh) 2022-07-30 2022-07-30 一种实时时钟电路

Publications (2)

Publication Number Publication Date
CN115268572A CN115268572A (zh) 2022-11-01
CN115268572B true CN115268572B (zh) 2023-06-16

Family

ID=83746543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210911687.9A Active CN115268572B (zh) 2022-07-30 2022-07-30 一种实时时钟电路

Country Status (1)

Country Link
CN (1) CN115268572B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009098950A1 (en) * 2008-02-06 2009-08-13 Ricoh Company, Ltd. Oscillation frequency control circuit, and dc-dc converter and semiconductor device having the same
CN102545838A (zh) * 2011-10-21 2012-07-04 嘉兴联星微电子有限公司 一种超低功耗的时钟产生器
CN111294043A (zh) * 2020-03-11 2020-06-16 京微齐力(北京)科技有限公司 一种基于pll的自动恢复外部时钟的***
CN112083755A (zh) * 2020-08-10 2020-12-15 合肥市芯海电子科技有限公司 一种时钟控制电路、芯片及时钟控制方法
CN113992004A (zh) * 2021-12-02 2022-01-28 屹世半导体(上海)有限公司 双模式开关频率控制***
CN114070052A (zh) * 2021-12-02 2022-02-18 屹世半导体(上海)有限公司 开关频率控制***及控制方法
CN114374385A (zh) * 2021-12-28 2022-04-19 海宁奕斯伟集成电路设计有限公司 锁相环、接口装置、显示设备及时钟信号的调整方法
CN114465620A (zh) * 2020-11-10 2022-05-10 圣邦微电子（北京）股份有限公司 一种开关变换器及其时钟同步电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040943A (ja) * 2009-08-10 2011-02-24 Fujitsu Semiconductor Ltd 位相ロックループ回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009098950A1 (en) * 2008-02-06 2009-08-13 Ricoh Company, Ltd. Oscillation frequency control circuit, and dc-dc converter and semiconductor device having the same
CN102545838A (zh) * 2011-10-21 2012-07-04 嘉兴联星微电子有限公司 一种超低功耗的时钟产生器
CN111294043A (zh) * 2020-03-11 2020-06-16 京微齐力(北京)科技有限公司 一种基于pll的自动恢复外部时钟的***
CN112083755A (zh) * 2020-08-10 2020-12-15 合肥市芯海电子科技有限公司 一种时钟控制电路、芯片及时钟控制方法
CN114465620A (zh) * 2020-11-10 2022-05-10 圣邦微电子（北京）股份有限公司 一种开关变换器及其时钟同步电路
CN113992004A (zh) * 2021-12-02 2022-01-28 屹世半导体(上海)有限公司 双模式开关频率控制***
CN114070052A (zh) * 2021-12-02 2022-02-18 屹世半导体(上海)有限公司 开关频率控制***及控制方法
CN114374385A (zh) * 2021-12-28 2022-04-19 海宁奕斯伟集成电路设计有限公司 锁相环、接口装置、显示设备及时钟信号的调整方法

Also Published As

Publication number Publication date
CN115268572A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
US9231598B2 (en) Multiplexed oscillators
US10594303B2 (en) Temperature sensor circuit and semiconductor device including the same
US7649364B2 (en) Circuit comprising a MOS transistor and a control circuit for the MOS transistor
KR20150054885A (ko) 저전력 클록 소스
CN1413054A (zh) 终端中的时间误差补偿装置及方法
US20150116051A1 (en) Ultra low-power high frequency crystal oscillator for real time clock applications
EP1145438B1 (en) Oscillator using a calibration means
CN117498840B (zh) 一种在单端模拟占空比调整器中的并联的粗细调装置
US8890629B2 (en) Oscillator circuit with comparator
CN111786634A (zh) 一种晶体振荡器、振荡信号生成方法、存储介质及设备
CN115268572B (zh) 一种实时时钟电路
US7315489B2 (en) Method and apparatus for time measurement
EP1180689A2 (en) Frequency determination circuit for a data processing unit
US20080309398A1 (en) Multiplier circuit
CN111510129A (zh) 一种纯数字电路小数分频***和分频方法
US8264287B2 (en) Method, apparatus, and system for measuring analog voltages on die
US20050215221A1 (en) Local oscillator circuit
CN111722520B (zh) 一种时间数字转换器、相位差的检测方法
CN103633939A (zh) 一种振荡器
US10656032B2 (en) Temperature sensor in an integrated circuit and method of calibrating the temperature sensor
US6141296A (en) Time-of-day clock assembly
CN111884591A (zh) 一种高精度低温漂的振荡器
US20030231021A1 (en) Dynamic trimming technique for variations in oscillator parameters
US8630386B2 (en) Clock recovery in a battery powered device
CN108092625B (zh) 一种信号幅度的校准方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant