CN115267480A - 测试装置 - Google Patents

测试装置 Download PDF

Info

Publication number
CN115267480A
CN115267480A CN202111619098.5A CN202111619098A CN115267480A CN 115267480 A CN115267480 A CN 115267480A CN 202111619098 A CN202111619098 A CN 202111619098A CN 115267480 A CN115267480 A CN 115267480A
Authority
CN
China
Prior art keywords
circuit board
chip
main body
test
connecting pieces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111619098.5A
Other languages
English (en)
Inventor
郝康赟
江京
周德祥
郝宇昊
魏莉玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202111619098.5A priority Critical patent/CN115267480A/zh
Publication of CN115267480A publication Critical patent/CN115267480A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了测试装置，其中，测试装置包括：母板，母板上设置有多个测试区域；多个子板，各子板分别包括可拆卸连接的芯片安装电路板以及***电路集成电路板；各子板分别通过芯片安装电路板与母板上的一测试区域对应可拆卸连接。通过上述结构，本申请的测试装置能够利用芯片安装电路板以及***电路集成电路板的可拆卸连接，灵活更换芯片安装电路板和***电路集成电路板以应对不同的芯片测试，从而避免整个更换整个子板才能实现不同芯片的测试，提高测试装置的兼容性，进而降低子板制造成本和时长，并提高芯片测试的效率。

Description

测试装置
技术领域
本申请应用于加工测试芯片的技术领域，特别是测试装置。
背景技术
集成电路芯片在进行批量生产之前，一般都要经过老化测试(确保芯片的使用寿命及可靠性)和性能测试(芯片的功能和性能的批量生产测试)，通过以上两种测试的集成电路芯片才能定义为良品。
目前同一封装的不同待测集成电路芯片需要使用对应不同的子板才能实现对不同芯片的测试。而对于集成电路芯片设计制造特定的测试子板的成本较高，且定制老化测试子板的前期准备时间较长，降低了测试效率。
发明内容
本申请提供了测试装置，以解决测试装置的子板成本较高且更换不便的问题。
为解决上述技术问题，本申请提供了一种测试装置，测试装置包括：母板，母板上设置有多个测试区域；多个子板，各子板分别包括可拆卸连接的芯片安装电路板以及***电路集成电路板；各子板分别通过芯片安装电路板与母板上的一测试区域对应可拆卸连接。
其中，芯片安装电路板包括：芯片电路板主体，芯片电路板主体与对应的测试区域可拆卸连接，芯片电路板主体远离母板的一侧上阵列设置有多个金属孔；芯片插座，芯片插座用于安装芯片，且芯片插座靠近芯片电路板主体的一侧上对应多个金属孔的位置设置有多个插针；其中，芯片插座利用多个插针对应插设进芯片电路板主体的多个金属孔中进行连接。
其中，芯片插座的多个插针与芯片电路板主体的多个金属孔一一对应且焊接固定，以进行连接。
其中，测试区域上设置有多个第一连接件，多个第一连接件与母板电连接；芯片安装电路板的芯片电路板主体靠近测试区域的一侧上对应多个第一连接件的位置上设置有多个第二连接件，多个第二连接件与芯片电路板主体电连接；其中，第一连接件与第二连接件的型号相匹配，以使芯片安装电路板的芯片电路板主体通过多个第二连接件与测试区域的多个第一连接件对应可拆卸连接。
其中，多个第一连接件包括连接器公座，多个第二连接件包括连接器母座。
其中，芯片安装电路板的芯片电路板主体远离测试区域的一侧上还设置有多个第三连接件，第三连接件与芯片电路板主体电连接；***电路集成电路板对应多个第三连接件的位置上设置有多个第四连接件，多个第四连接件与***电路集成电路板电连接；其中，第三连接件与第四连接件的型号相匹配，以使芯片安装电路板的芯片电路板主体通过多个第三连接件与***电路集成电路板的多个第四连接件对应可拆卸连接。
其中，多个第三连接件包括连接器母座，多个第四连接件包括连接器公座。
其中，***电路集成电路板还包括：***电路板主体，***电路板主体通过多个第四连接件与芯片安装电路板连接；***应用电路，***应用电路用于辅助测试芯片，与***电路板主体电连接。
其中，***电路集成电路板上还设置有通槽；芯片插座穿过***电路集成电路板上的通槽与芯片电路板主体连接。
其中，母板上还设置有多个金手指接口，多个金手指接口用于连接测试机台，且金手指接口分别与各测试区域电连接。
本申请的有益效果是；区别于现有技术的情况，本申请测试装置利用可拆卸连接的多个子板和母板使得测试装置能够灵活地更换子板以针对不同类型的芯片，且进一步利用可拆卸的芯片安装电路板以及***电路集成电路板使得子板能够灵活地更换***电路集成电路来测试不同类型的芯片以及灵活地更换芯片安装电路板来适配不同封装的芯片，提高了子板对芯片的封装以及类型的兼容性和适配度，且避免子板的芯片安装与***电路集成电路不匹配导致的子板重制，进而降低子板制造成本和时长，并提高芯片测试的效率。
附图说明
图1是本申请提供的测试装置一实施例的***结构示意图；
图2是图1实施例中母板一实施方式的俯视结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本申请保护的范围。
需要说明，若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本申请实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
请参阅图1，图1是本申请提供的测试装置一实施例的***结构示意图。
本实施例的测试装置100包括：母板110以及多个子板140。其中，母板110上设置有多个测试区域111。在一个具体的应用场景中，母板110上的多个测试区域111可以呈阵列排布。在另一个具体的应用场景中，母板110上的多个测试区域111也可以按其他排列规则进行排布，具体排布方式可以基于实际情况进行设置，在此不做限定。
各子板140分别包括可拆卸连接的芯片安装电路板120以及***电路集成电路板130。即芯片安装电路板120与***电路集成电路板130之间可拆卸连接。芯片安装电路板120用于安装芯片，***电路集成电路板130用于对芯片进行辅助测试。当芯片安装电路板120与***电路集成电路板130可拆卸安装时，能够在对不同类型的芯片进行测试时，基于芯片的特点灵活更换芯片对应的***电路集成电路板130和/或芯片安装电路板120，从而对芯片的类型和芯片的封装进行匹配。本实施例的测试装置100只需配备多个***电路集成电路板130和芯片安装电路板120即可，不需要配备能够应对所有芯片封装和芯片内容的完整子板。
各子板140分别通过芯片安装电路板120与母板110上的一测试区域111对应可拆卸连接。其中，母板110上可以同时与多个子板140对应连接，以对多个芯片进行同时测试，也可以只与一个子板140对应连接，只对一个芯片进行测试，具体的子板140的连接数量可以基于实际需求进行设置。
其中，各子板140的芯片安装电路板120与母板110可拆卸安装可以进一步增加测试装置100的灵活设置，使得在对不同类型的芯片进行测试时，能够灵活更换芯片安装电路板120和/或***电路集成电路板130，无需更换或制造测试装置100的整个子板140，不但提高了测试效率、降低了时间成本，而且还节省了制造或订购新的子板140的资金，具有结构简单、使用方便、成本低的特点。
在一个具体的应用场景中，本实施例的测试装置100可以在母板110与芯片安装电路板120连接，且芯片安装电路板120与***电路集成电路板130连接的情况下，对芯片安装电路板120连接的芯片进行测试。具体地，可以基于芯片的测试需求对其进行老化测试、质量测试或其他测试。其中，当芯片的类型或测试需求发生改变时，可以直接通过更换***电路集成电路板130的类型进行测试，从而避免更换整个子板140，进而提高测试装置100的兼容性和减少子板140的整体数量和制造成本。
通过上述结构，本实施例的测试装置利用可拆卸连接的多个子板和母板使得测试装置能够灵活地更换子板以针对不同类型的芯片，且进一步利用可拆卸的芯片安装电路板以及***电路集成电路板使得子板能够灵活地更换***电路集成电路来测试不同类型的芯片以及灵活地更换芯片安装电路板来适配不同封装的芯片，提高了子板对芯片的封装以及类型的兼容性和适配度，且避免子板的芯片安装与***电路集成电路不匹配导致的子板重制，进而降低整个子板制造成本和时长，并提高芯片测试的效率。
在其他实施例中，芯片安装电路板120包括：芯片电路板主体123以及芯片插座124。芯片电路板主体123用于进行芯片插座124与母板110之间的电连接。芯片插座124用于安装芯片。
芯片电路板主体123远离母板110的一侧上阵列设置有多个金属孔126。而芯片插座124靠近芯片电路板主体123的一侧上对应多个金属孔126的位置设置有多个插针125。芯片插座124利用多个插针125对应插设进芯片电路板主体123的多个金属孔126中进行连接。
在一个具体的应用场景中，芯片插座124上的多个插针125与芯片电路板主体123上的多个金属孔126的型号相匹配，数量相同，且位置对应，从而利用多个插针125与多个金属孔126的插接实现芯片插座124与芯片电路板主体123之间的电连接。
在芯片插座124上安装了芯片后，芯片能够依次通过芯片插座124、插针125、金属孔126、芯片电路板主体123来实现与母板110之间电连接。
在一个具体的实施方式中，芯片插座124的多个插针125与芯片电路板主体123的多个金属孔126一一对应且焊接固定，从而进行芯片插座124与芯片电路板主体123之间的电连接以及固定安装，从而提高芯片与芯片电路板主体123之间的连接稳定性，提高芯片测试的可靠性和稳定性。
在另一个具体的实施方式中，芯片插座124的多个插针125与芯片电路板主体123的多个金属孔126也可以一一对应且可拆卸连接，从而进行芯片插座124与芯片电路板主体123之间的电连接以及灵活安装。从而在芯片插座124损坏或与芯片不匹配下，只需更换芯片插座124而不需更换整个芯片安装电路板120，进而降低更换成本。
其中，芯片电路板主体123与对应的测试区域111可拆卸连接，即芯片安装电路板120通过芯片电路板主体123与对应的测试区域111实现可拆卸连接以及电连接。
芯片电路板主体123通过芯片电路板主体123实现与测试区域111的可拆卸连接，从而能够灵活更换芯片电路板主体123来匹配不同的芯片或不同的需求场景，提高测试装置100的适配度和兼容性。
在其他实施例中，测试区域111上设置有多个第一连接件112，多个第一连接件112与母板110电连接。
芯片安装电路板120的芯片电路板主体123靠近测试区域111的一侧上对应多个第一连接件112的位置上设置有多个第二连接件121，多个第二连接件121与芯片电路板主体123电连接。
其中，第一连接件112与第二连接件121的型号相匹配，以使芯片安装电路板120的芯片电路板主体123通过多个第二连接件121与测试区域111的多个第一连接件112对应可拆卸连接。
在一个具体的实施方式中，芯片电路板主体123上的第二连接件121与对应的测试区域111上的第一连接件112的数量相同，且位置对应，从而在第二连接件121与第一连接件112互相连接时，实现芯片安装电路板120与母板110之间的稳定连接。
在一个具体的应用场景中，多个第一连接件112包括连接器公座，多个第二连接件121包括连接器母座。其中，连接器公座为凸出设置的连接器结构，连接器母座为内凹设置的连接器结构。在一个具体的应用场景中，连接器母座可以包括排母，连接器公座可以包括排针。其中，通过分别凸出，内凹的连接器公座和连接器母座来实现，芯片电路板主体123与测试区域111之间的连接，能够利用连接器之间的结构卡合提高芯片电路板主体123与测试区域111连接的稳定性和可靠性，减少因接触不良导致的测试失败的现象发生。
在另一个具体的应用场景中，多个第一连接件112也包括连接器母座，而多个第二连接件121包括连接器公座，其具体的连接器结构设置可以基于实际情况进行设置，在此不做限定。
在其他实施例中，芯片安装电路板120的芯片电路板主体123远离测试区域111的一侧上还设置有多个第三连接件122，第三连接件122与芯片电路板主体123电连接。
而***电路集成电路板130对应多个第三连接件122的位置上设置有多个第四连接件132，多个第四连接件132与***电路集成电路板130电连接。
其中，第三连接件122与第四连接件132的型号相匹配，以使芯片安装电路板120的芯片电路板主体123通过多个第三连接件122与***电路集成电路板130的多个第四连接件132对应可拆卸连接。即***电路集成电路板130可以依次通过第四连接件132、第三连接件122、芯片电路板主体123、第二连接件121以及第一连接件112与母板110电连接，从而实现***电路集成电路板130功能，且***电路集成电路板130可以依次通过第四连接件132、第三连接件122、芯片电路板主体123、金属孔126、插针125与芯片插座124电连接，从而实现对芯片插座124上安装的芯片的辅助测试。
其中，芯片电路板主体123远离母板110的一侧设置有多个第三连接件122以及多个金属孔126，其中，多个第三连接件122与多个金属孔126间隔设置，且分别对应连接***电路集成电路板130的多个第四连接件132以及芯片插座124的的多个插针125。
在一个具体的应用场景中，芯片电路板主体123远离母板110的一侧的多个金属孔126可以居中，且阵列排布设置。而多个第三连接件122可以设置于多个金属孔126的至少一侧，例如：两侧或四侧等。以使多个第三连接件122所连接的***电路集成电路板130设置于多个金属孔126所连接的芯片插座124的至少一侧，例如：相对设置或环绕设置等。
在一个具体的实施方式中，多个第三连接件122可以包括连接器母座，多个第四连接件132可以包括连接器公座。在另一个具体的应用场景中，多个第三连接件122也包括连接器公座，而多个第四连接件132包括连接器母座，其具体的连接器结构设置可以基于实际情况进行设置，在此不做限定。其中，通过分别凸出，内凹的连接器公座和连接器母座来实现，芯片电路板主体123与***电路集成电路板130之间的连接，能够利用连接器之间的结构卡合提高芯片电路板主体123与***电路集成电路板130连接的稳定性和可靠性，减少因接触不良导致的测试失败的现象发生。
在其他实施例中，***电路集成电路板130还包括：***电路板主体131以及***应用电路(图中未示出)，***电路板主体131通过多个第四连接件132与芯片安装电路板120连接，***应用电路用于辅助测试芯片，与***电路板主体131电连接。
在其他实施例中，***电路集成电路板130上还设置有通槽133。通槽133贯穿***电路集成电路板130设置，其中，通槽133用于容纳芯片插座124，使得芯片插座124穿过***电路集成电路板130上的通槽133与芯片电路板主体123连接。从而使得***电路集成电路板130与芯片安装电路板120拼接安装，从而减少子板140的尺寸，实现子板140的小型化与轻便化。
在其他实施例中，母板110上还设置有多个金手指接口113，多个金手指接口113用于连接测试机台，且金手指接口113分别与各测试区域111电连接。
在一个具体的应用场景中，当母板110的多个金手指接口113与测试机台连接，母板110的第一连接件112与芯片安装电路板120的芯片电路板主体123的第二连接件121连接；芯片安装电路板120的芯片电路板主体123的金属孔126与芯片插座124的插针125连接；芯片安装电路板120的芯片电路板主体123的第三连接件122与***电路集成电路板130的第四连接件132连接，且芯片插座124安装有芯片时，即可以利用测试装置100对芯片进行测试。
请参阅图2，图2是图1实施例中母板一实施方式的俯视结构示意图。
本实施例的母板110包括母板主体114、多个测试区域111以及多个金手指接口113。其中，多个测试区域111阵列排布在母板主体114上，且互相间隔设置。多个金手指接口113凸出设置在母板主体114的边缘，用于与测试机台连接。多个金手指接口113也分别与各测试区域111连接，以实现测试区域111的功能。
其中，测试区域111上设置有多个第一连接件112，第一连接件112可以呈两排结构相对设置，从而增加第一连接件112与第二连接件121之间连接的着力点，提高第一连接件112与第二连接件121连接稳定性。
通过上述结构，本实施例的测试装置利用可拆卸连接的多个子板和母板使得测试装置能够灵活地更换子板以针对不同类型的芯片，且进一步利用可拆卸的芯片安装电路板以及***电路集成电路板使得子板能够灵活地更换***电路集成电路来测试不同类型的芯片以及灵活地更换芯片安装电路板来适配不同封装的芯片，提高了子板对芯片的封装以及类型的兼容性，且避免子板的芯片安装与***电路集成电路不匹配导致的子板重制，进而降低整个子板制造成本和时长，并提高芯片测试的效率。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种测试装置，其特征在于，所述测试装置包括：
母板，所述母板上设置有多个测试区域；
多个子板，各所述子板分别包括可拆卸连接的芯片安装电路板以及***电路集成电路板；各所述子板分别通过所述芯片安装电路板与所述母板上的一测试区域对应可拆卸连接。
2.根据权利要求1所述的测试装置，其特征在于，所述芯片安装电路板包括：
芯片电路板主体，所述芯片电路板主体与对应的测试区域可拆卸连接，所述芯片电路板主体远离所述母板的一侧上阵列设置有多个金属孔；
芯片插座，所述芯片插座用于安装芯片，且所述芯片插座靠近所述芯片电路板主体的一侧上对应所述多个金属孔的位置设置有多个插针；
其中，所述芯片插座利用所述多个插针对应插设进所述芯片电路板主体的多个金属孔中进行连接。
3.根据权利要求2所述的测试装置，其特征在于，
所述芯片插座的多个插针与所述芯片电路板主体的多个金属孔一一对应且焊接固定，以进行连接。
4.根据权利要求2所述的测试装置，其特征在于，
所述测试区域上设置有多个第一连接件，所述多个第一连接件与所述母板电连接；
所述芯片安装电路板的芯片电路板主体靠近所述测试区域的一侧上对应所述多个第一连接件的位置上设置有多个第二连接件，所述多个第二连接件与所述芯片电路板主体电连接；
其中，所述第一连接件与所述第二连接件的型号相匹配，以使所述芯片安装电路板的芯片电路板主体通过所述多个第二连接件与所述测试区域的多个第一连接件对应可拆卸连接。
5.根据权利要求4所述的测试装置，其特征在于，所述多个第一连接件包括连接器公座，所述多个第二连接件包括连接器母座。
6.根据权利要求2所述的测试装置，其特征在于，所述芯片安装电路板的芯片电路板主体远离所述测试区域的一侧上还设置有多个第三连接件，所述第三连接件与所述芯片电路板主体电连接；
所述***电路集成电路板对应所述多个第三连接件的位置上设置有多个第四连接件，所述多个第四连接件与所述***电路集成电路板电连接；
其中，所述第三连接件与所述第四连接件的型号相匹配，以使所述芯片安装电路板的芯片电路板主体通过所述多个第三连接件与所述***电路集成电路板的多个第四连接件对应可拆卸连接。
7.根据权利要求6所述的测试装置，其特征在于，所述多个第三连接件包括连接器母座，所述多个第四连接件包括连接器公座。
8.根据权利要求6所述的测试装置，其特征在于，所述***电路集成电路板还包括：
***电路板主体，所述***电路板主体通过所述多个第四连接件与所述芯片安装电路板连接；
***应用电路，所述***应用电路用于辅助测试芯片，与所述***电路板主体电连接。
9.根据权利要求6所述的测试装置，其特征在于，所述***电路集成电路板上还设置有通槽；
所述芯片插座穿过所述***电路集成电路板上的通槽与所述芯片电路板主体连接。
10.根据权利要求1-9任一项所述的测试装置，其特征在于，所述母板上还设置有多个金手指接口，所述多个金手指接口用于连接测试机台，且所述金手指接口分别与各所述测试区域电连接。
CN202111619098.5A 2021-12-27 2021-12-27 测试装置 Pending CN115267480A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111619098.5A CN115267480A (zh) 2021-12-27 2021-12-27 测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111619098.5A CN115267480A (zh) 2021-12-27 2021-12-27 测试装置

Publications (1)

Publication Number Publication Date
CN115267480A true CN115267480A (zh) 2022-11-01

Family

ID=83758866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111619098.5A Pending CN115267480A (zh) 2021-12-27 2021-12-27 测试装置

Country Status (1)

Country Link
CN (1) CN115267480A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116482494A (zh) * 2023-03-22 2023-07-25 广东微容电子科技有限公司 一种片式多层陶瓷电容器测试治具

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116482494A (zh) * 2023-03-22 2023-07-25 广东微容电子科技有限公司 一种片式多层陶瓷电容器测试治具
CN116482494B (zh) * 2023-03-22 2023-11-21 广东微容电子科技有限公司 一种片式多层陶瓷电容器测试治具

Similar Documents

Publication Publication Date Title
US10348015B2 (en) Socket connector for an electronic package
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
US6132220A (en) Land grid array socket
US5205741A (en) Connector assembly for testing integrated circuit packages
US6164978A (en) Land grid array connector
US7341460B1 (en) Electrical connector
JP6706494B2 (ja) インターフェース構造
US7654862B2 (en) IC package having improved structure
EP0305951A1 (en) Testing of integrated circuit devices on loaded printed circuit boards
CN115267480A (zh) 测试装置
US6300781B1 (en) Reliable method and apparatus for interfacing between a ball grid array handler and a ball grid array testing system
US20070148998A1 (en) Land grid array connector contact
US5652523A (en) Structure of IC device interface unit
JPH08512168A (ja) 高密度電子装置用コネクタ
JP3379920B2 (ja) Ｉｃ用ソケット
KR20050046787A (ko) 다이 캐리어
US6846190B2 (en) IC socket and gripping sheet used in the same
US3980386A (en) Electrical connector with molded pin protector
US20050227509A1 (en) Making electrical connections between a circuit board and an integrated circuit
US7357646B1 (en) Removable electronic assembly that requires validation
US20100178781A1 (en) Electrical connector assembly for retaining multiple processing units
KR100522753B1 (ko) 모듈형 ｉｃ 소켓
CN220271370U (zh) 用于***型器件引脚的电测试接触端子
US11503732B1 (en) Socket alignment and retention system
CN218388058U (zh) 主控制板和控制电路组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination