CN115249508B - 改善非易失性存储器读取干扰的方法及控制*** - Google Patents

改善非易失性存储器读取干扰的方法及控制*** Download PDF

Info

Publication number
CN115249508B
CN115249508B CN202111038944.4A CN202111038944A CN115249508B CN 115249508 B CN115249508 B CN 115249508B CN 202111038944 A CN202111038944 A CN 202111038944A CN 115249508 B CN115249508 B CN 115249508B
Authority
CN
China
Prior art keywords
voltage
word line
target
data
repairing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111038944.4A
Other languages
English (en)
Other versions
CN115249508A (zh
Inventor
金波
禹小军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Lingkai Semiconductor Technology Co.,Ltd.
Original Assignee
Hangzhou Lingkai Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Lingkai Semiconductor Technology Co ltd filed Critical Hangzhou Lingkai Semiconductor Technology Co ltd
Priority to CN202111038944.4A priority Critical patent/CN115249508B/zh
Publication of CN115249508A publication Critical patent/CN115249508A/zh
Application granted granted Critical
Publication of CN115249508B publication Critical patent/CN115249508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供的改善非易失性存储器读取干扰的方法及非易失性存储器的控制***中，非易失性存储器包括多个存储单元，且每个存储单元的栅极与对应的一条字线连接；将字线上施加过读取电压的存储单元作为目标修复单元；在数据读取操作结束后，对产生的目标修复单元进行弱擦除操作，所述弱擦除操作中，通过对应的字线向目标修复单元的栅极施加修复电压，以减小或消除数据读取操作对目标修复单元产生的弱编程作用，进而可以有效地抑制读取干扰发生的机率，提高非易失性存储器内所储存的数据被正确读取的概率，而且有助于增大存储单元内存储数据的可读取次数和存储的时间。

Description

改善非易失性存储器读取干扰的方法及控制***
技术领域
本发明涉及半导体技术领域，特别涉及一种改善非易失性存储器读取干扰的方法及非易失性存储器的控制***。
背景技术
非易失性存储器在断电情况下仍能保持所存储的数据信息，因而得到了广泛的应用。现有的非易失性存储器包括存储阵列，存储阵列中存储单元行列排布，存储单元的漏极与对应的位线(Bite Line，BL)电连接，存储单元的栅极与对应的字线(Word Line，WL)电连接。
目前，在对非易失性存储器(以下可以简称为“存储器”)进行数据读取操作时，通常会在存储单元的位线，或者同时在位线和字线上施加相应大小的电压，以识别存储单元中所存储的数据。虽然单次读取时通过字线向对应的存储单元的栅极施加的电压对存储单元所存储的数据的影响较小，但是，在实际应用过程中，有可能对同一个区块(例如同一区块的同一存储单元)所储存的数据进行多次读取时，例如需要对同一存储单元进行十万次乃至百万次的读取时，每次读取产生的细小影响会逐渐累计，很有可能会导致存储单元所存储的数据发生变化或异常，导致所读取的数据与存储的不一致，发生信息读取错误，即非易失性存储器出现“读取干扰”(Read Disturb)的问题。
发明内容
本发明涉及的非易失性存储器包括多个存储单元，且每个所述存储单元的栅极与对应的一条字线连接，在对选中的所述存储单元进行数据读取操作时，在选中的所述存储单元对应的字线上施加读取电压，或者，在与选中的所述存储单元串接的存储单元的字线上施加读取电压。
为了减小或抑制非易失性存储器出现读取干扰的概率，本发明提供一种改善非易失性存储器读取干扰的方法及非易失性存储器的控制***。
为了解决上述问题，本发明一方面提供一种改善非易失性存储器读取干扰的方法。所述改善非易失性存储器读取干扰的方法包括：
将字线上施加过读取电压的所述存储单元作为目标修复单元；
在所述数据读取操作结束后，对所述目标修复单元进行弱擦除操作，所述弱擦除操作中，通过对应的字线向所述目标修复单元的栅极施加修复电压，以减小或消除所述数据读取操作对所述目标修复单元产生的弱编程作用，所述修复电压和同一字线在数据读取操作时施加的所述读取电压的极性相反，且所述修复电压小于同一字线在数据擦除操作时施加的擦除电压。
可选的，在所述数据读取操作结束后，对所述目标修复单元进行弱擦除操作的方法包括：每对一字线连接的所述存储单元进行单次数据读取操作结束后，均通过对应的字线向所述目标修复单元施加所述修复电压。
可选的，在所述数据读取操作结束后，对所述目标修复单元进行弱擦除操作的方法包括：对多条字线连接的所述存储单元进行数据读取操作结束后，通过对应的字线向全部的所述目标修复单元施加所述修复电压。
可选的，在所述数据读取操作结束后，对所述目标修复单元进行弱擦除操作的方法包括：对一字线连接的所述存储单元进行多次数据读取操作结束后，通过对应的字线向所述目标修复单元施加所述修复电压。
可选的，所述改善非易失性存储器读取干扰的方法包括：
在对所述非易失性存储器进行数据读取操作时，记录每个所述目标修复单元的地址以及相应的读取电压施加次数，当所述读取电压施加次数达到第一设定值时，对相应的所述目标修复单元进行所述弱擦除操作，并在当次的所述弱擦除操作结束后，使所述目标修复单元的读取电压施加次数归零。
可选的，所述改善非易失性存储器读取干扰的方法包括：
所述非易失性存储器中，以连接同一条所述字线的全部所述存储单元作为一页，在对所述非易失性存储器进行数据读取操作时，记录每个所述目标修复单元的地址以及相应的累积读取电压施加次数，当所述累积读取电压施加次数达到第二设定值时，对相应的所述目标修复单元所在页的全部所述存储单元进行数据擦除及进行重写入操作。
可选的，所述改善非易失性存储器读取干扰的方法包括：在所述数据读取操作过程中，记录每个所述目标修复单元的地址，并且每隔设定时间检测全部的所述目标修复单元的阈值电压，当一字线连接的全部所述目标修复单元中的任一个的阈值电压高于第三设定值时，对所述字线连接的全部所述目标修复单元进行数据擦除以及进行重写入操作。
可选的，所述读取电压和同一条字线在数据写入时施加的写入电压的极性相同，且所述读取电压的幅值小于所述写入电压的幅值。
可选的，所述读取电压为正电压，所述修复电压为负电压。
本发明的另一方面还提供一种非易失性存储器的控制***。所述控制***用于对所述非易失性存储器进行数据读取、数据写入和数据擦除操作。在对选中的非易失性存储器中的存储单元进行数据读取操作时，在选中的所述存储单元对应的字线上施加读取电压，或者，在与选中的所述存储单元串接的存储单元的字线上施加读取电压。其中，所述控制***将字线上施加过读取电压的所述存储单元作为目标修复单元；在所述数据读取操作结束后，对所述目标修复单元进行弱擦除操作，所述弱擦除操作中，通过对应的字线向所述目标修复单元的栅极施加修复电压，以减小或消除所述数据读取操作对所述目标修复单元产生的弱编程作用，所述修复电压和同一字线在数据读取操作时施加的所述读取电压的极性相反，且所述修复电压小于同一字线在数据擦除操作时施加的擦除电压。
可选的，所述控制***包括第一记录模块和处理模块。所述第一记录模块用于在对所述非易失性存储器进行数据读取操作时，记录每个所述目标修复单元的地址以及相应的读取电压施加次数。所述处理模块在所述读取电压施加次数达到第一设定值时，通过字线向相应的所述目标修复单元的栅极施加修复电压，并在当次的所述弱擦除操作结束后，使相应的所述目标修复单元的读取电压施加次数归零。
可选的，所述控制***还包括第二记录模块。所述第二记录模块用于在对所述非易失性存储器进行数据读取操作时，记录每个所述目标修复单元的地址以及相应的累计读取电压施加次数；当所述累计读取电压施加次数达到第二设定值时，所述处理模块对相应的所述目标修复单元对应的字线连接的全部所述存储单元进行数据擦除及进行重写入操作。
本发明的改善非易失性存储器读取干扰的方法及非易失性存储器的控制***中，将字线上施加过读取电压的所述存储单元作为目标修复单元，在数据读取操作结束后，对产生的目标修复单元进行弱擦除操作，所述弱擦除操作中，通过对应的字线向目标修复单元的栅极施加修复电压，以减小或消除数据读取操作对目标修复单元产生的弱编程作用，进而可以有效地减小或抑制读取干扰发生的机率，提高非易失性存储器内所储存的数据被正确读取的概率，而且有助于提高存储单元内存储数据的可读取次数和存储的时间。
附图说明
图1为本发明一实施例的改善非易失性存储器读取干扰的方法的流程示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的改善非易失性存储器读取干扰的方法及非易失性存储器的控制***作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在对非易失性存储器进行数据读取操作时，为了识别存储器中所存储的数据，通常会在选中的存储单元对应的字线上施加读取电压，或者，在与选中的存储单元串接的存储单元对应的字线上施加相应大小的读取电压，施加的读取电压的极性与非易失性存储器在数据写入(Program)操作时同一条字线上施加的写入电压的极性一致，但读取电压的幅值比写入电压的幅值小。因此，在进行数据读取操作时，通过字线向相应的存储单元的栅极施加读取电压等同于对相应的存储单元进行了一次弱编程操作(Soft-Program)。
虽然单次读取时通过字线向相应的存储单元的栅极施加的读取电压对存储单元产生的弱编程作用较小(即对存储单元所存储的数据的影响较小)，但是，在实际应用过程中，有可能对同一个区块(例如同一区块的同一存储单元)所储存的数据进行十万次乃至百万次的读取，每次读取对存储单元产生的弱编程作用会逐渐累计，很有可能会导致存储单元所存储的数据发生变化或异常，容易出现“读取干扰”的问题。
为了解决上述问题，本发明提供一种改善非易失性存储器读取干扰的方法。在介绍所述非易失性存储器读取干扰的方法之前，首先介绍本实施例涉及的非易失性存储器。
具体的，所述非易失性存储器包括多个存储单元，且每个存储单元的栅极与对应的一条字线连接。在对选中的存储单元进行数据读取操作时，在选中的存储单元对应的字线上施加读取电压，或者，在与选中的存储单元串接的存储单元的字线上施加读取电压。所述非易失性存储器中，以连接同一条所述字线的全部所述存储单元作为一页，每一页具有对应的页地址。
本实施例的改善非易失性存储器读取干扰的方法包括：将字线上施加过读取电压的所述存储单元作为目标修复单元；在数据读取操作结束后，对目标修复单元进行弱擦除操作，所述弱擦除操作中，通过对应的字线向目标修复单元的栅极施加修复电压，以减小或消除数据读取操作对目标修复单元产生的弱编程作用(即减小或消除读取操作对目标修复单元的储存数据的影响)，所述修复电压和同一字线在数据读取操作时施加的所述读取电压的极性相反，且所述修复电压小于同一字线在数据擦除操作时施加的擦除电压，可以避免修复电压将目标修复单元内储存的数据擦除。
目标修复单元可以是数据读取操作时选中的存储单元，也可以与选中的存储单元串联的其它存储单元，只要在数据读取操作时对应字线上施加过读取电压的存储单元均可以作为目标修复单元。本实施例中，可以在单次数据读取周期结束后，向目标修复单元施加修复电压；也可以在多次数据读取周期结束后，向目标修复单元施加修复电压。
具体的，可以每对一字线连接的所述存储单元进行单次数据读取操作结束后，即在单次数据读取周期对应的数据读取操作结束后，或者说每对一页地址进行单次数据读取操作结束后，均通过对应的字线向所述目标修复单元施加所述修复电压。或者是，对多条字线连接的所述存储单元进行数据读取操作结束后，即对多个页地址进行数据读取操作结束后，可以通过对应的字线向全部的所述目标修复单元施加所述修复电压。或者是，对一字线连接的所述存储单元进行多次数据读取操作结束后，即对一页地址进行多次数据读取操作结束后，可以通过对应的字线向所述目标修复单元施加所述修复电压。
需要说明的是，根据数据读取指令，可以对多条字线连接的所述存储单元进行单次或多次数据读取操作，也可以对一字线连接的所述存储单元进行多次数据读取操作。作为示例，可以在单个数据读取指令对应的数据读取操作结束后，通过每个所述目标修复单元对应的字线分别向每个所述目标修复单元的栅极施加修复电压，以对产生的目标修复单元进行弱擦除操作。
本实施例中，所述读取电压和同一条字线在数据写入时施加的写入电压的极性相同，且读取电压的幅值小于写入电压的幅值。例如，所述读取电压和所述写入电压为正电压，所述修复电压和所述擦除电压为负电压。在对目标修复单元进行弱擦除操作时，所述目标修复单元对应的位线可以施加负电压或悬置。
本实施例中，可以通过调整所述修复电压的幅值和施加时间，使得所述修复电压能够减小或消除所述数据读取操作对所述目标修复单元产生的弱编程作用。也就是说，可以通过调整所述修复电压的幅值和施加时间，使得修复电压对目标修复单元产生的弱擦除作用与读取操作对目标修复单元产生的弱编程作用相当。修复电压的具体幅值和施加频率可以根据实际情况设定，本实施例不作限定。
为了避免占用非易失性存储器的工作时间，可以在非易失性存储器的闲置时间(即非写入和读取时间)内对存储器内相应的目标修复单元施加修复电压。
图1为本发明一实施例的改善非易失性存储器读取干扰的方法的流程示意图。如图1所示，所述改善非易失性存储器读取干扰的方法可以包括：在对所述非易失性存储器进行数据读取操作时，可以记录每个所述目标修复单元的地址以及相应的读取电压施加次数，当所述读取电压施加次数达到第一设定值时，(可以在当次的数据读取操作结束后)对相应的所述目标修复单元进行弱擦除操作，并在当次的弱擦除操作结束后，使相应的所述目标修复单元的读取电压施加次数归零，以便记录后续该目标修复单元的读取电压施加次数。所述第一设定值可以根据实际情况设定，本实施例不作限定。
参考图1，所述改善非易失性存储器读取干扰的方法还可以包括：在对所述非易失性存储器进行数据读取操作时，可以记录每个所述目标修复单元的地址以及相应的累计读取电压施加次数，当所述累计读取电压施加次数达到第二设定值时，对相应的所述目标修复单元所在页的全部存储单元进行数据更新(Refresh)，即对相应的目标修复单元所在页的全部存储单元进行数据擦除及进行重写入操作，如此有助于提高非易失性存储器内储存数据的准确性并降低产生读取干扰的机率。需要说明的是，在目标修复单元的累计读取电压施加次数不超过所述第二设定值时，所述目标修复单元所储存的数据未失效。所述第二设定值可以根据实际情况设定，本实施例不作限定。本实施例中，可以在当次的数据读取操作结束后，对累计读取电压施加次数达到第二设定值的目标修复单元所在页的全部存储单元进行数据更新。
所述改善非易失性存储器读取干扰的方法还可以包括：在数据读取操作过程中，记录每个所述目标修复单元的地址，并且每隔设定时间检测全部的所述目标修复单元的阈值电压，当一字线连接的全部所述目标修复单元中的任一个的阈值电压高于第三设定值时，(可以在当次的数据读取操作结束后)对所述字线连接的全部所述目标修复单元进行数据擦除以及进行重写入操作。
本实施例还提供一种非易失性存储器的控制***。所述控制***可以实现如上所述的改善非易失性存储器读取干扰的方法。
所述非易失性存储器包括多个存储单元，且每条所述存储单元的栅极与对应的一条字线连接。所述控制***用于对所述非易失性存储器进行数据读取、数据写入和数据擦除操作，在对选中的所述存储单元进行数据读取操作时，在选中的所述存储单元对应的字线上施加读取电压，或者，在与选中的所述存储单元串接的存储单元的字线上施加读取电压。其中，所述控制***将字线上施加过读取电压的所述存储单元作为目标修复单元；在所述数据读取操作结束后，对所述目标修复单元进行弱擦除操作，所述弱擦除操作中，通过对应的字线向所述目标修复单元的栅极施加修复电压，以减小或消除所述数据读取操作对所述目标修复单元产生的弱编程作用，所述修复电压和同一字线在数据读取操作时施加的所述读取电压的极性相反，且所述修复电压小于同一字线在数据擦除操作时施加的擦除电压。
具体的，所述控制***可以包括处理模块和第一记录模块。所述处理模块可以在单个数据读取指令对应的数据读取操作结束后，通过对应的字线分别向产生的所述目标修复单元的栅极施加修复电压，以减小或消除所述数据读取操作对所述目标修复单元产生的弱编程作用。
在对所述非易失性存储器进行数据读取操作时，所述第一记录模块可以记录每个所述目标修复单元的地址以及相应的读取电压施加次数。所述处理模块在所述读取电压施加次数达到第一设定值时，通过字线向相应的所述目标修复单元施加所述修复电压，并在当次的弱擦除操作结束后，使相应的所述目标修复单元的读取电压施加次数归零。
本实施例的控制***还可以包括第二记录模块。在对非易失性存储器进行数据读取操作时，所述第二记录模块可以记录每个所述目标修复单元的地址以及相应的累计读取电压施加次数，当所述累计读取电压施加次数达到第二设定值时，所述处理模块对相应的所述目标修复单元对应的字线连接的全部存储单元进行数据擦除及进行重写入操作。或者说，所述累计读取电压施加次数达到第二设定值时，所述处理模块对相应的目标修复单元所在页的全部存储单元进行数据擦除及进行重写入操作。
本实施例的改善非易失性存储器读取干扰的方法及非易失性存储器的控制***中，将字线上施加过读取电压的存储单元作为目标修复单元，在数据读取操作结束后，对产生的目标修复单元进行弱擦除操作，所述弱擦除操作中，通过对应的字线向目标修复单元的栅极施加修复电压，以减小或消除数据读取操作对目标修复单元产生的弱编程作用，可以减小或消除数据读取操作对非易失性存储器存储介质上存储电荷的影响，进而可以有效地抑制读取干扰发生的机率，提高非易失性存储器内所储存的数据被正确读取的概率，而且有助于提高存储单元内存储数据的可读取次数和存储的时间。
需要说明的是，本申请实施例采用递进的方式描述，在后描述的***重点说明的都是与在前描述的方法的不同之处，各个部分之间的相同和相似之处互相参见即可。对于实施例公开的非易失性存储器的控制***而言，由于与实施例公开的改善非易失性存储器读取干扰的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种改善非易失性存储器读取干扰的方法，所述非易失性存储器包括多个存储单元，且每个所述存储单元的栅极与对应的一条字线连接，在对选中的所述存储单元进行数据读取操作时，在选中的所述存储单元对应的字线上施加读取电压，或者，在与选中的所述存储单元串接的存储单元的字线上施加读取电压，其特征在于，所述方法包括：
将字线上施加过读取电压的所述存储单元作为目标修复单元，所述目标修复单元为选中的所述存储单元或与选中的所述存储单元串接的存储单元；
在所述数据读取操作结束后，对所述目标修复单元进行弱擦除操作，所述弱擦除操作中，通过对应的字线向所述目标修复单元的栅极施加修复电压，以减小或消除所述数据读取操作对所述目标修复单元产生的弱编程作用，所述修复电压和同一字线在数据读取操作时施加的所述读取电压的极性相反，且所述修复电压小于同一字线在数据擦除操作时施加的擦除电压。
2.如权利要求1所述的方法，其特征在于，在所述数据读取操作结束后，对所述目标修复单元进行弱擦除操作的方法包括：
每对一字线连接的所述存储单元进行单次数据读取操作结束后，均通过对应的字线向所述目标修复单元施加所述修复电压。
3.如权利要求1所述的方法，其特征在于，在所述数据读取操作结束后，对所述目标修复单元进行弱擦除操作的方法包括：
对多条字线连接的所述存储单元进行数据读取操作结束后，通过对应的字线向全部的所述目标修复单元施加所述修复电压。
4.如权利要求1所述的方法，其特征在于，在所述数据读取操作结束后，对所述目标修复单元进行弱擦除操作的方法包括：
对一字线连接的所述存储单元进行多次数据读取操作结束后，通过对应的字线向所述目标修复单元施加所述修复电压。
5.如权利要求3或4所述的方法，其特征在于，所述改善非易失性存储器读取干扰的方法包括：
在对所述非易失性存储器进行数据读取操作时，记录每个所述目标修复单元的地址以及相应的读取电压施加次数，当所述读取电压施加次数达到第一设定值时，对相应的所述目标修复单元进行所述弱擦除操作，并在当次的所述弱擦除操作结束后，使所述目标修复单元的读取电压施加次数归零。
6.如权利要求3或4所述的方法，其特征在于，所述改善非易失性存储器读取干扰的方法包括：
所述非易失性存储器中，以连接同一条所述字线的全部所述存储单元作为一页，在对所述非易失性存储器进行数据读取操作时，记录每个所述目标修复单元的地址以及相应的累积读取电压施加次数，当所述累积读取电压施加次数达到第二设定值时，对相应的所述目标修复单元所在页的全部所述存储单元进行数据擦除及进行重写入操作。
7.如权利要求3或4所述的方法，其特征在于，所述改善非易失性存储器读取干扰的方法包括：
在所述数据读取操作过程中，记录每个所述目标修复单元的地址，并且每隔设定时间检测全部的所述目标修复单元的阈值电压，当一字线连接的全部所述目标修复单元中的任一个的阈值电压高于第三设定值时，对所述字线连接的全部所述目标修复单元进行数据擦除以及进行重写入操作。
8.一种非易失性存储器的控制***，所述非易失性存储器包括多个存储单元，且每个所述存储单元的栅极与对应的一条字线连接，所述控制***用于对所述非易失性存储器进行数据读取、数据写入和数据擦除操作，在对选中的所述存储单元进行数据读取操作时，在选中的所述存储单元对应的字线上施加读取电压，或者，在与选中的所述存储单元串接的存储单元的字线上施加读取电压，其特征在于，
所述控制***将字线上施加过读取电压的所述存储单元作为目标修复单元，所述目标修复单元为选中的所述存储单元或与选中的所述存储单元串接的存储单元；
在所述数据读取操作结束后，对所述目标修复单元进行弱擦除操作，所述弱擦除操作中，通过对应的字线向所述目标修复单元的栅极施加修复电压，以减小或消除所述数据读取操作对所述目标修复单元产生的弱编程作用，所述修复电压和同一字线在数据读取操作时施加的所述读取电压的极性相反，且所述修复电压小于同一字线在数据擦除操作时施加的擦除电压。
9.如权利要求8所述的控制***，其特征在于，所述控制***包括第一记录模块和处理模块：
所述第一记录模块用于在对所述非易失性存储器进行数据读取操作时，记录每个所述目标修复单元的地址以及相应的读取电压施加次数；
所述处理模块在所述读取电压施加次数达到第一设定值时，通过字线向相应的所述目标修复单元的栅极施加修复电压，并在当次的所述弱擦除操作结束后，使相应的所述目标修复单元的读取电压施加次数归零。
10.如权利要求9所述的控制***，其特征在于，还包括：
第二记录模块，用于在对所述非易失性存储器进行数据读取操作时，记录每个所述目标修复单元的地址以及相应的累计读取电压施加次数；
当所述累计读取电压施加次数达到第二设定值时，所述处理模块对相应的所述目标修复单元对应的字线连接的全部所述存储单元进行数据擦除及进行重写入操作。
CN202111038944.4A 2021-09-06 2021-09-06 改善非易失性存储器读取干扰的方法及控制*** Active CN115249508B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111038944.4A CN115249508B (zh) 2021-09-06 2021-09-06 改善非易失性存储器读取干扰的方法及控制***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111038944.4A CN115249508B (zh) 2021-09-06 2021-09-06 改善非易失性存储器读取干扰的方法及控制***

Publications (2)

Publication Number Publication Date
CN115249508A CN115249508A (zh) 2022-10-28
CN115249508B true CN115249508B (zh) 2023-08-04

Family

ID=83697103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111038944.4A Active CN115249508B (zh) 2021-09-06 2021-09-06 改善非易失性存储器读取干扰的方法及控制***

Country Status (1)

Country Link
CN (1) CN115249508B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07220485A (ja) * 1994-01-25 1995-08-18 Sony Corp 半導体不揮発性記憶装置
US9230676B1 (en) * 2015-02-03 2016-01-05 Sandisk Technologies Inc. Weak erase of a dummy memory cell to counteract inadvertent programming
US9620233B1 (en) * 2016-06-30 2017-04-11 Sandisk Technologies Llc Word line ramping down scheme to purge residual electrons
US10026486B1 (en) * 2017-03-06 2018-07-17 Sandisk Technologies Llc First read countermeasures in memory
CN108538331A (zh) * 2017-03-06 2018-09-14 桑迪士克科技有限责任公司 存储器中的第一读取对策
CN109074848A (zh) * 2016-06-15 2018-12-21 桑迪士克科技有限责任公司 第一读取对策的动态调谐
CN110945590A (zh) * 2019-10-23 2020-03-31 长江存储科技有限责任公司 用于读取三维闪存的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8189379B2 (en) * 2009-08-12 2012-05-29 Texas Memory Systems, Inc. Reduction of read disturb errors in NAND FLASH memory
US8472266B2 (en) * 2011-03-31 2013-06-25 Sandisk Technologies Inc. Reducing neighbor read disturb
US9552885B2 (en) * 2014-12-10 2017-01-24 Sandisk Technologies Llc Partial block erase for open block reading in non-volatile memory
US9530517B2 (en) * 2015-05-20 2016-12-27 Sandisk Technologies Llc Read disturb detection in open blocks

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07220485A (ja) * 1994-01-25 1995-08-18 Sony Corp 半導体不揮発性記憶装置
US9230676B1 (en) * 2015-02-03 2016-01-05 Sandisk Technologies Inc. Weak erase of a dummy memory cell to counteract inadvertent programming
CN109074848A (zh) * 2016-06-15 2018-12-21 桑迪士克科技有限责任公司 第一读取对策的动态调谐
US9620233B1 (en) * 2016-06-30 2017-04-11 Sandisk Technologies Llc Word line ramping down scheme to purge residual electrons
CN109074847A (zh) * 2016-06-30 2018-12-21 桑迪士克科技有限责任公司 清除残留电子的字线斜降方案
US10026486B1 (en) * 2017-03-06 2018-07-17 Sandisk Technologies Llc First read countermeasures in memory
CN108538330A (zh) * 2017-03-06 2018-09-14 桑迪士克科技有限责任公司 存储器中的第一读取对策
CN108538331A (zh) * 2017-03-06 2018-09-14 桑迪士克科技有限责任公司 存储器中的第一读取对策
CN110945590A (zh) * 2019-10-23 2020-03-31 长江存储科技有限责任公司 用于读取三维闪存的方法

Also Published As

Publication number Publication date
CN115249508A (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
CN1575496B (zh) 闪存装置及其操作方法
US7961522B2 (en) Method and system for minimizing number of programming pulses used to program rows of non-volatile memory cells
US6049899A (en) Soft errors handling in EEPROM devices
US5532962A (en) Soft errors handling in EEPROM devices
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
US11221769B2 (en) Performing noise cancellation on a memory device using a neural network
CN102568594A (zh) 一种非易失存储器的过擦除处理方法和处理***
US20110273936A1 (en) Erase process for use in semiconductor memory device
CN102800362A (zh) 非易失存储器的过擦除处理方法和处理***
US20080285368A1 (en) Method for nrom array word line retry erasing and threshold voltage recovering
KR20120005848A (ko) 불휘발성 메모리 장치 및 이의 소거 방법
CN114171091B (zh) 组对结构非易失性存储阵列的数据读取方法
CN115249508B (zh) 改善非易失性存储器读取干扰的方法及控制***
JP2006294135A (ja) 半導体記憶装置
KR20140079913A (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
US20100046293A1 (en) Memory cell block of nonvolatile memory device and method of managing supplementary information
CN109215716B (zh) 提高nand型浮栅存储器可靠性的方法及装置
US6587378B2 (en) Apparatus and method for refreshing a flash memory unit
CN114664356A (zh) 非易失性存储器的擦除方法和擦除装置
JP6394359B2 (ja) メモリデバイス、記憶装置及び記憶装置の診断方法
CN112466375A (zh) 一种非易失性存储器的过擦除现象的检测方法
JP2021140311A (ja) メモリシステム
US7835189B2 (en) High accuracy adaptive programming
CN110838318A (zh) 提高存储器数据可靠性的方法和***
US11881284B2 (en) Open translation unit management using an adaptive read threshold

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 119, 17th Floor, Science and Technology Innovation Building, No. 777 Zhongguan West Road, Zhuangshi Street, Zhenhai District, Ningbo City, Zhejiang Province, 315201

Patentee after: Ningbo Lingkai Semiconductor Technology Co.,Ltd.

Address before: 311200 Room 901, Unit 2, Guotai Science and Technology Building, No. 479, Minhe Road, Xiaoshan District, Hangzhou, Zhejiang

Patentee before: Hangzhou Lingkai Semiconductor Technology Co.,Ltd.

CP03 Change of name, title or address