CN115249005B - 射频前端模组自动版图布局的方法、***及相关设备 - Google Patents

射频前端模组自动版图布局的方法、***及相关设备 Download PDF

Info

Publication number
CN115249005B
CN115249005B CN202211149266.3A CN202211149266A CN115249005B CN 115249005 B CN115249005 B CN 115249005B CN 202211149266 A CN202211149266 A CN 202211149266A CN 115249005 B CN115249005 B CN 115249005B
Authority
CN
China
Prior art keywords
layout
parasitic effect
preset
neural network
adjusted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211149266.3A
Other languages
English (en)
Other versions
CN115249005A (zh
Inventor
杨睿智
胡锦钊
李帅
张磊
陈柔筱
常林森
赵宇霆
郭嘉帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Volans Technology Co Ltd
Original Assignee
Shenzhen Volans Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Volans Technology Co Ltd filed Critical Shenzhen Volans Technology Co Ltd
Priority to CN202211149266.3A priority Critical patent/CN115249005B/zh
Publication of CN115249005A publication Critical patent/CN115249005A/zh
Application granted granted Critical
Publication of CN115249005B publication Critical patent/CN115249005B/zh
Priority to PCT/CN2023/109777 priority patent/WO2024060829A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Noise Elimination (AREA)

Abstract

本发明属于无线通信领域，尤其涉及一种射频前端模组自动版图布局的方法、***及相关设备，所述方法包括：获取初始版图和电路原理图；以初始版图和电路原理图为预设神经网络的输入，对寄生效应指标进行计算；判断寄生效应指标是否满足预设寄生效应阈值，若是，则根据预设强化学习方法对所述初始版图采用随机动作对电路元器件进行移动，得到调整版图，计算所述调整版图的寄生效应指标；判断寄生效应指标是否满足预设优化阈值，其中：若否，则进行版图调整后重新计算寄生效应指标；若是，则将调整版图作为最终优化版图输出。本发明基于神经网络和强化学习结合的方法实现了射频前端版图的自动布局，从而优化射频前端的性能。

Description

射频前端模组自动版图布局的方法、***及相关设备
技术领域
本发明属于无线通信领域，尤其涉及一种射频前端模组自动版图布局的方法、***及相关设备。
背景技术
射频前端模组是由滤波器、开关、功率放大器（PA）、低噪放（LNA）这四种主要分立器件所集成而形成的小体积独立功能集合，根据集成方式和功能的不同，还可以进一步分为集成开关和滤波器的DiFEM，集成开关、滤波器和LNA的LFEM，集成PA、LNA、开关、滤波器的L-PAMiF等。射频前端模组中除了上述提到的4种分立器件外，还存在少量的被动匹配元件。
在绘制射频前端模组版图的过程中，需要合理的排布各种器件的版图位置，在满足设计检查规则的前提下，尽可能的减少使用的面积、降低布线的长度、保持单位面积内合理的功率容限。在从原理图到版图的布局过程中，调整器件的位置、细节、连线，都可能会造成寄生效应，使得整体的电学响应发生变化。目前的射频前端设计领域中，主要靠多次人工迭代检查的方式来最终确定射频前端版图的布局，这种方法需要人力大、耗费时间长，并且比较容易出现失误。
发明内容
本发明实施例提供一种射频前端模组自动版图布局的方法、***及相关设备，旨在解决现有的射频前端设计过程依赖人工迭代检查所存在的耗时长、容易失误的问题。
第一方面，本发明实施例提供一种射频前端模组自动版图布局的方法，所述方法包括以下步骤：
获取待优化的设有电路元器件的初始版图和电路原理图，所述电路元器件包含射频前端模组；
以所述初始版图和所述电路原理图为预设神经网络的输入，对所述初始版图中的寄生效应指标进行计算；
判断所述寄生效应指标是否满足预设寄生效应阈值，其中：
若是，则根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标；
判断所述寄生效应指标是否满足预设优化阈值，其中：
若否，则使用所述预设强化学习方法采用所述随机动作对所述调整版图进行版图调整，并重新计算所述寄生效应指标；
若是，则将所述调整版图作为最终优化版图输出。
更进一步地，所述寄生效应指标为比较所述初始版图和所述电路原理图各自的电磁仿真参数曲线的差异得到。
更进一步地，所述预设神经网络包括图神经网络和多层感知机，所述图神经网络用于提取所述初始版图中各个所述电路元器件的电学属性和坐标，所述多层感知机用于通过回归计算所述寄生效应指标。
更进一步地，根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标的步骤中，还包括步骤：
判断所述随机动作是否满足预设版图设计规则，其中：
若是，则对所述随机动作设置惩罚标记；
若否，则对所述随机动作设置奖励标记。
更进一步地，根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标的步骤中，还包括步骤：
判断采用所述随机动作进行版图调整后的所述寄生效应指标是否优于调整前的所述寄生效应指标，其中：
若否，则对所述随机动作设置所述惩罚标记；
若是，则对所述随机动作设置所述奖励标记。
更进一步地，所述强化学习方法优先选择未被设置所述惩罚标记的所述随机动作进行版图调整。
更进一步地，根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整的步骤中，禁止所述随机动作使得所述初始版图中的所述电路元器件出现相互重叠的现象。
第二方面，本发明实施例还提供一种射频前端模组自动版图布局的***，包括：
初始化模块，用于获取待优化的设有电路元器件的初始版图和电路原理图，所述电路元器件包含射频前端模组；
寄生效应计算模块，用于以所述初始版图和所述电路原理图为预设神经网络的输入，对所述初始版图中的寄生效应指标进行计算；
强化学习模块，用于判断所述寄生效应指标是否满足预设寄生效应阈值，其中：
若是，则根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标；
版图输出模块，用于判断所述寄生效应指标是否满足预设优化阈值，其中：
若否，则使用所述预设强化学习方法采用所述随机动作对所述调整版图进行版图调整，并重新计算所述寄生效应指标；
若是，则将所述调整版图作为最终优化版图输出。
第三方面，本发明实施例还提供一种计算机设备，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述实施例中任意一项所述的射频前端模组自动版图布局的方法中的步骤。
第四方面，本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述实施例中任意一项所述的射频前端模组自动版图布局的方法中的步骤。
本发明所达到的有益效果，由于在射频前端设计过程中使用基于神经网络和强化学习结合的方法来优化版图调整的过程，能降低从原理图到版图绘制的周期，并通过支持向量机的回归任务快速判断版图中的寄生效应指标，在满足设计规则的前提下自动调整版图，从而自动降低由于版图布局造成的电磁干扰，从而优化射频前端的性能。
附图说明
图1是本发明实施例提供的射频前端模组自动版图布局的方法的步骤流程框图；
图2是本发明实施例提供的寄生效应指标计算示意图；
图3是本发明实施例提供的强化学习示意图；
图4是本发明实施例提供的射频前端模组自动版图布局的***的结构示意图；
图5是本发明实施例提供的计算机设备的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参照图1，图1是本发明实施例提供的射频前端模组自动版图布局的方法的步骤流程框图，所述方法包括以下步骤：
S101、获取待优化的设有电路元器件的初始版图和电路原理图，所述电路元器件包含射频前端模组。
S102、以所述初始版图和所述电路原理图为预设神经网络的输入，对所述初始版图中的寄生效应指标进行计算。
更进一步地，所述预设神经网络包括图神经网络和多层感知机，所述图神经网络用于提取所述初始版图中各个所述电路元器件的电学属性和坐标，所述多层感知机用于通过回归计算所述寄生效应指标。
示例性的，在本发明实施例中，所述图神经网络采用GAT（自注意力图神经网络）结构，在其他可能的神经网络结构中，也可以采用GNN（图神经网络）、GCN（图卷积神经网络）等结构，本发明实施例使用的GAT具有自注意力机制，在传播过程中的自注意力机制使得版图中影响寄生效应的重要特征可以被提取出来，例如实际情况下如果版图中电源线与射频线距离较近的话，就容易发生比较严重的寄生影响；本发明实施例在GAT之后连接一个多层感知机（MLP），用于完成一个回归任务以预测所述寄生效应指标。
更进一步地，所述寄生效应指标为比较所述初始版图和所述电路原理图各自的电磁仿真参数曲线的差异得到。
示例性的，请参照图2，图2是本发明实施例提供的寄生效应指标计算示意图，本发明实施例以HFSS的电磁仿真数据作为所述电路原理图，图中，所述电路原理图的S参数曲线为较细的曲线，所述初始版图的S参数曲线为较粗的曲线，所述寄生效应指标可以通过求解两条曲线之间的L2-norm数值得到。
S103、判断所述寄生效应指标是否满足预设寄生效应阈值。
其中：
若是，则根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标。
所述强化学习方法是一种自适应的迭代优化算法，请参照图3，图3是本发明实施例提供的强化学习示意图，所述强化学习方法包括以下概念：
状态：描述环境中所有可能的情况集合；
动作：强化学习代理可以采取的一切能作用于环境并改变状态的行为；
强化学习代理：负责决定下一步动作是什么的机制，一般来说，需要兼顾探索与守成，探索是指尝试进入到不同的新状态的机制，守成是指在已知某些动作会得到比较大的收益的情况下倾向于采取这些动作的机制；
奖励：给定一个状态，采取某个动作会引领向不同的结果，因此在算法中需要设定不同的奖励，以鼓励某个动作的使用；
环境：当对一个状态采取一个动作时，环境会决定下一个状态是什么，环境存在一定的随机因素，在相同状态下采取相同动作，不一定会引领到相同的状态，一种可能的实施例中，需要用马尔科夫决策链来对环境进行描述。
在本发明实施例中，所述初始版图中所有所述电子元器件的布局相当于环境，动作相当于所述初始动作。
更进一步地，根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标的步骤中，还包括步骤：
判断所述随机动作是否满足预设版图设计规则，其中：
若是，则对所述随机动作设置惩罚标记；
若否，则对所述随机动作设置奖励标记。
具体的，在本发明实施例中，所述预设版图设计规则用于避免所述调整版图在某些元器件移动后对整个射频模组产生过大的影响。
更进一步地，所述强化学习方法优先选择未被设置所述惩罚标记的所述随机动作进行版图调整。
更进一步地，根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整的步骤中，禁止所述随机动作使得所述初始版图中的所述电路元器件出现相互重叠的现象。
S104、判断所述寄生效应指标是否满足预设优化阈值。
其中：
若否，则使用所述预设强化学习方法采用所述随机动作对所述调整版图进行版图调整，并重新计算所述寄生效应指标；
若是，则将所述调整版图作为最终优化版图输出。
具体的，本发明实施例中设定了两个预设阈值，即所述预设寄生效应阈值和所述预设优化阈值，其中，所述预设寄生效应阈值是相对与所述初始版图而言设置的，当所述初始版图的所述寄生效应指标不满足所述预设寄生效应阈值时，说明所述初始版图本身的寄生效应就比较严重，对其进行优化所需要的时间更长，或者其本身就并不满足能够作为最终输出的电学性能要求，因此，在步骤S103中，若所述寄生效应指标不满足所述预设寄生效应阈值，在本发明实施例中可以对其进行舍弃处理。
更进一步地，根根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标的步骤中，还包括步骤：
判断采用所述随机动作进行版图调整后的所述寄生效应指标是否优于调整前的所述寄生效应指标，其中：
若否，则对所述随机动作设置所述惩罚标记；
若是，则对所述随机动作设置所述奖励标记。
本发明所达到的有益效果，由于在射频前端设计过程中使用基于神经网络和强化学习结合的方法来优化版图调整的过程，能降低从原理图到版图绘制的周期，并通过支持向量机的回归任务快速判断版图中的寄生效应指标，在满足设计规则的前提下自动调整版图，从而自动降低由于版图布局造成的电磁干扰，从而优化射频前端的性能。
本发明实施例还提供一种射频前端模组自动版图布局的***200，请参照图4，图4是本发明实施例提供的射频前端模组自动版图布局的***的结构示意图，包括：
初始化模块201，用于获取待优化的设有电路元器件的初始版图和电路原理图，所述电路元器件包含射频前端模组；
寄生效应计算模块202，用于以所述初始版图和所述电路原理图为预设神经网络的输入，对所述初始版图中的寄生效应指标进行计算；
强化学习模块203，用于判断所述寄生效应指标是否满足预设寄生效应阈值，其中：
若是，则根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标；
版图输出模块204，用于判断所述寄生效应指标是否满足预设优化阈值，其中：
若否，则使用所述预设强化学习方法采用所述随机动作对所述调整版图进行版图调整，并重新计算所述寄生效应指标；
若是，则将所述调整版图作为最终优化版图输出。
所述射频前端模组自动版图布局的***200能够实现如上述实施例中的射频前端模组自动版图布局的方法中的步骤，且能实现同样的技术效果，参上述实施例中的描述，此处不再赘述。
本发明实施例还提供一种计算机设备，请参照图5，图5是本发明实施例提供的计算机设备的结构示意图，所述计算机设备300包括：存储器302、处理器301及存储在所述存储器302上并可在所述处理器301上运行的计算机程序。
所述处理器301调用所述存储器302存储的计算机程序，执行本发明实施例提供的射频前端模组自动版图布局的方法中的步骤，请结合图1，具体包括：
S101、获取用于优化的包含射频前端模组的电路元器件的初始版图和电路原理图获取待优化的设有电路元器件的初始版图和电路原理图，所述电路元器件包含射频前端模组。
S102、以所述初始版图和所述电路原理图为预设神经网络的输入，对所述初始版图中的寄生效应指标进行计算。
S103、判断所述寄生效应指标是否满足预设寄生效应阈值，其中：
若是，则则根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标。
S104、判断所述寄生效应指标是否满足预设优化阈值，其中：
若否，则使用所述预设强化学习方法采用所述随机动作对所述调整版图进行版图调整，并重新计算所述寄生效应指标；
若是，则将所述调整版图作为最终优化版图输出。
更进一步地，所述寄生效应指标为比较所述初始版图和所述电路原理图各自的电磁仿真参数曲线的差异得到。
更进一步地，所述预设神经网络包括图神经网络和多层感知机，所述图神经网络用于提取所述初始版图中各个所述电路元器件的电学属性和坐标，所述多层感知机用于通过回归计算所述寄生效应指标。
更进一步地，根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标的步骤中，还包括步骤：
判断所述随机动作是否满足预设版图设计规则，其中：
若是，则对所述随机动作设置惩罚标记；
若否，则对所述随机动作设置奖励标记。
更进一步地，根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标的步骤中，还包括步骤：
判断采用所述随机动作进行版图调整后的所述寄生效应指标是否优于调整前的所述寄生效应指标，其中：
若否，则对所述随机动作设置所述惩罚标记；
若是，则对所述随机动作设置所述奖励标记。
更进一步地，所述强化学习方法优先选择未被设置所述惩罚标记的所述随机动作进行版图调整。
更进一步地，根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整的步骤中，禁止所述随机动作使得所述初始版图中的所述电路元器件出现相互重叠的现象。
本发明实施例提供的计算机设备300能够实现如上述实施例中的射频前端模组自动版图布局的方法中的步骤，且能实现同样的技术效果，参上述实施例中的描述，此处不再赘述。
本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现本发明实施例提供的射频前端模组自动版图布局的方法中的各个过程及步骤，且能实现相同的技术效果，为避免重复，这里不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体（Read-Only Memory，ROM）或随机存取存储器（Random AccessMemory，简称RAM）等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质（如ROM/RAM、磁碟、光盘）中，包括若干指令用以使得一台终端（可以是手机，计算机，服务器，空调器，或者网络设备等）执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，所揭露的仅为本发明较佳实施例而已，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式用等同变化，均属于本发明的保护之内。

Claims (9)

1.一种射频前端模组自动版图布局的方法，其特征在于，所述方法包括以下步骤：
获取待优化的设有电路元器件的初始版图和电路原理图，所述电路元器件包含射频前端模组；
以所述初始版图和所述电路原理图为预设神经网络的输入，对所述初始版图中的寄生效应指标进行计算，所述预设神经网络包括图神经网络和多层感知机，所述图神经网络用于提取所述初始版图中各个所述电路元器件的电学属性和坐标，所述多层感知机用于通过回归计算所述寄生效应指标；
判断所述寄生效应指标是否满足预设寄生效应阈值，其中：
若是，则根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标；
判断所述寄生效应指标是否满足预设优化阈值，其中：
若否，则使用所述预设强化学习方法采用所述随机动作对所述调整版图进行版图调整，并重新计算所述寄生效应指标；
若是，则将所述调整版图作为最终优化版图输出。
2.如权利要求1所述的射频前端模组自动版图布局的方法，其特征在于，所述寄生效应指标为比较所述初始版图和所述电路原理图各自的电磁仿真参数曲线的差异得到。
3.如权利要求1所述的射频前端模组自动版图布局的方法，其特征在于，根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标的步骤中，还包括步骤：
判断所述随机动作是否满足预设版图设计规则，其中：
若是，则对所述随机动作设置惩罚标记；
若否，则对所述随机动作设置奖励标记。
4.如权利要求3所述的射频前端模组自动版图布局的方法，其特征在于，根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标的步骤中，还包括步骤：
判断采用所述随机动作进行版图调整后的所述寄生效应指标是否优于调整前的所述寄生效应指标，其中：
若否，则对所述随机动作设置所述惩罚标记；
若是，则对所述随机动作设置所述奖励标记。
5.如权利要求4所述的射频前端模组自动版图布局的方法，其特征在于，所述强化学习方法优先选择未被设置所述惩罚标记的所述随机动作进行版图调整。
6.如权利要求1所述的射频前端模组自动版图布局的方法，其特征在于，根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整的步骤中，禁止所述随机动作使得所述初始版图中的所述电路元器件出现相互重叠的现象。
7.一种射频前端模组自动版图布局的***，其特征在于，包括：
初始化模块，用于获取待优化的设有电路元器件的初始版图和电路原理图，所述电路元器件包含射频前端模组；
寄生效应计算模块，用于以所述初始版图和所述电路原理图为预设神经网络的输入，对所述初始版图中的寄生效应指标进行计算，所述预设神经网络包括图神经网络和多层感知机，所述图神经网络用于提取所述初始版图中各个所述电路元器件的电学属性和坐标，所述多层感知机用于通过回归计算所述寄生效应指标；
强化学习模块，用于判断所述寄生效应指标是否满足预设寄生效应阈值，其中：
若是，则根据预设强化学习方法对所述初始版图的所述电路元器件采用随机动作进行移动以实现版图调整，得到调整版图，并以所述调整版图和所述电路原理图为所述预设神经网络的输入，计算所述调整版图的所述寄生效应指标；
版图输出模块，用于判断所述寄生效应指标是否满足预设优化阈值，其中：
若否，则使用所述预设强化学习方法采用所述随机动作对所述调整版图进行版图调整，并重新计算所述寄生效应指标；
若是，则将所述调整版图作为最终优化版图输出。
8.一种计算机设备，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至6中任意一项所述的射频前端模组自动版图布局的方法中的步骤。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至6中任意一项所述的射频前端模组自动版图布局的方法中的步骤。
CN202211149266.3A 2022-09-21 2022-09-21 射频前端模组自动版图布局的方法、***及相关设备 Active CN115249005B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211149266.3A CN115249005B (zh) 2022-09-21 2022-09-21 射频前端模组自动版图布局的方法、***及相关设备
PCT/CN2023/109777 WO2024060829A1 (zh) 2022-09-21 2023-07-28 射频前端模组自动版图布局的方法、***及相关设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211149266.3A CN115249005B (zh) 2022-09-21 2022-09-21 射频前端模组自动版图布局的方法、***及相关设备

Publications (2)

Publication Number Publication Date
CN115249005A CN115249005A (zh) 2022-10-28
CN115249005B true CN115249005B (zh) 2022-12-27

Family

ID=83699268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211149266.3A Active CN115249005B (zh) 2022-09-21 2022-09-21 射频前端模组自动版图布局的方法、***及相关设备

Country Status (2)

Country Link
CN (1) CN115249005B (zh)
WO (1) WO2024060829A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115249005B (zh) * 2022-09-21 2022-12-27 深圳飞骧科技股份有限公司 射频前端模组自动版图布局的方法、***及相关设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012015702A1 (en) * 2010-07-24 2012-02-02 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic circuit designs with simulation awareness
CN109684755A (zh) * 2018-12-28 2019-04-26 佛山中科芯蔚科技有限公司 一种数模混合芯片异步电路全定制方法及***

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007264184A (ja) * 2006-03-28 2007-10-11 Toppan Printing Co Ltd 透過型リアスクリーン及びその製造方法
US8893066B2 (en) * 2012-12-27 2014-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Parasitic component library and method for efficient circuit design and simulation using the same
CN105653744A (zh) * 2014-11-13 2016-06-08 中芯国际集成电路制造(上海)有限公司 版图布局的设计方法及装置
US10949595B2 (en) * 2017-06-22 2021-03-16 Semiconductor Energy Laboratory Co., Ltd. Layout design system and layout design method
JP7413353B2 (ja) * 2019-03-20 2024-01-15 株式会社半導体エネルギー研究所 配線レイアウト設計方法、プログラム、および記録媒体
CN114595656A (zh) * 2022-03-02 2022-06-07 南京星火技术有限公司 电子器件的算法模型和版图的生成方法、装置、设备及介质
CN114896937A (zh) * 2022-05-24 2022-08-12 广东工业大学 一种基于强化学习的集成电路布局优化方法
CN115000654B (zh) * 2022-08-05 2022-11-11 深圳飞骧科技股份有限公司 一种射频模组的封装方法和射频模组
CN115249005B (zh) * 2022-09-21 2022-12-27 深圳飞骧科技股份有限公司 射频前端模组自动版图布局的方法、***及相关设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012015702A1 (en) * 2010-07-24 2012-02-02 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic circuit designs with simulation awareness
CN109684755A (zh) * 2018-12-28 2019-04-26 佛山中科芯蔚科技有限公司 一种数模混合芯片异步电路全定制方法及***

Also Published As

Publication number Publication date
CN115249005A (zh) 2022-10-28
WO2024060829A1 (zh) 2024-03-28

Similar Documents

Publication Publication Date Title
CN115249005B (zh) 射频前端模组自动版图布局的方法、***及相关设备
CN108494602B (zh) Ota参数的调整方法、装置及智能终端
CN107943571B (zh) 后台应用管控方法、装置、存储介质及电子设备
WO2024093467A1 (zh) 声表滤波器的自动设计方法、相关***和存储介质
CN110913399B (zh) 一种覆盖距离的确定方法及装置
CN113962163A (zh) 一种实现无源微波器件高效设计的优化方法、装置和设备
CN112257848A (zh) 确定逻辑核布局的方法、模型训练方法、电子设备、介质
CN105701168A (zh) 一种数据存储方法、装置及电子设备
CN114168318A (zh) 存储释放模型的训练方法、存储释放方法及设备
CN114461481A (zh) 电子设备的功耗确定方法、装置、存储介质及电子设备
CN114925651A (zh) 一种电路走线确定方法及相关设备
CN107797832B (zh) 应用清理方法、装置、存储介质及电子设备
CN111881642A (zh) 电路板上gnd属性铜皮的绘制方法、***及相关装置
CN117459889A (zh) 移动终端定位方法、装置、存储介质及电子设备
CN108681480B (zh) 后台应用程序管控方法、装置、存储介质及电子设备
CN113596793B (zh) 一种蓝牙低功耗设备控制方法及装置
CN115544953A (zh) 一种pcb阻抗仿测优化的方法、装置、设备及可读介质
CN112415897B (zh) 控制***的优化方法、装置、***、车辆、介质及设备
CN111767981A (zh) Mish激活函数的近似计算方法
CN116111984B (zh) 滤波器的设计优化方法及装置、滤波器、设备、介质
CN112100553A (zh) 一种网页页面配置方法、装置、电子设备及存储介质
JP5249801B2 (ja) 無線通信システムの通信制御方法、そのプログラム、及び無線通信機器制御装置
CN115223548B (zh) 语音交互方法、语音交互设备及存储介质
CN115980804B (zh) 一种室内定位方法及装置
CN112578896B (zh) 频率调节方法、频率调节装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant