CN115241192A - 包括硬掩模结构的半导体器件 - Google Patents

包括硬掩模结构的半导体器件 Download PDF

Info

Publication number
CN115241192A
CN115241192A CN202111591160.4A CN202111591160A CN115241192A CN 115241192 A CN115241192 A CN 115241192A CN 202111591160 A CN202111591160 A CN 202111591160A CN 115241192 A CN115241192 A CN 115241192A
Authority
CN
China
Prior art keywords
layer
hard mask
mask layer
semiconductor device
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111591160.4A
Other languages
English (en)
Inventor
朴焕悦
朴钟英
李容德
景世振
公大为
金日禹
白松义
菲利普·蔻驰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115241192A publication Critical patent/CN115241192A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供了一种半导体器件。所述半导体器件包括：晶片；蚀刻停止层，位于所述晶片上；下模制层，位于所述蚀刻停止层上；中间支撑物层，位于所述下模制层上；上模制层，位于所述中间支撑物层上；上支撑物层，位于所述上模制层上；以及硬掩模结构，位于所述上支撑物层上，其中，所述硬掩模结构包括位于所述上支撑物层上的第一硬掩模层和位于所述第一硬掩模层上的第二硬掩模层，所述第一硬掩模层和所述第二硬掩模层中的一者包括第一有机层，所述第一有机层包括包含C、H、O和N的SOH，并且所述第一硬掩模层和所述第二硬掩模层中的另一者包括第二有机层，所述第二有机层包括包含C、H和O的SOH。

Description

包括硬掩模结构的半导体器件
相关申请的交叉引用
本申请基于并要求于2021年4月23日在韩国知识产权局提交的韩国专利申请No.10-2021-0053266的优先权，上述韩国专利申请的公开内容通过引用整体合并于此。
技术领域
本发明构思涉及半导体器件，并且更具体地，涉及包括硬掩模结构的半导体器件。
背景技术
硬掩模可以通过化学气相沉积(CVD)形成。然而，通过CVD形成的颗粒可能造成缺陷。另选地或另外地，因为CVD工艺是在真空状态下执行的，所以使用/需要独立的设备。代替通过CVD工艺形成的先前硬掩模，已经提出了通过旋涂形成的硬掩模。通过旋涂形成的硬掩模被称为旋涂硬(SOH)掩模。
发明内容
本发明构思提供了包括可以能够防止或减小由于热应力导致的断裂/破坏的可能性的具有高蚀刻选择性的硬掩模结构的半导体器件。另选地或另外地，本发明构思还提供了包括有助于有机副产物的气体从硬掩模逸出从而减小由于气体导致的应力的硬掩模结构的的半导体器件。
根据本发明构思的一些示例实施例，提供了一种半导体器件，所述半导体器件包括：晶片；蚀刻停止层，所述蚀刻停止层位于所述晶片上；下模制层，所述下模制层位于所述蚀刻停止层上；中间支撑物层，所述中间支撑物层位于所述下模制层上；上模制层，所述上模制层位于所述中间支撑物层上；上支撑物层，所述上支撑物层位于所述上模制层上；以及硬掩模结构，所述硬掩模结构位于所述上支撑物层上，其中，所述硬掩模结构包括位于所述上支撑物层上的第一硬掩模层和位于所述第一硬掩模层上的第二硬掩模层，所述第一硬掩模层和所述第二硬掩模层中的一者包括第一有机层，所述第一有机层包括包含碳(C)、氢(H)、氧(O)和氮(N)的旋涂硬掩模(在下文中被称为SOH)，并且所述第一硬掩模层和所述第二硬掩模层中的另一者包括第二有机层，所述第二有机层包括包含C、H和O的SOH。
根据本发明构思的一些示例实施例，提供了一种半导体器件，所述半导体器件包括：晶片，所述晶片包括非边缘部分和围绕所述非边缘部分的边缘部分；电容器结构，所述电容器结构位于所述晶片的所述非边缘部分上；以及支撑结构，所述支撑结构位于所述晶片的所述边缘部分上。所述支撑结构包括顺序堆叠在所述晶片的所述边缘部分上的蚀刻停止层、下模制层、中间支撑物层、上模制层、上支撑物层和硬掩模结构，所述支撑结构与所述电容器结构共享所述蚀刻停止层、所述中间支撑物层和所述上支撑物层，所述硬掩模结构包括顺序堆叠在所述上支撑物层上的第一硬掩模层和第二硬掩模层，所述第一硬掩模层和所述第二硬掩模层中的一者包括旋涂硬掩模(SOH)层，所述SOH层包含碳(C)、氢(H)、氧(O)和氮(N)，并且所述第一硬掩模层和所述第二硬掩模层中的另一者包括包含C、H和O的SOH层。
根据本发明构思的一些示例实施例，提供了一种半导体器件，所述半导体器件包括：晶片，所述晶片包括非边缘部分和围绕所述非边缘部分的边缘部分；电容器结构，所述电容器结构位于所述晶片的所述非边缘部分上；以及支撑结构，所述支撑结构位于所述晶片的所述边缘部分上。所述电容器结构包括：蚀刻停止层；在垂直方向上与所述蚀刻停止层分开的中间支撑物层；在所述垂直方向上与所述中间支撑物层分开的上支撑物层；穿透所述蚀刻停止层、所述中间支撑物层和所述上支撑物层的多个下电极；位于所述下电极上方的电介质层；以及位于所述电介质层上的上电极，所述支撑结构与所述电容器结构共享所述蚀刻停止层、所述中间支撑物层和所述上支撑物层，并且所述支撑结构还包括位于所述蚀刻停止层和所述中间支撑物层之间的上模制层、位于所述中间支撑物层和所述上支撑物层之间的上模制层以及位于所述上支撑物层上的硬掩模结构，所述硬掩模结构包括顺序堆叠在所述上支撑物层上的第一硬掩模层和第二硬掩模层，所述第一硬掩模层和所述第二硬掩模层中的一者包括旋涂硬掩模(SOH)层，所述SOH层包含碳(C)、氢(H)、氧(O)和氮(N)，并且所述第一硬掩模层和所述第二硬掩模层中的另一者包括包含C、H和O的SOH层。
附图说明
根据下面结合附图进行的详细描述，将更清楚理解本发明构思的一些示例实施例，在附图中：
图1是根据本发明构思的一些示例实施例的半导体器件中包括的晶片的俯视图；
图2是根据本发明构思的一些示例实施例的半导体器件的截面图；
图3是根据本发明构思的一些示例实施例的半导体器件中包括的上支撑物层和下电极的俯视图；
图4A至图4L是根据本发明构思的一些示例实施例的半导体器件中包括的硬掩模结构的截面图；
图5是硬掩模结构中包括的有机材料的变形-应力曲线图；
图6是硬掩模结构中包括的无机材料的含量-密度曲线图；以及
图7A至图7H是示出根据本发明构思的一些示例实施例的制造半导体器件的方法的截面图。
具体实施方式
图1是根据本发明构思的一些示例实施例的半导体器件中包括的晶片W的俯视图。图2是根据本发明构思的一些示例实施例的半导体器件100的截面图。图3是根据本发明构思的一些示例实施例的半导体器件100中包括的上支撑物层194和下电极181的俯视图。图2对应于图3的线A1-A1'和线A2-A2'。
参照图1至图3，晶片W可以包括诸如中间半径部分/中心部分Wa的非边缘部分和围绕非边缘部分的边缘部分Wb。晶片W的中心部分Wa中的矩形分别表示半导体裸片/半导体芯片CH。半导体芯片CH可以形成在晶片W的中心部分Wa处。在晶片W的边缘部分Wb处可以未形成半导体芯片CH或者形成未完全形成的半导体芯片CH。晶片W的边缘部分Wb可以从晶片W的中心部分Wa的轮廓延伸到晶片W的边缘We。
边缘部分Wb可以包括其中仅形成一部分半导体芯片CH的虚设图案化区域。边缘部分Wb可以包括围绕晶片W的外周缘的晶片边缘排除(WEE)区。
晶片W上的半导体芯片CH的形状和/或大小和/或数目不限于图1。例如，半导体芯片CH的数目可以大于或小于图1中示出的数目。半导体芯片CH可以是诸如正方形的矩形；然而，示例实施例不限于此。此外，可以存在晶片的平坦部分，和/或可以存在晶片的凹口部分(未示出)；然而，示例实施例不限于此。晶片W的直径可以为200mm，或者另选地，可以为300mm，或者另选地，可以为450mm；然而，示例实施例不限于此。
晶片W可以是掺杂或未掺杂的单晶；然而，示例实施例不限于此。晶片W可以包括诸如IV族半导体材料、III-V族半导体材料和II-VI族半导体材料的半导体材料。IV族半导体材料可以包括例如硅(Si)、锗(Ge)或硅-锗(SiGe)。III-V族半导体材料可以包括例如砷化镓(GaAs)、铟磷(InP)、镓磷(GaP)、铟砷(InAs)、铟锑(InSb)或铟镓砷(InGaAs)。II-VI族半导体材料可以包括例如碲化锌(ZnTe)或硫化镉(CdS)。
每个晶体管都可以位于晶片W的中心部分Wa的有源区AC中。多个有源区AC可以由器件隔离层112限定或者由器件隔离层112包围。器件隔离层112可以包括填充器件隔离沟槽112T的绝缘材料。例如，绝缘材料可以包括氧化硅、氮化硅、氟硅酸盐玻璃(FSG)、未掺杂的硅酸盐玻璃(USG)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、可流动氧化物(FOX)、等离子体增强四乙基正硅酸盐(PE-TEOS)、东燃硅氮烷(TOSZ)或它们的组合。绝缘材料可以用高密度等离子体(HDP)工艺和/或用旋涂电介质/旋涂玻璃(SOG)工艺形成；然而，示例实施例不限于此。有源区AC可以掺杂有诸如硼的P型杂质和/或诸如砷或磷中的至少一种的N型杂质。有源区AC可以掺杂有碳；然而，示例实施例不限于此。
多个栅极线沟槽120T可以彼此平行地延伸。栅极线沟槽120T可以在相对于第一水平方向(例如，X方向)和第二水平方向(例如，Y方向)呈对角的水平方向上延伸。栅极线沟槽120T可以与有源区AC和器件隔离层112相交。栅极线沟槽120T的一部分可以与有源区AC相交，并可以从晶片W的中心部分Wa的顶表面凹入晶片W中。栅极线沟槽120T的另一部分可以与器件隔离层112相交，并可以从器件隔离层112的顶表面凹入器件隔离层112中。栅极线沟槽120T的与器件隔离层112相交的部分的底部可以处于比栅极线沟槽120T的与有源区AC相交的部分的底部的水平高度低的水平高度处。
栅极结构120可以设置在栅极线沟槽120T内。栅极结构120可以包括位于栅极线沟槽120T上或位于其周围或与其共形的栅极绝缘层122、位于栅极绝缘层122上的栅电极124以及位于栅电极124和栅极绝缘层122上方的栅极覆盖层126。
栅极绝缘层122可以共形地形成在栅极线沟槽120T的内壁上。栅极绝缘层122可以包括氧化硅、氮化硅、氮氧化硅、高k材料或它们的组合。高k材料是介电常数比氧化硅的介电常数高的材料，并可以包括例如氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)，氧化铪铝(HfAlO3)、氧化钽(Ta2O3)、氧化钛(TiO2)或它们的组合。栅极绝缘层122可以用诸如热氧化工艺和/或原位蒸气生成(ISSG)工艺的工艺形成；然而，示例实施例不限于此。
栅电极124可以被形成为从栅极绝缘层122的底部填充栅极线沟槽120T至栅极线沟槽120T的特定高度。栅电极124可以包括位于栅极绝缘层122上的逸出功控制层和位于逸出功控制层上的掩埋金属层。逸出功控制层可以包括金属、金属氮化物、金属碳化物或它们的组合。逸出功控制层可以包括例如钛(Ti)、氮化钛(TiN)、氮化钛铝(TiAlN)、碳化钛铝(TiAlC)、碳氮化钛铝(TiAlCN)、碳氮化钛硅(TiSiCN)、钽(Ta)、氮化钽(TaN)、氮化钽铝(TaAlN)、碳氮化钽硅(TaSiCN)或它们的组合。栅电极122可以用诸如等离子体增强化学气相沉积(PECVD)工艺的沉积工艺形成；然而，示例实施例不限于此。
位于栅电极124上的栅极覆盖层126可以填充栅极线沟槽120T的剩余部分。栅极覆盖层126可以包括例如氧化硅、氮化硅、氮氧化硅或它们的组合。栅极覆盖层126可以用PECVD工艺形成；然而，示例实施例不限于此。
第一源极/漏极区114A和第二源极/漏极区114B可以布置在栅极结构120两侧的有源区AC上方。第一源极/漏极区114A和第二源极/漏极区114B可以掺杂有或包括诸如磷或砷中的至少一种的N型杂质和/或诸如硼的P型杂质。第一源极/漏极区114A和第二源极/漏极区114B中的任一者或二者可以包括诸如碳的杂质；然而，示例实施例不限于此。第一源极/漏极区114A和第二源极/漏极区114B可以掺杂有导电类型与有源区AC掺杂的杂质的导电类型相反的杂质，或者以比有源区AC掺杂杂质的浓度高的浓度掺杂。
有源区AC、第一源极/漏极区114A、第二源极/漏极区114B和栅极结构120可以构成或对应于诸如用于动态随机存取存储器(DRAM)器件的有源晶体管的晶体管。多个晶体管可以形成在晶片W的中心部分Wa处。
下结构LS可以设置在晶片W的中心部分Wa和边缘部分Wb二者上。下结构LS的位于晶片W的中心部分Wa上的部分可以包括位线结构130、电容器结构接触150、定位焊盘152以及第一绝缘层142、第二绝缘层144和第三绝缘层146的一部分。下结构LS的位于晶片W的边缘部分Wb上的部分可以包括第一绝缘层142、第二绝缘层144和第三绝缘层146的一部分。下结构LS的位于晶片W的边缘部分Wb上的部分可以不包括位线结构130、电容器结构接触150和定位焊盘152中的一个或更多个。另选地或另外地，边缘部分Wb可以不包括或者可以仅包括栅极结构120的一部分。另选地或另外地，边缘部分Wb可以不包括或可以仅包括有源区AC的一部分。
位线结构130可以连接到第一源极/漏极区114A。位线结构130可以包括位线接触132、位线134、位线覆盖层136和位线间隔物138。位线结构130可以在与第一水平方向(X方向)和第二水平方向(Y方向)呈对角线的方向上延伸。位线结构130可以用诸如一种或更多种PECVD工艺的一种或更多种CVD工艺形成；然而，示例实施例不限于此。
位线接触132可以连接到第一源极/漏极区114A。位线接触132可以包括诸如掺杂的多晶硅、金属或金属硅化物的多晶硅中的至少一种。位线134可以设置在位线接触132上。位线134可以包括金属。位线134可以包括第一导电图案和位于第一导电图案上的第二导电图案。第一导电图案可以包括掺杂的多晶硅，并且第二导电图案可以包括例如钨(W)、铝(Al)、铜(Cu)、镍(Ni)或钴(Co)中的至少一种。位线覆盖层136可以设置在位线134上。位线覆盖层136可以包括氧化硅、氮化硅、氮氧化硅或它们的组合。位线间隔物138可以设置在位线接触132、位线134和位线覆盖层136的侧壁上。位线间隔物138可以包括氧化硅、氮化硅、氮氧化硅或它们的组合。
尽管图2示出了位线接触132被形成为其底表面处于与晶片W的中心部分Wa的顶表面相同的水平高度处的示例，但在一些示例实施例中，位线接触132的底表面可以形成在比晶片W的中心部分Wa的顶表面的水平高度低的水平高度处。
电容器结构接触150可以连接到第二源极/漏极区114B。电容器结构接触150可以包括顺序堆叠在第二源极/漏极区114B上的下接触图案、金属硅化物层和上接触图案以及围绕上接触图案的侧表面和底表面的阻挡层。例如，下接触图案可以包括多晶硅，上接触图案可以包括金属，并且阻挡层可以包括金属氮化物。
定位焊盘152可以设置在电容器结构接触150上。定位焊盘152可以包括金属、金属氮化物或它们的组合。例如，金属可以包括钌(Ru)、Ti、Ta、铌(Nb)、铱(Ir)、钼(Mo)或W。金属氮化物可以包括例如TiN、TaN、氮化铌(NbN)、氮化钼(MoN)或氮化钨(WN)中的至少一种。
第一绝缘层142、第二绝缘层144和第三绝缘层146可以顺序地堆叠在晶片W的中心部分Wa上以及边缘部分Wb上。位线结构130和电容器结构接触150可以穿透第一绝缘层142和第二绝缘层144。例如，第一绝缘层142和第二绝缘层144可以围绕位线结构130和电容器结构接触150。定位焊盘152可以穿透第三绝缘层146。换句话说，第三绝缘层146可以围绕定位焊盘152。第一绝缘层142、第二绝缘层144和第三绝缘层146可以包括氧化硅、氮化硅、低k材料或它们的组合。
低k材料是指介电常数比氧化硅的介电常数低的材料，并可以包括例如可流动氧化物(FOX)、东燃硅氮烷(TOSZ)、未掺杂的硅酸盐玻璃(USG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、等离子体增强四乙基正硅酸盐(PETEOS)、氟硅酸盐玻璃(FSG)、碳掺杂的氧化硅(CDO)、Xerogel、Aerogel、无定形氟化碳、有机硅酸盐玻璃(OSG)、聚对二甲苯、双苯并环丁烯(BCB)、SiLK、聚酰亚胺、多孔聚合材料或它们的组合。
电容器结构CA可以设置在下结构LS的位于晶片W的中心部分Wa上的部分上，并可以不存在于晶片W的边缘部分Wb上，并且支撑结构SS可以设置在下结构LS的位于晶片W的边缘部分Wb上的部分上。电容器结构CA可以包括蚀刻停止层162、中间支撑物层192、上支撑物层194、多个下电极181、电介质层180和上电极185。支撑结构SS可以包括蚀刻停止层162、下模制层MD1、中间支撑物层192、上模制层MD2、上支撑物层194和硬掩模结构HM。例如，电容器结构CA和支撑结构SS可以共享蚀刻停止层162、中间支撑物层192和上支撑物层194。在一些示例实施例中，电容器结构CA还可以包括硬掩模结构HM。例如，电容器结构CA和支撑结构SS还可以共享硬掩模结构HM。
蚀刻停止层162可以设置在第三绝缘层146上。蚀刻停止层162可以包括例如氮化硅硼(SiBN)。中间支撑物层192可以在垂直方向(Z方向)上与蚀刻停止层162分开。中间支撑物层192可以包括例如氮氧化硅(SiON)、SiBN、SiCN、氮化硅(SiN)或它们的组合。上支撑物层194可以在垂直方向(Z方向)上与中间支撑物层192分开。上支撑物层194可以包括例如SiON、SiBN、SiCN、SiN或它们的组合。在形成电容器结构CA的工艺中，中间支撑物层192和上支撑物层194可以接触下电极181并支撑下电极181。尽管在图2中示出了上支撑物层194和中间支撑物层192，但电容器结构CA中包括的支撑物层的数目可以小于或大于2。
如图3中所示，上支撑物层194的位于晶片W的中心部分Wa上的部分可以包括具有特定图案的多个孔194H。然而，上支撑物层194的位于晶片W的边缘部分Wb上的部分可以不包括孔，和/或可以不包括与晶片W的中心部分Wa的每面积的孔数目相同的每面积的孔数目。类似地，中间支撑物层192的位于晶片W的边缘部分Wb上的部分可以包括具有特定图案的多个孔。然而，中间支撑物层192的位于晶片W的边缘部分Wb上的部分可以不包括孔，或者可以不包括与晶片W的中心部分Wa的每面积的孔数目相同的每面积的孔数目。尽管在图3中示出了具有椭圆形状的孔194H，但孔194H的形状、取向和布置中的至少一者不限于此，并且孔194H可以具有例如矩形形状、正方形形状、菱状形状、平行四边形形状等。
硬掩模结构HM可以设置在上支撑物层194上。稍后将参考图4A至图4L给出对硬掩模结构HM的详细描述。在一些示例实施例中，氮化硅层、多晶硅层和氧化硅层可以进一步位于上支撑物层194和硬掩模结构HM之间。
下电极181可以位于定位焊盘152上，并可以穿透蚀刻停止层162、中间支撑物层192和上支撑物层194。在一些示例实施例中，下电极181还可以穿透硬掩模结构HM。如图3中所示，在一些示例实施例中，下电极181可以二维地布置成蜂窝状形状。下电极181的顶表面可以处于与硬掩模结构HM的顶表面相同的水平高度处。在一些示例实施例中，与图2中所示不同，下电极181的顶表面可以处于与上支撑物层194的顶表面相同的水平高度处。
下电极181可以包括金属、金属氮化物或它们的组合。例如，金属可以包括Ti、Ta、Ru、Nb、Ir、Mo、W、Ni或Co。金属氮化物可以包括例如TiN、氮化钛硅(TiSiN)、TiAlN、TaN、氮化钽硅(TaSiN)、NbN、MoN或WN。
电介质层180可以设置在下电极181上。电介质层180还可以设置在蚀刻停止层162、中间支撑物层192和上支撑物层194上。在一些示例实施例中，电介质层180还可以延伸到硬掩模结构HM上。在一些示例实施例中，电介质层180还可以延伸到下模制层MD1的侧表面和上模制层MD2的侧表面上。电介质层180可以包括高k材料。高k材料可以包括例如HfO2、ZrO2、Al2O3、HfAlO3、Ta2O3、TiO2、氧化铌(NbO2)或它们的组合。
上电极185可以设置在电介质层180上。上电极185可以包括金属、金属氮化物或它们的组合。金属可以包括例如Ru、Ti、Ta、Nb、Ir、Mo或W。金属氮化物可以包括TiN、TaN、NbN、MoN或WN。
下模制层MD1可以设置在蚀刻停止层162和中间支撑物层192之间。下模制层MD1可以包括氧化硅、BPSG或它们的组合。上模制层MD2可以位于中间支撑物层192和上支撑物层194之间。上模制层MD2可以包括氧化硅。在形成电容器结构CA的工艺期间，支撑结构SS可以支撑中间支撑物层192和上支撑物层194，由此支撑下电极181。在一些实施例中，下模制层MD1的侧表面可以不平行于上模制层MD2的侧表面。在一些实施例中，下模制层MD1的顶表面的面积可以大于下模制层MD1的底表面的面积。在一些示例实施例中，上模制层MD2的底表面可以与上模制层MD2的顶表面具有相同的大小。
尽管图1至图3示出了中心部分Wa中包括的一些组件和边缘部分Wb中包括的一些组件，但示例实施例不限于参考图1至图3描述的那些。例如，边缘部分Wb可以包括中心部分Wa中包括的组件和/或特征的子集(诸如，仅其一部分)。此外，边缘部分Wb可以包括第一部分并且可以包括第二部分，第一部分包括中心部分Wa的一些组件，第二部分包括中心部分Wb的一些其他组件和/或更多组件。
图4A至图4L是根据本发明构思的一些示例实施例的半导体器件中包括的硬掩模结构HMa至HMl的截面图。图5是硬掩模结构中包括的有机材料的变形-应力曲线图。图6是硬掩模结构中包括的无机材料的含量-密度曲线图。图2中示出的硬掩模结构HM可以是图4A至图4L中示出的硬掩模结构HMa至HMl中的任一种。
参照图4A和图5，硬掩模结构HMa可以包括第一硬掩模层H1和位于第一硬掩模层H1上的第二硬掩模层H2。在一些示例实施例中，第一硬掩模层H1可以包括包含碳(C)、氢(H)和氧(O)的旋涂硬掩模(SOH)层，并且第二硬掩模层H2可以包括包含C、H、O和氮(N)的SOH层。
在一些示例实施例中，第一硬掩模层H1可以不包括氮。在一些示例实施例中，除了第一硬掩模层H1不包括氮或包括痕量的氮之外，第一硬掩模层H1可以与第二硬掩模层H2相同。
在包含C、H、O和N的SOH层中，N的含量可以为约1原子％至约5原子％。在包含C、H、O和N的SOH层中，C、H、O和N以外的元素的含量可以小于约1原子％。在包含C、H和O的SOH层中，C、H和O以外的元素的含量可以小于约1原子％。在一些示例实施例中，第一硬掩模层H1的厚度与第二硬掩模层H2的厚度之和可以为约50nm至约100nm。
如图5中所示，包含C、H和O的SOH层可以具有延性，而包含C、H、O和N的SOH层可以是脆性的。另选地或另外地，包含C、H和O的SOH层的韧度可以大于包含C、H、O和N的SOH层的韧度。
SOH层的韧度可以使用诸如但不限于塑性测量和/或划痕附着(scratchadhesion)技术的可以基于应力和/或基于能量的适当分析技术来测量；然而，示例实施例不限于此。SOH层的韧度可以是SOH层的弯曲、屈曲、压痕、划伤或拉伸应力中的至少一种的量度；然而，示例实施例不限于此。
因此，与仅使用包含C、H、O和N的SOH层而不使用不包含氮的SOH的情况相比，在耐热变形性相对强的包含C、H和O的SOH层与耐热变形性相对弱的包含C、H、O和N的SOH层一起使用时，可以减小由于硬掩模结构HMa的热变形而导致的破坏。
另选地或另外地，包含C、H、O和N的SOH层的蚀刻选择性可以高于包含C、H和O的SOH层的蚀刻选择性。因此，因为具有相对高的蚀刻选择性的包含C、H、O和N的SOH层与具有相对低的蚀刻选择性的包含C、H和O的SOH层一起使用，所以可以实现比仅使用包含C、H和O的SOH层的情况的蚀刻选择性高的蚀刻选择性。
参照图4B，硬掩模结构HMb可以包括第二硬掩模层H2和位于第二硬掩模层H2上的第一硬掩模层H1。在一些示例实施例中，第一硬掩模层H1可以包括包含C、H和O而可以不包括氮或可以包括痕量氮的SOH层，并且第二硬掩模层H2可以包括包含C、H、O和N的SOH层。
参照图4C，硬掩模结构HMc可以包括交替堆叠的第一硬掩模层H1和第二硬掩模层H2。尽管图4C示出了硬掩模结构HMc包括三个第一硬掩模层H1和三个第二硬掩模层H2，但硬掩模结构HMc可以包括少于或多于三个的第一硬掩模层H1和少于或多于三个的第二硬掩模层H2。
在一些示例实施例中，第一硬掩模层H1可以包括包含有C、H和O而不包括氮的SOH层，并且第二硬掩模层H2可以包括包含C、H、O和N的SOH层。与图4C中示出的结构相反，第一硬掩模层H1可以包括包含C、H、O和N的SOH层，并且第二硬掩模层H2可以包括包含C、H和O而不包含氮的SOH层。在一些示例实施例中，所有第一硬掩模层H1的组合厚度与所有第二硬掩模层H2的厚度之和可以为约50nm至约100nm。
参照图4D，硬掩模结构HMd可以包括第一硬掩模层H1、位于第一硬掩模层H1上方的第二硬掩模层H2以及位于第一硬掩模层H1和第二硬掩模层H2之间的第三硬掩模层H3。第一硬掩模层H1的厚度、第二硬掩模层H2的厚度和第三硬掩模层H3的厚度之和可以为约50nm至约100nm。
第一硬掩模层H1可以包括包含C、H和O而不包括氮的SOH层，并且第二硬掩模层H2可以包括包含C、H、O和N的SOH层。
第三硬掩模层H3可以包括多个子层，例如，第一子层H3-1至第四子层H3-4。第一子层H3-1可以设置在第一硬掩模层H1上，并可以包括包含C、H、O和N的SOH层。第二子层H3-2可以设置在第一子层H3-1上，并可以包括包含C、H、O和N的SOH层。第三子层H3-3可以设置在第二子层H3-2上，并可以包括包含C、H、O和N的SOH层。第四子层H3-4可以设置在第三子层H3-3上，并可以包括包含C、H、O和N的SOH层。
第一子层H3-1至第四子层H3-4中的N的含量可以在朝向第二硬掩模层H2的方向(例如，Z方向)上增加，例如，以阶梯状方式增加。例如，第二子层H3-2中的N的含量可以高于第一子层H3-1中的N的含量，第三子层H3-3中的N的含量可以高于第二子层H3-2中的N的含量，并且第四子层H3-4中的N的含量可以高于第三子层H3-3中的N的含量。换句话说，第一子层H3-1至第四子层H3-4中的N的含量可以在朝向第一硬掩模层H1的方向上减小。例如，第一子层H3-1中的N的含量可以低于第二子层H3-2中的N的含量，第二子层H3-2中的N的含量可以低于第三子层H3-3中的N的含量，并且第三子层H3-3中的N的含量可以低于第四子层H3-4中的N的含量。尽管图4D示出了各子层H3-1至H3-4中的氮的含量增加了相同的量，但示例实施例不限于此。例如，子层中的氮的含量可以以非线性的量增加。
参照图4E，硬掩模结构HMe可以包括第一硬掩模层H1、位于第一硬掩模层H1上方的第二硬掩模层H2以及位于第一硬掩模层H1和第二硬掩模层H2之间的第三硬掩模层H3。
第一硬掩模层H1可以包括包含C、H和O而不包含氮的SOH层，而第二硬掩模层H2可以包括包含C、H、O和N的SOH层。
第三硬掩模层H3可以包括包含C、H、O和N的SOH层，其中，第三硬掩模层H3中的N的含量可以变化。例如，第三硬掩模层H3中的N的含量可以从接触第一硬掩模层H1的表面H3a到接触第二硬掩模层H2的表面H3b连续地增加。尽管图4E示出了第三硬掩模层H3中的N的含量线性地增加，但该曲线图仅仅是示例，并且本发明构思不限于此。例如，第三硬掩模层H3中的N的含量可以非线性地增加。
参照图4F，硬掩模结构HMf可以包括第二硬掩模层H2、位于第二硬掩模层H2上方的第一硬掩模层H1以及位于第一硬掩模层H1和第二硬掩模层H2之间的第三硬掩模层H3。
第一硬掩模层H1可以包括包含C、H和O而不包含氮的SOH层，并且第二硬掩模层H2可以包括包含C、H、O和N的SOH层。
第三硬掩模层H3可以包括多个子层，例如，第一子层H3-1至第四子层H3-4。第四子层H3-4可以设置在第二硬掩模层H2上，并可以包括包含C、H、O和N的SOH层。第三子层H3-3可以设置在第四子层H3-4上，并可以包括包含C、H、O和N的SOH层。第二子层H3-2可以设置在第三子层H3-3上，并可以包括包含C、H、O和N的SOH层。第一子层H3-1可以设置在第二子层H3-2上，并可以包括包含C、H、O和N的SOH层。
第一子层H3-1至第四子层H3-4中的N的含量可以在朝向第二硬掩模层H2的方向上(例如，在负Z方向)减小。例如，第二子层H3-2中的N的含量可以高于第一子层H3-1中的N的含量，第三子层H3-3中的N的含量可以高于第二子层H3-2中的N的含量，并且第四子层H3-4中的N的含量可以高于第三子层H3-3中的N的含量。换句话说，第一子层H3-1至第四子层H3-4中的N的含量可以在朝向第一硬掩模层H1的方向上减小。换句话说，第一子层H3-1中的N的含量可以低于第二子层H3-2中的N的含量，第二子层H3-2中的N的含量可以低于第三子层H3-3中的N的含量，并且第三子层H3-3中的N的含量可以低于第四子层H3-4中的N的含量。尽管图4F示出了各子层H3-1至H3-4中的氮的含量增加相同的量，但示例实施例不限于此。例如，子层中的氮含量可以以非线性的量增加。
参照图4G，硬掩模结构HMg可以包括第二硬掩模层H2、位于第二硬掩模层H2上方的第一硬掩模层H1以及位于第二硬掩模层H2和第二硬掩模层H1之间的第三硬掩模层H3。
第二硬掩模层H2可以包括包含C、H、O和N的SOH层，并且第一硬掩模层H1可以包括包含C、H、O而不包含氮的SOH层。
第三硬掩模层H3可以包括包含C、H、O和N的SOH层，其中，第三硬掩模层H3中的N的含量可以变化。例如，第三硬掩模层H3中的N的含量可以从接触第二硬掩模层H2的表面H3c到接触第一硬掩模层H1的表面H3d连续地减小。尽管图4G示出了第三硬掩模层H3中的N的含量线性地减小，但该曲线图仅仅是示例，并且本发明构思不限于此。例如，第三硬掩模层H3中的N的含量可以非线性地减小。
参照图4H，硬掩模结构HMh可以包括第一硬掩模层H1、位于第一硬掩模层H1上的第二硬掩模层H2以及位于第二硬掩模层H2上的第四硬掩模层H4。
第一硬掩模层H1和第二硬掩模层H2中的一者可以包括包含C、H和O而不包括氮的SOH层，并且第一硬掩模层H1和第二硬掩模层H2中的另一者可以包括包含C、H、O和N的SOH层。第四硬掩模层H4可以包括诸如多晶硅的Si。在一些示例实施例中，第一硬掩模层H1的厚度和第二硬掩模层H2的厚度之和可以为约50nm至约100nm，并且第四硬掩模层H3的厚度可以为约10nm至约30nm。
参照图4I，硬掩模结构HMi可以包括第一硬掩模层H1、位于第一硬掩模层H1上的第二硬掩模层H2以及位于第二硬掩模层H2上的第四硬掩模层H4i。
第一硬掩模层H1和第二硬掩模层H2中的一者可以包括包含C、H和O而不包含氮的SOH层，并且第一硬掩模层H1和第二硬掩模层H2中的另一者可以包括包含C、H、O和N的SOH层。第四硬掩模层H4i可以包括Si和元素X。这里，元素X可以包括或选自：包括硼(B)、C、N、O和磷(P)的组。
参照图4J和图6，硬掩模结构HMj可以包括第一硬掩模层H1、位于第一硬掩模层H1上的第二硬掩模层H2以及位于第二硬掩模层H2上的第四硬掩模层H4j。
第一硬掩模层H1和第二硬掩模层H2中的一者可以包括包含C、H和O而不包含氮的SOH层，并且第一硬掩模层H1和第二硬掩模层H2中的另一者可以包括包含C、H、O和N的SOH层。第四硬掩模层H4j可以包括Si、元素X和元素Y。这里，元素X和元素Y可以均包括或选自：包括B、C、N、O和P的组，其中，元素X和元素Y可以彼此不同。
如图6中所示，包括Si、元素X和元素Y的层的密度可以低于仅包括Si和元素X的层的密度或仅包括Si和元素Y的层的密度。其原因可能是包括Si、元素X和元素Y的层是多孔层。包括Si、元素X和元素Y的多孔层可以有助于将诸如在对硬掩模结构HMj进行烘烤或退火或热处理的工艺期间产生的不同工艺气体之类的气体脱气/排放到硬掩模结构HMj的外部。因此，可以减小由于在烘烤工艺期间产生的气体导致的诸如拉伸和/或压缩应力的应力。
参照图4K，硬掩模结构HMk可以包括第一硬掩模层H1、位于第一硬掩模层H1上的第二硬掩模层H2、位于第二硬掩模层H2上的第四硬掩模层H4k和位于第四硬掩模层H4k上的第五硬掩模层H5。
第一硬掩模层H1和第二硬掩模层H2中的一者可以包括包含C、H和O而不包含氮的SOH层，并且第一硬掩模层H1和第二硬掩模层H2中的另一者可以包括包含C、H、O和N的SOH层。第四硬掩模层H4k可以包括Si和元素X。这里，元素X可以包括或选自：包括B、C、N、O和P的组。
第五硬掩模层H5可以包括Si、元素X和元素Y。第五硬掩模层H5中的元素X的含量和元素Y的含量可以变化。例如，第五硬掩模层H5中的元素X的含量可以从接触第四硬掩模层H4k的表面H4a到与表面H4a相对的表面H4b连续地和/或不连续地和/或阶梯状地减小。尽管图4K示出了第五硬掩模层H5中的元素X的含量线性地减小，但该曲线图仅仅是示例，并且本发明构思不限于此。例如，第五硬掩模层H5中的元素X的含量可以非线性地减小。另选地或另外地，第五硬掩模层H5中的元素Y的含量可以从接触第四硬掩模层H4k的表面H4a到与表面H4a相对的表面H4b连续地和/或不连续地和/或阶梯状地增加。尽管图4K示出了第五硬掩模层H5中的元素Y的含量线性地增加，但该曲线图仅仅是示例，并且本发明构思不限于此。例如，第五硬掩模层H5中的元素Y的含量可以非线性地增加。
参照图4L，与图4K的硬掩模结构HMk相比，硬掩模结构HMl还可以包括位于第五硬掩模层H5上的第六硬掩模层H6。第六硬掩模层H6可以包括Si和元素Y。
图7A至图7H是示出根据本发明构思的一些示例实施例的制造或制作半导体器件的方法的截面图。
参照图7A，在非边缘部分(例如，晶片W的中心部分Wa)处形成多个晶体管TR。在晶片的边缘部分Wb中可以不形成或仅部分地形成多个晶体管TR。首先，在晶片W的中心部分Wa处形成限定有源区AC的器件隔离沟槽112T，并且可以在器件隔离沟槽112T中形成器件隔离层112，例如，用STI工艺和/或HDP沉积工艺和/或玻璃上旋涂(spin-on glass)工艺形成器件隔离层112。接下来，可以在晶片W的中心部分Wa处形成与有源区AC相交的栅极线沟槽120T和与器件隔离层112相交的栅极线沟槽120T。由于晶片W与器件隔离层112的蚀刻速度之间的差异，与有源区AC相交的栅极线沟槽120t的底部可以形成在比与器件隔离层112相交的栅极线沟槽120T的底部的水平高度高的水平高度处。
可以分别在多个栅极线沟槽120T中，例如，在中心部分Wa内而不在边缘部分Wb内，形成多个栅极结构120。例如，在每个栅极线沟槽120T上形成栅极绝缘层122。在栅极绝缘层122上形成填充栅极线沟槽120T的剩余部分的栅电极124。接下来，可以通过回蚀工艺和/或化学机械平坦化(CMP)工艺去除栅电极124。接下来，在栅电极124上形成栅极覆盖层126，以填充栅极线沟槽120T的剩余部分。最后，可以用回蚀工艺和/或CMP工艺对栅极覆盖层126进行平坦化。
可以通过在栅极结构120两侧的有源区AC的上部掺杂/注入离子来形成第一源极/漏极区114A和第二源极/漏极区114B。在一些示例实施例中，在形成栅极结构120之前形成器件隔离层112之后，可以通过在有源区AC的上部注入杂质离子来形成第一源极/漏极区114A和第二源极/漏极区114B。第一源极/漏极区114A和第二源极/漏极区114B中的任一者或二者可以不形成在边缘部分Wb中。
参照图7B，可以在晶片W的中心部分Wa和边缘部分Wb上形成下结构LS。首先，可以在第一源极/漏极区114A上形成位线结构130。例如，可以在第一源极/漏极区114A上形成位线接触132，可以在位线接触132上形成位线134，并且可以在位线134上形成位线覆盖层136。另外，在位线接触132、位线134和位线覆盖层136的侧壁上形成位线间隔物138。位线结构130可以不形成在边缘部分WB上，或者可以仅部分地形成在边缘部分WB上。
另外，在晶片W的中心部分Wa和边缘部分Wb处形成围绕位线结构130的第一绝缘层142。另外，可以在第一绝缘层142上形成围绕位线结构130的第二绝缘层144。
接下来，可以形成穿透第一绝缘层142和第二绝缘层144并接触第二源极/漏极区114B的电容器结构接触150，例如，可以在中心部分Wa中形成但可以不在边缘部分Wb中形成或者可以仅在边缘部分Wb中部分地形成电容器结构接触150。接下来，例如在中心部分Wa和边缘部分Wb二者中，可以在电容器结构接触150和第二绝缘层144上形成第三绝缘层146。接下来，可以在中心部分Wa中而可以不在边缘部分Wb中形成穿透第三绝缘层146并接触电容器结构接触150的定位焊盘152。
参照图7C，在中心部分Wa和边缘部分Wb二者中，在定位焊盘152和第三绝缘层146上顺序形成蚀刻停止层162、下模制层MD1、中间支撑物层192、上模制层MD2、上支撑物层194、硬掩模结构HM和光刻胶图案PR1。下面将参考图4A至图4L详细描述形成硬掩模结构HM的方法。图7C的硬掩模结构HM可以是图4A至图4L中示出的硬掩模结构HMa至HMl中的任一者。
参照图4A，首先通过旋涂形成第一硬掩模层H1，然后用第一烘烤对第一硬掩模层H1进行烘烤。接下来，通过旋涂在第一硬掩模层H1上形成第二硬掩模层H2，然后用第二烘烤对第二硬掩模层H2进行烘烤。因此，可以形成硬掩模结构HMa。烘烤温度可以为约300℃至约500℃，并且对于第一烘烤和第二烘烤，烘烤温度可以是相同或不同的。尽管在烘烤工艺期间可能出现热应力，但包括包含C、H、O和N的SOH层的第二硬掩模层H2抗热应力性相对强，因此硬掩模结构HMa不会被破坏或不太可能会被破坏。
参照图4B，首先通过旋涂形成第二硬掩模层H2，然后在第一烘烤中对第二硬掩模层H2进行烘烤。接下来，通过旋涂在第二硬掩模层H2上形成第一硬掩模层H1，然后在第二烘烤中对第一硬掩模层H1进行烘烤。因此，可以形成硬掩模结构HMb。
参照图4C，可以通过交替重复旋涂和烘烤第一硬掩模层H1的操作以及旋涂和烘烤第二硬掩模层H2的操作来执行硬掩模结构HMc。
参照图4D，旋涂第一硬掩模层H1并在第一烘烤中对第一硬掩模层H1进行烘烤。接下来，通过重复对子层(即，第一子层H3-1、第二子层H3-2、第三子层H3-3或第四子层H3-4)进行旋涂和第二烘烤的操作，形成第三硬掩模层H3。最后，在第三硬掩模层H3上旋涂第二硬掩模层H2并在第三烘烤中对第二硬掩模层H2进行烘烤。因此，可以形成第三掩模结构HMd。
参照图4D和图4E，旋涂第一硬掩模层H1并在第一烘烤中对第一硬掩模层H1进行烘烤。接下来，重复对子层(例如，第一子层H3-1、第二子层H3-2、第三子层H3-3或第四子层H3-4)进行旋涂和烘烤的操作。接下来，在第三硬掩模层H3上旋涂第二硬掩模层H2并利用第三烘烤对第二硬掩模层H2进行烘烤。同时，通过使N在第一子层H3-1至第四子层H3-4中扩散，可以将第一子层H3-1至第四子层H3-4转变为第三硬掩模层H3。在一些示例实施例中，可以与烘烤操作和/或旋涂操作同时地执行扩散N的操作。
参照图4F，旋涂第二硬掩模层H2并在第一烘烤中对第二硬掩模层H2进行烘烤。接下来，通过重复对子层(即，第四子层H3-4、第三子层H3-3、第二子层H3-2或第一子层H3-1)进行旋涂和第二烘烤的操作，形成第三硬掩模层H3。最后，在第三硬掩模层H3上旋涂第一硬掩模层H1并在第三烘烤中对第一硬掩模层H1进行烘烤。因此，可以形成硬掩模结构HMf。
参照图4F和图4G，旋涂第二硬掩模层H2并在第一烘烤中对第二硬掩模层H2进行烘烤。接下来，通过重复旋涂和在第二烘烤中对子层(即，第四子层H3-4、第三子层H3-3、第二子层H3-2或第一子层H3-1)进行烘烤的操作，形成第三硬掩模层H3。接下来，在第三硬掩模层H3上旋涂第一硬掩模层H1并在第三烘烤中对第一硬掩模层H1进行烘烤。此外，通过使N在第一子层H3-1至第四子层H3-4中扩散，可以将第一子层H3-1至第四子层H3-4转变为第三硬掩模层H3。在一些示例实施例中，扩散N的操作可以与烘烤操作和/或旋涂操作同时执行。
参照图4H，首先通过旋涂形成第一硬掩模层H1，然后在第一烘烤中对第一硬掩模层H1进行烘烤。接下来，通过旋涂在第一硬掩模层H1上形成第二硬掩模层H2，然后在第二烘烤中对第二硬掩模层H2进行烘烤。接下来，可以例如通过等离子体增强化学气相沉积(PECVD)在第二硬掩模层H2上形成第四硬掩模层H4。因此，可以形成硬掩模结构HMh。
参照图4I，首先通过旋涂形成第一硬掩模层H1，然后在第一烘烤中对第一硬掩模层H1进行烘烤。接下来，通过旋涂在第一硬掩模层H1上形成第二硬掩模层H2，然后在第二烘烤中对第二硬掩模层H2进行烘烤。接下来，可以例如通过PECVD在第二硬掩模层H2上形成第四硬掩模层H4g。因此，可以形成硬掩模结构HMi。
参照图4J，首先通过旋涂形成第一硬掩模层H1，然后在第一烘烤中对第一硬掩模层H1进行烘烤。接下来，通过旋涂在第一硬掩模层H1上形成第二硬掩模层H2，然后在第二烘烤中对第二硬掩模层H2进行烘烤。接下来，可以例如通过PECVD在第二硬掩模层H2上形成第四硬掩模层H4j。因此，可以形成硬掩模结构HMj。
可以通过使用包括Si和元素X的第一源气体以及包括Si和元素Y的第二源气体通过PECVD工艺形成第四硬掩模层H4j。在一些示例实施例中，可以进一步使用诸如氩(Ar)、氮(N2)和氦(He)中的至少一种的载气。
包括包含Si、元素X和元素Y的多孔层的第四硬掩模层H4j可以将在对第四硬掩模层H4j进行烘烤的工艺期间产生的气体排放到硬掩模结构HMj的外部。因此，包括包含Si、元素X和元素Y的多孔层的第四硬掩模层H4j可以减小或有助于减小由于在烘烤工艺期间产生的气体导致的应力。
参照图4K，首先通过旋涂形成第一硬掩模层H1，然后在第一烘烤中对第一硬掩模层H1进行烘烤。接下来，通过旋涂在第一硬掩模层H1上形成第二硬掩模层H2，然后在第二烘烤中对第二硬掩模层H2进行烘烤。接下来，可以例如通过PECVD在第二硬掩模层H2上形成第四硬掩模层H4k。接下来，可以例如通过PECVD在第四硬掩模层H4k上形成第五硬掩模层H5。
可以通过使用包括Si和元素X的第一源气体以及包括Si和元素Y的第二源气体通过PECVD工艺形成第五硬掩模层H5。在一些示例实施例中，可以进一步使用诸如Ar、N2和He中的至少一种的载气。通过随着沉积时间的流逝连续地或不连续地或逐步地降低沉积条件(例如，第二源气体的通量与第一源气体的通量之间的比)，第五硬掩模层H5中的元素X的含量可以减小，并且第五硬掩模层H5中的元素Y的含量可以增加。
参照图4L，如以上参照图4K描述的，形成第一硬掩模层H1、第二硬掩模层H2、第四硬掩模层H4k和第五硬掩模层H5。接下来，可以例如通过PECVD在第五硬掩模层H5上形成第六硬掩模层H6。因此，可以形成硬掩模结构HMl。
参照图7D，通过使用光刻胶图案PR1作为蚀刻掩模，可以例如在中心部分Wa中而不在边缘部分Wb中形成穿透硬掩模结构HM、上支撑物层194、上模制层MD2、中间支撑物层192、下模制层MD1和蚀刻停止层162的下电极孔181H。下电极孔181H可以暴露定位焊盘152。
参照图7E，例如在中心部分Wa中而不在边缘部分Wb中，可以在下电极孔181H中形成下电极181。例如，可以在下电极孔181H和光刻胶图案PR1上形成下电极层，并且可以去除光刻胶图案PR1和下电极层的一些部分以暴露硬掩模结构HM的顶表面，由此形成下电极181。在一些示例实施例中，可以在形成图7D的下电极孔181H期间去除光刻胶图案PR1。在这种情况下，可以在下电极孔181H和硬掩模结构HM上形成下电极层，并且可以去除下电极层的上部以暴露硬掩模结构HM的顶表面，由此形成下电极181。
参照图7F，形成穿透上支撑物层194和硬掩模结构HM的第一孔194H。第一孔194H可以仅形成在晶片W的中心部分Wa上方，而可以不形成在晶片W的边缘部分Wb上方。
参照图7F和图7G，可以去除上模制层MD2的一部分。诸如湿蚀刻剂的蚀刻剂可以通过第一孔194H到达上模制层MD2，并部分地蚀刻上模制层MD2。因为第一孔194H未形成在晶片W的边缘部分Wb上方，所以蚀刻剂不能到达晶片W的边缘部分Wb上方的上模制层MD2。因此，上模制层MD2的位于晶片W的边缘部分Wb上方的部分可以保留而不被蚀刻。
接下来，形成穿透中间支撑物层192的第二孔192H。第二孔192可以仅形成在晶片W的中心部分Wa上方，而可以不形成在晶片W的边缘部分Wb上方。
参照图7G和图7H，可以去除下模制层MD1的一部分。诸如湿蚀刻剂的蚀刻剂可以通过第二孔192H到达下模制层MD1，并部分地蚀刻下模制层MD1。因为第二孔192H未形成在晶片W的边缘部分Wb上方，所以蚀刻剂不能到达晶片W的边缘部分Wb上方的下模制层MD1。因此，下模制层MD1的位于晶片W的边缘部分Wb上方的部分可以保留而不被蚀刻。在一些实施例中，下模制层MD1的剩余部分的侧表面可以不平行于上模制层MD2的剩余部分的侧表面。在一些实施例中，下模制层MD1的顶表面的面积可以小于下模制层MD1的底表面的面积。
下模制层MD1的剩余部分和上模制层MD2的剩余部分可以支撑中间支撑物层192和上支撑物层194。中间支撑物层192和上支撑物层194可以支撑下电极181。
返回参照图2，在下电极181、蚀刻停止层162、中间支撑物层192、上支撑物层194和硬掩模结构HM上方形成电介质层180。最后，在电介质层180上形成上电极185。因此，可以完成电容器结构CA，因此可以完成半导体器件100。
虽然已经参考诸如包括电容器的半导体器件之类的半导体器件描述了示例实施例，但示例实施例不限于此。例如，某些晶片可以包括诸如不包括电容器的半导体器件的结构。
虽然已经参考本发明构思的一些示例实施例具体示出和描述了本发明构思，但将理解的是，可以在不脱离随附权利要求的精神和范围的情况下在本文中进行形式和细节上的各种改变。

Claims (20)

1.一种半导体器件，所述半导体器件包括：
晶片；
蚀刻停止层，所述蚀刻停止层位于所述晶片上；
下模制层，所述下模制层位于所述蚀刻停止层上；
中间支撑物层，所述中间支撑物层位于所述下模制层上；
上模制层，所述上模制层位于所述中间支撑物层上；
上支撑物层，所述上支撑物层位于所述上模制层上；以及
硬掩模结构，所述硬掩模结构位于所述上支撑物层上，
其中，所述硬掩模结构包括位于所述上支撑物层上的第一硬掩模层和位于所述第一硬掩模层上的第二硬掩模层，
所述第一硬掩模层和所述第二硬掩模层中的一者包括第一有机层，所述第一有机层包括包含碳、氢、氧和氮的旋涂硬掩模，并且
所述第一硬掩模层和所述第二硬掩模层中的另一者包括第二有机层，所述第二有机层包括包含碳、氢和氧的旋涂硬掩模。
2.根据权利要求1所述的半导体器件，
其中，所述第二有机层的韧度大于所述第一有机层的韧度。
3.根据权利要求1所述的半导体器件，
其中，所述第二有机层比所述第一有机层具有更大的延性。
4.根据权利要求1所述的半导体器件，
其中，所述第一有机层中的氮的含量为1原子％至5原子％。
5.根据权利要求1所述的半导体器件，其中，所述硬掩模结构还包括：
第三硬掩模层，所述第三硬掩模层位于所述第二硬掩模层上，其中，
所述第三硬掩模层包括与所述第一硬掩模层相同的材料。
6.根据权利要求5所述的半导体器件，其中，所述硬掩模结构还包括：
第四硬掩模层，所述第四硬掩模层位于所述第三硬掩模层上，其中，
所述第四硬掩模层包括与所述第二硬掩模层相同的材料。
7.根据权利要求1所述的半导体器件，其中，所述硬掩模结构还包括：
第五硬掩模层，所述第五硬掩模层位于所述第一硬掩模层和所述第二硬掩模层之间，其中，
所述第五硬掩模层包括第三有机层，所述第三有机层包括包含碳、氢、氧和氮的旋涂硬掩模，并且所述第五硬掩模层中的氮的含量变化。
8.根据权利要求7所述的半导体器件，
其中，所述第五硬掩模层中的氮的所述含量从所述第五硬掩模层的接触所述第一硬掩模层的表面到所述第五硬掩模层的接触所述第二硬掩模层的表面连续地变化。
9.根据权利要求7所述的半导体器件，
其中，所述第五硬掩模层包括多个子层，并且不同的子层中的氮的含量彼此不同。
10.根据权利要求1所述的半导体器件，其中，所述硬掩模结构还包括：
第六硬掩模层，所述第六硬掩模层位于所述第二硬掩模层上，其中，
所述第六硬掩模层包括包含硅和元素X的层，并且
所述元素X选自包括硼、碳、氮、氧和磷的组。
11.根据权利要求10所述的半导体器件，其中，所述硬掩模结构还包括：
第七硬掩模层，所述第七硬掩模层位于所述第六硬掩模层上，其中，
所述第七硬掩模层包括包含硅、所述元素X和元素Y的层，
所述元素Y选自包括硼、碳、氮、氧和磷的组，
所述第七硬掩模层中的所述元素X的含量从所述第七硬掩模层的接触所述第六硬掩模层的第一表面到所述第七硬掩模层的与所述第一表面相对的第二表面减小，并且
所述第七硬掩模层中的所述元素Y的含量从所述第七硬掩模层的所述第一表面到所述第七硬掩模层的所述第二表面增加。
12.根据权利要求1所述的半导体器件，其中，所述硬掩模结构还包括：
第三硬掩模层，所述第三硬掩模层位于所述第二硬掩模层上，其中，
所述第三硬掩模层包括包含硅、元素X和元素Y的无机层，并且
所述元素X和所述元素Y均选自包括硼、碳、氮、氧和磷的组，并且所述元素X和所述元素Y彼此不同。
13.根据权利要求12所述的半导体器件，
其中，所述无机层的密度低于包括硅和所述元素X的层的密度以及包括硅和所述元素Y的层的密度。
14.根据权利要求12所述的半导体器件，
其中，所述无机层是多孔的。
15.一种半导体器件，所述半导体器件包括：
晶片，所述晶片包括非边缘部分和围绕所述非边缘部分的边缘部分；
电容器结构，所述电容器结构位于所述晶片的所述非边缘部分上；以及
支撑结构，所述支撑结构位于所述晶片的所述边缘部分上，
其中，所述支撑结构包括各自顺序堆叠在所述晶片的所述边缘部分上的蚀刻停止层、下模制层、中间支撑物层、上模制层、上支撑物层和硬掩模结构，
所述支撑结构与所述电容器结构共享所述蚀刻停止层、所述中间支撑物层和所述上支撑物层，
所述硬掩模结构包括顺序堆叠在所述上支撑物层上的第一硬掩模层和第二硬掩模层，
所述第一硬掩模层和所述第二硬掩模层中的一者包括旋涂硬掩模层，所述旋涂硬掩模层包含碳、氢、氧和氮，并且
所述第一硬掩模层和所述第二硬掩模层中的另一者包括包含碳、氢和氧的旋涂硬掩模层。
16.根据权利要求15所述的半导体器件，
其中，所述电容器结构包括位于所述晶片的所述非边缘部分上的下电极、位于所述下电极上的电介质层和位于所述电介质层上的上电极，并且所述中间支撑物层和所述上支撑物层接触所述下电极。
17.根据权利要求15所述的半导体器件，
其中，所述下模制层的侧壁与所述上模制层的侧壁不平行。
18.根据权利要求15所述的半导体器件，
其中，所述下模制层的顶表面的面积大于所述下模制层的底表面的面积。
19.根据权利要求15所述的半导体器件，所述半导体器件还包括：
多个晶体管，所述多个晶体管布置在所述晶片的所述非边缘部分处。
20.一种半导体器件，所述半导体器件包括：
晶片，所述晶片包括非边缘部分和围绕所述非边缘部分的边缘部分；
电容器结构，所述电容器结构位于所述晶片的所述非边缘部分上；以及
支撑结构，所述支撑结构位于所述晶片的所述边缘部分上，
其中，所述电容器结构包括：蚀刻停止层；在垂直方向上与所述蚀刻停止层分开的中间支撑物层；在所述垂直方向上与所述中间支撑物层分开的上支撑物层；穿透所述蚀刻停止层、所述中间支撑物层和所述上支撑物层的多个下电极；位于所述下电极上的电介质层；以及位于所述电介质层上的上电极，
所述支撑结构与所述电容器结构共享所述蚀刻停止层、所述中间支撑物层和所述上支撑物层，并且所述支撑结构还包括位于所述蚀刻停止层和所述中间支撑物层之间的上模制层、位于所述中间支撑物层和所述上支撑物层之间的上模制层以及位于所述上支撑物层上的硬掩模结构，
所述硬掩模结构包括顺序堆叠在所述上支撑物层上的第一硬掩模层和第二硬掩模层，
所述第一硬掩模层和所述第二硬掩模层中的一者包括旋涂硬掩模层，所述旋涂硬掩模层包含碳、氢、氧和氮，并且
所述第一硬掩模层和所述第二硬掩模层中的另一者包括包含碳、氢和氧的旋涂硬掩模层。
CN202111591160.4A 2021-04-23 2021-12-23 包括硬掩模结构的半导体器件 Pending CN115241192A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0053266 2021-04-23
KR1020210053266A KR20220146239A (ko) 2021-04-23 2021-04-23 하드 마스크 구조체를 포함하는 반도체 소자

Publications (1)

Publication Number Publication Date
CN115241192A true CN115241192A (zh) 2022-10-25

Family

ID=83666249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111591160.4A Pending CN115241192A (zh) 2021-04-23 2021-12-23 包括硬掩模结构的半导体器件

Country Status (4)

Country Link
US (1) US11901187B2 (zh)
KR (1) KR20220146239A (zh)
CN (1) CN115241192A (zh)
TW (1) TWI821859B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220150569A (ko) * 2021-05-04 2022-11-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226853B2 (en) 2001-12-26 2007-06-05 Applied Materials, Inc. Method of forming a dual damascene structure utilizing a three layer hard mask structure
US6818141B1 (en) 2002-06-10 2004-11-16 Advanced Micro Devices, Inc. Application of the CVD bilayer ARC as a hard mask for definition of the subresolution trench features between polysilicon wordlines
KR100640640B1 (ko) 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
KR100896451B1 (ko) 2006-12-30 2009-05-14 제일모직주식회사 카본 함량이 개선된 고 내에칭성 반사방지 하드마스크조성물, 이를 이용한 패턴화된 재료 형상의　제조방법
US7947609B2 (en) 2007-08-10 2011-05-24 Tokyo Electron Limited Method for etching low-k material using an oxide hard mask
KR100930673B1 (ko) 2007-12-24 2009-12-09 제일모직주식회사 반사방지 하드마스크 조성물　및　이를 이용한재료의　패턴화 방법
JP5859420B2 (ja) 2012-01-04 2016-02-10 信越化学工業株式会社 レジスト下層膜材料、レジスト下層膜材料の製造方法、及び前記レジスト下層膜材料を用いたパターン形成方法
JP6185305B2 (ja) 2013-06-28 2017-08-23 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
JP6250514B2 (ja) 2014-10-03 2017-12-20 信越化学工業株式会社 塗布型ｂｐｓｇ膜形成用組成物、基板、及びパターン形成方法
KR20160097608A (ko) 2015-02-09 2016-08-18 삼성전자주식회사 반도체 소자를 제조하는 방법
KR102316585B1 (ko) 2015-03-10 2021-10-26 삼성전자주식회사 하드마스크용 중합체, 상기 중합체를 포함하는 하드마스크용 조성물, 및 이를 이용한 반도체 소자의 패턴 형성 방법
US9852923B2 (en) 2015-04-02 2017-12-26 Applied Materials, Inc. Mask etch for patterning
JP6603115B2 (ja) 2015-11-27 2019-11-06 信越化学工業株式会社 ケイ素含有縮合物、ケイ素含有レジスト下層膜形成用組成物、及びパターン形成方法
US11075084B2 (en) * 2017-08-31 2021-07-27 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Chemistries for etching multi-stacked layers
US10410878B2 (en) * 2017-10-31 2019-09-10 American Air Liquide, Inc. Hydrofluorocarbons containing —NH2 functional group for 3D NAND and DRAM applications
US10510586B1 (en) 2018-09-07 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer structure having a dense middle layer
US10727274B2 (en) 2018-10-23 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM top electrode via connection
KR20200054407A (ko) 2018-11-09 2020-05-20 삼성전자주식회사 반도체 소자의 제조 방법
US10937685B2 (en) * 2019-06-19 2021-03-02 Globalfoundries Inc. Diffusion break structures in semiconductor devices

Also Published As

Publication number Publication date
TW202247258A (zh) 2022-12-01
US20220344166A1 (en) 2022-10-27
KR20220146239A (ko) 2022-11-01
US11901187B2 (en) 2024-02-13
TWI821859B (zh) 2023-11-11

Similar Documents

Publication Publication Date Title
US10211095B2 (en) High performance middle of line interconnects
CN106531719B (zh) 包括接触塞的半导体装置
US20240258432A1 (en) Capacitance reduction for back-side power rail device
US8697498B2 (en) Methods of manufacturing three dimensional semiconductor memory devices using sub-plates
US10770464B2 (en) Semiconductor device including bit line structure of dynamic random access memory (DRAM) and method for fabricating the same
CN111326513B (zh) 半导体器件
CN112786527B (zh) 半导体结构及其制造方法
TWI785589B (zh) 半導體裝置及其形成方法
CN113130385A (zh) 半导体结构及其制造方法
US11855080B2 (en) Semiconductor device and method of fabricating the same
CN113224054A (zh) 半导体晶体管器件及其形成方法
US20240055493A1 (en) Semiconductor device
TWI821859B (zh) 包括硬遮罩結構的半導體裝置
CN113517227A (zh) 半导体器件和形成半导体晶体管器件的方法
CN116779530A (zh) 半导体结构及其制作方法
CN116314024A (zh) 集成电路装置及其制造方法
JP2023024953A (ja) 低誘電率スペーサを備えた半導体装置及びその製造方法
CN111326421B (zh) 导电结构及半导体器件
CN114256181A (zh) 半导体器件及其制造方法
US11690232B2 (en) High density memory devices with low cell leakage and methods for forming the same
US20220359376A1 (en) Integrated circuit structure and method for forming the same
KR102436689B1 (ko) 후면 측 전력 레일 디바이스를 위한 캐패시턴스 감소
US20240128378A1 (en) Semiconductor device and method of fabricating the same
US20230378325A1 (en) Semiconductor device structure and methods of forming the same
US11862726B2 (en) Transistor, integrated circuit, and manufacturing method of transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination