CN115237602B - 一种归一化ram及其分配方法 - Google Patents

一种归一化ram及其分配方法 Download PDF

Info

Publication number
CN115237602B
CN115237602B CN202210980856.4A CN202210980856A CN115237602B CN 115237602 B CN115237602 B CN 115237602B CN 202210980856 A CN202210980856 A CN 202210980856A CN 115237602 B CN115237602 B CN 115237602B
Authority
CN
China
Prior art keywords
ram
normalized
service
bank
banks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210980856.4A
Other languages
English (en)
Other versions
CN115237602A (zh
Inventor
胡新立
刘浩
马超
蒋丹崴
张钰勃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Moore Threads Technology Co Ltd
Original Assignee
Moore Threads Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Moore Threads Technology Co Ltd filed Critical Moore Threads Technology Co Ltd
Priority to CN202210980856.4A priority Critical patent/CN115237602B/zh
Publication of CN115237602A publication Critical patent/CN115237602A/zh
Application granted granted Critical
Publication of CN115237602B publication Critical patent/CN115237602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5022—Mechanisms to release resources
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本申请公开了一种归一化RAM。所述RAM包括类型相同的多个RAM存储单元，所述多个RAM存储单元分成多个bank，每个bank包括的RAM存储单元的数量相同。所述RAM还包括接口，用于从bank中读写数据。所述RAM还包括寄存器，用于存储对应bank的占用信息，所述占用信息表示每个bank的RAM存储单元的占用情况。所述RAM还包括复用器MUX，用于根据指令和寄存器返回的占用信息来选择接口和bank的存储单元。此外，本公开还提供了一种归一化RAM的分配方法。

Description

一种归一化RAM及其分配方法
技术领域
本申请涉及处理器的技术领域，更具体地，涉及归一化RAM及其分配方法。
背景技术
随机存取存储器RAM（Random Access Memory）是与处理器直接交换数据的内部存储器。RAM通常被集成在半导体芯片上并且包含大量存储单元，该存储单元以矩阵形式被布置成行和列并且大多数分布在可单独寻址的存储体（bank）上。
在现有技术中，因为图形处理器（GPU）或通用处理器（CPU）从***内存中读出数据后可能要以不同的方式来处理不同的数据，所以需要在芯片内部分别设置许多不同类型（比如读写位宽、深度、每次寻址的独立bank的数量、寻址方式等）的RAM，以便于数据处理。也就是说，需要在芯片中预先设置好专用于各类业务的多种类型的RAM。此外，在不同业务中，各种类型的RAM的使用频率不同，从而造成不同业务的整体的RAM使用效率不是最优的。
目前应用的现有技术的缺点是各个细分RAM被固化，其类型在设计之初就已经固定，并且之后无法再改变，从而导致不利于RAM存储单元的灵活分配与充分利用。
发明内容
本申请的目的是解决处理器内部存储RAM类型固化，难于维护且使用效率较低的问题。
本申请将RAM归一化，所述归一化RAM包括类型相同的多个RAM存储单元，所述多个RAM存储单元分成多个bank，每个bank包括的RAM存储单元的数量相同，其中每个bank的存储单元的类型可以由软件根据业务的需要通过内部寄存器来配置，硬件电路根据配置信息处理各类读写请求。
本申请通过软件根据业务的需要来配置归一化RAM中各个bank的存储单元的类型，提高了RAM中存储单元的使用效率，节省整体的RAM空间。
根据本申请的一方面，提供了一种归一化RAM。所述RAM包括类型相同的多个RAM存储单元，所述多个RAM存储单元分成多个bank，每个bank包括的RAM存储单元的数量相同。所述RAM还包括接口，用于从bank中读写数据。所述RAM还包括寄存器，用于存储对应bank的占用信息，所述占用信息表示每个bank的RAM存储单元的占用情况。所述RAM还包括复用器MUX，用于根据指令和寄存器返回的占用信息来选择接口和bank的存储单元。
在一些实施例中，所述RAM是图形处理器GPU或通用CPU内部的RAM。
在一些实施例中，所述类型包括大小和寻址方式。
在一些实施例中，所述大小包括读写位宽、深度和每次寻址的独立bank的数量。
在一些实施例中，在一个业务结束后，释放所述业务所使用的存储单元，并将其标记为未使用，释放的存储单元可重新分配。
在一些实施例中，当业务结束后无新业务运行时，采取下电的方式来释放存储单元；并且在下一次上电后，重新对RAM中的存储单元进行分配。
在一些实施例中，在芯片规模较大时，两个或更多个RAM采用多点分布的方式来设置。
在一些实施例中，当处理器支持多线程时，启动每个线程时分配一个或多个bank，然后再在分配的一个或多个bank内针对业务进行具体划分。
根据本申请的另一方面，提供了一种归一化RAM的分配方法，其特征在于，所述归一化RAM包括类型相同的多个RAM存储单元，所述多个RAM存储单元分成多个bank，每个bank包括的RAM存储单元的数量相同。所述分配方法包括确定业务所需的RAM存储单元的类型；读取所述归一化RAM的寄存器中存储的bank占用信息；基于所述业务所需的RAM存储单元的类型和所述占用信息，配置所述归一化RAM，使其匹配所述业务所需的RAM存储单元类型。
本申请通过将现有技术中分布于多处的多个不同类型的RAM进行归一化处理，归一化RAM包括类型相同的多个RAM存储单元，可以基于不同的业务灵活配置，从而提升RAM的使用效率。
附图说明
现在将更详细并且参考附图来描述本申请的实施例，其中：
图1是示意性地示出了采用现有技术中的分布式存储技术的示例RAM的示意图；
图2是示意性地示出了根据本申请实施例的采用集中式存储技术的示例归一化RAM的示意图；以及
图3是示意性地示出了根据本申请实施例的采用集中式存储技术的扩展RAM的示意图。
具体实施方式
下面将结合本申请中的附图，对本申请中的技术方案进行清楚和完整的描述。所描述的实施例仅仅是本申请的一部分实施例，而不是全部实施例。基于本申请的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例都属于本申请保护的范围。
在现有技术中，各个RAM的大小根据产品需要设计，其被分为功能各不相同的几种类型，独立地存储不同的数据，用于处理器处理不同的业务。每个RAM的类型在设计之初就已经确定。并且，每个RAM之间是硬件隔离的，即每个类型的RAM仅用于该特定业务。对于每种业务，都仅能使用针对该业务设计的特定类型的RAM，而不能使用其他类型的RAM。对于每个RAM，其仅能用于特定业务，而不能用于其他业务。
现有技术的示例如图1所示。图1是示意性地示出了采用现有技术中的分布式存储技术的示例RAM的示意图。在该示例中，芯片中包括有三个RAM。第一个RAM包括一个接口、一个复用器MUX和两个bank，即bank0和bank1。第一个RAM中的各个bank中的每个存储单元在设计之初被设置为特定类型一，比如37bit x 32，其存储单元的类型在设置之后将无法再改变。该第一个RAM仅适用于第一类业务（其需要使用37bit x 32类型的存储单元）。对于其他类型的业务，比如需要使用64bit x 32、28bit x 16或32bit x 78等类型的存储单元的业务，将无法使用该第一个RAM。
继续参考图1，其中第二个RAM包括一个接口和一个bank。由于仅具有一个接口和一个bank，因此无需复用器MUX。该第二个RAM中的bank中的每个存储单元在设计之初被设置为特定类型二，比如64bit x 32，其存储单元的类型在设置之后将无法再改变。该第二个RAM仅适用于第二类业务（其需要使用64bit x 32类型的存储单元）。对于其他类型的业务，比如需要使用37bit x 32、28bit x 16或32bit x 78等类型的存储单元的业务，将无法使用该第二个RAM。
如图1所示，第三个RAM包括两个接口、一个复用器MUX和三个bank，即bank0、bank1和bank2。第三个RAM中的各个bank中的每个存储单元在设计之初被设置为特定类型三，比如28bit x 16，其存储单元的类型在设置之后将无法再改变。该第三个RAM仅适用于第三类业务（其需要使用28bit x 16类型的存储单元）。对于其他类型的业务，比如需要使用37bitx 32、64bit x 32或32bit x 78等类型的存储单元的业务，将无法使用该第三个RAM。
可见，在现有技术中，对于如图1中所示的情形，针对三种不同的业务，需要使用三个不同类型的RAM。每个RAM都不是通用的，即每个RAM仅适用于特定类型的业务，而无法用于其他类型的业务。
此外，当业务不同时，各个RAM的使用情况各不相同，不能够统筹管理，导致使用效率受到硬件隔离的影响。此外，每个RAM由于其类型（例如大小及寻址方式等）各不相同，因此需要独立维护，对人力的要求较多，并且出问题的概率也比单一类型RAM更高。此外，MUX及仲裁电路需要按照RAM的多少来做，在现有技术中，由于需要针对各种类型的业务分别设置各种类型的RAM，因此需要多个MUX及仲裁电路，从而增加了芯片面积。
因此，需要对RAM进行改进，将RAM进行归一化，以提高其使用效率，从而节省整体的RAM空间。
为了解决上述各种问题，发明人针对现有技术的RAM提出了改进方案。在改进的方案中，归一化RAM包括类型相同的多个RAM存储单元，所述多个RAM存储单元分成多个bank，每个bank包括的RAM存储单元的数量相同。之后针对各类具体业务，确定业务所需的RAM存储单元的类型，读取所述归一化RAM的寄存器中存储的bank占用信息，并且基于所述业务所需的RAM存储单元的类型和所述占用信息，配置所述归一化RAM，使其匹配所述业务所需的RAM存储单元类型，然后再进行业务处理。根据业务来配置RAM存储单元的类型。对于不同业务，可以将该同一个归一化RAM配置成不同的类型，以便适用于不同的业务。例如，当需要用于第一业务时，将归一化RAM配置成适用于该第一业务的第一类型；当需要用于第二业务时，将归一化RAM配置成适用于该第二业务的第二类型。
在一个业务结束后连续进行下一业务运行时，释放该业务所使用的存储单元，并将其标记为未使用，释放的存储单元可重新分配。当业务结束后无新业务运行时，可以采取下电的方式来释放存储单元，并且在下一次上电后，重新对RAM中的存储单元进行分配，从而进一步提高RAM的使用效率。
与现有技术的RAM相比，根据本申请实施例的归一化RAM类型比较单一，有利于设计人员维护。由于归一化RAM是一块包括类型相同的多个RAM存储单元的RAM，因此仅需要一个MUX和仲裁选择电路，从而节省了芯片面积。
下面结合附图来进行说明。
根据本申请实施例的RAM可以参考图2。图2是示意性地示出了根据本申请实施例的采用集中式存储技术的示例归一化RAM的示意图。
如图2中所示，根据本申请实施例的归一化RAM有多个接口，例如接口A、接口B、接口C和接口D。所述接口用于从bank中读写数据。
该归一化RAM包括类型相同的多个RAM存储单元，该多个RAM存储单元分成多个bank，例如如图2所示，其包括6个bank，分别为bank0、bank1、bank2、bank3、bank4和bank5，其中，该归一化RAM中的每个bank的存储单元的类型相同，并且之后每个bank的存储单元的类型可以通过软件根据业务的需要独立地配置。
该归一化RAM还具有多个寄存器REG，用于存储对应bank的占用信息，所述占用信息表示每个bank的RAM存储单元的占用情况。
如图2中所示，该归一化RAM还包括一个MUX，用于根据指令和寄存器返回的占用信息来选择接口和bank的存储单元。由于这里只有一个RAM，因此只需要一个MUX即可，这可以节省芯片面积。
对于先前在图1中所示的现有技术的RAM，当针对37bit x 32，64bit x 32和28bitx 16，32bit x 78两个业务的存储单元进行分配时，需要分别独立设计专用的四种类型的RAM块来供设计使用。
然而，对于图2所示的根据本申请实施例的归一化RAM，仅需要一块具有通用类型的RAM即可，而无需针对每个类型的业务分别设置专用的RAM。
在图2所示的根据本申请实施例的归一化RAM中，包括类型相同的多个RAM存储单元，比如8bit x 32。对于各个不同的业务，将根据最小存储单元对其进行分配。例如，对于上面提到的业务，当需要对37bit x 32，64bit x 32和28bit x 16，32bit x 78两个业务的存储单元进行分配时，可以在集中存储的归一化RAM中分配8bit x 5 x 32和8bit x 8 x32的两块RAM存储单元以供第一个业务使用。当第一个业务线结束后，释放其使用的存储单元，并从该归一化RAM中分配8bit x 4 x 16和8bit x 4 x 78两块RAM存储单元以供第二个业务使用。
由此可见，根据本申请实施例的归一化RAM及其分配方法至少具有以下优点：
（1）与现有技术相比，可以使用更少数量的RAM，例如，使用一个归一化RAM就可以满足不同的业务的需求，从而减少了所需的RAM的数量。由于归一化RAM包括类型相同的多个RAM存储单元，因此当面对具体业务时，可以根据该具体业务的需要，通过软件对归一化RAM中的各个bank的存储单元的类型进行灵活配置，使得该RAM可以适用于不同的业务，而无需如现有技术中那样，对于不同的业务设置特定的专用的RAM，这进一步节省了整体的RAM空间。
（2）由于所需的RAM数量减少，因此所需的复用器MUX及仲裁电路也相应地减少，从而减少了芯片面积。
（3）由于仅需设置一个归一化RAM，因此使得内部存储相比于现有技术而言更集中且更便于维护。
（4）根据本申请实施例的归一化RAM包括类型相同的多个RAM存储单元，即归一化RAM为单一类型，与现有技术中多个类型的RAM相比，根据本申请实施例的单一类型的归一化RAM出问题的概率更低，并且由于类型单一，使得无需独立维护，无需太多人力来维护。
（5）由于归一化RAM包括类型相同的多个RAM存储单元，因此在针对不同的业务时，可以根据业务需要对归一化RAM中的各个bank的存储单元的类型进行灵活配置，从而增强了RAM的通用性，提高了RAM的使用效率。
此外，发明人还发现，在芯片规模较大的时候，可能因为芯片规模的大小影响芯片的布局而导致增加RAM接口走线长度，从而增加延时。对于这种情形，比如多个功能块在不同的位置访问集中式RAM导致时序不满足要求，可以采取多点分布的方法来解决，具体地参考图3。
在图3中，左侧的RAM为根据本申请实施例的单个归一化RAM，而右侧为两个RAM采取多点分布方式来设置。如图3中所示，右侧的RAM的最远距离明显比左侧的RAM的最远距离小，因此采取多点分布方式的进一步改进后的RAM可以减小走线长度，进而减小延时。此外，对于各个业务，从对该业务所使用的功能块而言走线长度较小的RAM中分配RAM存储单元给所述业务使用。
本发明还适用于多线程的情形。当处理器支持多线程时，需要根据业务综合需要的RAM存储单元来设计，当启动每个线程时分配一个或多个bank，然后再在分配的一个或多个bank内针对业务进行具体划分，并且在线程结束后释放当前分配的RAM存储单元以备后续使用。
应理解，上面的实施例仅通过示例的方式描述。虽然实施例已在附图和前面的描述中详细地图示和描述，这样的图示和描述将被认为是说明性或示例性的，并且不是约束性的，并且本申请的范围不限制于所公开的实施例。
诸如“第一”、“第二”等术语在本申请中可以用来描述各种设备、元件、部件或部分，但是并不意图从顺序或重要性的角度对这些设备、元件、部件或部分进行限制。这些术语仅用来将一个设备、元件、部件或部分与另一个设备、元件、部件或部分相区分。
通过研究附图、公开内容和所附权利要求，本领域技术人员可以理解和得到所公开实施例的其它变型。在本申请中，词语“包括”不排除其它元素或步骤，并且不定冠词“一”、“一个”等不排除复数。在互不相同的实施例中列举的特征在不冲突的情况下可以组合。除非明确限定，否则根据本申请实施例的方法的各个步骤在本申请上下文中的记载顺序不应理解为限定了各个步骤在实施时的执行顺序。

Claims (14)

1.一种归一化RAM，其特征在于，所述RAM包括：
类型相同的多个RAM存储单元，所述多个RAM存储单元分成多个bank，每个bank包括的RAM存储单元的数量相同，其中，每个bank的存储单元的类型由软件根据业务的需要配置；
接口，用于从bank中读写数据；
寄存器，用于存储对应bank的占用信息，所述占用信息表示每个bank的RAM存储单元的占用情况；
复用器MUX，用于根据指令和寄存器返回的占用信息来选择接口和bank的存储单元；
其中，所述RAM所在的处理器支持多线程，当启动每个线程时分配一个或多个bank，然后再在分配的一个或多个bank内针对业务进行具体划分，并且在线程结束后释放当前分配的RAM存储单元以备后续使用。
2.如权利要求1所述的归一化RAM，其中，所述RAM是图形处理器GPU或通用CPU内部的RAM。
3.如权利要求1或2所述的归一化RAM，其中，所述类型包括大小和寻址方式。
4.如权利要求3所述的归一化RAM，其中，所述大小包括读写位宽、深度和每次寻址的独立bank的数量。
5.如权利要求1或2所述的归一化RAM，在一个业务结束后，释放所述业务所使用的存储单元，并将其标记为未使用，释放的存储单元可重新分配。
6.如权利要求5所述的归一化RAM，当业务结束后无新业务运行时，采取下电的方式来释放存储单元；并且在下一次上电后，重新对RAM中的存储单元进行分配。
7.如权利要求1或2所述的归一化RAM，在芯片规模较大时，两个或更多个RAM采用多点分布的方式来设置。
8.一种归一化RAM的分配方法，其特征在于，所述归一化RAM包括类型相同的多个RAM存储单元，所述多个RAM存储单元分成多个bank，每个bank包括的RAM存储单元的数量相同，其中，每个bank的存储单元的类型由软件根据业务的需要配置，所述分配方法包括：
确定业务所需的RAM存储单元的类型；
读取所述归一化RAM的寄存器中存储的bank占用信息；
基于所述业务所需的RAM存储单元的类型和所述占用信息，配置所述归一化RAM，使其匹配所述业务所需的RAM存储单元类型；
其中，所述RAM所在的处理器支持多线程，当启动每个线程时分配一个或多个bank，然后再在分配的一个或多个bank内针对业务进行具体划分，并且在线程结束后释放当前分配的RAM存储单元以备后续使用。
9.如权利要求8所述的分配方法，其中，所述RAM是图形处理器GPU或通用CPU内部的RAM。
10.如权利要求8或9所述的分配方法，其中，所述类型包括大小和寻址方式。
11.如权利要求10所述的分配方法，其中，所述大小包括读写位宽、深度和每次寻址的独立bank的数量。
12.如权利要求8或9所述的分配方法，在一个业务结束后，释放所述业务所使用的存储单元，并将其标记为未使用，释放的存储单元可重新分配。
13.如权利要求12所述的分配方法，当业务结束后无新业务运行时，采取下电的方式来释放存储单元；并且在下一次上电后，重新对RAM中的存储单元进行分配。
14.如权利要求8或9所述的分配方法，在芯片规模较大且两个或更多个RAM采用多点分布的方式来设置时，从对该业务所使用的功能块而言走线长度较小的RAM中分配RAM存储单元给所述业务使用。
CN202210980856.4A 2022-08-16 2022-08-16 一种归一化ram及其分配方法 Active CN115237602B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210980856.4A CN115237602B (zh) 2022-08-16 2022-08-16 一种归一化ram及其分配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210980856.4A CN115237602B (zh) 2022-08-16 2022-08-16 一种归一化ram及其分配方法

Publications (2)

Publication Number Publication Date
CN115237602A CN115237602A (zh) 2022-10-25
CN115237602B true CN115237602B (zh) 2023-09-05

Family

ID=83678569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210980856.4A Active CN115237602B (zh) 2022-08-16 2022-08-16 一种归一化ram及其分配方法

Country Status (1)

Country Link
CN (1) CN115237602B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116028388B (zh) * 2023-01-17 2023-12-12 摩尔线程智能科技(北京)有限责任公司 高速缓存方法、装置、电子设备、存储介质和程序产品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180165092A1 (en) * 2016-12-14 2018-06-14 Qualcomm Incorporated General purpose register allocation in streaming processor
CN109785882A (zh) * 2017-11-15 2019-05-21 三星电子株式会社 具有虚拟体化架构的sram及包括其的***和方法
CN112199039A (zh) * 2020-09-04 2021-01-08 厦门星宸科技有限公司 虚拟存储管理方法及处理器
CN112368676A (zh) * 2019-09-29 2021-02-12 深圳市大疆创新科技有限公司 处理数据的方法和设备
CN114356223A (zh) * 2021-12-16 2022-04-15 深圳云天励飞技术股份有限公司 存储器的访问方法及装置、芯片、电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180165092A1 (en) * 2016-12-14 2018-06-14 Qualcomm Incorporated General purpose register allocation in streaming processor
CN109785882A (zh) * 2017-11-15 2019-05-21 三星电子株式会社 具有虚拟体化架构的sram及包括其的***和方法
CN112368676A (zh) * 2019-09-29 2021-02-12 深圳市大疆创新科技有限公司 处理数据的方法和设备
CN112199039A (zh) * 2020-09-04 2021-01-08 厦门星宸科技有限公司 虚拟存储管理方法及处理器
CN114356223A (zh) * 2021-12-16 2022-04-15 深圳云天励飞技术股份有限公司 存储器的访问方法及装置、芯片、电子设备

Also Published As

Publication number Publication date
CN115237602A (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
US7660951B2 (en) Atomic read/write support in a multi-module memory configuration
EP2313890B1 (en) Independently controllable and reconfigurable virtual memory devices in memory modules that are pin-compatible with standard memory modules
EP1754229B1 (en) System and method for improving performance in computer memory systems supporting multiple memory access latencies
US9251899B2 (en) Methods for upgrading main memory in computer systems to two-dimensional memory modules and master memory controllers
US8990490B2 (en) Memory controller with reconfigurable hardware
DE19983745B9 (de) Verwendung von Seitenetikettregistern um einen Zustand von physikalischen Seiten in einer Speichervorrichtung zu verfolgen
US20140075101A1 (en) Methods for two-dimensional main memory
US10162557B2 (en) Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers
US20070005890A1 (en) Automatic detection of micro-tile enabled memory
US20060179206A1 (en) Programmable bank/timer address folding in memory devices
US6459646B1 (en) Bank-based configuration and reconfiguration for programmable logic in a system on a chip
EP3910488A1 (en) Systems, methods, and devices for near data processing
CN115237602B (zh) 一种归一化ram及其分配方法
CN111916120B (zh) 带宽提升的堆叠存储器
DE112020003733T5 (de) Speichercontroller für nicht störende zugriffe auf nichtflüchtigen speicher durch verschiedene master und diesbezügliche systeme und verfahren
US20130031327A1 (en) System and method for allocating cache memory
US6993637B1 (en) Unified memory system for multiple processors and method for controlling the same
US20100122039A1 (en) Memory Systems and Accessing Methods
US20100058025A1 (en) Method, apparatus and software product for distributed address-channel calculator for multi-channel memory
JP2938453B2 (ja) メモリシステム
US7760577B1 (en) Programmable power down scheme for embedded memory block
CN115934364A (zh) 内存管理方法、装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant