CN1152288C - 中高频短延迟时钟脉宽调整电路 - Google Patents

Abstract

本发明的中高频短延迟时钟脉宽调整电路，具有迟滞比较器，还包括：一迟滞比较器，用于将一端输入的正弦波信号与另一端输入的门限电压进行比较，输出时钟信号；一侦测电路，侦测所输入的时钟信号中是否出现波动信号；以及一校正电路，根据该侦测电路检测到的波动信号，校正该迟滞比较器输入的门限电压。本电路能够处理400MHz以下的时钟信号，具有占空比无突变，自适应能力强，适合于亚微米集成电路制造工艺的优点。

Description

中高频短延迟时钟脉宽调整电路

本发明涉及一种延迟时钟脉宽调整电路，特别是，涉及由迟滞比较器和时钟信号占空比到直流电平转换器构成的中高频短延迟时钟脉宽调整电路。

在现代信号处理***中，时钟信号是不可或缺的，由于通信等技术领域突飞猛进的发展，对时钟信号的要求也越来越高，主要体现在以下几个方面：(1)时钟信号的频率精确度，这个方面，主要通过晶体振荡器和原子时钟来解决；(2)时钟信号的长时间稳定度，在一年或更长的时间内，时钟信号的误差在一秒或更小的范围内，这方面通过时钟源的稳定性来确定；(3)时钟信号的占空比稳定度，由于外来的突然变化等原因，时钟的占空比发生较大的偏移，能够导致通信***中产生较大的误码率。在模数转换器中，由于采样/保持电路中的转换速率(SAMPLE RATE)是设计中确定的值，占空比变化导致对电容的充电时间缩短而不能达到规定的变换精度。

图1为现有高精度时钟发生器的简单原理图。在图1中，时钟占空比的变化，主要来自***误差和随机误差两部分。***误差包括：晶体振荡器输出信号幅度的变化，由于负载等的影响而产生的谐波，直流触发电平的变化，和温度漂移等。随机误差主要来自：晶体振荡器正弦输出中直流成分的偏差，比较器输入级的随机偏差，和直流触发电平的偏差等。

为了简化分析过程，将所有的误差变换到晶体振荡器的正弦信号输出级，并假定信号的偏差较小，即，在分析误差对占空比的影响时，根据正弦波方程，触发沿发生的时间为：

ΔV＝Vsin(2πf*Δt)                       (1)

其中，V表示正弦波的幅度，f表示频率，ΔV表示正弦波中直流成分的变化，假设：V＞＞ΔV，根据正弦函数的近似方程，由上述公式(1)，可获得触发沿发生的时间变化近似式为：

Δt＝ΔV/V*2πf                         (2)

由于在上升触发沿和下降触发沿都发生相同的时间变化，根据公式(2)，占空比的变化可以表示为：

ΔD＝ΔV/πV                            (3)

由上述公式(3)，可以得到如图2所示的信号。

在图2中，理想的时钟信号，若duty＝t2/(t1+t2)，其直流电平与正弦直流成分重合。实际时钟信号，则直流触发电平与正弦直流成分不重合，如该图2中虚线所示。这时，晶体振荡器输出的正弦中的直流成分的变化呈负极性，也就是说，变化成分的极性是不确定的。

本发明的目的在于提供一种能够处理规定频率以下的时钟信号，具有自适应能力的中高频短延迟时钟脉定调整电路，使得时钟信号的占空比无大突变，减小对数字信号处理的压力，即使时钟信号占空比相对于设定值变化时，也能在1至2个时钟内得到校正，并使调整电路适合于亚微米集成电路制造工艺，以减少芯片制造过程中的随机误差的影响，从而能够满足数模混合集成电路芯片在现代通信***中应用的高信息量，低误码率，以及对时钟信号的占空比稳定性较高的要求。

为了达到上述目的，本发明的电路包括：一个迟滞比较器，用于将一个输入端输入的正弦波信号与另一个输入端输入的门限电压进行比较，并输出具有规定占空比的时钟信号；一个侦测电路，用于侦测输入的所述迟滞比较器输出的所述时钟信号中是否出现波动信号；以及一个校正电路，用于根据所述侦测电路检测到的波动信号，校正所述时钟信号转换成所述迟滞比较器输入的所述门限电压。

根据本发明的中高频短延迟时钟脉宽调整电路，时钟信号的占空比可以设定为一个确定的数值，任何偏离于此设定值的变化，包括缓慢的变化和剧烈的突变，都可以被侦测到并立即得到校正，校正的周期为1至2个时钟信号周期。

本发明的占空比侦测电路，采用了两种结构，针对集成电路中的快速反应通道瓶颈问题，对其中一个实施方案，采用对等恒流源的办法进行校正。

在本发明的电路中，时钟信号的输出被直接利用于占空比侦测电路，消除了由于集成电路制造中因器件的匹配等引起的失调对时钟信号占空比的影响。

虽然本发明时钟信号占空比的调整电路是针对于快速反应的突变量进行的，但是对于由低速偏离引起的时钟信号占空比的改变，此电路亦同样可以进行调整和补偿。

总之本发明的中高频短延迟时钟脉宽调整电路能够处理400MHz频以下的时钟信号，具有时钟信号的占空比无大突变，自适应能力强，并适合于亚微米集成电路制造工艺的优点，从而适应现代通信对高信息量、低误码率、以及在数模混合***中，对时钟信号的占空比稳定性的较高要求。

以下，将参照附图，详细说明本发明的实施例，其中：

图1表示时钟信号发生器原理图；

图2表示理想时钟信号发生器与实际时钟信号发生器的输出信号比较图；

图3表示时钟信号占空比调整电路的框图；

图4表示本发明的实施例电路对电平偏离免疫示意图；

图5表示实施例1的时钟信号占空比侦测及校正电路示意图(MOS)；

图6表示实施例2的时钟信号占空比侦测及校正电路示意图(双极)；

图7表示本发明实施例1的时钟信号占空比侦测及校正电路的具体结构图；

图8消除了寄生电容影响的时钟信号占空比侦测及校正电路示意图；

图9表示本发明实施例2的时钟信号占空比侦测及校正电路的具体结构图；

图10表示时钟信号占空比快速调整过程示意图。

首先，参照图3，说明本发明的时钟信号占空比调整电路的基本结构框图。本调整电路由迟滞比较器模块和时钟信号占空比侦测及校正电路模块组成。VCC和gnd分别为电源和地，VinP为振荡器的正弦波输入、Vout为时钟信号输出、Vref为参考电平输入、Vbiasl、Vbias2和Vbias3为3个偏置电压输入。电源VCC和地gnd，分别同迟滞比较器与侦测及校正电路的电源端和接地端连接。偏置电压Vbiasl与迟滞比较器的参考电平输入端Vref连接。参考电压Vref、偏置电压Vbias2和Vbias3分别与侦测及校正电路的相应端连接。正弦波的输出连接到迟滞比较器的P端，侦测及校正电路的输出端连接到迟滞比较器的N端，而迟滞比较器的输出端连接到侦测及校正电路的输入端。

正弦波的输出连接到迟滞比较器的输入端P，当该输入端P的输入电压大于其输入端N的输入电压时，该迟滞比较器输出为1；否则，该迟滞比较器输出为0。同时，由于时钟信号的输出被连接到侦测及校正电路的输入端，侦测及校正电路的输出端连接到迟滞比较器的输入端N，所以，电路具有自适应功能。

在稳定输出时，侦测及校正电路的输出为设定值，时钟信号的占空比在规定范围内。当由于某种原因，迟滞比较器输出信号的占空比增大时，侦测电路的输出也将升高，从而改变了迟滞比较器的门限电压，在迟滞比较器输出端，时钟信号的占空比随之改变。以时钟信号占空比增大为例，此时，侦测电路的输出将升高(参见下面图10所示)，时钟信号的占空比将回落。

另外，上述本发明实施方案的时钟信号占空比调整电路，可以应用于数字CMOS工艺中，较好地解决在数模混合***中对时钟信号占空比调整的要求。

下面，将说明本实施方案，对于器件失配等原因导致的直流失调电压具有免疫功能。为此，将调整电路进一步简化为示意图4。

在所示的图4中，将所有的电路认为是无电压偏离的，将所有可能产生偏离电压的因素用Vos来表示.Vsin是包含直流分量的正弦波输入，Vth为迟滞比较器的门限电压，也就是脉冲占空比侦测及校正电路的输出，其输入为整形后的时钟信号。

当Vos为正时，在迟滞比较器的信号输入端口，信号将会上移，导致输出的时钟信号的占空比增大；增大占空比的时钟信号输入侦测及校正电路后，使得Vth升高。在电路稳定工作状态，Vth升高的值与Vos抵销，所以，***对电路中存在的由制造过程中引入的随机误差具有自适应消除的功能，及对电平的偏离是免疫的。

设定占空比侦测及校正电路的传输函数为：

H(D)＝Vdc+K*ΔV

上式中，Vdc为直流分量，K为校正电路的增益。

设定迟滞比较器的占空比传输函数为：

Δduty＝F(V)*ΔV

在上式中，假定迟滞比较器对占空比的响应是线性的，F(V)为电平恒定时的占空比系数。

因偏离电压的引入造成的占空比变化为：

Δduty＝F(V)*Vos

偏离电压引起的迟滞比较器门限电压变化为：

Vth＝Vdc+K*Δduty＝Vdc+F(V)*Vos        (4)

从公式(4)去除直流分量的影响，只考虑偏离电压的响应，可以得到四种情况，也就是：

1、K*F(V)＝1

偏离电压造成的占空比变化会完全消除；

2、K*F(V)＜1

偏离电压仍将引起时钟信号占空比的变化，但变化会减小；

3、1＜K*F(V)＜2

偏离电压引起时钟信号占空比的变化，变化减小并且是极性相反的；

4、K*F(V)＞2

偏离电压引起时钟信号占空比的变化，变化是增大的并且是极性相反的。

由此可知，除上述(4)这一情况外，本发明由侦测及校正电路构成的调整电路完全能够消除偏离电压造成的占空比变化。

实施例1

图5表示实施例1的由MOS晶体管集成的时钟信号占空比侦测及校正电路示意图。在图5中，Vin为时钟信号输入，Vout为占空比侦测及校正电路的输出，作为迟滞比较器的门限电压。

侦测电路包括：电流开关、第1偏置电路、第1电流镜电路、第2电流镜电路和第3电流镜电路。第1偏置电路M6′输出偏置电流I1。第1电流镜电路由M27′和M26′组成、第2电流镜电路由M10′和M9′组成、和第3电流镜电路由M28′和M29′组成，分别输出电流为I2和I7，I3和I4，I5和I6。该侦测电路的第1电流镜电路和第2电流镜电路的输入端接电源，其各自一个输出端分别与电流开关的一个输入端相接，第1电流镜电路的另一个输出端接到MOS晶体管M30′的栅极和作为电流电压转换器的电容C的一端，第2电流镜电路的另一输出端接第3电流镜电路的一输入端。第3电流镜电路的另一输入端与电容C的一端相接。并且，第1偏置电路的输入端与电流开关的公共输出端相接。第3电流镜电路的输出端、第1偏置电路的输出端和电容C的另一端接地。

校正电路部分具有电流到电压的转换电路和比较电路，具体说构成包括：第2偏置电路M24′、第3偏置电路M33′，第4电流镜电路、MOS晶体管M30′及电阻R1、R2和电容C。该第4电流镜电路由M31′和M322组成，分别输出电流为I8和I9，它的输入端接电源，其一输出端接MOS晶体管M30′的漏极，而另一输出端接到第2偏置电路M332的输入端和第3偏置电路与电阻R2的节点，即PWM滤波器的Vout。MOS晶体管M30′的源极接电阻R1的一端，电阻R1的另一端接地。电流到电压的转换器具有由MOS晶体管M30′和电容C组成电路，根据电容C上的电压电平的高低，控制M30′的栅极，决定其导通电流的大小。

时钟信号从Vin输入电流开关，用以控制电流开关的电流I 1的流向。当Vin＝1，I2＝I1，I3＝0；当Vin＝0时，I2＝0，I3＝I1。以x＝y＝1为例来说，此时的时钟信号占空比为50％。当因为某种原因，时钟信号的占空比增大，则第1偏置电路的I1接入第1电流镜电路的I2和I7的时间将大于接入第2电流镜电路的I3和I4的时间，因此，在每一个时钟周期内，第1电流镜的I7注入电容C的电荷将大于I6释放的电荷；由于多余净电荷的注入，电容C上的电压会逐渐升高；电容上电压的升高，引起晶体管M30′栅极电压的升高，电阻R1的承载电压增大，使得晶体管M30′中的沟道电流增加，电流I8增加；由于I8和I9为电流镜，I9电流随着I8电流的增大而增大，电阻R2的承载电压升高，及Vout升高；由于Vout为迟滞比较器的门限电压，如图10所示，升高的门限电压会导致占空比的回落；经过几个周期的调整后，占空比被调整到设定的值，此时，调整过程结束。

时钟信号占空比的设定与图10中的x、y的值有关。以下分析，给出了时钟信号占空比与x、y值的关系，及设定的占空比只与x、y有关。

设定Vin为1的时间为t1，为0的时间为t2，则信号的周期为T＝t1+t2。电容上电压的变化为：

ΔV＝(t1*y-t2*x)*I1/C

Vout＝(Ibias-I10)*R2+R2*ΔV/R1

ΔVout＝R2*ΔV/R1

D＝t1/(t1+t2)

在稳态工作时，PWM滤波器的输出为直流，即变化量为0，则时钟信号的占空比为x和y的函数。

ΔVout＝0←→t1*y＝t2*x

D＝t1/(t1+t2)＝x/(x+y)

从上式可以得到，当x＝y时，时钟信号的占空比为50％；当x＝2y时，时钟信号的占空比为66.7％...。以上，计算是在理想状态下得到的，对于实际电路，由于漏电流及晶体管匹配的影响，结果略有差异。

图6是一种由双极型晶体管构成的时钟信号占空比侦测及校正电路的示意图。从图6与上述图5比较可以看出，其中以双极晶体管T1替换MOS晶体管30′，但是其余元件也是由双极晶体管构成且其电路连接方式都相同，因此不再重复说明。

由于双极晶体管需要电流驱动，所以其控制精度误差比MOS晶体管要大。

下面，提供一种按照图5所示电路示意图，由MOS晶体管构成时钟占空比的侦测及校正电路的具体结构。

首先，说明侦测电路部分的结构，如图7所示，该电路包括有：一个反相器、一对电流开关、第1、第2和第3的电流镜电路和第1偏置电路。该反相器是由PMOS晶体管M14和NMOS晶体管M13串联组成，即，晶体管M13的源极接地，其漏极和栅极分别与该M14的漏极和栅极连接，晶体管M14的源极接电源VCC而成。该电流开关是由一对NMOS晶体管M8、M136组成，其晶体管M8和M136的栅极分别输入时钟信号Vin和反相器输出的反相时钟信号，该晶体管M8、M136的源极一起接到NMOS晶体管M19的源极，其漏极分别与PMOS晶体管M27、M10的漏极连接。第1电流镜电路是由晶体管M27、PMOS晶体管M26组成，该晶体管M27的栅、漏极与M26的栅极相接，其源极都接到电源VCC，而M26漏极接第3电流镜电路的晶体管M28的漏极，另外，晶体管M28的栅极与M29栅极连接，其源极都接地gnd。第2电流镜电路由晶体管M10、PMOS晶体管M9组成和第3电流镜电路由NMOS晶体管M29和M28组成，其连接方式与第1电流镜电路相同，Vbias2向M20提供栅极偏置电压。NMOS晶体管M19和M6构成第1偏置电路。

另外，上述晶体管M8的漏极向校正电路输出电流，并通过作为电流到电压转换器的电容C1接地。电流镜电路用于将时钟信号为1时的电流进行1∶1转换并对电容C1充电。NMOS晶体管M34、M35和M36、M37构成的恒流源可以对电流镜进行偏置以提高***的响应速度。并且，PMOS晶体管M25、NMOS晶体管M19、M37是共阴共栅放大(CASCODE)级，由Vbias向其栅极提供偏置。此级电路可以有效地降低沟道长度调制效应。

以下说明校正电路部分的结构，该校正电路具有从电流到电压的转换器和比较电路。第4电流镜电路包括晶体管M32和M31，该晶体管M32的栅极、M31的栅极和漏极相连接，其源极都接到电源。NMOS晶体管M30连接电阻R14，NMOS晶体管M33的源极连接电阻R15构成第2偏置电路。该晶体管M33、M30漏极分别接到PMOS晶体管M32、M31的漏极，其栅极分别接到PMOS晶体管M25的栅极和M8的漏极，而这两电阻R14、R15的另一端接地。该晶体管M30、M33进行电压到电流的转换并比较，其差电流在电阻R13上形成迟滞比较器的门限电压对时钟信号的占空比进行调整。

PMOS晶体管M11、M24和M12为第3偏置电路，它提供偏置电流，其源极共同接电源VCC，其栅极及M11的漏极共同与NMOS晶体管M22的漏极连接，该M24和M12的漏极分别与电阻R13、PMOS晶体管M25的源极连接。晶体管M25源极接PMOS晶体管M12漏极，其栅极接参考电压Verf，漏极接NMOS晶体管M23的漏极。晶体管M23的源极接地，其栅极和漏极一起与侦测电路的晶体管M6栅极相连接。

并且，电流源产生电路由运算放大器、NMOS晶体管M22和电阻R12构成。该运算放大器的vin P端加上参考电压Vref，其输出端vout与M22栅极连接，yin N端与M22的源极以及电阻R12的一端连接，而电阻R12的另一端接地gnd。

并且，PMOS晶体管M24和M33的漏极与电阻R13的连接点，作为直流电平输出Vout节点。

在以上电路中，时钟信号从Vin输入，时钟信号及其反相时钟，分别控制晶体管M8、M136电流开关，晶体管M26、M27将时钟信号为1时的电流进行1∶1转换并对电容C1充电；晶体管M10、M9和M28、M29将时钟信号为0时的电流进行1∶1转换并对电容C1进行放电。晶体管M30、M33进行电压到电流的转换并比较，其差电流在电阻R13上形成迟滞比较器的门限电压对时钟信号的占空比进行调整。

设定晶体管M6、M19中的电流为I，则时钟信号为1时，对电容C1的充电为：

C1*(dV/dt)＝I*Duty

当时钟信号为0时，对电容的放电为：

C1*(dV/dt)＝I*(1-Duty)

在1个时钟信号周期内，对电容的纯充电量为：

C1*(dV/dt)＝I*(2*Duty-1)                    (5)

当时钟信号占空比大于50％时，电容上的电压在升高；当时钟信号占空比小于50％时，电容上的电压在下降。并且，从上式(5)分析中，稳定状态时，DUTY＝50％，电容上的电压保持稳定。

设定***在稳定状态时正弦波输出发生了微小变化，以推导电路的小信号工作原理及应用公式。***在稳定工作状态附近发生的微小变化，导致电容上电压的微小变化为：

C1*(dVc/dt)＝2*I*ΔDuty

电容上电压的微小变化引起迟滞比较器的门限电压变化为：

ΔVcom＝(ΔVc/R14)*R13

设定时钟信号占空比的变化由正弦波的微小变化引起，由前面的分析，可以得到导致时钟信号占空比变化的公式为：

Δduty＝ΔV/π*V

上式中，V为正弦波信号的幅度。

***构成一个闭环回路时，任何极性的正弦波电压的微小变化会导致一个相同极性的微小变化，出现在迟滞比较器的输入端N，此微小变化电压为：

ΔVcom＝K*ΔV

在上式中，设定***回路的增益为K，则K的计算公式为：

K＝{2*I/(f*C1*R14*π*V)}*R13

针对K的取值，可以有以下3种情况。

1、K＝1

在此种情况下，时钟信号任何占空比的微小变化，都会在下一个时钟周期内得到完全的补偿，从而使占空比恢复到设定值；

2、K＜1

在此种情况下，对时钟信号占空比的调整是按照几何级数的比例进行的，如每次调整的精度为90％，则经过两个时钟周期后，调整精度可以达到1％；

3、K＞1

在此种情况下，对时钟信号的占空比出现过调，占空比不会收敛于设定值。如占空比增大，则第一次调整后，占空比将小于设定值，第二次调整后又将大于设定值。依此类推，时钟信号的占空比将会来回摆动。

实施例2

本发明人针对寄生电容对响应速度的瓶颈问题，在本实施例2的时钟信号占空比调整电路中，采用措施，去除了电流转换路径中寄生电容的影响，使***响应速度进一步得到改善，以便该电路可以应用于100MHz至400MHz的时钟电路中。

以下，参照图8，说明消除了寄生电容影响的时钟信号占空比侦测及校正电路。在图8中，与图5同样，Vin为时钟信号输入，Vout为占空比侦测及校正电路的输出，作为迟滞比较器的门限电压。

侦测电路包括：反相器、第1电流开关1、第2电流开关2、作为第1电流源电路的M26″和作为第2电流源电路M6″。第1电流源电路的M26″输入端接电源VCC，输出端接电流开关1。第2电流源电路的M6″输入端接开关2，输出端接地GND。电流源电路M26″提供电流I1＝m*I，电流源电路M6″提供偏置电流I2＝n*I。第1开关1的一端接地GND，另一端和第2开关2的一端连接，开关2的另一端接电源VCC，时钟信号输入Vin和反相器输出的反相时钟信号分别控制开关1和开关2的工作状态。另外，开关1和开关2的公共节点接到作为电流电压转换电路的电容C。

至于校正电路完全与图5相同，因此说明从略。

当Vin为高电平时，该开关1接通，以电流源电路M26″的输出电流I1向电容C充电，否则，将电流I1接入地；当Vin为低电平时，该开关2接通，使电容C以电流源电路M6″的电流I2的速度放电，否则，将电流I2接入VCC。

设定m＝n＝1，即设定占空比设定为50％为例进行说明上述电路的工作。

当因为某种原因，时钟信号的占空比增大时，在每一个时钟周期内，电流源电路M26″注入的电荷将大于电流源电路M6″释放的电荷；由于多余净电荷的增加，电容C上的电压会升高；电容C承载的电压接入晶体管M30′的栅极，导致晶体管的偏置电压升高，使电阻R1承载的电压升高；电阻R1承载电压的升高，又引起晶体管M30′中沟道电流的增大，流过电流源电路M6′的电流I2增大；由于M32′和M31′构成电流镜，因此其电流I4随着I3的增大而增大；电流I4的增大，导致电阻R2′的承载电压升高，即输出Vout升高；该输出Vout为比较器的门限电压，据图10，升高的门限电压导致时钟信号占空比的回落；经过几个时钟周期的调整后，时钟信号的占空比回落到设定值，此时，调整过程结束。当时钟信号的占空比减小时，调整过程与上述类似，只是信号的变化相反。

在本实施例的调整电路中，时钟信号的占空比是由m、n的值确定的，与电路中其他的因素无关。以下分析给出了占空比与m、n的关系。为此，设定时钟信号为高电平的时间为t1，为低电平的时间为t2，时钟信号的周期为T＝t1+t2。这时在一个时钟周期内电容上电压的变化为：

ΔQ＝I1*t1-I2*t2＝(m*t1-n*t2)*I

因ΔV＝ΔQ/C，D＝t1/(t1+t2)，所以在稳态工作时，时钟信号的占空比为：

D＝n/(n+m)

下面，提供一种按照图8所示电路示意图，由MOS晶体管构成时钟占空比的侦测及校正电路的具体结构。

本发明实施例2的时钟信号占空比侦测及校正电路，如图9所示。由于校正电路部分的电路结构与实施例1中图7的校正电路完全同样，而且***的响应也如上述实施例1说过的一样，因此这里说明一并从略。

现在，仅对本实施例的侦测电路进行，如图6所示，该电路包括有：一个反相器、第1和第2的电流开关、一电流镜电路(即上述相当于第1电流源电路)和一个偏置电路(即相当于上述第2电流源电路)。反相器由CMOS晶体管M14和M13组成，即，晶体管M13的源极接地，其漏极和栅极分别与该M14的漏极和栅极连接，晶体管M14的源极接电源VCC而成。第1和第2电流开关电路分别由一对NMOS晶体管M8、M136和一对PMOS晶体管M34、M35组成的或门。该第1开关的晶体管M8、M34的栅极和第2开关的晶体管M136、M35的栅极相连接，分别输入反相器输出的反相时钟信号和时钟信号Vin。该M8与M34的漏极相连接，该M35的漏极接地GND，该M136的源极接电源VCC。该M8、M136的源极一起接到PMOS晶体管19的漏极。该M34、M35的源极一起接到PMOS晶体管M26的漏极。电流镜(源)电路包括PMOS晶体管M26和M27，该M26的栅极与PMOS晶体管M27的栅、漏极相连接，其源极接电源VCC，而M27漏极接M37漏极。NMOS晶体管M19和M6构成偏置电路，该M19和M37的栅极接偏置电压Vbias，其源极分别接NMOS晶体管M6和M36的漏极。该M23、M6和M23的栅极一起接到校正电路部分的NMOS晶体管M23的漏极。另外，上述晶体管M8的漏极向校正电路的电容C1输出充电电流，并通过电容C1接地GND。

校正电路部分，用于将时钟信号为1时的电流进行1∶1转换并对电容C1充电。晶体管M8，M136为时钟信号为0时的电流切换开关；晶体管M34，M35为时钟信号为1时的电流切换开关。晶体管M34、M35和M36、M37构成的偏置电路可以对电流镜进行偏置以提高***的响应速度。并且，PMOS晶体管M25、NMOS晶体管M19、M37是共阴共栅放大(CASCODE)级，此级电路可以有效地降低沟道长度调制效应。

下面，参照参照图10，说明本发明的调整电路对时钟信号占空比快速调整的过程。

时钟信号的占空比变化是由温度，封装时的不均匀分布的应力，低频噪声等因素导致。由于导致占空比变化的因素是缓慢变化的，所以，对时钟信号的占空比也是缓慢变化的。在改进了的电路中，占空比缓慢变化的时钟信号被认为是脉宽调制信号(简称为PWM，即pulse width modulation)。在恶劣的应用环境中，时钟信号的占空比也会剧烈变化，如强烈的电磁干扰，同步时钟信号在媒质中传播时因媒质性质或分布突变也会引起剧烈抖动等。

时钟信号的占空比可以设定为一个确定的数值，任何偏离于此设定值的变化，包括缓慢的变化和剧烈的突变，都可以被侦测到并立即得到校正，校正的周期为1至2个时钟信号周期。本发明的占空比侦测电路，采用了两种结构，针对集成电路中的快速反应通道瓶颈问题，对其中实施例1，采用对等恒流源的办法进行校正。

在本发明的电路中，时钟信号的输出被直接利用于占空比侦测电路，消除了由于集成电路制造中因器件的匹配等引起的失调对时钟信号占空比的影响。

图10简要绘出了时钟信号在两个不同固定直流电平成分时的响应.由图可见，正弦波的直流成分是突变的，在实际应用中，对于直流电平成分渐变的情形同样适用。

在所示的图10中，正弦波在T1时刻发生直流分量正突变，此时，由于迟滞比较器的直流电平没有立刻跟随变化，所以，时钟信号的占空比将发生突变，但是，受影响的只是一个时钟周期。在T2时刻，迟滞比较器的门限电压已经补偿了正弦波直流分量正突变引起的时钟信号占空比变化，所以，在经过仅仅一个时钟周期后，时钟信号的占空比将恢复正常。

在迟滞比较器的门限电压因补偿正弦波的直流分量正突变而略微上升后，如果正弦波输出中的突变分量保持不变，则迟滞比较器的门限电压亦维持其被抬高的电位并保持不变，如图10中T2--T3时刻波形所示。

在T3时刻，正弦波输出的直流分量发生负突变，由于迟滞比较器的直流电平不能立刻跟随变化，所以，时钟信号的占空比将发生突变.由于正弦波的直流分量是从正方向偏离，变成向负方向偏离，所以，受影响的时钟信号可能是1至2个周期(这取决于时钟信号占空比侦测电路可能调整的最大步长)。并且，在图10中示出了受影响的两个时钟信号，以及T3--T4周期和T4--T5周期。

在T5时刻，迟滞比较器的直流电平的变化已经补偿了正弦波直流分量负突变引起的时钟信号占空比的变化，所以在T5时刻以后，时钟信号的占空比将恢复正常。同时，如果负正弦波的直流分量的偏离成分保持不变，迟滞比较器的直流电平的偏离成分也将保持不变，如图10中所示迟滞比较器在T5时刻以后的波形。

在以上的介绍中，时钟信号占空比的调整是针对于快速反应的突变量进行的；对于由低速偏离引起的时钟信号占空比的改变，此电路亦同样可以进行调整和补偿。

在本发明的电路中，引起低速响应的低通滤波器已经被去除，所以对时钟信号占空比的调整不受其他部分电路的影响，而只与时钟信号占空比侦测和调整电路中关键路径的器件性能有关。

在以上调整电路中，时钟信号占空比与要求值之间的误差是按照指数规律衰减的。设定每一次的调整幅度为80％，则经过N次调整后，实际的时钟信号的占空比与设定的值之间的误差为：(1-80％)^N。如调整的误差设定为1％，则在每一次80％的调整幅度下，只需要3个时钟周期即可完成调整的目标。

以上的分析对于由温度，器件失配等因素导致的直流成分偏离同样适用，不管直流偏离是发生在正弦波一端，还是迟滞比较器的直流电平一端。

根据本发明的时钟信号占空比调整电路，可以用于几乎所有的时钟电路中，对时钟信号占空比进行调整。由于现代通信***中，PLL及晶体振荡器的广泛应用，此时钟占空比调整电路的应用将会非常广泛。可以广泛应用于在数字通信***，多媒体等领域。本发明的时钟信号占空比调整电路由于具有响应速度快，抗电磁干扰能力强等特点，也可以应用于电子对抗，雷达等设备中。

上面，已经参照附图，揭示了本发明的最佳实施例，但是本发明并限于上述实施例的具体内容。本技术领域的普通技术人员接受本发明的启发，很容易对本发明作出各种改进、修改或替换，这些都不应该认为已经脱离了本发明的精神范围，本发明专利的保护范围应由所属的权利要求书来限定。

Claims (9)

1、一种长延迟时钟脉宽调整电路，其特征是，该电路包括：

一个迟滞比较器，用于将一个输入端输入的正弦波信号与另一个输入端输入的门限电压进行比较，并输出具有规定占空比的时钟信号；

一个侦测电路，用于侦测输入的所述迟滞比较器输出的所述时钟信号是否存在浮动信号，并根据浮动信号输出差值电压；以及

一个校正电路，用于根据所述侦测电路输出的差值电压，校正输入所述迟滞比较器的所述门限电压。

2、根据权利要求1所述的长延迟时钟脉宽调整电路，其特征是所述的侦测电路具有一个反相器，对输入的时钟信号进行反相，输出反相时钟信号；一个电流开关，根据时钟信号和反相时钟信号进行开关；第1电流镜电路，所述第1电流镜电路与电流开关一输入端连接，当所述时钟信号为高电平时，对所述校正电路的电容进行充电；第2电流镜电路，所述第2电流镜电路与所述电流开关的另一输入端连接；以及第3电流镜电路，所述第3电流镜电路与第2电流镜电路连接，当所述时钟信号为低电平时，对所述校正电路的电容进行放电。

3、根据权利要求2所述的长延迟时钟脉宽调整电路，其特征是所述的侦测电路还具有电流源电路，向所述电流开关提供偏置电流。

4、根据权利要求1所述的长延迟时钟脉宽调整电路，其特征是所述的侦测电路具有：一个反相器，对输入的时钟信号进行反相，提供反相时钟信号；一对串联第1和第2的电流开关，同时根据时钟信号和所述反相器提供的反相时钟信号进行开关；第1电流源电路，所述第1电流源电路一端接电源，另一端接第1电流开关，当所述时钟信号为高电平时，对所述校正电路的电容进行充电；以及第2电流源电路，所述第2电流源电路一端接第2电流开关，另一端接地，当所述时钟信号为低电平时，对所述校正电路的电容进行放电。

5、根据权利要求2、3或4任一项所述的长延迟时钟脉宽调整电路，其特征是所述的电流开关是由两个MOS晶体管构成的或门。

6、根据权利要求2、3或4任一项所述的长延迟时钟脉宽调整电路，其特征是所述的电流镜电路是一个MOS晶体管的漏极、栅极与另一个MOS晶体管的栅极连接，所述两个MOS晶体管的源极接电源，所述另一个MOS晶体管的漏极为输出端。

7、根据权利要求1到4任一项所述的长延迟时钟脉宽调整电路，其特征是所述的校正电路是由电压到电流的转换电路和比较电路构成。

8、根据权利要求7所述的长延迟时钟脉宽调整电路，其特征是所述的校正电路具有由运算放大器、NMOS晶体管和电阻构成的电流源电路。

9、根据权利要求7所述的长延迟时钟脉宽调整电路，其特征是由所述的电流到电压的转换电路包括MOS晶体管和电容组成的电路。

Images