CN115188715A - 存储器及其形成方法 - Google Patents

存储器及其形成方法 Download PDF

Info

Publication number
CN115188715A
CN115188715A CN202210710288.6A CN202210710288A CN115188715A CN 115188715 A CN115188715 A CN 115188715A CN 202210710288 A CN202210710288 A CN 202210710288A CN 115188715 A CN115188715 A CN 115188715A
Authority
CN
China
Prior art keywords
layer
channel layer
forming
substrate
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210710288.6A
Other languages
English (en)
Inventor
唐怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210710288.6A priority Critical patent/CN115188715A/zh
Priority to US17/817,143 priority patent/US20230422474A1/en
Publication of CN115188715A publication Critical patent/CN115188715A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开涉及一种存储器及其形成方法。所述存储器的形成方法包括如下步骤：形成堆叠层于衬底表面，所述堆叠层包括沿第一方向间隔排布的层间隔离层、以及位于相邻所述层间隔离层之间的牺牲层组，所述牺牲层组包括沿所述第一方向依次叠置的第一牺牲层、第二牺牲层和第三牺牲层，所述堆叠层包括晶体管区域，其中，所述第一方向为垂直于所述衬底的顶面的方向；去除所述晶体管区域的所述第二牺牲层，形成第一空隙；于所述第一空隙内形成栅极层、以及包覆所述栅极层的沟道层。本公开改善了存储器的良率及性能，并简化了存储器的制造工艺。

Description

存储器及其形成方法
技术领域
本公开涉及半导体制造技术领域，尤其涉及一种存储器及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
对于DRAM等存储器而言，追求的始终是更快的响应速度、更低的功耗和更高的存储密度。随着DRAM等存储器尺寸的不断微缩，存储器制程工艺的难度不断增大，且存储器内部的应力也不断增加，从而降低了存储器的良率。
因此，如何简化存储器的制造工艺，并改善存储器的良率，是当前亟待解决的技术问题。
发明内容
本公开一些实施例提供的存储器及其形成方法，用于简化存储器的制造工艺，并改善存储器的良率。
根据一些实施例，本公开提供了一种存储器的形成方法，包括如下步骤：
形成堆叠层于衬底表面，所述堆叠层包括沿第一方向间隔排布的层间隔离层、以及位于相邻所述层间隔离层之间的牺牲层组，所述牺牲层组包括沿所述第一方向依次叠置的第一牺牲层、第二牺牲层和第三牺牲层，所述堆叠层包括晶体管区域，其中，所述第一方向为垂直于所述衬底的顶面的方向；
去除所述晶体管区域的所述第二牺牲层，形成第一空隙；
于所述第一空隙内形成栅极层、以及包覆所述栅极层的沟道层。
在一些实施例中，所述第一牺牲层与所述第三牺牲层的材料均为低介电常数材料，所述第二牺牲层的材料为未掺杂的多晶硅。
在一些实施例中，所述堆叠层还包括沿第二方向位于所述晶体管区域一侧的位线区域，所述第二方向为平行于所述衬底的顶面的方向；形成第一空隙的具体步骤包括：
去除所述位线区域和所述晶体管区域的所述第二牺牲层，形成第一沟槽；
形成填充满所述第一沟槽的填充层；
去除所述位线区域的所述填充层、所述第一牺牲层和所述第三牺牲层，形成第二沟槽；
形成填充满所述第二沟槽的第一隔离层；
去除所述晶体管区域的所述填充层，形成所述第一空隙。
在一些实施例中，去除所述位线区域和所述晶体管区域的所述第二牺牲层的具体步骤包括：
采用侧向刻蚀工艺去除所述位线区域的所述填充层、所述第一牺牲层和所述第三牺牲层。
在一些实施例中，于所述第一空隙内形成栅极层、以及包覆所述栅极层的沟道层的具体步骤包括：
形成覆盖所述第一空隙内壁的沟道层；
于所述第一空隙内形成覆盖所述沟道层表面的栅极介质层；
于所述第一空隙内形成覆盖所述栅极介质层表面的栅极层。
在一些实施例中，于所述第一空隙内形成栅极层、以及包覆所述栅极层的沟道层之后，还包括如下步骤：
去除所述位线区域的所述第一隔离层和所述层间隔离层，形成暴露所述沟道层的第一端部的第二空隙；
于所述第二空隙内形成覆盖所述沟道层的所述第一端部的源电极、以及沿所述第一方向延伸的位线，所述位线连续覆盖沿所述第一方向间隔排布的源电极的表面。
在一些实施例中，于所述第一空隙内形成栅极层、以及包覆所述栅极层的沟道层之后，还包括如下步骤：
去除所述位线区域的所述第一隔离层和所述层间隔离层、并去除所述晶体管区域的部分所述第一牺牲层、所述第三牺牲层和所述层间隔离层，形成暴露所述沟道层的第二空隙；
于所述第二空隙内形成覆盖所述沟道层的所述第一端部的源电极、以及沿所述第一方向延伸的位线，所述位线连续覆盖沿所述第一方向间隔排布的源电极的表面。
在一些实施例中，所述堆叠层还包括电容区域，所述电容区域与所述位线区域沿所述第二方向分布于所述晶体管区域的相对两侧；于所述第一空隙内形成栅极层、以及包覆所述栅极层的沟道层之后，还包括如下步骤：
去除所述电容区域的所述牺牲层组，形成暴露所述沟道层的第二端部的第三空隙，所述第二端部与所述第一端部沿所述第二方向相对分布；
于所述第三空隙内形成覆盖所述沟道层的所述第二端部的漏电极、以及与所述漏电极接触电连接的电容器。
在一些实施例中，所述堆叠层还包括电容区域，所述电容区域与所述位线区域沿所述第二方向分布于所述晶体管区域的相对两侧；于所述第一空隙内形成栅极层、以及包覆所述栅极层的沟道层之后，还包括如下步骤：
去除所述电容区域的所述牺牲层组、并去除所述晶体管区域的部分所述第一牺牲层和所述第三牺牲层，形成暴露所述沟道层的第二端部的第三空隙，所述第二端部与所述第一端部沿所述第二方向相对分布；
于所述第三空隙内形成覆盖所述沟道层的所述第二端部的漏电极、以及与所述漏电极接触电连接的电容器。
在一些实施例中，所述沟道层的材料为氧化物半导体材料。
根据另一些实施例，本公开还提供了一种存储器，采用如上所述的存储器的形成方法形成；所述存储器包括：
衬底；
堆叠结构，位于所述衬底上，所述堆叠结构包括沿第一方向间隔排布的存储单元，其中，所述第一方向为垂直于所述衬底的顶面的方向；
所述存储单元包括晶体管、以及沿第二方向位于所述晶体管一侧的电容器，所述晶体管包括栅极层、包覆所述栅极层的沟道层、以及位于所述沟道层端部的漏电极，所述漏电极与所述电容器接触电连接，所述第二方向为平行于所述衬底的顶面的方向。
在一些实施例中，所述沟道层包括沿所述第二方向相对分布的第一端部和第二端部，所述漏电极位于所述沟道层的所述第二端部；
所述漏电极在所述衬底的顶面上的投影与所述沟道层在所述衬底的顶面上的投影部分重叠。
在一些实施例中，所述沟道层包括沿所述第二方向相对分布的第一端部和第二端部，所述漏电极位于所述沟道层的所述第二端部；
所述漏电极在所述衬底的顶面上的投影与所述沟道层在所述衬底的顶面上的投影接触且无重叠。
在一些实施例中，所述沟道层包括沿第二方向相对分布的第一端部和第二端部，所述漏电极位于所述沟道层的所述第二端部，所述第二方向为平行于所述衬底的顶面的方向；所述晶体管还包括：
源电极，位于所述沟道层的第一端部，所述源电极在所述衬底的顶面上的投影与所述沟道层在所述衬底的顶面上的投影部分重叠。
在一些实施例中，所述沟道层包括沿第二方向相对分布的第一端部和第二端部，所述漏电极位于所述沟道层的所述第二端部，所述第二方向为平行于所述衬底的顶面的方向；所述晶体管还包括：
源电极，位于所述沟道层的第一端部，所述源电极在所述衬底的顶面上的投影与所述沟道层在所述衬底的顶面上的投影接触且无重叠。
本公开提供的存储器及其形成方法，先形成层间间隔层和牺牲层组交替堆叠的堆叠层于衬底的顶面，然后将所述牺牲层组中的第二牺牲层替换为栅极层、以及包覆所述栅极层的沟道层，一方面，通过形成包括第一牺牲层、第二牺牲层和第三牺牲层的牺牲层组，能够减小所述堆叠层内部的应力，从而有助于增加所述堆叠层的堆叠高度、以及所述存储器的存储容量，进而改善所述存储器的良率及性能；另一方面，通过替换牺牲层的方式形成所述沟道层和所述栅极层，从而使得所述存储器中晶体管的形成无需进行复杂的外延生长以及掺杂工艺，在简化所述存储器的制造工艺的同时，还能进一步提高所述存储器的良率。另外，本公开一些实施例的存储单元1T1C(1个晶体管1个电容器)、并结合采用沟道全环绕(Channel-All-Around，CAA)结构，能够提高所述存储器的集成度，并进一步改善所述存储器的良率。
附图说明
附图1是本公开具体实施方式中存储器的形成方法流程图；
附图2-附图12是本公开具体实施方式在形成存储器的过程中主要的工艺结构示意图；
附图13-附图14是本公开具体实施方式中存储器的结构示意图。
具体实施方式
下面结合附图对本公开提供的存储器及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种存储器的形成方法，附图1是本公开具体实施方式中存储器的形成方法流程图，附图2-附图12是本公开具体实施方式在形成存储器的过程中主要的工艺结构示意图。其中，图2是本具体实施方式中一实施例形成的存储器的俯视结构示意图，图3-图11是本具体实施方式的存储器形成过程中图1中的a-a位置的截面示意图，图12是本具体实施方式中存储单元的结构示意图。如图1-图12所示，所述存储器的形成方法，包括：
步骤S11，形成堆叠层于衬底30表面，所述堆叠层包括沿第一方向D1间隔排布的层间隔离层20、以及位于相邻所述层间隔离层20之间的牺牲层组32，所述牺牲层组32包括沿所述第一方向D1依次叠置的第一牺牲层321、第二牺牲层322和第三牺牲层323，所述堆叠层包括晶体管区域TP，其中，所述第一方向D1为垂直于所述衬底30的顶面的方向，如图3所示。
具体来说，所述衬底30可以是但不限于硅衬底，本具体实施方式以所述衬底30为硅衬底为例进行说明。在其他实施例中，所述衬底30还可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述衬底30用于支撑在其上的器件结构。其中，所述衬底30的顶面是指所述衬底30朝向所述堆叠层的表面。
在一示例中，可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺交替沉积所述层间隔离层20、所述第一牺牲层321、所述第二牺牲层322和所述第三牺牲层323于所述衬底30的顶面，形成包括沿所述第一方向D1交替堆叠的所述层间隔离层30和所述牺牲层组32。所述层间隔离层20与所述牺牲层组32交替沉积的层数越多，形成的所述存储器的存储容量越大。所述第二牺牲层322用于后续形成沟道层和栅极层。在一实施例中，所述第二牺牲层322沿所述第一方向D1的高度为50nm～80nm。
在一实施例中，所述层间隔离层20的材料为氮化物材料(例如氮化硅)。所述牺牲层组32至少采用两种不同的材料构成，以在减小所述堆叠层内部的应力的同时，便于后续进行选择性刻蚀。所述第一牺牲层321与所述第三牺牲层323的材料可以相同，所述第一牺牲层321和所述第三牺牲层323均应与所述第二牺牲层322具有较高的刻蚀选择比，以便于后续进行选择性刻蚀。为了降低所述存储器的制造成本，简化所述存储器的制造工艺，在一示例中，所述第一牺牲层321与所述第三牺牲层323的材料相同，且所述第一牺牲层321与所述第二牺牲层322之间的刻蚀选择比应大于3。
在一些实施例中，所述第一牺牲层321与所述第三牺牲层323的材料均为低介电常数材料，所述第二牺牲层322的材料为未掺杂的多晶硅。采用低介电常数的材料与未掺杂的多晶硅材料形成所述牺牲层组32，且将所述牺牲层32与由氮化物材料(例如氮化硅)构成的所述层间隔离层20交替堆叠，在进一步减低所述堆叠层内部的应力的同时，还能够进一步提高所述牺牲层组32内不同材料层之间的刻蚀选择比。其中，所述低介电常数材料是指介电常数小于3的材料，例如所述低介电常数材料可以是但不限于SiOH、SiOCH、FSG(氟硅酸盐玻璃)、BSG(硼硅酸盐玻璃)、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)中的一种或者两种以上的组合。
在一实施例中，还可以在所述衬底30与所述堆叠层之间设置衬底隔离层31，以隔离所述衬底30与所述堆叠层，且进一步减小所述衬底30与所述堆叠层之间的应力。所述衬底隔离层31的材料可以是氧化物(例如二氧化硅)等绝缘介质材料。
步骤S12，去除所述晶体管区域TP的所述第二牺牲层322，形成第一空隙。
步骤S13，于所述第一空隙内形成栅极层81、以及包覆所述栅极层81的沟道层70，如图8所示。
在一些实施例中，所述堆叠层还包括沿第二方向D2位于所述晶体管区域TP一侧的位线区域BP，所述第二方向D2为平行于所述衬底30的顶面的方向；形成第一空隙的具体步骤包括：
去除所述位线区域BP和所述晶体管区域TP的所述第二牺牲层322，形成第一沟槽40，如图4所示；
形成填充满所述第一沟槽40的填充层50，如图5所示；
去除所述位线区域BP的所述填充层50、所述第一牺牲层321和所述第三牺牲层323，形成第二沟槽；
形成填充满所述第二沟槽的第一隔离层60，如图6所示；
去除所述晶体管区域BP的所述填充层，形成所述第一空隙。
为了简化所述第一空隙的形成工艺，在一些实施例中，去除所述位线区域BP和所述晶体管区域TP的所述第二牺牲层322的具体步骤包括：
采用侧向刻蚀工艺去除所述位线区域BP的所述填充层50、所述第一牺牲层321和所述第三牺牲层323。
具体来说，可以采用湿法刻蚀工艺去除位于所述位线区域BP和所述晶体管区域TP的所述第二牺牲层322，形成位于所述第一牺牲层321和所述第三牺牲层323之间的所述第一沟槽40，如图4所示。所述第一沟槽40沿所述第二方向D2自所述位线区域BP延伸至所述晶体管区域TP。之后，可以采用侧向原子层沉积工艺沉积氧化物(例如二氧化硅)等绝缘介质材料于所述第一沟槽40内，形成填充满所述第一沟槽40的所述填充层50，如图5所示。接着，采用侧向刻蚀工艺去除所述位线区域BP的所述填充层50、所述第一牺牲层321、所述第三牺牲层323和所述层间隔离层20，于所述位线区域BP形成沿所述第一方向D1贯穿所述堆叠层的所述第二沟槽。然后，沉积氮化物(例如氮化硅)等绝缘介质材料于所述第二沟槽内，形成填充满所述第二沟槽的所述第一隔离层60，如图6所示。之后，去除所述晶体管区域TP的所述填充层，于所述晶体管区域TP内形成位于所述第一牺牲层321与所述第三牺牲层323之间的所述第一空隙。
其中，所述第一隔离层60一方面用于限定后续形成的所述沟道层70的位置，另一方面还用于支撑所述堆叠层，避免所述堆叠层在后续形成晶体管的工艺中出现倾倒或者坍塌。在一实施例中，所述第一隔离层60与所述层间隔离层20的材料可以相同，以便于后续在形成位线的工艺中，同步去除所述第一隔离层60和所述层间隔离层20，从而简化所述位线的形成工艺。
在一些实施例中，于所述第一空隙内形成栅极层81、以及包覆所述栅极层81的沟道层70的具体步骤包括：
形成覆盖所述第一空隙内壁的沟道层70，如图7所示；
于所述第一空隙内形成覆盖所述沟道层70表面的栅极介质层80，如图8所示；
于所述第一空隙内形成覆盖所述栅极介质层80表面的栅极层81，如图8所示。
具体来说，可以采用原子层沉积工艺沉积沟道材料于所述第一空隙内，并通过回刻蚀工艺去除部分所述沟道材料，仅保留覆盖于所述第一空隙内壁的所述沟道材料，形成所述沟道层70，如图7所示。在一实施例中，所述沟道层70的厚度为20nm～40nm，以为后续形成所述栅极层81预留充足的空间，从而降低后续形成所述栅极层81的工艺难度。接着，沉积高介电常数材料于所述沟道层70表面，形成所述栅极介质层80。在一实施例中，所述栅极介质层80的厚度为20nm～40nm，以为后续形成所述栅极层81预留充足的空间。其中，所述栅极介质层80的材料可以为SiO2、HfO、Al2O3中的任一种或者两种以上的组合。之后，可以采用原子层沉积工艺沉积金属钨或者TiN等栅极材料于所述栅极介质层80表面，形成所述栅极层81，如图8所示。
在一实施例中，所述堆叠层中还可以包括沿第三方向D3(参见图2)间隔排布的多个晶体管区域TP，相邻所述晶体管区域TP之间还包括晶体管隔离层21，用于隔离相邻的所述晶体管区域TP；于所述第一空隙内形成覆盖所述栅极介质层80表面的栅极层81的具体步骤可以包括：于所述第一空隙内沉积栅极材料，形成沿所述第三方向D3延伸、且连续覆盖多个所述晶体管区域的字线24，其中，位于所述晶体管区域内的所述字线24作为所述栅极层81。所述字线24的端部沿所述第三方向D3延伸出所述晶体管区域，以便于与字线插塞25电连接。多条所述字线24沿所述第一方向D1间隔排布，且多条所述字线24沿所述第三方向D3延伸出所述晶体管区域的端部形成台阶状结构，以便于将各条所述字线24的信号引出。所述台阶状结构是指，沿所述第一方向D1任意相邻的两条所述字线24，较靠近所述衬底30的一条所述字线24沿所述第三方向D3突出于另一条所述字线24。本具体实施方式中所述的多条是指两条以上。
在一些实施例中，所述沟道层70的材料为氧化物半导体材料。所述氧化物半导体材料可以在导体与绝缘体之间转化，采用氧化物半导体材料形成所述沟道层70无需进行复杂的掺杂工艺，从而简化了所述存储器的形成工艺。其中，所述氧化物半导体材料为In2O3(氧化铟)、ZnO(氧化锌)、IZO(氧化铟锌)、IGZO(铟镓锌氧化物)、IZTO(铟锡锌氧化物)、ZnON(氮氧化锌)中的任一种或者两种以上的组合。
在一些实施例中，于所述第一空隙内形成栅极层81、以及包覆所述栅极层81的沟道层70之后，还包括如下步骤：
去除所述位线区域BP的所述第一隔离层60和所述层间隔离层20，形成暴露所述沟道层70的第一端部的第二空隙；
于所述第二空隙内形成覆盖所述沟道层70的所述第一端部的源电极90、以及沿所述第一方向D1延伸的位线23，所述位线23连续覆盖沿所述第一方向D1间隔排布的源电极90的表面。
举例来说，可以采用湿法刻蚀工艺或者干法刻蚀工艺去除所述位线区域BP的所述层间隔离层20和所述第一隔离层60，形成暴露所述沟道层70的第一端部的所述第二空隙。然后，可以采用原子层沉积工艺沉积位线材料(例如金属钨或者TiN等导电材料)于所述第二空隙内，形成覆盖所述沟道层的所述第一端部的所述源电极90、并同步形成沿所述第一方向D1延伸的所述位线23，所述位线23连续覆盖沿所述第一方向D1间隔排布的所述源电极90的表面，且多条所述位线23沿所述第三方向D3间隔排布。由于为了简化刻蚀工艺，仅去除了所述位线区域BP的所述层间隔离层20和所述第一隔离层60，因此，所述源电极90仅覆盖所述沟道层70的侧面，从而使得所述沟道层70在所述衬底30的顶面上的投影与所述源电极90在所述衬底30的顶面上的投影直接接触且不重叠。另外，由于所述位线23与所述源电极90是由一次沉积工艺同步形成，因此，所述位线23与所述源电极90之间无接触界面，从而能够减少甚至是避免了所述位线23与所述源电极90之间的接触电阻，以进一步改善了所述存储器的电性能。
在另一些实施例中，于所述第一空隙内形成栅极层81、以及包覆所述栅极层81的沟道层70之后，还包括如下步骤：
去除所述位线区域BP的所述第一隔离层60和所述层间隔离层20、并去除所述晶体管区域TP的部分所述第一牺牲层321、所述第三牺牲层323和所述层间隔离层20，形成暴露所述沟道层70的第二空隙；
于所述第二空隙内形成覆盖所述沟道层70的所述第一端部的源电极90、以及沿所述第一方向D1延伸的位线23，所述位线23连续覆盖沿所述第一方向D1间隔排布的源电极90的表面，如图9和图12所示。
举例来说，可以采用湿法刻蚀工艺或者干法刻蚀工艺去除所述位线区域BP的所述第一隔离层60和所述层间隔离层20、并去除所述晶体管区域TP的部分所述第一牺牲层321、所述第三牺牲层323和所述层间隔离层20，形成暴露所述沟道层70的第二空隙。然后，可以采用原子层沉积工艺沉积位线材料(例如金属钨或者TiN等导电材料)于所述第二空隙内，形成覆盖所述沟道层的所述第一端部的所述源电极90、并同步形成沿所述第一方向D1延伸的所述位线23，所述位线23连续覆盖沿所述第一方向D1间隔排布的所述源电极90的表面，且多条所述位线23沿所述第三方向D3间隔排布。由于在刻蚀过程中，对所述位线区域BP和所述晶体管区域TP均进行了刻蚀，因此，所述源电极90包覆所述沟道层70的所述第一端部(即所述源电极90覆盖所述沟道层侧面、部分底面和部分顶面)，从而使得所述沟道层70在所述衬底30的顶面上的投影与所述源电极90在所述衬底30的顶面上的投影部分重叠，以缩小所述存储器的尺寸。另外，由于所述位线23与所述源电极90是由一次沉积工艺同步形成，因此，所述位线23与所述源电极90之间无接触界面，从而能够减少甚至是避免了所述位线23与所述源电极90之间的接触电阻，以进一步改善了所述存储器的电性能。
在一些实施例中，所述堆叠层还包括电容区域CP，所述电容区域CP与所述位线区域BP沿所述第二方向D2分布于所述晶体管区域TP的相对两侧；于所述第一空隙内形成栅极层81、以及包覆所述栅极层81的沟道层70之后，还包括如下步骤：
去除所述电容区域CP的所述牺牲层组32，形成暴露所述沟道层70的第二端部的第三空隙100，如图10所示，所述第二端部与所述第一端部沿所述第二方向D2相对分布；
于所述第三空隙内形成覆盖所述沟道层70的所述第二端部的漏电极111、以及与所述漏电极111接触电连接的电容器。
举例来说，在形成所述第三空隙后，沉积下电极材料(例如金属钨或者TiN等导电材料)于所述第三空隙内，形成覆盖所述沟道层70的所述第二端部的所述漏电极111、并同步形成与所述漏电极111接触电连接的下电极层110。然后，形成覆盖所述下电极层110表面的电介质层221、以及覆盖于所述电介质层221表面的上电极层222，从而形成包括所述下电极层110、所述电介质层221和所述上电极层222的所述电容器。由于为了简化刻蚀工艺，仅去除了所述电容区域CP的所述牺牲层组32，因此，所述漏电极111仅覆盖所述沟道层70的侧面，从而使得所述沟道层70在所述衬底30的顶面上的投影与所述漏电极111在所述衬底30的顶面上的投影直接接触且不重叠。另外，由于所述下电极层110与所述漏电极111是由一次沉积工艺同步形成，因此，所述下电极层110与所述漏电极111之间无接触界面，从而能够减少甚至是避免了所述下电极层110与所述漏电极111之间的接触电阻，以进一步改善了所述存储器的电性能。
在另一些实施例中，所述堆叠层还包括电容区域CP，所述电容区域CP与所述位线区域BP沿所述第二方向D2分布于所述晶体管区域TP的相对两侧；于所述第一空隙内形成栅极层81、以及包覆所述栅极层81的沟道层70之后，还包括如下步骤：
去除所述电容区域CP的所述牺牲层组32、并去除所述晶体管区域TP的部分所述第一牺牲层321和所述第三牺牲层323，形成暴露所述沟道层70的第二端部的第三空隙，所述第二端部与所述第一端部沿所述第二方向D2相对分布；
于所述第三空隙内形成覆盖所述沟道层70的所述第二端部的漏电极111、以及与所述漏电极111接触电连接的电容器，如图11和图12所示。
举例来说，在形成所述第三空隙后，沉积下电极材料(例如金属钨或者TiN等导电材料)于所述第三空隙内，形成覆盖所述沟道层70的所述第二端部的所述漏电极111、并同步形成与所述漏电极111接触电连接的下电极层110。然后，形成覆盖所述下电极层110表面的电介质层221、以及覆盖于所述电介质层221表面的上电极层222，从而形成包括所述下电极层110、所述电介质层221和所述上电极层222的所述电容器。由于在刻蚀过程中，对所述电容区域CP和所述晶体管区域TP均进行了刻蚀，因此，所述漏电极111包覆所述沟道层70的所述第二端部(即所述漏电极111覆盖所述沟道层70侧面、部分底面和部分顶面)，从而使得所述沟道层70在所述衬底30的顶面上的投影与所述漏电极111在所述衬底30的顶面上的投影部分重叠，以缩小所述存储器的尺寸。另外，由于所述下电极层110与所述漏电极111是由一次沉积工艺同步形成，因此，所述下电极层110与所述漏电极111之间无接触界面，从而能够减少甚至是避免了所述下电极层110与所述漏电极111之间的接触电阻，以进一步改善了所述存储器的电性能。
在另一实施例中，还可以在去除所述电容区域CP的所述牺牲层组32时，同步去除所述晶体管区域TP全部的所述第一牺牲层321和所述第三牺牲层323；之后，于所述第三空隙内形成覆盖所述沟道层70的所述第二端部的漏电极111、以及与所述漏电极111接触电连接的电容器，并在所述漏电极111与所述源电极90之间形成空气隙，从而进一步降低所述存储器内部的电阻。
本具体实施方式还提供了一种存储器，附图13-附图14是本公开具体实施方式中存储器的结构示意图。其中，图13是本具体实施方式中所述存储器的俯视结构示意图，图14是图13中a-a位置的截面示意图。本具体实施方式提供的存储器可以采用如图1-图12所示的存储器的形成方法形成。如图13-图14所示，所述存储器包括：
衬底30；
堆叠结构，位于所述衬底30上，所述堆叠结构包括沿第一方向D1间隔排布的存储单元，其中，所述第一方向D1为垂直于所述衬底30的顶面的方向；
所述存储单元包括晶体管、以及沿第二方向D2位于所述晶体管一侧的电容器，所述晶体管包括栅极层81、包覆所述栅极层81的沟道层70、以及位于所述沟道层70端部的漏电极111，所述漏电极111与所述电容器接触电连接，所述第二方向D2为平行于所述衬底30的顶面的方向。
在一些实施例中，所述沟道层70包括沿所述第二方向D2相对分布的第一端部和第二端部，所述漏电极111位于所述沟道层70的所述第二端部；
所述漏电极111在所述衬底30的顶面上的投影与所述沟道层70在所述衬底30的顶面上的投影部分重叠。
在一些实施例中，所述沟道层70包括沿所述第二方向D2相对分布的第一端部和第二端部，所述漏电极111位于所述沟道层70的所述第二端部；
所述漏电极111在所述衬底30的顶面上的投影与所述沟道层70在所述衬底30的顶面上的投影接触且无重叠。
在一些实施例中，所述沟道层70包括沿第二方向D2相对分布的第一端部和第二端部，所述漏电极111位于所述沟道层70的所述第二端部，所述第二方向D2为平行于所述衬底30的顶面的方向；所述晶体管还包括：
源电极90，位于所述沟道层70的第一端部，所述源电极90在所述衬底30的顶面上的投影与所述沟道层70在所述衬底30的顶面上的投影部分重叠。
在一些实施例中，所述沟道层70包括沿第二方向相对分布的第一端部和第二端部，所述漏电极111位于所述沟道层70的所述第二端部，所述第二方向D2为平行于所述衬底30的顶面的方向；所述晶体管还包括：
源电极90，位于所述沟道层70的第一端部，所述源电极90在所述衬底30的顶面上的投影与所述沟道层70在所述衬底30的顶面上的投影接触且无重叠。
本具体实施方式提供的存储器及其形成方法，先形成层间间隔层和牺牲层组交替堆叠的堆叠层于衬底的顶面，然后将所述牺牲层组中的第二牺牲层替换为栅极层、以及包覆所述栅极层的沟道层，一方面，通过形成包括第一牺牲层、第二牺牲层和第三牺牲层的牺牲层组，能够减小所述堆叠层内部的应力，从而有助于增加所述堆叠层的堆叠高度、以及所述存储器的存储容量，进而改善所述存储器的良率及性能；另一方面，通过替换牺牲层的方式形成所述沟道层和所述栅极层，从而使得所述存储器中晶体管的形成无需进行复杂的外延生长以及掺杂工艺，在简化所述存储器的制造工艺的同时，还能进一步提高所述存储器的良率。另外，本公开一些实施例的存储单元1T1C(1个晶体管1个电容器)、并结合采用沟道全环绕(Channel-All-Around，CAA)结构，能够提高所述存储器的集成度，并进一步改善所述存储器的良率。
以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本公开原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (15)

1.一种存储器的形成方法，其特征在于，包括如下步骤：
形成堆叠层于衬底表面，所述堆叠层包括沿第一方向间隔排布的层间隔离层、以及位于相邻所述层间隔离层之间的牺牲层组，所述牺牲层组包括沿所述第一方向依次叠置的第一牺牲层、第二牺牲层和第三牺牲层，所述堆叠层包括晶体管区域，其中，所述第一方向为垂直于所述衬底的顶面的方向；
去除所述晶体管区域的所述第二牺牲层，形成第一空隙；
于所述第一空隙内形成栅极层、以及包覆所述栅极层的沟道层。
2.根据权利要求1所述的存储器的形成方法，其特征在于，所述第一牺牲层与所述第三牺牲层的材料均为低介电常数材料，所述第二牺牲层的材料为未掺杂的多晶硅。
3.根据权利要求1所述的存储器的形成方法，其特征在于，所述堆叠层还包括沿第二方向位于所述晶体管区域一侧的位线区域，所述第二方向为平行于所述衬底的顶面的方向；形成第一空隙的具体步骤包括：
去除所述位线区域和所述晶体管区域的所述第二牺牲层，形成第一沟槽；
形成填充满所述第一沟槽的填充层；
去除所述位线区域的所述填充层、所述第一牺牲层和所述第三牺牲层，形成第二沟槽；
形成填充满所述第二沟槽的第一隔离层；
去除所述晶体管区域的所述填充层，形成所述第一空隙。
4.根据权利要求3所述的存储器的形成方法，其特征在于，去除所述位线区域和所述晶体管区域的所述第二牺牲层的具体步骤包括：
采用侧向刻蚀工艺去除所述位线区域的所述填充层、所述第一牺牲层和所述第三牺牲层。
5.根据权利要求1所述的存储器的形成方法，其特征在于，于所述第一空隙内形成栅极层、以及包覆所述栅极层的沟道层的具体步骤包括：
形成覆盖所述第一空隙内壁的沟道层；
于所述第一空隙内形成覆盖所述沟道层表面的栅极介质层；
于所述第一空隙内形成覆盖所述栅极介质层表面的栅极层。
6.根据权利要求3所述的存储器的形成方法，其特征在于，于所述第一空隙内形成栅极层、以及包覆所述栅极层的沟道层之后，还包括如下步骤：
去除所述位线区域的所述第一隔离层和所述层间隔离层，形成暴露所述沟道层的第一端部的第二空隙；
于所述第二空隙内形成覆盖所述沟道层的所述第一端部的源电极、以及沿所述第一方向延伸的位线，所述位线连续覆盖沿所述第一方向间隔排布的源电极的表面。
7.根据权利要求6所述的存储器的形成方法，其特征在于，于所述第一空隙内形成栅极层、以及包覆所述栅极层的沟道层之后，还包括如下步骤：
去除所述位线区域的所述第一隔离层和所述层间隔离层、并去除所述晶体管区域的部分所述第一牺牲层、所述第三牺牲层和所述层间隔离层，形成暴露所述沟道层的第二空隙；
于所述第二空隙内形成覆盖所述沟道层的所述第一端部的源电极、以及沿所述第一方向延伸的位线，所述位线连续覆盖沿所述第一方向间隔排布的源电极的表面。
8.根据权利要求6或者7所述的存储器的形成方法，其特征在于，所述堆叠层还包括电容区域，所述电容区域与所述位线区域沿所述第二方向分布于所述晶体管区域的相对两侧；于所述第一空隙内形成栅极层、以及包覆所述栅极层的沟道层之后，还包括如下步骤：
去除所述电容区域的所述牺牲层组，形成暴露所述沟道层的第二端部的第三空隙，所述第二端部与所述第一端部沿所述第二方向相对分布；
于所述第三空隙内形成覆盖所述沟道层的所述第二端部的漏电极、以及与所述漏电极接触电连接的电容器。
9.根据权利要求6或者7所述的存储器的形成方法，其特征在于，所述堆叠层还包括电容区域，所述电容区域与所述位线区域沿所述第二方向分布于所述晶体管区域的相对两侧；于所述第一空隙内形成栅极层、以及包覆所述栅极层的沟道层之后，还包括如下步骤：
去除所述电容区域的所述牺牲层组、并去除所述晶体管区域的部分所述第一牺牲层和所述第三牺牲层，形成暴露所述沟道层的第二端部的第三空隙，所述第二端部与所述第一端部沿所述第二方向相对分布；
于所述第三空隙内形成覆盖所述沟道层的所述第二端部的漏电极、以及与所述漏电极接触电连接的电容器。
10.根据权利要求1所述的存储器的形成方法，其特征在于，所述沟道层的材料为氧化物半导体材料。
11.一种存储器，其特征在于，采用如权利要求1所述的存储器的形成方法形成；所述存储器包括：
衬底；
堆叠结构，位于所述衬底上，所述堆叠结构包括沿第一方向间隔排布的存储单元，其中，所述第一方向为垂直于所述衬底的顶面的方向；
所述存储单元包括晶体管、以及沿第二方向位于所述晶体管一侧的电容器，所述晶体管包括栅极层、包覆所述栅极层的沟道层、以及位于所述沟道层端部的漏电极，所述漏电极与所述电容器接触电连接，所述第二方向为平行于所述衬底的顶面的方向。
12.根据权利要求11所述的存储器，其特征在于，所述沟道层包括沿所述第二方向相对分布的第一端部和第二端部，所述漏电极位于所述沟道层的所述第二端部；
所述漏电极在所述衬底的顶面上的投影与所述沟道层在所述衬底的顶面上的投影部分重叠。
13.根据权利要求11所述的存储器，其特征在于，所述沟道层包括沿所述第二方向相对分布的第一端部和第二端部，所述漏电极位于所述沟道层的所述第二端部；
所述漏电极在所述衬底的顶面上的投影与所述沟道层在所述衬底的顶面上的投影接触且无重叠。
14.根据权利要求11所述的存储器，其特征在于，所述沟道层包括沿第二方向相对分布的第一端部和第二端部，所述漏电极位于所述沟道层的所述第二端部，所述第二方向为平行于所述衬底的顶面的方向；所述晶体管还包括：源电极，位于所述沟道层的第一端部，所述源电极在所述衬底的顶面上的投影与所述沟道层在所述衬底的顶面上的投影部分重叠。
15.根据权利要求11所述的存储器，其特征在于，所述沟道层包括沿第二方向相对分布的第一端部和第二端部，所述漏电极位于所述沟道层的所述第二端部，所述第二方向为平行于所述衬底的顶面的方向；所述晶体管还包括：源电极，位于所述沟道层的第一端部，所述源电极在所述衬底的顶面上的投影与所述沟道层在所述衬底的顶面上的投影接触且无重叠。
CN202210710288.6A 2022-06-22 2022-06-22 存储器及其形成方法 Pending CN115188715A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210710288.6A CN115188715A (zh) 2022-06-22 2022-06-22 存储器及其形成方法
US17/817,143 US20230422474A1 (en) 2022-06-22 2022-08-03 Memory and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210710288.6A CN115188715A (zh) 2022-06-22 2022-06-22 存储器及其形成方法

Publications (1)

Publication Number Publication Date
CN115188715A true CN115188715A (zh) 2022-10-14

Family

ID=83515963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210710288.6A Pending CN115188715A (zh) 2022-06-22 2022-06-22 存储器及其形成方法

Country Status (2)

Country Link
US (1) US20230422474A1 (zh)
CN (1) CN115188715A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045328A1 (zh) * 2022-09-01 2024-03-07 长鑫存储技术有限公司 半导体结构及其形成方法
WO2024093157A1 (zh) * 2022-11-01 2024-05-10 长鑫存储技术有限公司 半导体结构、半导体结构的形成方法及存储器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045328A1 (zh) * 2022-09-01 2024-03-07 长鑫存储技术有限公司 半导体结构及其形成方法
WO2024093157A1 (zh) * 2022-11-01 2024-05-10 长鑫存储技术有限公司 半导体结构、半导体结构的形成方法及存储器

Also Published As

Publication number Publication date
US20230422474A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
US11538812B2 (en) Semiconductor device with air gap and method for fabricating the same
KR102152798B1 (ko) 라인형 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102661930B1 (ko) 집적회로 소자
US20230422474A1 (en) Memory and forming method thereof
CN111755381A (zh) 双面电容结构及其形成方法、dram存储器
US20230363146A1 (en) Semiconductor memory device
CN109427786B (zh) 半导体存储装置及其制作工艺
KR20210067352A (ko) 수직형 반도체 장치 및 그 제조 방법
CN114203715A (zh) 三维半导体存储器件
CN102623410A (zh) 基于导电奈米沟道板的静态随机存取内存单元
US20220310625A1 (en) Semiconductor structure and method of forming the same, memory and method of forming the same
US20230413512A1 (en) Memory and forming method thereof
CN114068544A (zh) 半导体结构的制备方法
CN115101523A (zh) 半导体结构及半导体结构的制备方法
US20090283818A1 (en) Flash Memory Device and Method of Fabricating the Same
CN113838852B (zh) 半导体存储装置及其形成方法
WO2024045328A1 (zh) 半导体结构及其形成方法
US20230422466A1 (en) Semiconductor structure and formation method thereof
US20230345712A1 (en) Semiconductor structure and method for forming semiconductor structure
US20240105765A1 (en) Capacitor structure and semiconductor device including the same
US11825644B2 (en) Semiconductor memory device
CN219437502U (zh) 半导体器件
WO2023201849A1 (zh) 半导体结构及其形成方法
US20230389261A1 (en) Semiconductor structure and method for forming semiconductor structure
WO2024037164A1 (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination