CN115168114A - 一种基于cots器件的星载一体化综合电子*** - Google Patents

一种基于cots器件的星载一体化综合电子*** Download PDF

Info

Publication number
CN115168114A
CN115168114A CN202210608845.3A CN202210608845A CN115168114A CN 115168114 A CN115168114 A CN 115168114A CN 202210608845 A CN202210608845 A CN 202210608845A CN 115168114 A CN115168114 A CN 115168114A
Authority
CN
China
Prior art keywords
board card
control
measurement
external
core processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210608845.3A
Other languages
English (en)
Inventor
赵岩
李博
朱有伟
王明涛
王鑫
吴文斌
李月朋
张建伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CASIC Space Engineering Development Co Ltd
Original Assignee
CASIC Space Engineering Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CASIC Space Engineering Development Co Ltd filed Critical CASIC Space Engineering Development Co Ltd
Priority to CN202210608845.3A priority Critical patent/CN115168114A/zh
Publication of CN115168114A publication Critical patent/CN115168114A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/181—Eliminating the failing redundant component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/18502—Airborne stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)

Abstract

本发明实施例公开一种基于COTS器件的星载一体化综合电子***，包括：分别与背板双向连接的核心处理板卡、通信控制板卡、信号采集板卡以及对外功能板卡；核心处理板卡，用于进行***数据运算并将有效运算结果通过背板向对外功能板卡发送控制指令；通信控制板卡，用于实现与外部负载和对外功能板卡的信号通信，通信数据通过背板发送至核心处理板卡，并根据核心处理板卡的控制指令完成OC指令的输出；信号采集板卡，用于采集外部负载和对外功能板卡的模拟量数据并通过背板将数据发送至核心处理板卡；对外功能板卡，用于接收并执行核心处理板发出的控制指令，或通过接口转换向外部负载发送控制信号；并将外部负载返回的测量数据回传至核心处理板卡。

Description

一种基于COTS器件的星载一体化综合电子***
技术领域
本发明涉及电子***领域，具体而言，涉及一种基于COTS器件的星载一体化综合电子***。
背景技术
随着航天技术的不断发展与创新，卫星集群作业、星间组网等全新空间应用模式使宇航电子***走向综合化成为航天产品应用的发展方向。为满足未来应用需求，卫星星载计算机拟借助工业领域商用现货(COTS)及相对成熟的开发工具与航天高可靠开发经验结合，将整星星务管理、姿轨控、遥测遥控、数传基带处理、解锁器驱动和数字配电管理等功能集成在单板计算机实现。这种设计思路和方法可极大提升产品性能、集成度，减小产品体积、功耗，降低研制成本，并缩短研制周期，成为未来发展趋势。
本专利针对星载卫星低成本、高可靠的需求，通过优化的体系结构方案合理梳理信息流和***构架设计，均衡划分软硬件功能，提升***实现效能；通过控制、计算、处理硬件的复用或集成，软件的层次和分区设计，降低硬件实现规模和软件实现难度。通过攻关突破一体化综合电子***架构设计、低成本综合电子***COTS器件应用技术、***架构多级冗余可靠性设计与评估技术等新技术开展产品的集成化、低成本和高可靠设计；最终实现星座卫星电子***低成本、高可靠和高集成度。
发明内容
本发明的目的在于提供一种基于COTS器件的星载一体化综合电子***，解决现有技术的缺陷中的至少之一。
为此，本发明一方面提供一种基于COTS器件的星载一体化综合电子***，包括：
分别与背板双向连接的核心处理板卡、通信控制板卡、信号采集板卡和对外功能板卡，
其中，
所述核心处理板卡，用于接收外部负载返回的测量数据并分析运算，存储***运行数据，并将有效运算结果及控制指令通过背板发送至所述对外功能板卡；
所述通信控制板卡，用于实现核心处理板卡与外部负载和对外功能板卡的信号通信，将收到的通信数据通过所述背板发送至所述核心处理板卡，并完成核心处理板卡OC指令的输出；
所述信号采集板卡，用于采集外部负载和对外功能板卡的模拟量数据并通过背板将数据发送至核心处理板卡；
所述对外功能板卡，用于接收并执行核心处理板发出的控制指令，或通过接口转换向外部负载发送控制信号；并将外部负载返回的测量数据回传至所述核心处理板卡。
可选地，所述核心处理板卡包括运算单元和表决单元；
其中，
所述运算单元由N个处理器组成，其中N≥3，处理器之间通过处理器总线连接。
可选地，所述运算单元采用三模冗余设计，包括，
第一热备处理器、第二热备处理器和第三热备处理器，被设置为分别接收外部负载返回的测量数据并同时进行运算处理；
所述运算单元还包括，第一冷备处理器和第二冷备处理器，当热备处理器出现故障时进行替换，以保持三机热备运行的状态。
可选地，所述表决单元由反熔丝FPGA芯片组成，
所述运算单元的各处理器开辟3个寄存器以存储三机处理数据，分别从各自对应的寄存器中读取三机处理数据，进行三取二表决，完成一级表决并将表决结果广播至所述表决单元的反熔丝FPGA芯片；
所述反熔丝FPGA芯片根据所述表决结果进行二级表决，表决一致后确定运算单元当班机并输出有效运算结果。
可选地，所述运算单元利用外部导航模块的导航秒脉冲和反熔丝FPGA芯片进行时间同步以使得所述N个处理器的任务周期一致。
可选地，所述运算单元利用外部导航模块的秒脉冲和反熔丝FPGA芯片进行时间同步包括：
所述N个处理器利用外部导航模块秒脉冲进行1s时间同步，处理器收到外部导航模块秒脉冲后进行秒脉冲终端同步本地时间，完成一级同步；
所述N个处理器利用所述反熔丝FPGA芯片自身晶振的50ms时间片进行二级同步。
可选地，所述对外功能板卡包括测控基带板卡和测控射频板卡以及电机驱动及磁组件线路板，
其中，
所述测控基带板卡和测控射频板卡，用于综合电子***与地面测控站之间完成测控信号收发及数据交互；当卫星在地面测控站的测控弧段内时，与地面测控站配合，完成遥测、遥控、测距和测速功能；
所述电机驱动及磁组件线路板用于实现对SADA的驱动控制功能、磁棒驱动控制功能和太敏光电流信号处理功能。
可选地所述对外功能板卡还包括，
一次配电板卡、二次电源变换及配电板卡；
所述一次配电板卡用于接收通信控制板输出的OC指令，控制一次配电板卡上的配电开关通断，实现各路一次电源输出的加断电控制。
所述二次电源变换及配电板卡用于实现一次电源向二次电源的电压变换，以及接收通信控制板输出的OC指令，控制二次配电板卡上的配电开关通断，实现各路二次电源输出的加断电控制。
可选地，所述背板与所述核心处理板卡、通信控制板卡、信号采集板卡以及对外功能板卡通过SPI总线连接。
可选地，所述综合电子***的组成器件均为COTS器件。
本发明的有益效果如下：
本发明提供的方案通过将外部负载的信息处理部分集成进***中，数据处理由综合电子***软硬件统一完成，实现了硬件***的精简，整体提高综合电子***的集成度，缩小重量和体积，减小整机功耗。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示出本发明的一个实施例提供的综合电子***的组成框图。
图2示出本发明的一个实施例提供的综合电子***的各模块的通讯连接示意图。
图3示出本发明的一个实施例提供的综合电子***三机仲裁表决机制示意图。
图4示出本发明的一个实施例提供的多处理器时间同步示意图。
图5示出本发明的一个实施例提供的综合电子***与外部负载的通讯连接示意图。
具体实施方式
为了更清楚地说明本发明，下面结合实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
本发明的一个实施例提供了一种基于COTS器件的星载一体化综合电子***，所述综合电子***由八块印制电路板构成，印制板采用标准6U尺寸(160mm×233mm)，四块板卡为一组，通过接插件与背板连接，两组板卡分别连接至背板两侧，在背板实现供电及信号传输，安装形式如图1所示，包括：
分别与背板双向连接的核心处理板卡、通信控制板卡、信号采集板卡以及对外功能板卡，
其中，
所述核心处理板卡，用于接收外部负载返回的测量数据并分析运算，存储***运行数据，并将有效运算结果及OC指令通过背板发送至所述对外功能板卡；
所述通信控制板卡，用于实现核心处理板卡与外部负载和对外功能板卡的信号通信，将收到的通信数据通过所述背板发送至所述核心处理板卡，并完成核心处理板卡OC指令的输出；
所述信号采集板卡，用于采集外部负载和对外功能板卡的模拟量数据并通过背板将数据发送至核心处理板卡；
所述对外功能板卡，用于接收并执行核心处理板发出的OC指令，或通过接口转换向外部负载发送OC指令；并将外部负载返回的测量数据回传至所述核心处理板卡。
本方案将所述核心处理板卡、通信控制板卡、信号采集板卡和对外功能板卡集成在一起，实现硬件***精简，整体提高综合电子***的集成度，缩小重量和体积，减小了整机功耗。
在一个具体的实施例中，所述综合电子***的组成器件均为COTS器件。
应当理解的，面向低轨星座的低成本高可靠电子***采用较多商业成熟的COTS器件，以提高其工作性能、降低研制成本，面对宇航领域的特殊空间环境要求，在满足功能性能指标要求的基础上，还应满足环境适应性和在轨可靠性的要求。由于COTS器件一般不采用抗辐照工艺、器件内部单元库也未采取加固设计，导致其通常没有抗辐照指标，抗总剂量、抗单粒子效应的能力很弱，出现故障会影响其正常的在轨任务运行。
因此，非常有必要针对低成本COTS器件，进行多级冗余设计与评估。通过器件级、模块级和整机级的多级冗余设计，满足可靠性的要求。
在一种可能的实现方式中，如图2所示，所述核心处理板卡包括运算单元和表决单元；
其中，
所述运算单元由N个处理器组成，其中N≥3，处理器之间通过处理器总线连接。
所述处理器采用三模冗余设计，采用三机热备+两机冷备架构设计，选用高性能低成本的ARM处理器，具体的，包括，
第一热备处理器、第二热备处理器和第三热备处理器，
所述处理器分别接收测量数据并同时进行运算处理；
还包括，第一冷备处理器和第二冷备处理器，当热备处理器出现故障时进行替换，以保持三机热备的运行状态。
在一个具体的实施例中，所述表决单元由反熔丝FPGA芯片组成，
所述运算单元的各处理器开辟3个寄存器以存储三机处理数据，分别从各自对应的寄存器中读取三机处理数据，进行三取二表决，完成一级表决并将表决结果广播至所述表决单元的反熔丝FPGA芯片；
所述反熔丝FPGA芯片根据所述表决结果进行二级表决，表决一致后确定运算单元当班机并输出有效运算结果，所述有效运算结果包含控制状态，输出所述控制状态至所述通信控制模块的FPGA单元，以实现对外部通信控制模块和信号采集指令模块的控制输出，所述二次表决即通过反熔丝FPGA表决器对三个处理器单元的数据比对结果再次进行表决，以确定处理器单元当班机状态并通过供电模块及时切换故障的运算单元，从而保证核心处理模块正常运行。
在一种可能的实现方式中，如图3所示，为所述综合电子***的三机仲裁表决机制图，所述反熔丝FPGA芯片包含第一表决器201、第二表决器202和第三表决器203，所述运算单元包含第一ARM单元101、第二ARM单元102和第三ARM单元103，三个ARM单元通过各自的寄存器将本机运算结果与另外两机运算结果进行比对并将一致与否的结果输出至三个表决器；三个表决器接收三个ARM单元的比对结果进行二次表决，并根据表决结果确定哪一个ARM单元为当班机，由当班机进行对外信号或指令的输出控制。
三模冗余处理器通过SPI总线进行数据交互实现数据共享和比对。三模冗余ARM单元通过交互寄存器实现数据的交互，ARM单元通过写三机的交互寄存器和读自身对应的交互寄存器的数据实现数据交互的三模冗余。
本实施例中所述ARM处理器的表决权的交互能够防止三个ARM单元中某一个出现故障导致的表决出的权冲突问题。
在一个具体的实施例中，所述处理器利用外部导航模块的秒脉冲和反熔丝FPGA进行时间同步以使得所述N个处理器的任务周期一致。
在一个具体的实施例中，所述处理器利用外部导航模块的导航秒脉冲和反熔丝FPGA进行时间同步包括：
所述处理器使用外部导航模块秒脉冲进行1s时间同步，所述处理器收到脉冲后进行秒脉冲终端同步本地时间，完成一级同步；
利用所述反熔丝FPGA自身晶振的50ms时间片进行二级同步。
下面以三模冗余处理器为例进行时间同步的解释说明：如图4所示，所述三模冗余处理器采用两级同步设计，一级同步为三模冗余处理器使用外部导航模块秒脉冲进行1s时间同步，处理器收到脉冲后进行秒脉冲中断，同步本地时间，使三个处理器周期任务的起止时间一致，保证三模冗余处理器的任务同步；二级同步为50ms时间片同步，同步脉冲由反熔丝FPGA使用自身晶振每50ms生成一次，三个处理器识别脉冲进行时间片同步，即利用外部中断源作为***同步的触发点，当外部中断到达后，三机互相识别其余两机中断状态，一致进入中断服务程序。中断服务程序主要进行状态与数据交换，让三个处理器模块时间基准最终实现同步，保证三模冗余处理器的数据同步。
在一个具体的实施例中，所述通信控制板卡选用FLASH型FPGA完成接口处理功能，该类型FPGA对单粒子效应不敏感，并设计双机冷备FPGA体系，通过看门狗电路实现故障FPGA的复位和切机操作。内存选用MRAM，对单粒子效应不敏感，不会产生单粒子锁定，也不易发生单粒子翻转。选用NOR FLASH和NAND FLASH进行程序和数据的存储，通过对程序和数据三模冗余存储，程序及数据读取时进行三取二比对，保证程序和数据的正确性。驱动层各个驱动或采集芯片如CAN芯片、422芯片、OC芯片、AD芯片等采用冗余备份设计，保证接口的高可靠性。
在一个具体的实施例中，所述对外功能板卡包括测控基带板卡和测控射频板卡以及电机驱动及磁组件线路板，
其中，
所述电机驱动及磁组件线路板用于实现对SADA(太阳翼驱动机构，Solar ArrayDrive Assembly)的驱动控制功能、磁棒驱动控制功能和太敏光电流信号处理功能；
所述测控基带板卡和测控射频板卡，用于综合电子***与地面测控站之间完成测控信号收发及数据交互；当卫星在地面测控站的测控弧段内时，与地面测控站配合，完成遥测、遥控、测距和测速功能；
在一个具体的实施例中，所述对外功能板卡还包括，
一次配电板卡、二次电源变换及配电板卡；
所述一次配电板卡用于接收通信控制板输出的OC指令，控制一次配电板卡上的配电开关通断，实现各路一次电源输出的加断电控制。
所述二次电源变换及配电板卡用于实现一次电源向二次电源的电压变换，以及接收通信控制板输出的OC指令，控制二次配电板卡上的配电开关通断，实现各路二次电源输出的加断电控制。
在一个具体的实施例中，所述背板与所述核心处理板卡、通信控制板卡以及对外功能板卡通过SPI总线连接。
在一个具体的实施例中，如图5所示，所述综合电子***的各控制板通过接口与外部负载连接，所述外部负载例如包括：磁强计、磁力矩器、星敏探头1、星敏探头2、太敏探头A、太敏探头B、一次用电设备、二次用电设备、S/X射频天线和GNSS天线等。所述对外功能板卡通过通信控制板的接口转换接收核心处理板卡的控制指令并将其发送至对应的外部负载以控制其运行，并将所述外部负载接收的测量数据通过通信控制板的接口转换返回至所述核心处理板卡。
需要说明的是，在本发明的描述中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于本领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (10)

1.一种基于COTS器件的星载一体化综合电子***，其特征在于，包括：
分别与背板双向连接的核心处理板卡、通信控制板卡、信号采集板卡和对外功能板卡，
其中，
所述核心处理板卡，用于接收外部负载返回的测量数据并分析运算，存储***运行数据，并将有效运算结果及控制指令通过背板发送至所述对外功能板卡；
所述通信控制板卡，用于实现核心处理板卡与外部负载和对外功能板卡的信号通信，将收到的通信数据通过所述背板发送至所述核心处理板卡，并完成核心处理板卡OC指令的输出；
所述信号采集板卡，用于采集外部负载和对外功能板卡的模拟量数据并通过背板将数据发送至核心处理板卡；
所述对外功能板卡，用于接收并执行核心处理板发出的控制指令，或通过接口转换向外部负载发送控制信号；并将外部负载返回的测量数据回传至所述核心处理板卡。
2.根据权利要求1所述的综合电子***，其特征在于，
所述核心处理板卡包括运算单元和表决单元；
其中，
所述运算单元由N个处理器组成，其中N≥3，处理器之间通过处理器总线连接。
3.根据权利要求2所述的综合电子***，其特征在于，
所述运算单元采用三模冗余设计，包括，
第一热备处理器、第二热备处理器和第三热备处理器，被设置为分别接收外部负载返回的测量数据并同时进行运算处理；
所述运算单元还包括，第一冷备处理器和第二冷备处理器，当热备处理器出现故障时进行替换，以保持三机热备运行的状态。
4.根据权利要求3所述的综合电子***，其特征在于，
所述表决单元由反熔丝FPGA芯片组成，
所述运算单元的各处理器开辟3个寄存器以存储三机处理数据，分别从各自对应的寄存器中读取三机处理数据，进行三取二表决，完成一级表决并将表决结果广播至所述表决单元的反熔丝FPGA芯片；
所述反熔丝FPGA芯片根据所述表决结果进行二级表决，表决一致后确定运算单元当班机并输出有效运算结果。
5.根据权利要求3所述的综合电子***，其特征在于，
所述运算单元利用外部导航模块的导航秒脉冲和反熔丝FPGA芯片进行时间同步以使得所述N个处理器的任务周期一致。
6.根据权利要求5所述的综合电子***，其特征在于，
所述运算单元利用外部导航模块的秒脉冲和反熔丝FPGA芯片进行时间同步包括：
所述N个处理器利用外部导航模块秒脉冲进行1s时间同步，处理器收到外部导航模块秒脉冲后进行秒脉冲终端同步本地时间，完成一级同步；
所述N个处理器利用所述反熔丝FPGA芯片自身晶振的50ms时间片进行二级同步。
7.根据权利要求1所述的综合电子***，其特征在于，
所述对外功能板卡包括测控基带板卡、测控射频板卡以及电机驱动及磁组件线路板，
其中，
所述测控基带板卡和测控射频板卡，用于综合电子***与地面测控站之间完成测控信号收发及数据交互；当卫星在地面测控站的测控弧段内时，与地面测控站配合，完成遥测、遥控、测距和测速功能；
所述电机驱动及磁组件线路板用于实现对SADA的驱动控制功能、磁棒驱动控制功能和太敏光电流信号处理功能。
8.根据权利要求7所述的综合电子***，其特征在于，
所述对外功能板卡还包括，
一次配电板卡、二次电源变换及配电板卡；
所述一次配电板卡用于接收通信控制板输出的OC指令，控制一次配电板卡上的配电开关通断，实现各路一次电源输出的加断电控制；
所述二次电源变换及配电板卡用于实现一次电源向二次电源的电压变换，以及接收通信控制板输出的OC指令，控制二次配电板卡上的配电开关通断，实现各路二次电源输出的加断电控制。
9.根据权利要求7所述的综合电子***，其特征在于，
所述背板与所述核心处理板卡、通信控制板卡、信号采集板卡以及对外功能板卡通过SPI总线连接。
10.根据权利要求7所述的综合电子***，其特征在于，
所述综合电子***的组成器件均为COTS器件。
CN202210608845.3A 2022-05-31 2022-05-31 一种基于cots器件的星载一体化综合电子*** Pending CN115168114A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210608845.3A CN115168114A (zh) 2022-05-31 2022-05-31 一种基于cots器件的星载一体化综合电子***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210608845.3A CN115168114A (zh) 2022-05-31 2022-05-31 一种基于cots器件的星载一体化综合电子***

Publications (1)

Publication Number Publication Date
CN115168114A true CN115168114A (zh) 2022-10-11

Family

ID=83484181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210608845.3A Pending CN115168114A (zh) 2022-05-31 2022-05-31 一种基于cots器件的星载一体化综合电子***

Country Status (1)

Country Link
CN (1) CN115168114A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115372044A (zh) * 2022-10-25 2022-11-22 中国航空工业集团公司金城南京机电液压工程研究中心 一种集成于机电产品的检测控制装置及其使用方法
CN115766503A (zh) * 2022-11-14 2023-03-07 天津航空机电有限公司 一种二次配电***板卡构型检测及通信链路验证的方法
CN117439277A (zh) * 2023-12-21 2024-01-23 天津航空机电有限公司 一种二次配电***通信网络结构及通信方法
CN118092873A (zh) * 2024-04-19 2024-05-28 贵州航天控制技术有限公司 一种基于多核处理器的三自惯组导航软件架构设计方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115372044A (zh) * 2022-10-25 2022-11-22 中国航空工业集团公司金城南京机电液压工程研究中心 一种集成于机电产品的检测控制装置及其使用方法
CN115766503A (zh) * 2022-11-14 2023-03-07 天津航空机电有限公司 一种二次配电***板卡构型检测及通信链路验证的方法
CN117439277A (zh) * 2023-12-21 2024-01-23 天津航空机电有限公司 一种二次配电***通信网络结构及通信方法
CN117439277B (zh) * 2023-12-21 2024-04-09 天津航空机电有限公司 一种二次配电***通信网络结构及通信方法
CN118092873A (zh) * 2024-04-19 2024-05-28 贵州航天控制技术有限公司 一种基于多核处理器的三自惯组导航软件架构设计方法

Similar Documents

Publication Publication Date Title
CN115168114A (zh) 一种基于cots器件的星载一体化综合电子***
CN102053882B (zh) 基于cots器件的异构星载容错计算机
CN110002005B (zh) 一种可重构的微纳卫星***架构及卫星***重构方法
CN110351174B (zh) 一种模块冗余的安全计算机平台
CN101493809B (zh) 一种基于fpga的多核心星载计算机
CN104182305A (zh) 三模冗余控制和数据管理计算机及其使用方法
CN101604162A (zh) 一种民机航电综合模块化核心处理***
CN102402220B (zh) 基于负荷分担式的容错飞行控制***的故障检测方法
CN105549901A (zh) 星载综合化海量数据存储与回放设备
CN104850530B (zh) 一种立方星星载计算机
CN112046787A (zh) 一种基于域的微小卫星***
CN111858456A (zh) 一种箭载全三模冗余计算机体系架构
CN111708623A (zh) 一种星务管理和星图处理一体化平台
CN116257342A (zh) 基于多核处理器的可配置容错星务软件任务调度***
David et al. Development of a fault tolerant computer system for the Hermes Space Shuttle
Montenegro et al. Network centric systems for space applications
CN110162432B (zh) 一种基于arm的多级容错星载计算机***
Kouba et al. The X-38 spacecraft fault-tolerant avionics system
CN116501508B (zh) 一种天基边缘计算模块及设备
US5058143A (en) Digital communications systems
CN115344436A (zh) 用于微处理器容错控制的多模冗余协商表决方法及***
Ying et al. The Design of a LEO Constellation Satellite Integrated Electronic System and the Reliability Analysis
CN116931548A (zh) 一种智能化即插即用的卫星综合电子平台及测试方法
Zhou et al. Design of a Reliable Three-mode Redundancy Computer System
Roques et al. Fault-tolerant computer for the automated transfer vehicle

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination