CN115148869A - 发光二极管和发光装置 - Google Patents

发光二极管和发光装置 Download PDF

Info

Publication number
CN115148869A
CN115148869A CN202210852154.8A CN202210852154A CN115148869A CN 115148869 A CN115148869 A CN 115148869A CN 202210852154 A CN202210852154 A CN 202210852154A CN 115148869 A CN115148869 A CN 115148869A
Authority
CN
China
Prior art keywords
layer
thickness
well
emitting diode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210852154.8A
Other languages
English (en)
Inventor
陈劲华
王彦钦
徐翀
陈沙沙
林坤德
许凯晴
侯世杰
黄少华
郭桓邵
彭钰仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Sanan Optoelectronics Co Ltd
Original Assignee
Tianjin Sanan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Sanan Optoelectronics Co Ltd filed Critical Tianjin Sanan Optoelectronics Co Ltd
Priority to CN202210852154.8A priority Critical patent/CN115148869A/zh
Publication of CN115148869A publication Critical patent/CN115148869A/zh
Priority to US18/347,984 priority patent/US20240030376A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开发光二极管和发光装置，所述发光二极管包括半导体外延叠层，具有相对的第一表面和第二表面，自第一表面至第二表面方向包含依次堆叠的第一类型半导体层、有源层和第二类型半导体层；所述有源层包括n个周期的量子阱结构，每个周期的量子阱结构包括依次沉积的阱层和势垒层，所述势垒层的带隙大于阱层的带隙；其特征在于：靠近第一表面一侧至少一个周期的势垒层的带隙小于靠近第二表面一侧至少一个周期的势垒层的带隙；靠近第一表面一侧至少一个周期的阱层的厚度大于靠近第二表面一侧至少一个周期的阱层的厚度。本发明可提升载流子在量子阱结构中的均匀分布，从而提升发光二极管的发光亮度和发光效率，同时可提升发光二极管的稳定性及抗老化性能。

Description

发光二极管和发光装置
技术领域
本发明涉及半导体制造领域，具体涉及发光二极管和发光装置。
背景技术
发光二极管(Light Emitting Diode，简称LED)具有发光强度大、效率高、体积小、使用寿命长等优点，被认为是当前最具有潜力的光源之一。近年来，LED已在日常生活中得到广泛应用，例如照明、信号显示、背光源、车灯和大屏幕显示等领域，同时这些应用也对LED的亮度、发光效率和抗老化性能提出了更高的要求。
发明内容
为了提升发光二极管的发光亮度、发光效率和抗老化性能，本发明提出发光二极管和发光装置，所述发光二极管包括：半导体外延叠层，具有相对的第一表面和第二表面，自半导体外延叠层的第一表面至第二表面方向包含依次堆叠的第一类型半导体层、有源层和第二类型半导体层；所述有源层包括n个周期的量子阱结构，每个周期的量子阱结构包括依次沉积的阱层和势垒层，所述势垒层的带隙大于阱层的带隙；其特征在于：靠近第一表面一侧至少一个周期的势垒层的带隙小于靠近第二表面一侧至少一个周期的势垒层的带隙；靠近第一表面一侧至少一个周期的阱层的厚度大于靠近第二表面一侧至少一个周期的阱层的厚度。
在一些可选的实施例中，所述势垒层的带隙自第一表面至第二表面方向为逐渐增大的，所述阱层的厚度自第一表面至第二表面方向为逐渐减小的。
在一些可选的实施例中，所述势垒层的带隙自第一表面至第二表面方向为先增大后保持不变然后再减小，所述阱层的厚度自第一表面至第二表面方向为先减小后保持不变然后再减小。
在一些可选的实施例中，所述阱层由InxGa1-xAs材料组成，所述势垒层由AlyGa1-yAs材料组成，其中0≤x≤1，0≤y≤1。
在一些可选的实施例中，所述阱层由AlxGa1-xInP材料组成；所述势垒层由AlyGa1- yInP材料组成，其中0≤x≤y≤1。
在一些可选的实施例中，所述阱层的厚度按一个周期或几个周期的方式从所述半导体外延叠层的第一表面至第二表面方向逐渐减小。
在一些可选的实施例中，所述势垒层的Al组分含量y的范围为0.3~0.85。
在一些可选的实施例中，所述势垒层的Al组分的百分含量自半导体外延叠层的第一表面至第二表面方向是逐渐增大的。
在一些可选的实施例中，所述势垒层的Al组分的百分含量按一个周期或几个周期的方式从所述第一表面至第二表面方向逐渐增大。
在一些可选的实施例中，所述有源层的周期数n为2~100。
在一些可选的实施例中，所述有源层的周期数n为5~50。
在一些可选的实施例中，所述阱层的厚度为5~25nm；所述势垒层的厚度为5~25nm。
在一些可选的实施例中，靠近第二表面的最后一个阱层的厚度为靠近第一表面的第一个阱层的厚度的50%~80%。
在一些可选的实施例中，所述发光二极管还包含第二间隔层，位于所述有源层和第二类型半导体层之间，所述第二间隔层的带隙自半导体外延叠层的第一表面至第二表面方向是逐渐递增的。
在一些可选的实施例中，所述第二间隔层为AlzGa1-zInP，所述z的范围为0.3~1。
在一些可选的实施例中，所述第二间隔层的Al含量自半导体外延叠层的第一表面至第二表面方向是线性递增或者阶梯性递增的。
在一些可选的实施例中，所述发光二极管还包含第一电极和第二电极，分别与所述第一类型半导体层和第二类型半导体层形成电连接。
本发明还提出一种发光二极管，包括：半导体外延叠层，具有相对的第一表面和第二表面，自第一表面至第二表面方向包含依次堆叠的第一类型半导体层、有源层和第二类型半导体层；所述有源层包括n个周期的量子阱结构，每个周期的量子阱结构包括依次沉积的阱层和势垒层，所述势垒层的带隙大于阱层的带隙；第二间隔层，位于所述有源层和第二类型半导体层之间；其特征在于：靠近第一表面一侧至少一个周期的阱层的厚度大于靠近第二表面一侧至少一个周期的阱层的厚度；所述第二间隔层的带隙自半导体外延叠层的第一表面至第二表面方向是逐渐增大的。
在一些可选的实施例中，所述阱层的厚度自第一表面至第二表面方向为逐渐减小的。
在一些可选的实施例中，所述阱层的厚度自第一表面至第二表面方向为先减小后保持不变，然后再减小的。
在一些可选的实施例中，所述第二间隔层为AlzGa1-zInP，所述z的范围为0.3~1。
在一些可选的实施例中，所述第二间隔层的Al含量自半导体外延叠层的第一表面至第二表面方向是线性递增或者阶梯性递增的。
在一些可选的实施例中，所述有源层辐射波长为550~950nm的光。
本发明还提出一种发光装置，所述发光装置包含前述任一项所述的发光二极管。
本发明具有以下的有益效果：
1，本发明提出的量子阱结构的设计可提升载流子在量子阱结构的均匀分布，减少载流子在量子阱结构的第二表面侧的聚集，从而提升发光二极管的发光效率和发光亮度，同时可提升发光二极管的稳定性及抗老化性能。
2，在新型的量子阱结构的基础上，第二间隔层的带隙自第一表面至第二表面方向逐渐增加，可有效减小载流子的溢流情况，进一步提升发光二极管的发光效率、发光亮度和抗老化的性能。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
虽然在下文中将结合一些示例性实施及使用方法来描述本发明，但本领域技术人员应当理解，并不旨在将本发明限制于这些实施例。反之，旨在覆盖包含在所附的权利要求书所定义的本发明的精神与范围内的所有替代品、修正及等效物。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图1为本发明实施例1中所提到的外延结构的示意图。
图2~图3为本发明实施例1中所提到的有源层的带隙变化的示意图。
图4为本发明实施例1中所提到的发光二极管的结构示意图。
图5~图6为本发明实施例2中所提到的第二间隔层的Al含量的变化曲线示意图。
图7~图9为本发明实施例3中所提到的发光二极管制备过程中的结构示意图。
图10为本发明实施例4中所提到的发光二极管的结构示意图。
图11~图12为本发明实施例5中所提到的发光二极管的制备过程中的结构示意图。
图13为本发明实施例6中所提到的微发光二极管的结构示意图。
图14为本发明实施例6中所提到的微发光二极管元件的结构示意图。
图15为本发明实施例7中所提到的发光装置的结构示意图。
图16为本发明实施例1结构和实施例例2结构与传统结构的老化性能的对比表。
图17为本发明实施例2中发光二极管的光通量随电流密度的变化曲线图。
附图标记：生长衬底：100；缓冲层：101；蚀刻截止层：102；第一欧姆接触层：103；第一电流扩展层：104；第一覆盖层：105；第一间隔层：106；有源层：107；第二间隔层：108；第二覆盖层：109；第二电流扩展层：110；第二欧姆接触层：111；基板：200；键合层：201；镜面层：202；欧姆接触金属层：202a；介电材料层：202b；第一电极：203；第一电极的欧姆接触部分：203a；第二电极的欧姆接触部分：204a；第二电极：204；第一电极的焊盘电极：203b；第二电极的焊盘电极：204b；键合胶：205；临时基板：206；第一台面：S1；第二台面：S2；绝缘保护层：207；绝缘保护层的水平部分：2071；牺牲层：208；基架：250；桥臂：240；第一台面：S1；第二台面：S2。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用了区分不同的组成部分。“连接”或者“相连”等类似词语并非限定与物理或者机械的连接，而是可以包括电性的连接、光连接等，不管是直接的还是间接的。
应当理解，本发明所使用的术语仅出于描述具体实施方式的目的，而不是旨在限制本发明。进一步理解，当在本发明中使用术语“包含”、“包括"时，用于表明陈述的特征、整体、步骤、元件、和/或的存在，而不排除一个或多个其他特征、整体、步骤、元件、和/或它们的组合的存在或增加。
除另有定义之外，本发明所使用的所有术语（包括技术术语和科学术语）具有与本发明所属领域的普通技术人员通常所理解的含义相同的含义。应进一步理解，本发明所使用的术语应被理解为具有与这些术语在本说明书的上下文和相关领域中的含义一致的含义，并且不应以理想化或过于正式的意义来理解，除本发明中明确如此定义之外。
实施例1
本实施例提供一种发光二极管，所述发光二极管的靠近第一表面一侧至少一个周期的势垒层的带隙小于靠近第二表面一侧至少一个周期的势垒层的带隙；靠近第一表面一侧至少一个周期的阱层的厚度大于靠近第二表面一侧至少一个周期的阱层的厚度，可提升载流子在量子阱结构中的均匀分布，减小载流子在量子阱结构的第二表面的聚集，从而提升发光二极管的发光效率和发光亮度，同时可提升发光二极管的稳定性和抗老化性能。
图1为一较佳实施例的发光二极管外延结构的示意图，所述发光二极管外延结构包括：生长衬底100；半导体外延叠层，包含依次层叠于所述生长衬底100之上的第一电流扩展层104、第一覆盖层105、第一间隔层106、有源层107、第二间隔层108、第二覆盖层109、第二电流扩展层110和第二欧姆接触层111。
具体地，参照图1，生长衬底100的材料包括但不限于GaAs，也可采用其他材料，例如GaP、InP等。在本实施例中以GaAs生长衬底100为例。可选地，在生长衬底100与第一电流扩展层104之间还依次设置有缓冲层101、蚀刻截止层102和第一欧姆接触层103；其中，由于缓冲层101的晶格质量相对生长衬底100晶格质量好，因而，在生长衬底100上生长缓冲层101有利于消除生长衬底100晶格缺陷对半导体外延叠层的影响；蚀刻截止层102用于后期步骤化学蚀刻的截止层，在一些可选的实施例中，蚀刻截止层102为n型蚀刻截止层，材料为n-GaInP。为了便于生长衬底100的后续移除，其厚度控制在500nm以内，更优选的为200nm以内。在一些可选的实施例中，欧姆接触层103为GaAs材料，厚度范围为10~100nm，掺杂浓度为1~10E+18/cm3，优选为2E18/cm3，以实现更好的欧姆接触结果。
半导体外延叠层可以通过物理气相沉积(Physical Vapor Deposition，PVD)、化学气相沉积(Chemical Vapor Deposition，CVD)、外延生长(Epitaxy Growth Technology)和原子束沉积 (Atomic Layer Deposition，ALD)等方式形成在生长衬底100上。半导体外延叠层为能够提供常规的如紫外、蓝、绿、黄、红、红外光等辐射的半导体材料，具体的可以是200~950nm的材料，如常见的氮化物，具体的如氮化镓基半导体外延叠层，氮化镓基外延叠层常见有掺杂铝、铟等元素，主要提供200~550nm波段的辐射；或者常见的铝镓铟磷基或铝镓砷基半导体外延叠层，主要提供550~950nm波段的辐射。
半导体外延叠层具有相对的第一表面和第二表面，自第一表面至第二表面方向包含依次堆叠的第一类型半导体层、有源层、第二类型半导体层。所述第一类型半导体层和第二类型半导体层可分别通过n型掺杂或p型掺杂以实现至少分别提供电子或空穴。n型半导体层可以掺杂有诸如Si、Ge或者Sn的n型掺杂物，p型半导体层可以掺杂有诸如Mg、Zn、Ca、Sr、C或者Ba的p型掺杂物。当第一类型半导体层为n型半导体时，第二类型半导体层为p型半导体层；当第一类型半导体层为p型半导体层时，第二类型半导体层为n型半导体层。第一类型半导体层、有源层、第二导电型半导体层具体可以是铝镓铟氮、氮化镓、铝镓氮、铝铟磷、铝镓铟磷或砷化镓或铝镓砷等材料制作形成。
所述第一类型半导体层和第二类型半导体层分别包括为有源层107提供电子或空穴的第一覆盖层105和第二覆盖层109，如铝镓铟磷或铝铟磷或铝镓砷。更优选的，所述有源层107材料为铝镓铟磷的情况下，铝铟磷作为第一覆盖层105和第二覆盖层109提供空穴和电子。为了提升电流扩展的均匀性，所述第一类型半导体层和第二类型半导层还包含第一电流扩展层104和第二电流扩展层110。为了防止第一覆盖层105和第二覆盖层109的掺杂物扩散进入有源层107，影响有源层107的晶体质量，优选在第一覆盖层105和有源层107之间存在第一间隔层106；在第二覆盖层109和有源层107之间存在第二间隔层108。
所述第一电流扩展层104起到电流扩展的作用，其扩展能力与厚度有关，本实施例中优选材料为Aly1Ga1-y1InP，厚度为2500~4000nm，所述n型掺杂浓度为4E17~8E17/cm3。n型掺杂常见的是Si掺杂，也不排除其他的元素等效替代的掺杂。
所述第一间隔层106位于第一覆盖层105和有源层107之间，优选材料为Ala1Ga1- a1InP，所述第一间隔层106的厚度优选为300nm以下，Al组分含量a1的范围为0.3 ~ 1；掺杂浓度低于1E17/cm3。
本实施例中，所述第一覆盖层105的作用为有源层提供电子，优选材料为AlInP，厚度为300~1500nm；n型掺杂常见的是Si掺杂，也不排除其他的元素等效替代的掺杂。
有源层107为电子和空穴复合提供光辐射区域，根据发光波长的不同可选择不同的材料，有源层107可以是单量子阱或多量子阱的周期性结构。本实施例中有源层107为n个周期的量子阱结构，每个量子阱结构包含依次沉积的阱层和势垒层，其中势垒层具有比阱层更大的带隙。通过调整有源层107中半导体材料的组成比，以期望辐射出目标波长的光。有源层107为提供电致发光辐射的材料层，如铝镓铟磷或铝镓砷，更优选的为铝镓铟磷，铝镓铟磷为单量子阱或者多量子阱。在本实施例中，优选半导体外延叠层为AlGaInP基或者GaAs基材料组成，所述有源层辐射波长为550~950nm的光线。
本实施例中所述量子阱结构的周期数n为2~100。在一些可选的实施例中，所述阱层由AlxGa1-xInP材料组成；所述势垒层由AlyGa1-yInP材料组成，其中0≤x≤y≤1。在一些可选的实施例中，所述阱层由InxGa1-xAs材料组成，所述势垒层由AlyGa1-yAs材料组成，其中0≤x≤1，0≤y≤1。所述阱层的厚度为5~25nm，优选为8~20nm；所述势垒层的厚度为5~25nm，优选为10~20 nm。所述势垒层的Al组分含量y的范围为0.3~0.85。
在一些可选的实施例，所述发光二极管应用在较大电流密度条件下（例如2A/mm2以上），此时所述量子阱结构的周期数量n优选为5个以上，50个以下，例如可以为12~25个周期，以满足大饱和电流密度的需求。由于电子的迁移率大于空穴的迁移率，电子容易聚集在量子阱结构中靠近第二表面的那侧，从而影响发光二极管的发光效率，本实施例中提出靠近第一表面一侧至少一个周期的势垒层的带隙小于靠近第二表面一侧至少一个周期的势垒层的带隙；靠近第一表面一侧至少一个周期的阱层的厚度大于靠近第二表面一侧至少一个周期的阱层的厚度，可提升载流子在量子阱结构中的均匀分布，减小载流子在量子阱结构中第二表面侧的聚集，从而提升发光二极管的发光效率和发光亮度，同时可减小电子溢流引起的发热的问题，从而提升发光二极管的稳定性和老化性能。
在一些可选的实施例中，所述所述势垒层的带隙自第一表面至第二表面方向为先增大后保持不变然后再减小，所述阱层的厚度自第一表面至第二表面方向为先减小后保持不变然后再减小。
在一些可选的实施例中，所述势垒层中的Al组分含量自第一类型半导体层向第二类型半导体层方向逐渐增大，所述阱层的厚度自第一类型半导体向第二类型半导体层方向逐渐减小，通过调整有源层量子阱结构中势垒层的组分，能够减小因有源层厚度增加而导致的吸光效应，从而提升发光效率。通过进一步调整有源层量子阱结构中的阱层厚度，可提升载流子在量子阱结构中的均匀分布，进一步提升发光二极管的发光效率和发光亮度。
较佳的，Al组分含量分布特点可以是沿着半导体外延叠层的厚度方向为线性递增或分段性递增，阱层的厚度也可以是沿着半导体叠层的厚度方向为线性递减或分段性递减的。具体的，图2和图3为有源层的带隙的示意图，如图2所示，所述Al组分含量按一个周期的形式递增的，阱层的厚度按一个周期的形式递减的，其中d1，d2，d3为第一个周期、第二个周期、第三个周期的阱层的厚度，d1＜d2＜d3；或者所述量子阱结构可分为不同组（loops）生长，例如loop A，loopB、loopC等，其中A≥2，B≥2，C≥2等，A、B和C的取值可以相同，也可以不同。如图3所示，所述量子阱结构分为loop A，loopB、loopC等，以A＝2，B＝2，C＝2等为例，不同组（loops）之间的阱组分是相同的，同一组中势垒层的Al组分含量保持不变，不同组（loops）Al组分的含量自第一类型半导体至第二类型半导体方向是逐渐递增的，不同组（loops）阱层的厚度自第一类型半导体至第二类型半导体方向是逐渐递减的，其中第一组阱层的厚度为D1，第二组阱层的厚度为D2，第三组阱层的厚度为D3，D1＜D2＜D3。
为了实现势垒层中Al组分含量逐渐递增，生长过程中可使Al源的供给速率为线性增速或分段性的增速；为了实现阱层厚度逐渐递减，生长过程中可使阱层的生长原料供给速率或者生长时间为线性减速或分段性的减速的。
在本实施例中，优选所述量子阱结构的周期数为16，所述量子阱结构的阱层和势垒层分为四组，每组阱层由四个周期的阱层组成，每组阱层的厚度可以相同或者不同，本实施例中优选每组阱层的厚度相同，不同组阱层的厚度自第一类型半导体层至第二类型半导体层方向是递减的。每组势垒层由四个周期的势垒层组成，每组势垒层的Al组分含量可以相同或者不同，本实施例中优选每组垒层的Al组分含量相同，不同组所述势垒层的Al组分的含量自第一类型半导体层至第二类型半导体层方向是逐渐递增的。
所述第二间隔层108位于有源层107之上，所述第二间隔层108的材料优选为Alb2Ga1-b2InP，所述第二间隔层108的厚度优选为300nm以下，所述第二间隔层108的 Al组分含量b1的范围为0.3 ~ 1，优选Al组分含量b1的范围大于0.5，小于等于1；所述掺杂浓度低于1E17/cm3。本实施例中，所述第二间隔层108为单层结构，其Al组分含量为恒定不变的，本实施例中可选第二间隔层108的Al组分含量为65%。
第二类型半导体层包含第二覆盖层109、第二电流扩展层110和第二欧姆接触层111；其中所述第二覆盖层109的作用为有源层107提供空穴，优选材料为AlInP，厚度为300~1500nm；p型掺杂常见的是Mg掺杂，也不排除其他的元素等效替代的掺杂。
第二电流扩展层110起到电流扩展的作用，其扩展能力与厚度有关，因此在本实施例中可根据具体的器件尺寸选择其厚度，较佳厚度控制在300nm以上，12000nm以下。本实施例中，优选所述第二电流扩展层110的厚度为500~10000nm。本实施例中优选材料为GaP， p型掺杂浓度为6E17~2E18/cm3，p型掺杂常见的是镁掺杂，也不排除其他的元素等效替代的掺杂。
第二欧姆接触层111为与第二电极204形成欧姆接触，优选材料为GaP，掺杂浓度为1E19/cm3，更优选为5E19/cm3以上，以实现更好的欧姆接触。所示第二欧姆接触层111的厚度优选为40nm以上，150nm以下。本实施例中，优选所述第二欧姆接触层110的厚度为60nm。
本实施例中通过势垒层的Al组分的含量自第一类型半导体层至第二类型半导体层方向是递增的，阱层的厚度自第一类型半导体层至第二类型半导体层方向是递减的，可提升载流子在量子阱结构中的均匀分布，从而提升发光二极管的发光效率和发光亮度。
图4显示了一种发光二极管的示意图，所述发光二极管采用图1所示的外延结构，所述发光二极管包含一基板200，所述半导体外延叠层通过键合层201键合至基板200上，所述半导体外延叠层包括在所述基板200上依次层叠的第一欧姆接触层103，第一电流扩展层104，第一覆盖层105，第一间隔层106，有源层107，第二间隔层108；第二覆盖109，第二电流扩展层110和第二欧姆接触层111。
所述基板200为导电性基板，导电性基板可以为硅、碳化硅或者金属基板，所述金属基板优选为铜、钨或者钼基板。为了能够以充分的机械强度支撑半导体外延叠层，基板200的厚度优选为50μm以上。另外，为了便于在向半导体外延叠层键合后对基板200的机械加工，优选基板200的厚度不超过300μm。本实施例中，优选基板200为铜基板。
第二欧姆接触层111上设置有第二电极204，第二电极204与第二欧姆接触层111之间形成欧姆接触，以实现电流流通。第二欧姆接触层111仅保留第二电极204垂直下方的部分。第二电流扩展层110在水平方向上包括两个部分，即包括位于第二电极204下方的部分P1，未位于第二电极204下方的部分P2被暴露定义为出光面。第二电流扩展层110的出光面可以环绕第二电极24形成。出光面进一步通过蚀刻工艺形成图形面或粗化面，其中图形面可以是蚀刻获得图形。粗化面可具有规则的表面结构或者任意的不规则的表面微纳米结构，粗化表面或图形表面实质上为发光层的光能够更加容易的逃逸出去，提高出光效率。优选地，出光面为粗化面，粗化形成的表面结构的高度差(或者高低差)低于1微米，优选地为10~300nm。
第二电流扩展层110包括仅位于第二电极204下方的部分P1的第二表面，由于被第二电极204保护而不会被粗化。第二电流扩展层110的粗化面的水平高度由于粗化工艺实质上相对于位于第二电极204下方的第二表面（界面）的水平高度更低。
具体的，如图4所示，于本实施例中，第二电流扩展层110包括位于第二电极204下方的部分P1以及不位于第二电极204下方的部分P2，第二电流扩展层110在电极覆盖的部分P1具有第一厚度t1，未被第二电极覆盖的第二电流扩展层110具有第二厚度t2。优选地，第一厚度t1为1.5~2.5微米，第二厚度t2为0.5~1.5μm。P1部分的厚度t1大于P2部分的厚度t2。较佳的，第一厚度t1大于第二厚度t2至少0.3μm。
半导体外延叠层与基板200之间可设置镜面层202，镜面层202包括欧姆接触金属层202a和介电材料层202b，两者配合一方面与第一欧姆接触层103形成欧姆接触，另一方面用于将有源层106发出的光束反射至第二电流扩展层110的出光面或者半导体外延叠层的侧壁进行出光。
所述发光二极管还包含第一电极203。在一些实施例中，所述第一电极203位于所述基板200的背面。或者设置的第一电极203位于在基板200上，与半导体外延叠层同侧。
所述第一电极203和第二电极204包括透明导电材料和或金属材料。透明导电材料包括透明导电层，如ITO或IZO，金属材料包括GeAuNi、AuGe、AuZn、Au、Al、Pt、Ti中至少一种。
为了提高发光二极管的可靠性，在所述发光二极管的表面和侧壁上具有绝缘保护层（图中未示出），所述绝缘保护层为单层或者多层结构，由SiO2，SiNx，Al2O3，Ti3O5的至少一种材料形成。
本实施例中所述发光二极管的靠近第一表面一侧至少一个周期的势垒层的带隙小于靠近第二表面一侧至少一个周期的势垒层的带隙；靠近第一表面一侧至少一个周期的阱层的厚度大于靠近第二表面一侧至少一个周期的阱层的厚度，优选所述有源层的量子阱结构中势垒层中的Al组分含量自半导体外延叠层的第一表面至第二表面逐渐增大，阱层的厚度自半导体外延叠层的第一表面至第二表面方向逐渐减小，可提升载流子在量子阱结构中的均匀分布，可提升发光二极管的发光效率和发光亮度，同时可提升发光二极管的稳定性和抗老化性能。如图16所示，本实施例发光二极管芯片（芯片水平尺寸为2175um*1355um）的单颗芯片封装之后，进行多点老化性能测试，固定测试电流为11A下，进行不同时间点光通量（Flux）测试之衰减程度，，在多点老化性能测试时，本实施例中发光二极管在4小时后光衰为7.9%，传统结构在4小时之后光衰为17.5%，老化性能提升约10%。
实施例2
与实施例1中图1所示的外延结构相比，本实施例中的第二间隔层108的Al组分含量自第一类型半导体层至第二类型半导体层方向是逐渐递增的。较佳的，所述第二间隔层108的Al组分含量自第一类型半导体层至第二类型半导体层方向是阶梯性或者线性递增的。
具体的，如图5所示，所述的第二间隔层108具有t0的厚度，所述的第二间隔层108可以是多层，例如至少两层或多层，例如包括第一层、第二层至第n层（n大于等于3）为Alb2Ga1-b2InP，其中第一层的b2值为x1，第二层b2值为x2，第三层b2值为x3等，其中x1＜x2＜x3，由此形成阶段性递增模式；在一些可选的实施例中，第二间隔层108可以看成是单层，单层内的Al含量为沿着厚度方向线性递增，如图6所示。
为了实现第二间隔层中Al组分含量逐渐递增，生长过程中可使第二间隔层生长过程中Al源的供给速率为线性增速或分段性的增速。
利用本实施例的外延结构制备成的发光二极管，在所述实施例1的新型的量子阱结构的基础上，搭配第二间隔层的Al组分含量自第一类型半导体层至第二类型半导体层方向是递增的，可减小载流子的溢流效应，可进一步提升发光二极管的稳定性和老化性能。如图16所示，本实施例发光二极管芯片（芯片水平尺寸为2175um*1355um）的单颗芯片封装之后，进行多点老化性能测试，固定测试电流下，进行不同时间点光通量（Flux）测试之衰减程度，在多点老化性能测试时，本实施例中发光二极管在4小时后光衰为1.5%，传统结构在4小时之后光衰为17.5%，老化性能提升约16%。
如图17所示，本实施例发光二极管芯片（芯片水平尺寸为2175um*1355um）的单颗芯片封装之后，进行光通量（Flux）随电流密度（J）变化测试，在输入电流为4.4A/mm2的条件下，所述发光二极管的光通量从2180lm到2485lm，提升了13.9%。
在新型的量子阱结构的为基础上，第二间隔层的带隙自第一表面至第二表面方向逐渐增加，可有效减小载流子的溢流情况，可提升发光二极管的发光效率和发光亮度，同时提升发光二极管的稳定性和老化性能。
实施例3
图7~图9显示了根据本实施例2的外延结构制备的发光二极管的制造过程示意图，下面结合示意图对本实施例的发光二极管的制造方法进行详细的描述。
首先，提供一个外延结构，其具体包括以下步骤：提供一个生长衬底100，通过磊晶工艺如MOCVD外延生长半导体外延叠层，半导体外延叠层包括依次层叠在生长衬底100表面的缓冲层101以及蚀刻截止层102，用于移除外延生长衬底100，然后生长包括第一欧姆接触层103，第一电流扩展层104、第一覆盖层105，第一间隔层106，有源层107，第二间隔层108，第二覆盖层109、第二电流扩展层110和第二欧姆接触层111。
本实施例生长衬底100采用常用的GaAs衬底，并根据生长衬底100设置缓冲层101的材料，应当注意的是，生长衬底100并不局限于GaAS，也可采用其他材料，例如GaP、InP等，对应的其上的缓冲层101的设置及材料可根据具体的生长衬底100进行选取。在缓冲层101上设置蚀刻截止层102，例如GaInP，为了便于后续生长衬底100的后续移除，较佳的设置较薄的蚀刻截止层102，其厚度控制在500nm以内，更优选的为200nm以内。
本实施例中，优选第一电流扩展层104为优选材料为Alx1Ga1-x1InP，厚度为2500~4000nm，所述n型掺杂浓度为4E17~8E17/cm3。第一覆盖层105的作用为有源层提供电子，优选材料为AlInP，厚度为300~1500nm；n型掺杂常见的是Si掺杂，也不排除其他的元素等效替代的掺杂。
第一间隔层优选材料为Ala1Ga1-a1InP，所述第一间隔层106的厚度优选为300nm以下，Al组分含量a1的范围为0.3 ~ 1；掺杂浓度低于1E17/cm3。
有源层106为多量子阱，材料为AlxGa1-xInP/AlyGa1-yInP(0≤x≤y≤1)的重复堆叠的阱和垒的结构。本实施例中优选所述量子阱结构的周期数为16，所述量子阱结构阱层和势垒层分为四组，每组阱层由四个周期的阱层组成，每组势垒层由四个周期的势垒层组成，每组阱层的厚度或者势垒层的Al组分含量相同，不同组中所述势垒层的Al组分的含量自第一类型半导体层至第二类型半导体层方向是逐渐递增的。不同组中阱层的厚度自第一类型半导体层至第二类型半导体层方向是逐渐递减的。
所述第二间隔层108的材料优选为Alb2Ga1-b2InP，所述第二间隔层的Al组分含量自第一类型半导体层至第二类型半导体层方向是线性递增或者分段式递增的。所述第二间隔层108的厚度优选为300nm以下，所述第二间隔层107的 Al组分含量b1的范围为0.3 ~ 1；所述掺杂浓度低于1E17/cm3。
第二覆盖层109的作用为量子阱提供空穴，优选材料为AlInP，厚度为300~1500nm；P型掺杂常见的是Mg掺杂，也不排除其他的元素等效替代的掺杂。
第二电流扩展层110起到电流扩展的作用，其扩展能力与厚度有关，本实施例中，优选所述第二电流扩展层110的厚度为500~10000nm。本实施例中优选材料为GaP， p型掺杂浓度为6E17~2E18/cm3，p型掺杂常见的是镁掺杂，也不排除其他的元素等效替代的掺杂。
第二欧姆接触层110为与第二电极204形成欧姆接触，优选材料为GaP，掺杂浓度为1E19/cm3，更优选为5E19/cm3以上，以实现更好的欧姆接触。所示第二欧姆接触层109的厚度优选为40nm以上，150nm以下。本实施例中，优选所述第二欧姆接触层110的厚度为60nm。
然后，参见图7，在第二欧姆接触层110上形成第二电极204，通过键合胶205将半导体外延叠层键合至临时基板206上，所述键合胶205优选为BCB胶，所述临时基板206优选为玻璃基板。
然后，利用湿法蚀刻方法去除生长衬底100，缓冲层101和蚀刻截止层102，露出第一欧姆接触层103，在第一欧姆接触层103上制作镜面层202，其包括欧姆接触金属层202a和介电材料层202b，两者配合一方面与第一欧姆接触层103形成欧姆接触，另一方面用于反射有源层射向下方的光线；提供基板200，在基板200上设置金属键合层201，将基板201与镜面层202进行键合，得到如图8所示的结构。
接着，通过湿法蚀刻方式去除临时基板206，形成掩膜覆盖在第二电极204上，第二电极204周围的第二欧姆接触层111被暴露；进行蚀刻工艺，蚀刻去除第二电极204周围的第二欧姆接触层111，使非位于第二电极204下方的第二欧姆接触层111被完全移除，同时暴露第二电流扩展层110，接着蚀刻第二电流扩展层110，以形成图形化或粗化面，形成如图9所示的结构。第二欧姆接触层111的去除工艺以及第二电流扩展层110进行粗化处理可以是同一步骤或者多个步骤的湿法蚀刻工艺，湿法蚀刻的溶液可以是酸性溶液，如盐酸、硫酸或者氢氟酸或者柠檬酸，或者其它任何较佳的化学试剂。
最后，在所述基板200的背面形成第一电极203，根据尺寸需要通过蚀刻、劈裂等工艺获得单元化的发光二极管，如图3所示。
实施例4
图10显示了另一实施例中发光二极管的示意图，所述发光二极管采用实施例2中的外延结构，所述发光二极管包含一基板200，所述半导体外延叠层通过键合层201键合至基板200上，所述半导体外延叠层包括在所述基板200上依次层叠的第二欧姆接触层111，第二电流扩展层110，第二覆盖层109，第二间隔层108，有源层107，第一间隔层106，第一覆盖105，第一电流扩展层104和第一欧姆接触层103。
所述基板200为导电性基板，导电性基板可以为硅、碳化硅或者金属基板，所述金属基板优选为铜、钨或者钼基板。为了能够以充分的机械强度支撑半导体外延叠层，基板200的厚度优选为50μm以上。另外，为了便于在向半导体外延叠层键合后对基板200的机械加工，优选基板200的厚度不超过300μm。本实施例中，优选基板200为硅基板。
第一欧姆接触层103上设置有第一电极203，第一电极203与第一欧姆接触层103之间形成欧姆接触，以实现电流流通。第一欧姆接触层103仅保留第一电极203垂直下方的部分。第一电流扩展层104在水平方向上包括两个部分，即包括位于第一电极203下方的部分P3，未位于第一电极203下方的部分P4被暴露定义为出光面。第一电流扩展层104的出光面可以环绕第一电极203形成。出光面进一步通过蚀刻工艺形成图形面或粗化面，其中图形面可以是蚀刻获得图形。粗化面可具有规则的表面结构或者任意的不规则的表面微纳米结构，粗化表面或图形表面实质上为发光层的光能够更加容易的逃逸出去，提高出光效率。优选地，出光面为粗化面，粗化形成的表面结构的高度差(或者高低差)低于1微米，优选地为10~300nm。
第一电流扩展层104包括仅位于第一电极203下方的部分P1的第二表面，由于被第一电极203保护而不会被粗化。第一电流扩展层104的粗化面的水平高度由于粗化工艺实质上相对于位于第一电极203下方的第二表面（界面）的水平高度更低。
具体的，如图10所示，于本实施例中，第一电流扩展层104包括位于第一电极203下方的部分P3以及不位于第一电极203下方的部分P4，第一电流扩展层104在电极覆盖的部分P3具有第一厚度t3，未被第一电极覆盖的第一电流扩展层104具有第二厚度t4。优选地，第一厚度t3为1.5~2.5微米，第二厚度t4为0.5~1.5μm。P3部分的厚度t3大于P4部分的厚度t4。较佳的，第一厚度t3大于第二厚度t4至少0.3μm。
半导体外延叠层与基板200之间可设置镜面层202，镜面层202包括P型欧姆接触金属层202a和介电材料层202b，两者配合一方面与第二欧姆接触层110形成欧姆接触，另一方面用于将有源层106发出的光束反射至第一电流扩展层104的出光面或者半导体外延叠层的侧壁进行出光。
所述发光二极管还包含第二电极204。在一些实施例中，所述第二电极204位于所述基板200的背面。或者设置的第二电极204位于在基板200上，与半导体外延叠层同侧。
所述第一电极203和第二电极204包括透明导电材料和或金属材料。透明导电材料包括透明导电层，如ITO或IZO，金属材料包括GeAuNi、AuGe、AuZn、Au、Al、Pt、Ti中至少一种。
实施例5
图11~图12显示了根据本实施例3中的发光二极管的制造过程示意图，下面结合示意图对本实施例的发光二极管的制造方法进行详细的描述。
首先，提供一个外延结构，其具体包括以下步骤：提供一个生长衬底100，通过磊晶工艺如MOCVD外延生长半导体外延叠层，半导体外延叠层包括依次层叠在生长衬底100表面的缓冲层101以及蚀刻截止层102，用于移除外延生长衬底100，然后生长包括第一欧姆接触层103，第一电流扩展层104、第一覆盖层105，第一间隔层106，有源层107，第二间隔层108，第二覆盖层109、第二电流扩展层110和第二欧姆接触层111。
接着，将半导体外延叠层转移至基板200上，去除生长衬底100，获得如图11所示的结构，具体的包含如下步骤：在第二欧姆接触层111制作镜面层202，其包括欧姆接触金属层202a和介电材料层202b，两者配合一方面与第二欧姆接触层111形成欧姆接触，另一方面用于反射有源层射向下方的光线；提供基板200，在基板200上设置金属键合层201，将基板201与镜面层202进行键合，并去除生长衬底100，生长衬底100为砷化镓的情况下，可采用湿法蚀刻工艺移除，直至露出第一欧姆接触层103。
接着，如图12所示，第一欧姆接触层103上形成第一电极203，第一电极203与第一欧姆接触层103形成良好的欧姆接触，在基板200的背面侧形成第二电极204，借此在第一电极203和第二电极204以及半导体外延叠层之间可以通过传导电流。基板200具有一定的厚度，能够支撑其上的所有层。
然后，形成掩膜覆盖在第一电极203上，第一电极203周围的第一欧姆接触层103被暴露；进行蚀刻工艺，蚀刻去除第一电极203周围的第一欧姆接触层103，使非位于第一电极203下方的欧姆接触层103被完全移除，同时暴露第一电流扩展层104，接着蚀刻第一电流扩展层104，以形成图形化或粗化面，形成如图10所示的结构。欧姆接触层的去除工艺以及第一电流扩展层104进行粗化处理可以是同一步骤或者多个步骤的湿法蚀刻工艺，湿法蚀刻的溶液可以是酸性溶液，如盐酸、硫酸或者氢氟酸或者柠檬酸，或者其它任何较佳的化学试剂。
最后，根据尺寸需要通过蚀刻、劈裂等工艺获得单元化的不可见光发光二极管。
实施例6
图13显示了另一实施例中发光二极管的示意图，所述发光二极管采用图1所示的外延结构。本实施例中发光二极管为微发光二极管，所述微发光二极管包括：半导体外延叠层，包含第一类型半导体层、第二类型半导体层和位于所述第一类型半导体层和第二类型半导体层之间的有源层107；第一台面S1，由所述半导体外延叠层凹陷露出的第一类型半导体层构成，第二台面S2，由所述第二类型半导体层构成；第一电极203，形成于第一台面S1之上，与所述第一类型半导体层形成电连接；第二电极204，形成于第二台面S2之上，与所述第二类型半导体层形成电连接。
在本实施例中，第一类型半导体层包括第一电流扩展层104，第一覆盖层105和第一间隔层106 ；其中第一电流扩展层104起到电流扩展的作用，其扩展能力与厚度有关，本实施例中优选材料为Alx1Ga1-x1InP，厚度为2500~5000nm，所述n型掺杂浓度为2E18~5E18/cm3。Alx1Ga1-x1InP中X1介于0.3~0.7，可保证n型电流扩展层的透光性。所述n型电流扩展层104与第一电极203欧姆接触，形成电连接；所述第一电流扩展层104远离有源层的一侧提供出光面。第一覆盖层105的作用为MQW提供电子，优选材料为AlInP，厚度为200~1200nm；n型掺杂常见的是Si掺杂，也不排除其他的元素等效替代的掺杂。第一间隔层106位于第一覆盖层105和有源层107之间，优选材料为Ala1Ga1-a1InP，所述第一间隔层106的厚度优选为300nm以下，Al组分含量a1的范围为0.3 ~ 1；掺杂浓度低于1E17/cm3。
第二类型半导体层包含第二间隔层108，第二覆盖层109，第二电流扩展层110和第二欧姆接触层111；第二间隔层108位于有源层107和第二覆盖层109之间，第二间隔层109材料优选为Alb2Ga1-b2InP，所述第二间隔层的Al组分含量自第一类型半导体层至第二类型半导体层方向是线性递增或者分段式递增的。所述第二间隔层108的厚度优选为300nm以下，所述第二间隔层107的 Al组分含量b1的范围为0.3 ~ 1；所述掺杂浓度低于1E17/cm3。
第二覆盖层109的作用为有源层提供空穴，优选材料为AlInP，厚度为200~1200nm；P型掺杂常见的是Mg掺杂，也不排除其他的元素等效替代的掺杂。
第二电流扩展层110起到电流扩展的作用，其扩展能力与厚度有关，因此在本实施例中可根据具体的器件尺寸选择其厚度，较佳厚度控制在200nm以上，1500nm以下。本实施例中，优选所述第二电流扩展层110的厚度为300~1000nm。本实施例中优选材料为GaP，p型掺杂浓度为9E17~4E18/cm3，p型掺杂常见的是C掺杂，也不排除其他的元素等效替代的掺杂。
第二欧姆接触层111覆盖在第二电流扩展层110之上，优选材料为Gap,厚度为30~100nm，掺杂浓度为5E18~5E19/cm3，优选掺杂浓度为9E18/cm3之上，可与第二电极204形成好的欧姆接触。第二欧姆接触层111与第二电极204欧姆接触，形成电连接。
有源层107为多量子阱，材料为AlxGa1-xInP/AlyGa1-yInP(0≤x≤y≤1)的重复堆叠的阱和垒的结构。本实施例中所述量子阱结构的周期数为2~20个，优选为2~15个，所述发光二极管的靠近第一表面一侧至少一个周期的势垒层的带隙小于靠近第二表面一侧至少一个周期的势垒层的带隙；靠近第一表面一侧至少一个周期的阱层的厚度大于靠近第二表面一侧至少一个周期的阱层的厚度，优选所述势垒层的Al组分的含量自第一类型半导体层至第二类型半导体层方向是逐渐递增的。所述阱层的厚度自第一类型半导体层至第二类型半导体层方向是逐渐减小的。所述阱层的厚度或者势垒层的Al组分的含量可以按照一个周期或多个周期的方式变化。所述阱层的厚度为3~7nm；所述势垒层的厚度为4~8nm。
第一电极203与第一类型半导体层接触的导电型金属可以选择自金、铂或银等，或者为透明导电氧化物，具体的可以为ITO，ZnO等；更优选的，第一电极203可为多层材料，如至少包括金锗镍、金铍、金锗、金锌等至少之一的合金材料，更优选的，第一电极203还可以包括一反射性金属，如金或者银，对自有源层辐射并穿透第一类型半导体层的电流扩展层104的部分光线反射会半导体外延叠层，并从出光侧出光。
所述第二电极204为了与第二类型半导体层的第二欧姆接触层111形成良好的欧姆接触，优选所述第二电极204与第二欧姆接触层111接触的材料可以为导电型金属如金、铂或银等；更优选的，第二电极204可以包括多层材料，其中至少包括金锗镍、金铍、金锗、金锌等至少之一的合金材料。更优选的，为了改善第二电极206与第二欧姆接触层111一侧的欧姆接触效果，可以至少包括一能够扩散至第二欧姆接触层111一侧的金属以改善欧姆接触电阻，为了促进扩散可以选择至少300℃以上的熔合。该扩散金属为可以直接接触第二欧姆接触层111一侧的金属，如金，铂或银等。
为了提高微发光二极管的可靠性，在所述微发光二极管的第一台面S1、第二台面S2和侧壁上具有绝缘保护层207（图13中未示出），所述绝缘保护层207为单层或者多层结构，由SiO2，SiNx，Al2O3，Ti3O5的至少一种材料形成。在一些可选的实施例中，所述绝缘保护层207为布拉格反射层结构，例如绝缘保护层207由Ti3O5和SiO2两种材料交替堆叠形成。在本实施例中，所述绝缘保护层207的材料可以采用SiNx或者SiO2，厚度为1μm以上。
本实施例中，所述第一电极203和第二电极204位于出光侧的相反侧，第一电极203和第二电极204可以通过出光侧的相反侧与外部电连接件进行接触，形成倒装的结构。因此所述的第一电极203和第二电极204包括欧姆接触部分203a和203a以及焊盘电极203b和203b，焊盘电极203b和203b可以是如金、铝或银等至少一层，以实现第一电极203和第二电极204的固晶。第一电极203和第二电极204可以等高或不等高，在厚度方向上第一电极和第二电极的焊盘金属层不重叠。
本实施例中所述发光二极管的靠近第一表面一侧至少一个周期的势垒层的带隙小于靠近第二表面一侧至少一个周期的势垒层的带隙；靠近第一表面一侧至少一个周期的阱层的厚度大于靠近第二表面一侧至少一个周期的阱层的厚度，优选所述有源的量子阱结构中势垒层的的带隙自半导体外延叠层的第一表面至第二表面逐渐增大，即势垒层中的Al组分含量自半导体外延叠层的第一表面至第二表面逐渐增大，阱层的厚度自半导体外延叠层的第一表面至第二表面逐渐减小，可减小势垒层的吸光，提升载流子的均匀分布，从而提升发光二极管的发光效率和发光亮度。在此新型的量子阱结构的基础上，进一步调整第二间隔层的Al组分含量为渐变的，可减小载流子的溢流效应，进一步提升发光二极管的发光效率和发光亮度。
图14为使用本实施例微发光二极管形成的微发光元件的示意图，所述微发光元件还包含支撑微发光二极管的基架250，所述基架250位于微发光二极管的下侧，用于连接微发光二极管和基架250的桥臂240；所述基架250包含基板200和键合层201，本实施例中所述键合层201的材料为BCB胶、硅胶、UV紫外胶或者树脂，桥臂240的材料包含介电质、金属或者半导体料，在一些实施例中，绝缘保护层207的水平部分2071可作为桥臂240，跨接在键合层201上，连接微发光二极管和基架250。
微发光二极管通过印刷印模转印与基架250分离，印刷印模材料为PDMS、硅胶、热解胶或UV紫外胶。在一些情况下，微发光二极管与基架之间具有牺牲层208，至少在特定情况下牺牲层208的移除效率高于微发光二极管，特定情况包括化学分解或物理分解，例如紫外光分解、蚀刻移除或者冲击移除等。
实施例7
本实施例提供一种发光装置300，请参考图15，发光装置300包括如前述任意实施例的多个阵列排布的发光二极管，在图15中用放大显示的示意方式显示了一部分发光二极管1。
本实施例中，所述发光装置300可为军用飞机仪表盘，舞台灯或者投影仪或者显示屏。
所述发光装置300中的发光二极管采用本发明中的发光二极管，所述发光二极管的靠近第一表面一侧至少一个周期的势垒层的带隙小于靠近第二表面一侧至少一个周期的势垒层的带隙；靠近第一表面一侧至少一个周期的阱层的厚度大于靠近第二表面一侧至少一个周期的阱层的厚度，优选有源层量子阱结构势垒层的带隙逐渐增大，阱层的厚度逐渐减小，可减少有源层量子阱结构的吸光，提升载流子在量子阱结构中的均匀分布，提升发光装置300中发光二极管的发光效率和发光亮度，同时可进一步提升发光装置的稳定性和抗老化性能。
需要说明的是，以上实施方式仅用于说明本发明，而并非用于限定本发明，本领域的技术人员，在不脱离本发明的精神和范围的情况下，可以对本发明做出各种修饰和变动，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应视权利要求书范围限定。

Claims (23)

1.发光二极管，包括：
半导体外延叠层，具有相对的第一表面和第二表面，自第一表面至第二表面方向包含依次堆叠的第一类型半导体层、有源层和第二类型半导体层；
所述有源层包括n个周期的量子阱结构，每个周期的量子阱结构包括依次沉积的阱层和势垒层，所述势垒层的带隙大于阱层的带隙；
其特征在于：靠近第一表面一侧至少一个周期的势垒层的带隙小于靠近第二表面一侧至少一个周期的势垒层的带隙；；靠近第一表面一侧至少一个周期的阱层的厚度大于靠近第二表面一侧至少一个周期的阱层的厚度。
2.根据权利要求1所述的发光二极管，其特征在于：所述势垒层的带隙自第一表面至第二表面方向为逐渐增大的，所述阱层的厚度自第一表面至第二表面方向为逐渐减小的。
3.根据权利要求1所述的发光二极管，其特征在于：所述势垒层的带隙自第一表面至第二表面方向为先增大后保持不变然后再减小，所述阱层的厚度自第一表面至第二表面方向为先减小后保持不变然后再减小。
4.根据权利要求1所述的发光二极管，其特征在于：所述阱层由AlxGa1-xInP材料组成；所述势垒层由AlyGa1-yInP材料组成，其中0≤x≤y≤1。
5.根据权利要求1所述的发光二极管，其特征在于：所述阱层由InxGa1-xAs材料组成，所述势垒层由AlyGa1-yAs材料组成，其中0≤x≤1，0≤y≤1。
6.根据权利要求2所述的发光二极管，其特征在于：所述阱层的厚度按一个周期或几个周期的方式从所述半导体外延叠层的第一表面至第二表面方向逐渐减小。
7.根据权利要求4或者5所述的发光二极管，其特征在于：所述势垒层的Al组分含量y的范围为0.3~0.85。
8.根据权利要求4或者5所述的发光二极管，其特征在于：所述势垒层的Al组分的百分含量自半导体外延叠层的第一表面至第二表面方向是逐渐增大的。
9.根据权利要求8所述的发光二极管，其特征在于：所述势垒层的Al组分的百分含量按一个周期或几个周期的方式从所述半导体外延叠层的第一表面至第二表面方向逐渐增大。
10.根据权利要求1所述的发光二极管，其特征在于：所述有源层的周期数n为2~100。
11.根据权利要求10所述的发光二极管，其特征在于：所述有源层的周期数n为5~50。
12.根据权利要求1所述的发光二极管，其特征在于：所述阱层的厚度为5~25nm；所述势垒层的厚度为5~25nm。
13.根据权利要求2所述的发光二极管，其特征在于：靠近第二表面的最后一个阱层的厚度为靠近第一表面的第一个阱层的厚度的50%~80%。
14.根据权利要求1所述的发光二极管，其特征在于：还包含第二间隔层，位于所述有源层和第二类型半导体层之间，所述第二间隔层的带隙自半导体外延叠层的第一表面至第二表面方向是逐渐递增的。
15.根据权利要求14所述的发光二极管，其特征在：所述第二间隔层为AlzGa1-zInP，所述z的范围为0.3~1。
16.根据权利要求15所述的发光二极管，其特征在于：所述第二间隔层的Al含量自半导体外延叠层的第一表面至第二表面方向是线性递增或者阶梯性递增的。
17.发光二极管，包括：
半导体外延叠层，具有相对的第一表面和第二表面，自第一表面至第二表面方向包含依次堆叠的第一类型半导体层、有源层和第二类型半导体层；
所述有源层包括n个周期的量子阱结构，每个周期的量子阱结构包括依次沉积的阱层和势垒层，所述势垒层的带隙大于阱层的带隙；
第二间隔层，位于所述有源层和第二类型半导体层之间；
其特征在于：靠近第一表面一侧至少一个周期的阱层的厚度大于靠近第二表面一侧至少一个周期的阱层的厚度；所述第二间隔层的带隙自半导体外延叠层的第一表面至第二表面方向是逐渐增大的。
18.根据权利要求17所述的发光二极管，其特征在于：所述阱层的厚度自第一表面至第二表面方向为逐渐减小的。
19.根据权利要求17所述的发光二极管，其特征在于：所述阱层的厚度自第一表面至第二表面方向为先减小后保持不变，然后再减小的。
20.根据权利要求17所述的发光二极管，其特征在于：所述第二间隔层为AlzGa1-zInP，所述z的范围为0.3~1。
21.根据权利要求20所述的发光二极管，其特征在于：所述第二间隔层的Al含量自半导体外延叠层的第一表面至第二表面方向是线性递增或者阶梯性递增的。
22.根据权利要求1或权利要求17所述的发光二极管，其特征在于：所述有源层辐射波长为550~950nm的光。
23.一种发光装置，其特征在于：包含权利要求1~22中任一项所述的发光二极管。
CN202210852154.8A 2022-07-20 2022-07-20 发光二极管和发光装置 Pending CN115148869A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210852154.8A CN115148869A (zh) 2022-07-20 2022-07-20 发光二极管和发光装置
US18/347,984 US20240030376A1 (en) 2022-07-20 2023-07-06 Light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210852154.8A CN115148869A (zh) 2022-07-20 2022-07-20 发光二极管和发光装置

Publications (1)

Publication Number Publication Date
CN115148869A true CN115148869A (zh) 2022-10-04

Family

ID=83412951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210852154.8A Pending CN115148869A (zh) 2022-07-20 2022-07-20 发光二极管和发光装置

Country Status (2)

Country Link
US (1) US20240030376A1 (zh)
CN (1) CN115148869A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115513346A (zh) * 2022-11-14 2022-12-23 泉州三安半导体科技有限公司 发光二极管和发光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115513346A (zh) * 2022-11-14 2022-12-23 泉州三安半导体科技有限公司 发光二极管和发光装置

Also Published As

Publication number Publication date
US20240030376A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
EP3121857B1 (en) Methof of manufacturing a diode having a vertical structure
US7968903B2 (en) Light emitting device
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102019914B1 (ko) 발광 소자
KR20160077686A (ko) 발광소자 및 이를 포함하는 발광소자 어레이
US10910519B2 (en) Semiconductor device having layers including aluminum and semiconductor device package including same
JP2014150255A (ja) 発光素子
CN114342094A (zh) 发光二极管及制备方法和显示面板
CN113871520A (zh) 一种半导体发光元件及制作方法
CN115148869A (zh) 发光二极管和发光装置
CN114784156A (zh) 发光二极管和发光装置
KR102445547B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
CN114497300B (zh) 发光二极管和发光装置
KR102035180B1 (ko) 발광소자
KR102007401B1 (ko) 발광소자
US20240113257A1 (en) Light-emitting diode and light-emitting device
KR102261951B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
CN114497299B (zh) 微发光二极管和显示面板
US20240170608A1 (en) Light-emitting device and light-emitting apparatus
CN115513346B (zh) 发光二极管和发光装置
CN216624313U (zh) 一种具有波导应变的外延结构、led芯片
US20230016028A1 (en) Semiconductor light-emitting component and light-emitting device
KR20120044036A (ko) 발광소자
KR101710889B1 (ko) 발광 소자
KR20120050089A (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination