CN115148615B - 芯片封装结构的修复方法 - Google Patents

芯片封装结构的修复方法 Download PDF

Info

Publication number
CN115148615B
CN115148615B CN202211080720.4A CN202211080720A CN115148615B CN 115148615 B CN115148615 B CN 115148615B CN 202211080720 A CN202211080720 A CN 202211080720A CN 115148615 B CN115148615 B CN 115148615B
Authority
CN
China
Prior art keywords
layer
chip
dielectric layer
barrier layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211080720.4A
Other languages
English (en)
Other versions
CN115148615A (zh
Inventor
祝汉品
梁新夫
林煜斌
李�雨
罗光耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Original Assignee
Changdian Integrated Circuit Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Integrated Circuit Shaoxing Co ltd filed Critical Changdian Integrated Circuit Shaoxing Co ltd
Priority to CN202211080720.4A priority Critical patent/CN115148615B/zh
Publication of CN115148615A publication Critical patent/CN115148615A/zh
Application granted granted Critical
Publication of CN115148615B publication Critical patent/CN115148615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供芯片封装结构的修复方法，所述方法包括：腐蚀去掉所述第一焊联体后，在所述芯片布线层上涂覆光刻胶形成第一固化介电层，使所述第一导电柱和第一金属阻挡层包封在所述第一固化介电层中；研磨所述第一固化介电层去除所述第一金属阻挡层得到第二固化介电层，形成芯片退镀封装体；在所述芯片退镀封装体与第一导电柱对应的第一金属阻挡层上制备第二外联导电部件，得到修复后的芯片封装结构；其解决了现有技术中芯片封装结构的修复方法存在腐蚀芯片布线层中铜层的问题，不存在化学药液渗透腐蚀芯片布线层中铜层的问题，保证了芯片布线层中铜层的结构完整性，从而提高了修复后的芯片封装结构的稳定性。

Description

芯片封装结构的修复方法
技术领域
本发明涉及半导体封装技术领域，具体涉及适用于芯片封装结构的修复方法。
背景技术
目前在如图1所示的芯片封装结构中，所述芯片封装结构包括芯片包封体P1、芯片布线层13、第一导电柱12、第一金属中介层11和第一焊联体10；其中，芯片包封体P1为芯片100提供绝缘包封保护；芯片布线层13包括铜层13a和介电层13b，且介电层13b为铜层13a提供介电绝缘防护作用；由于产线工艺处理中存在的各种异常情况会在第一焊联体10、第一金属中介层11和/或第一导电柱12中造成工艺缺陷，不能满足产品的质量需求，因而需要将不良的第一焊联体10、第一金属中介层11和第一导电柱12组成的第一外联导电部件腐蚀掉以制备新的无缺陷的外联导电部件，在重新制备新的无缺陷的第一外联导电部件时需要在平整的基面上完成光刻胶的涂敷和光刻开口，因此通常是以布线层13所在的表面为基准面来腐蚀去除布线层表面上所有的第一外联导电部件。
在现有的第一外联导电部件的退镀工艺中，通常是先用特殊配比的硝酸体系化学药液腐蚀掉第一焊联体10和第一金属中介层11，再采用另外一种特殊配比的硝酸体系化学药液腐蚀掉第一导电柱12，由于第一导电柱12通常为铜材料且第一导电柱12与芯片布线层13中的铜层13a是物理接触的，因此在腐蚀第一导电柱的过程中，由于液态腐蚀药液的渗透特性，化学药液也不可避免地会与铜层13a发生化学反应而腐蚀掉部分铜层13a，从而破坏了芯片布线层中铜层的结构完整性，进而给芯片的信号传输和电源供应带来不利影响。
可见，现有技术中芯片封装结构的修复方法存在腐蚀芯片布线层中铜层的问题，从而破坏了布线层中铜层的结构完整性，进而给芯片的信号传输和电源供应带来不利影响。
发明内容
针对现有技术中所存在的不足，本发明提供的芯片封装结构的修复方法，其解决了现有技术中芯片封装结构的修复方法存在腐蚀芯片布线层中铜层进而破坏铜层结构完整性的问题，本发明无需通过化学药液腐蚀去除第一导电柱，而是在第一导电柱上再重新制备与外部封装基板连接的第二外联导电部件来完成芯片封装结构的修复，因此不存在化学药液渗透腐蚀芯片布线层中铜层的问题，保证了芯片布线层中铜层的结构完整性，从而提高了修复后的芯片封装结构的电路稳定性，同时可为芯片提供完整的信号传输路径和电源供应路径。
本发明提供一种芯片封装结构的修复方法，所述芯片封装结构包括芯片布线层和待修复的第一外联导电部件，其中所述第一外联导电部件包括与所述芯片布线层相连的第一导电柱、用于与外部封装基板连接的第一焊联体，以及设置在第一导电柱和第一焊联体之间的第一金属中介层，所述修复方法包括：腐蚀去掉所述第一焊联体后，在所述芯片布线层上涂覆光刻胶形成第一固化介电层，使所述第一导电柱和第一金属中介层包封在所述第一固化介电层中；研磨所述第一固化介电层去除所述第一金属中介层得到第二固化介电层，形成芯片退镀封装体；在所述芯片退镀封装体与第一导电柱对应的第一金属阻挡层上制备第二外联导电部件，得到修复后的芯片封装结构。
可选地，在所述芯片退镀封装体与第一导电柱对应的第一金属阻挡层上制备第二外联导电部件，得到修复后的芯片封装结构，包括：在所述第二固化介电层上沉积第一金属阻挡层；在所述第一金属阻挡层上涂覆光刻胶，对所述光刻胶进行曝光和显影得到具有开口阵列的牺牲介电层，其中所述开口阵列与位于第一金属阻挡层下方的第一导电柱相对应；在所述开口阵列上制备第二外联导电部件，清洗去除所述牺牲介电层和位于牺牲介电层下方的第一金属阻挡层后得到所述修复后的芯片封装结构。
可选地，第二外联导电部件依次包括第二导电柱、第二金属阻挡层和第二焊联体。
可选地，所述第一焊联体或/和所述第二焊联体包括锡基合金焊料块。
可选地，当所述第二焊联体为锡基合金焊料块时，清洗去除所述牺牲介电层和位于牺牲介电层下方的第一金属阻挡层后得到所述修复后的芯片封装结构，包括：清洗去除所述牺牲介电层和位于牺牲介电层下方的第一金属阻挡层；锡基合金焊料块经过高温回流工艺处理形成锡基合金焊球，得到所述修复后的芯片封装结构。
可选地，所述第一导电柱或/和所述第二导电柱包括铜柱。
可选地，所述第二金属阻挡层包括镍阻挡层。
可选地，所述第一金属阻挡层包括钛阻挡层和铜种子层。
可选地，通过磁控溅射方式分别沉积钛阻挡层和铜种子层。
可选地，所述光刻胶材料的树脂体系包括聚酰亚胺系树脂、聚酰胺系树脂、丙烯酸系树脂、环氧系树脂、PBO系树脂、硅酮系树脂、苯并环丁烯系树脂的一种或任意组合。
相比于现有技术，本发明具有如下有益效果：
本发明通过在腐蚀去除第一焊联体后，在第一金属中介层的表面制备包封第一导电柱和第一金属阻挡层的第一固化介电层，然后研磨去除部分第一固化介电层和第一金属阻挡层得到包封第一导电柱的第二固化介电层，最后在第二固化介电层上制备与所述第一金属阻挡层相连的第二外联导电部件，得到修复后的芯片封装结构；由于本发明无需通过化学药液腐蚀去除第一导电柱，而是在第一导电柱上再重新制备与外部封装基板连接的第二外联导电部件来完成芯片封装结构的修复，因此不存在化学药液渗透腐蚀芯片布线层中铜层的问题，保证了芯片布线层中铜层的结构完整性，从而提高了修复后的芯片封装结构的稳定性，同时为芯片提供完整的信号传输路径和电源供应路径。
附图说明
图1所示为现有技术中芯片封装结构的结构示意图；
图2所示为本发明实施例提供的一种芯片封装结构的修复方法的流程示意图；
图3所示为本发明实施例提供的一种腐蚀去除第一焊联体后的结构示意图；
图4所示为本发明实施例提供的一种制备第一固化介电层的结构示意图；
图5所示为本发明实施例提供的一种芯片退镀封装体的结构示意图；
图6所示为本发明实施例提供的一种沉积金属溅射层的结构示意图；
图7所示为本发明实施例提供的一种制备具有开口阵列的牺牲介电层的结构示意图；
图8所示为本发明实施例提供的一种制备第二外联导电部件的结构示意图；
图9所示为本发明实施例提供的一种清洗去除牺牲介电层和部分金属溅射层后的结构示意图；
图10所示为本发明实施例提供的一种修复后的芯片封装结构的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
图2所示为本发明实施例提供的一种芯片封装结构的修复方法的流程示意图；其中，所述芯片封装结构包括芯片包封体、芯片布线层和待修复的第一外联导电部件，其中，所述芯片包封体包括引出芯片内置集成电路的导电引脚、用于包封所述导电引脚的底填胶层和用于包封芯片的塑封层；所述第一外联导电部件包括与所述芯片布线层相连的第一导电柱、用于与外部封装基板（未示出）连接的第一焊联体，以及设置在第一导电柱和第一焊联体之间的第一金属中介层，所述芯片封装结构的修复方法具体包括以下步骤：
步骤S101，腐蚀去掉所述第一焊联体后，在所述芯片布线层上涂覆光刻胶形成第一固化介电层，使所述第一导电柱和第一金属中介层包封在所述第一固化介电层中；
如图3所示，将待修复的芯片封装结构置于特殊配比的硝酸体系化学药液中腐蚀掉第一焊联体10；其中，用于腐蚀第一焊联体中的锡基合金材料所用的商用产品型号可选用3880，用于腐蚀镍和/或铜材料所用的化学腐蚀剂的商用产品型号可选用Ni636E。
需要说明的是，在本实施例中的第一焊联体所用材料通常为锡基合金焊料，第一金属中介层为镍阻挡层，第一导电柱为铜柱，因此第一焊联体、第一金属中介层和第一导电柱的材料不同，所以腐蚀第一焊联体的硝酸体系化学药液并不会对第一金属中介层、第一导电柱以及芯片布线层中的铜层造成结构损伤。此外，在本申请背景技术中提出的关于第一焊联体10、第一金属中介层11和/或第一导电柱12中的工艺缺陷和/或工艺操作中产生的难以避免的摩擦损伤，包括但不限于关于第一焊联体10、第一金属中介层11和/或第一导电柱12的外表面缺陷、第一焊联体10与第一金属中介层11之间的电气连接缺陷，以及第一金属中介层11和第一导电柱12之间的电气连接缺陷；但是并不包括第一导电柱12与铜层13a的电气连接缺陷，也就是在本申请中默认第一导电柱12与铜层13a的电气连接是正常的。
如图4所示，在芯片布线层上涂覆一层光刻胶，并经高温固化处理得到第一固化介电层20，并将第一导电柱12和第一金属中介层11包封保护起来。
步骤S102，研磨所述第一固化介电层去除所述第一金属中介层得到第二固化介电层，形成芯片退镀封装体；
研磨如图4所示的第一固化介电层20去除光刻胶包封的第一金属中介层11，直至露出位于第一金属中介层11下方的第一导电柱12，得到如图5所示的第二固化介电层20′，并将去掉第一焊联体10和第一金属中介层11的芯片封装结构作为如图5所示的芯片退镀封装体。
其中，研磨处理后得到的第二固化介电层20′也为后续制备第二外联导电部件提供一个平整的基面。
步骤S103，在所述芯片退镀封装体与第一导电柱对应的第一金属阻挡层上制备第二外联导电部件，得到修复后的芯片封装结构。
在本实施例中，在所述芯片退镀封装体与第一导电柱对应的第一金属阻挡层上制备第二外联导电部件，得到修复后的芯片封装结构，具体包括：在所述第二固化介电层上沉积第一金属阻挡层；在所述第一金属阻挡层上涂覆光刻胶，对所述光刻胶进行曝光和显影得到具有开口阵列的牺牲介电层，其中所述开口阵列与位于第一金属阻挡层下方的第一导电柱相对应；在所述开口阵列上制备第二外联导电部件，清洗去除所述牺牲介电层和位于牺牲介电层下方的金属阻挡层后得到所述修复后的芯片封装结构。
需要说明的是，如图6所示，在研磨后得到的第二固化介电层20′表面沉积第一金属阻挡层21；其中，所述第一金属阻挡层21分别包括钛阻挡层和铜种子层；优选磁控溅射方式来沉积第一金属阻挡层21。
如图7所示，在第一金属阻挡层21上涂覆一层光刻胶并经低温烘烤、曝光、显影等步骤得到具有开口阵列的牺牲介电层22，得到芯片预修复体。
其中，所述的开口阵列与位于第一金属阻挡层21下方的第一导电柱12一一对应；
如图8所示，将芯片预修复体置于电镀槽和磁控溅射腔体中制备第二外联导电部件；其中，第二外联导电部件包括第二导电柱23、第二金属阻挡层24和第二焊联体25。其中，第二焊联体包括锡基合金焊料块，第二金属阻挡层包括镍阻挡层，第二导电柱包括铜柱。
可选地，将芯片预修复体置于铜电镀槽中电镀制备出铜柱，再转移至磁控溅射腔体中溅射镍阻挡层，最后转移至锡基合金电镀槽中电镀制备锡基合金焊料块。
清洗去除如图8所示的牺牲介电层22及位于牺牲介电层下方的部分第一金属阻挡层21，得到如图9所示的结构示意图。
锡基合金焊料块经过高温回流工艺处理形成锡基合金焊球，得到如图10所示的修复后的芯片封装结构。
需要说明的是，在本实施例中的第一焊联体和第二焊联体可以通过材料为锡基合金焊料形成的锡基合金焊料块或锡基合金焊球，而锡基合金焊料块和锡基合金焊球的区别仅在于外形差异，且锡基合金焊球是锡基合金焊料块经过高温回流工艺处理形成的。
相比于现有技术，本实施例具有如下有益效果：
本发明通过在腐蚀去除第一焊联体后，在第一金属中介层的表面制备包封第一导电柱和第一金属中介层的第一固化介电层，然后研磨去除部分第一固化介电层和第一金属阻挡层得到包封第一导电柱的第二固化介电层，最后在第二固化介电层上制备与所述第一金属阻挡层相连的第二外联导电部件，得到修复后的芯片封装结构；由于本发明无需通过化学药液腐蚀去除第一导电柱，而是在第一导电柱上再重新制备与外部封装基板连接的第二外联导电部件来完成芯片封装结构的修复，因此不存在化学药液渗透腐蚀芯片布线层中铜层的问题，保证了芯片布线层中铜层的结构完整性，从而提高了修复后的芯片封装结构的稳定性，同时为芯片提供完整的信号传输路径和电源供应路径。
在本实施例中，所述第二导电柱的高度小于第一导电柱的高度。
需要说明的是，现有生产中通常是在第一焊联体上造成工艺缺陷和/或在工艺操作中产生难以避免的摩擦损伤，而且，位于芯片布线层和第一焊联体之间的第一导电柱也需要达到一定的高度要求，比如：30um、40um、50um；由于本发明无需完全腐蚀第一导电柱，只需要在第一导电柱的基础上再重新制备第二外联导电部件，且第二导电柱的高度小于第一导电柱的高度，因此还可达到节约用于制备现有技术中第一导电柱所用的铜材料的成本。
在本实施例中，所述光刻胶材料的树脂体系包括聚酰亚胺系树脂、聚酰胺系树脂、丙烯酸系树脂、环氧系树脂、PBO系树脂、硅酮系树脂、苯并环丁烯系树脂的一种或任意组合。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (9)

1.一种芯片封装结构的修复方法，其特征在于，所述芯片封装结构包括芯片包封体、芯片布线层和待修复的第一外联导电部件，其中所述第一外联导电部件包括与所述芯片布线层相连的第一导电柱、用于与外部封装基板连接的第一焊联体，以及设置在第一导电柱和第一焊联体之间的第一金属中介层，所述修复方法包括：
腐蚀去掉所述第一焊联体后，在所述芯片布线层上涂覆光刻胶形成第一固化介电层，使所述第一导电柱和第一金属中介层包封在所述第一固化介电层中；
研磨所述第一固化介电层去除所述第一金属中介层得到第二固化介电层，形成芯片退镀封装体；
在所述第二固化介电层上沉积第一金属阻挡层；
在所述第一金属阻挡层上涂覆光刻胶，对所述光刻胶进行曝光和显影得到具有开口阵列的牺牲介电层，其中所述开口阵列与位于第一金属阻挡层下方的第一导电柱相对应；
在所述开口阵列上制备第二外联导电部件，清洗去除所述牺牲介电层和位于牺牲介电层下方的第一金属阻挡层后得到所述修复后的芯片封装结构。
2.如权利要求1所述的芯片封装结构的修复方法，其特征在于，第二外联导电部件依次包括第二导电柱、第二金属阻挡层和第二焊联体。
3.如权利要求2所述的芯片封装结构的修复方法，其特征在于，所述第一焊联体或/和所述第二焊联体包括锡基合金焊料块。
4.如权利要求3所述的芯片封装结构的修复方法，其特征在于，当所述第二焊联体为锡基合金焊料块时，清洗去除所述牺牲介电层和位于牺牲介电层下方的第一金属阻挡层后得到所述修复后的芯片封装结构，包括：
清洗去除所述牺牲介电层和位于牺牲介电层下方的第一金属阻挡层；
锡基合金焊料块经过高温回流工艺处理形成锡基合金焊球，得到所述修复后的芯片封装结构。
5.如权利要求2所述的芯片封装结构的修复方法，其特征在于，所述第一导电柱或/和所述第二导电柱包括铜柱。
6.如权利要求2所述的芯片封装结构的修复方法，其特征在于，所述第二金属阻挡层包括镍阻挡层。
7.如权利要求1所述的芯片封装结构的修复方法，其特征在于，所述第一金属阻挡层包括钛阻挡层和铜种子层。
8.如权利要求7所述的芯片封装结构的修复方法，其特征在于，通过磁控溅射方式来分别沉积钛阻挡层和铜种子层。
9.如权利要求1-8任一项所述的芯片封装结构的修复方法，其特征在于，所述光刻胶材料的树脂体系包括聚酰亚胺系树脂、聚酰胺系树脂、丙烯酸系树脂、环氧系树脂、PBO系树脂、硅酮系树脂、苯并环丁烯系树脂的一种或任意组合。
CN202211080720.4A 2022-09-05 2022-09-05 芯片封装结构的修复方法 Active CN115148615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211080720.4A CN115148615B (zh) 2022-09-05 2022-09-05 芯片封装结构的修复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211080720.4A CN115148615B (zh) 2022-09-05 2022-09-05 芯片封装结构的修复方法

Publications (2)

Publication Number Publication Date
CN115148615A CN115148615A (zh) 2022-10-04
CN115148615B true CN115148615B (zh) 2022-11-15

Family

ID=83415994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211080720.4A Active CN115148615B (zh) 2022-09-05 2022-09-05 芯片封装结构的修复方法

Country Status (1)

Country Link
CN (1) CN115148615B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116169030B (zh) * 2023-04-24 2023-09-15 长电集成电路(绍兴)有限公司 芯片封装结构及其制备方法、电子设备
CN116169037B (zh) * 2023-04-24 2023-08-04 长电集成电路(绍兴)有限公司 一种芯片封装结构的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015266A2 (en) * 2000-08-16 2002-02-21 Intel Corporation Direct build-up layer on an encapsulated die package
CN101771014A (zh) * 2010-01-01 2010-07-07 江苏长电科技股份有限公司 圆片级封装结构及其封装方法
CN106531700A (zh) * 2016-12-06 2017-03-22 江阴长电先进封装有限公司 一种芯片封装结构及其封装方法
CN110707075A (zh) * 2019-11-07 2020-01-17 杭州晶通科技有限公司 超高密度多芯片模组的三维扇出型封装结构与制备方法
CN211088241U (zh) * 2019-12-31 2020-07-24 中芯长电半导体（江阴）有限公司 提高底部金属与焊垫辨识度的半导体结构
CN114937614A (zh) * 2022-05-25 2022-08-23 长电集成电路(绍兴)有限公司 布线层结构的制备方法
CN115101503A (zh) * 2022-07-21 2022-09-23 长电集成电路(绍兴)有限公司 芯片互联构件及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866286B2 (en) * 2012-12-13 2014-10-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Single layer coreless substrate
US10804229B2 (en) * 2018-08-20 2020-10-13 Sj Semiconductor (Jiangyin) Corporation Fan-out antenna package structure and packaging method
CN112164677A (zh) * 2020-08-25 2021-01-01 珠海越亚半导体股份有限公司 一种线路预排布散热嵌埋封装结构及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015266A2 (en) * 2000-08-16 2002-02-21 Intel Corporation Direct build-up layer on an encapsulated die package
CN101771014A (zh) * 2010-01-01 2010-07-07 江苏长电科技股份有限公司 圆片级封装结构及其封装方法
CN106531700A (zh) * 2016-12-06 2017-03-22 江阴长电先进封装有限公司 一种芯片封装结构及其封装方法
CN110707075A (zh) * 2019-11-07 2020-01-17 杭州晶通科技有限公司 超高密度多芯片模组的三维扇出型封装结构与制备方法
CN211088241U (zh) * 2019-12-31 2020-07-24 中芯长电半导体（江阴）有限公司 提高底部金属与焊垫辨识度的半导体结构
CN114937614A (zh) * 2022-05-25 2022-08-23 长电集成电路(绍兴)有限公司 布线层结构的制备方法
CN115101503A (zh) * 2022-07-21 2022-09-23 长电集成电路(绍兴)有限公司 芯片互联构件及其制备方法

Also Published As

Publication number Publication date
CN115148615A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
CN115148615B (zh) 芯片封装结构的修复方法
JP3004959B2 (ja) 半導体装置のフリップチップ実装型ソルダーバンプの製造方法及びこれにより製造されるソルダーバンプ
US5462638A (en) Selective etching of TiW for C4 fabrication
CN106169458A (zh) 半导体元件安装用引线框架与半导体装置及其制造方法
CN103606520B (zh) 一种薄膜电路测试用金属保护膜的制备方法
KR20010098833A (ko) 칩 형 전자 부품 및 그 제조 방법 및 그 제조에 사용하는유사 웨이퍼 및 그 제조 방법
KR20110130458A (ko) 반도체 소자 기판, 그 제조 방법 및 반도체 장치
TW200846497A (en) Selective etch of TiW for capture pad formation
JPH08250551A (ja) フリップチップおよびその製造方法ならびに実装方法、バーンイン検査基板
CN103996650B (zh) 光刻并刻蚀引线孔的方法
JP3267167B2 (ja) 半導体装置とその製造方法
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
US20030008489A1 (en) Method of making bondable leads using positive photoresist and structures made therefrom
CN105609434A (zh) 晶圆片级芯片封装凸点的返工方法
JP2009117721A (ja) 配線基板、回路基板、これらの製造方法
CN100421216C (zh) 蚀刻液及应用该蚀刻液选择性去除阻障层的导电凸块制造方法
JP5482017B2 (ja) 回路基板およびその製造方法
CN111834240A (zh) 半导体装置及其制造方法
JP2003301293A (ja) 半導体装置の製造方法
CN115458420B (zh) 一种ic载板的植球工艺
CN111599704B (zh) 一种集成电路凸点的构建方法
US20240251504A1 (en) Circuit board structure and manufacturing method thereof
JP2024003147A (ja) 半導体装置用基板およびその製造方法、半導体装置
JP2003258047A (ja) 半導体素子の検査方法およびそのシステム
JP2009059771A (ja) ウエハレベルチップサイズパッケージ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant