CN115144725A - 用于电子电路的测试架构，对应设备和方法 - Google Patents

Abstract

本公开的实施例涉及用于电子电路的测试架构，对应设备和方法。根据加载在测试激励寄存器中的测试激励信息，在测试激励发生器组中产生用于施加到至少一个被测电路的测试激励信号。测试激励寄存器中测试激励信息的加载被控制为根据经由编程接口加载到控制寄存器组中的相应控制寄存器中的测试编程信息。根据加载在所述控制寄存器中的测试编程信息来激活测试激励发生器。从所述至少一个被测电路接收的测试结果信号用于产生签名比较信号，所述签名比较信号与存储在输入签名寄存器组中的相应可编程签名参考信号进行比较，所述签名比较信号是响应于从所述测试结果信号产生的签名比较信号与所述相应参考信号不匹配而产生的。

Description

用于电子电路的测试架构，对应设备和方法

相关申请的交叉引用

本申请要求2021年3月30日提交的意大利申请No.102021000007856的优先权，该申请的全部内容在此通过引用并入本文。

技术领域

本申请案涉及测试电子电路，且在特定实施例中涉及逻辑内建自测试(LBIST)架构。

背景技术

如今，在诸如汽车领域的领域中，电子设备不再仅用于实现车载舒适特征。电子器件现在广泛地涉及实现被动/主动安全***，其目的是防止或至少减少对驾驶员和乘客的伤害：相关功能可以包括诸如向前碰撞警告、盲点监视、自动紧急制动、气囊和ABS特征等功能。

这种情况是采用诸如ISO 26262标准的规范的基础，该规范应用于设计汽车电子设备，以便提供评估和记录电气和电子(E/E)***中的安全等级的共同基础。

为了检测所实现的安全机制中的可能故障、功能逻辑块中的潜在点故障(LPF)或单点故障(SPF)，通过周期性在线测试来促进充分满足诸如ISO 26262的安全规范。

尽管在该领域中进行了广泛的活动，但是诸如SoC之类的产品以及用于汽车市场的其它产品可以受益于能够以有效方式测试各种硬件(HW)安全机制的可配置在线BIST机制的可用性。

发明内容

本申请的一个或多个实施例有助于为(子)***的在线/离线测试提供高度可配置的LBIST架构。

一个或多个实施例可以涉及对应的设备。诸如包括如本文所示的自测试控制架构(可能与相关联的扫描链电路结合)的SoC的半导体器件可以是这种器件的示例。

一个或多个实施例可以涉及相应的方法。

一个或多个实施例可以提供以下优点中的一个或多个。通过选择(静态)配置参数，可以在面积成本与性能目标(测试覆盖率、测试时间)之间达成充分的权衡。可以实现在多个简单/复杂数字子***中的集成，用于***和子***的完全/部分在线LBIST测试。全套安全设计/电路装置或仅可编程/可配置子集可涉及测试。可以在运行时(例如，经由软件)以减小的面积开销来触发一个或多个测试会话。测试会话中涉及的模块可以顺序或并行测试；这种级别的可配置性有助于在面积、测试时间和各种情况的覆盖方面达到适当的折衷。作为一个副产物，可以获得用于校正***尺寸的通用“经验法则”。

附图说明

现在将参考附图仅以举例的方式描述一个或多个实施例，其中：

图1A和图1B共同表示根据本说明书的实施例的电路结构的框图，

图2是可以在如图1A和图1B所示的架构中包括的寄存器中提供的字段的示例。

图3是被配置为与根据本说明书的实施例的架构协作的测试电路的框图，以及

图4是图1B的电路结构的部件的示例性电路图。

具体实施方式

在随后的描述中，示出了一个或多个具体细节，目的在于提供对本描述的实施例的示例的深入理解。可以在没有一个或多个具体细节的情况下，或者利用其他方法，组件，材料等来获得实施例。在其他情况下，没有详细示出或描述已知的结构，材料或操作，从而不会模糊实施例的某些方面。

在本说明书的框架中对“一实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置，结构或特性被包括在至少一个实施例中。因此，可能出现在本说明书的一个或多个点中的诸如“在实施例中”或“在一个实施例中”的短语不一定指同一个实施例。

此外，在一个或多个实施方案中，特定的构象，结构或特征可以以任何适当的方式组合。

这里使用的标题/参考仅仅是为了方便而提供的，因此不限定保护范围或实施例的范围。

为了简洁起见，在整个说明书中使用各种缩写。

虽然对于本领域技术人员是已知的，但是下面再现了许多这些首字母缩略词以及它们的含义以直接参考。

LBIST＝逻辑内置自测试

SoC＝片上***

IP＝知识产权(核心或块：可重复使用的逻辑，单元或集成电路布局设计单元)

CAD＝计算机辅助设计

CUT＝被测电路

LFSR＝线性反馈移位寄存器

MISR＝多输入签名寄存器

ECC＝纠错码

FCU＝故障收集单元

SPF＝单点故障

LPF＝潜在点故障

EDPA＝增强型数据处理架构

RTL＝寄存器转移电平

EOC＝计数器结束

一个或多个实施例提供了用于周期性在线/离线LBIST操作的(电路)架构。

该结构的静态和动态可配置性使其适用于测试各种类型的数字块(组合或顺序)。

这也适用于复杂的块(例如，具有许多逻辑门和存储器元件的子***)。

此外，一个或多个实施例可以同时(按照所涉及的硬件的有效方式)处理不同类型的被测电路(CUT)和不同数目的实例，每种类型的实例可以存在于单个IP或整个***中。

应了解，如本文中所使用，名称“被测电路”(因此，措辞“至少一个”被测电路)可应用于具有不同复杂性且相互(完全)独立(例如，属于装置中的不同子***，设计单元等)的不同DUT(被测设计)的多个实例。

一个或多个实施例涉及减小的面积开销。这还便于将运行时间LBIST特征应用于小逻辑块，例如ECC校验/校正和生成一(1)。这些目前存在于各种汽车IP中，并且可能受到潜在故障的影响。

如今，各种CAD厂商提出了在SoC或IP中自动***LBIST方案的专有解决方案。

尽管基于设计和生成LBIST方案的灵活性，自动生成和***的LBIST方案可能不能使用单个LFSR和内部控制器为不同类型的CUT提供并发测试。

这种限制不利于诸如面积开销、测试覆盖和时间的参数之间的令人满意的折衷。这可以是当CUT不是特别复杂(例如，逻辑块用于生成和检查不同类型的ECC方案)时的情况。

这里讨论的高度可配置的LBIST方案由于其(静态/动态)灵活性而能够处理可能存在于IP或SoC中的复杂和简单的CUT。

一个或多个实施例基于包括不同类型的子块的分层架构，每个子块专用于特定功能，其数目和内部并行性可以在配置或设计阶段期间经由(静态)RTL参数来配置(静态)。此外，内部连接和它们的并行性可以根据为设计参数设置的值改变。

如图1A和图1B所示的架构是围绕高级***总线(APB)构造的，并且旨在与故障收集单元接口(FCU Intf.)和自测试控制单元接口(STCU Intf.)协作。

如图1A的左手侧所示，用于(至少)一个被测电路(200－也参见图3和下面的相关讨论)的测试激励是使用特定数目的LFSR(LFSR_1_1，LFSR_1_2，…，LFSR_M_NM)来伪随机地生成的，LFSR_1_1，LFSR_1_2，…，LFSR_M_NM)统称为12。

如先前所论述，名称“被测电路”可应用于具有不同复杂性且相互(完全)独立(例如，属于装置中的不同子***，设计单元等)的不同DUT(被测设计)的多个实例。

如图1A的左手侧所示，这样的测试激励(IN_TEST_DATA信号)可以与其相关联(以本领域技术人员本身已知的方式)：测试模式指示器；SCAN_IN_EN和SCAN_OUT_EN使能信号用于扫描输入和扫描输出使能；以及测试捕获信号TEST_CAPTURE。

如图1B所示，在共同表示为14的多个输入签名寄存器块中收集并压缩被测电路(200－也参见图3和下面的相关讨论)的测试结果。

每个这样的块14包括具有相关联的寄存器(SIGNATURE_1_G，SIGNATURE_2_G，…，SIGNATURE_N_G)的多输入签名寄存器(MISR－COMPRESSOR_1，COMPRESSOR_2，…，COMPRESSOR_N)，该寄存器被配置为在其中存储“黄金”值。在测试活动或单个测试会话结束时，将这样的“黄金”值与相关联的MISR的内容进行比较：也就是说，将寄存器SIGNATURE_X中存储的黄金值与MISR COMPRESSOR_X中存储的值进行比较。

如图1B所示，这种测试结果可以包括(以本领域技术人员本身已知的方式)相应的数据集，例如OUT_TEST_DATA_1，OUT_TEST_DATA_2，…，OUT_TEST_DATA_X1；OUT_TEST_DATA_X1+1，OUT_TEST_DATA_X1+2，OUT_TEST_DATA_X1+X2；…OUT_TEST_DATA_X1+X2+…XN－1+1，OUT_TEST_DATA_X1+X2+…XN－1+2，…，OUT_TEST_DATA_X1+X2+…XN－1+XN。

如图1所示，每个实例化的LFSR 12的测试活动可以在运行时由相关联的控制逻辑来配置，LFSR_X_X_CNTRL(即LFSR_1_1_CTRL，LFSR_1_2_CTRL，…，LFSR_M_NM_CTRL，在图1A中共同指定为16)具有内部控制寄存器LBIST_X_X_CTRL_REG(即LBIST_1_1_CTRL_REG，LBIST_1_2_CTRL，…，LBIST_M_NM_CTRL，在图1A中共同指定为18，并且具有相关联的定时器T)，其通过接口APB经由软件来写入。

基于写入其中的配置，指定16的集合中的每个控制逻辑模块LFSR_X_X_CNTRL(即LFSR_1_1_CTRL，LFSR_1_2_CTRL，…，LFSR_M_NM_CTRL)驱动特定LFSR12(LFSR_1_1，LFSR_1_2，…，LFSR_M_NM)的所有输出控制信号。

注意，由每个块LFSR_X_X_CNTRL(16，即LFSR_1_1_CTRL，LFSR_1_2_CTRL，…，LFSR_M_NM_CTRL)驱动的控制信号除了EN&CLR之外还包括TEST_MODE，SCAN_IN等。

简要地，图1A因此是电路10的示例，包括：测试激励发生器组12，该组中的每个发生器可被激活以根据加载到发生器12中的测试激励寄存器LFSR_1_1，LFSR_1_2，…，LFSR_M_NM中的测试激励信息产生用于为至少一个被测电路(图3中的200)的测试激励信号IN_TEST_DATA；控制器组被共同指定为16，即LFSR_1_1_CTRL，LFSR_1_2_CTRL，…，LFSR_M_NM_CTRL，该组中的每个控制器被配置为根据加载到被统称为18的一控制寄存器组18中的相应控制寄存器LBIST_1_1_CTRL_REG，LBIST_1_2_CTRL_REG中的测试控制信息来控制测试激励发生器12中的相应发生器中的测试激励寄存器LFSR_1_1,LFSR_1_2,…,LFSR_M_NM中的测试激励信息的加载；测试编程接口APB，其被配置为在控制寄存器18中加载测试编程信息，例如如下所述的START，MULTI_CYCLE，TIMERMODE，N_CAPTURE_CYCLES，N_TSESSIONS_x_x，N_TCYCLES_x_x，其中测试激励发生器12可根据经由测试编程接口APB加载到控制寄存器18中的测试编程信息(例如START，MULTI_CYCLE，TIMERMODE，N_CAPTURE_CYCLES，N_TSESSIONS_x_x，N_TCYCLES_x_x)而被激活。

在所计算的签名和在签名控制模块SIGN_1_CTRL，SIGN_2_CTRL，…，SIGN_N_CTRL中检测到的预期签名之间不匹配的情况下，可以在测试活动结束时在FCU接口FCU Intf上触发错误信号ERR_1，ERR_2，…，ERR_N，签名控制模块SIGN_1_CTRL，SIGN_2_CTRL，…，SIGN_N_CTRL在图1B中统称为20。

简要地，图1B示例性地提供了：输入签名寄存器组SIGNATURE_1_G，SIGNATURE_2_G，…，SIGNATURE_N_G，被配置为在其中存储指示从测试编程接口(APB)接收的签名参考值的签名参考信号，签名控制电路装置14、20、22、32包括耦合到所述输入签名寄存器SIGNATURE_1_G，SIGNATURE_2_G，…，SIGNATURE_N_G中的相应一个的签名控制模块组SIGN_1_CTRL，SIGN_2_CTRL，…，SIGN_N_CTRL。

如本文所示，所述签名控制电路装置被配置成：从至少一个被测电路(图3中的200)接收测试结果信号OUT_TEST_DATA_1，…，OUT_TEST_DATA_X1+X2+…+XN－1+XN，以响应经由发生器12施加到其上的激励信号IN_TEST_DATA，并从测试结果信号OUT_TEST_DATA_1，…，OUT_TEST_DATA_X1+X2+…+XN－1+XN产生(例如，在32处)签名比较信号COMPRESSOR_1，COMPRESSOR_2，…，COMPRESSOR_N，其在签名控制模块SIGN_1_CTRL，SIGN_2_CTRL，…，SIGN_N_CTRL中与存储在输入签名寄存器组SIGNATURE_1_G,SIGNATURE_2_G,…,SIGNATURE_N_G中的相应签名参考信号进行比较，其中测试结果信号从一个或多个被测电路200接收。

错误信号ERR_1，…，ERR_N因此可以响应于从由至少一个被测电路200接收的测试结果信号OUT_TEST_DATA_1，…，OUT_TEST_DATA_X1+X2+…+XN－1+XN产生的签名比较信号COMPRESSOR_1，COMPRESSOR_2，…，COMPRESSOR_N而产生，所述测试结果信号OUT_TEST_DATA_1，…，OUT_TEST_DATA_X1+X2+…+XN－1+XN未能匹配存储在输入签名寄存器SIGNATURE_1_G，SIGNATURE_2_G，…，SIGNATURE_N_G中的相应签名参考信号。

应当注意，一个或多个实施例主要涉及所讨论的(自测试)架构，而不是涉及用于选择/编程存储在输入签名寄存器SIGNATURE_1_G，SIGNATURE_2_G，…，SIGNATURE_N_G中的签名参考信号和/或在图1B中统称为20的签名控制模块SIGN_1_CTRL，SIGN_2_CTRL，…，SIGN_N_CTRL中执行的匹配或失配检查所采用的标准。

这些标准可以根据诸如被测电路的性质和类型、预期应用、正在执行的测试的类型等因素来选择。通过另外注意到这里所讨论的测试架构对于这些标准很大程度上是“透明的”，可以在本领域技术人员已知的多种可能选项中选择这些标准。

如图所示，可以为更精细的错误分析提供内部状态寄存器22，每个测试群集具有一个状态位。

LFSR测试活动的结束可以通过使用中断接口的脉冲来发信号，每个例示的LFSR一个中断通道。

如本文所论述的电路10的架构中的每一子块和相关联的(静态)配置参数可以通过使架构适于各种可能的测试标准和情形的方式来定义(例如，鉴于测试会话的基础概念，测试活动的开发和/或出于测试目的而采用的测试群集)。

本文所讨论的电路10的架构的结构和子块有助于定义一组静态配置参数，其克服了传统解决方案的各种缺点。

下面所示的表I包含可供设计者使用的配置参数的可能列表。

表I－配置参数

在1D向量参数的情况下，[]符号用于表示其维度，而sum()用于指示阵列元素的和。

详细地，在示例性实施例中，这些参数可以包括：整数N_LFSR_TYPES，表示架构内存在的不同LFSR类型的数目；整数向量LFSR_TYPE[N_LFSR_TYPES]，每种类型一个，对LFSR类型信息进行编码(如32位LFSR为32位，16位LFSR为16位等)；整数向量N_LFSR[N_LFSR_TYPES]，表示每个LFSR类型的实例数目，其中实例的总数由内部导出参数N_LFSR_TOT＝sum(N_LFSR)给出，内部参数是其值由代码自动计算并且不能由用户设置的参数；整数向量LFSR_P[N_LFSR_TOT]，每个LFSR实例一个，指示其输出并行性；以及整数向量N_T_CLUSTER[N_LFSR_TOT]，每个LFSR实例一个，表示由每个LFSR并行处理的测试集群的数目。

如这里所讨论的，测试集群是由使用重复#N次的公共测试会话连续测试的特定数目#N的CUT组成的组。通常，CUT是相同类型的，并且为每个测试集群***专用测试包装器。当测试会话是所生成的输入测试数据的集合时，测试集群的总数由内部导出参数给出：N_T_CLUSTER_TOT＝sum(N_T_CLUSTER)。

根据该示范性实施例，这些参数可以进一步包括：整数向量SIN_L[N_T_CLUSTER_TOT]，每个测试集群一个，指示与该特定集群相关联的CUT输入扫描链的最大长度；整数向量SOUT_L[N_T_CLUSTER_TOT]，每个测试集群一个，指示与该特定集群相关联的CUT输出扫描链的最大长度；整数向量#N_TSESSIONS[N_T_CLUSTER_TOT]，每个测试集群一个，指示可被编程为针对该特定集群连续地执行的测试会话的最大数目；整数#N_MISR_TYPES，指示该架构内的不同实例化签名类型的数目；整数向量MISR_TYPE[N_MISR_TYPES]，每种类型一个，对签名类型信息进行编码(例如32位MISR为32，16位MISR为16等)，；以及整数向量N_MISR[N_MISR_TYPES]，指示每个签名类型的实例数目。实例总数由内部导出参数给出：N_MISR_TOT＝sum(N_MISR)if<＝N_T_CLUSTER_TOT，否则标记错误。

同样根据该示范性实施例，这些参数可以进一步包括：整数向量MISR_P[N_MISR_TOT]，每个签名实例一个，指示其输入并行性；整数向量N_TINPUTS_P[N_T_CLUSTER_TOT]，每个输入测试数据信号一个，表示其并行性，不同输入测试数据的数目等于测试集群的总数；整数向量N_MISR_TINPUTS[N_MISR_TOT]，每个签名一个，指示与该特定签名相关联的输入测试数据信号/测试集群的数目，sum(N_MISR_TINPUTS)等于N_T_CLUSTER_TOT，否则标记错误；以及布尔参数阵列TIMER_MODE[N_LFSR_TOT]，用于启用/禁用每个LFSR的内部定时器的存在。

现在将提供包括在如图1A和图1B所示的架构中的示例性子块的详细描述以及相关配置参数的可能影响的描述。

用于填充测试包装器输入扫描链(如以下结合图3所讨论的)的测试激励(图1A的左手侧)是使用诸如12的内部LFSR伪随机地生成的，其类型、数目和输出并行性被静态地定义。

发现输出并行性表示用于调整测试时间的有用方法，因为这有助于改变填充输入扫描链所涉及的时间。LFSR类型的选择与覆盖目标以及CUT复杂性有关。

控制器模块(例如图1A中共同指定为18的那些)可自动生成并且与每一LFSR实例相关联，以便驱动其控制信号和相关联的外部测试包装器/群集的控制信号(例如，TEST_CAPTURE，SCAN_IN_EN，SCAN_OUT_EN，TEST_MODE等)。

每个控制器模块16可以经由SW通过统称为寄存器18的寄存器中的专用控制寄存器(LBIST_1_1_CTRL_REG，LBIST_1_2_CTRL_REG，…，LBIST_M_NM_CTRL_REG)来编程，并且具有图2所示的通用寄存器LBIST_x_x_CTRL_REG的结构。

如图2所示，除了START位，MULTI_CYCLE和TIMERMODE字段以及N_CAPTURE_CYCLES的数目之外，对于第i个控制器，存在等于相关联的测试集群的数目N_T_CLUSTER[i]的N_TSESSIONS和N_TCYCLES寄存器字段(为了简单起见省略了后缀)。

下文所示的表II包含寄存器LBIST_x_x_CTRL_REG中的字段的详细描述。

表II－寄存器LBIST_X_X_CTRL_REG中的字段。

START位用于经由SW开始由一定数目的测试会话组成的测试活动，所述测试会话的值可使用相对寄存器字段N_TSESSIONS来编程。该值不超过静态定义的最大值N_TSESSIONS[i]。

对于每个测试会话，还可以编程期望数目的测试循环N_TCYCLES，这有助于调整测试覆盖。

如果(且仅当)TIMER_MODE[i]是活动的，则定时器模式也可用于以规则的时间间隔触发测试活动而无需软件干预。在这种情况下，可以从其周期可以由SW编程的内部计数器的计数器结束(EOC)信号获得开始信号。

N_CAPTURE_CYCLES寄存器字段用于生成可配置数目的捕获循环，这有助于在CUT包含顺序元素时增加测试覆盖。MULTI_CYCLE字段如果被激活，则可以用于在测试捕获信号生成中***额外的时钟周期。

以有利的方式，控制寄存器LBIST_1_1_CTRL_REG，LBIST_1_2_CTRL_REG，…，LBIST_M_NM_CTRL_REG可以被配置成从编程接口APB接收测试编程信息，该测试编程信息包括：测试激励发生器被激活以生成用于至少一个被测电路200的测试激励信号IN_TEST_DATA的测试会话数N_TSESSIONS_x_x，和/或在用于至少一个被测电路200的测试会话中激活测试激励发生器12的测试循环数N_TCYCLES，和/或在编程时间激活测试激励发生器12的定时测试模式激活信息TIMER_MODE，和/或指示用于至少一个被测电路200的输出测试信号的捕获周期数的捕获模式信息N_CAPTURE_CYCLES。

在这种情况下，控制寄存器LBIST_1_1_CTRL_REG，LBIST_1_2_CTRL_REG，…，LBIST_M_NM_CTRL_REG可被配置为从测试编程接口APB且除包含捕获模式信息的测试控制信息之外还接收指示用于至少一个被测电路200的输出测试信号的捕获循环数目的N_CAPTURE_CYCLES以及用以在捕获模式信息N_CAPTURE_CYCLES中***额外循环的信息(在MULTI_CYCLE字段中)。

图3示出了示例性测试包装器200，其被配置为接收(对于每个测试集群)来自相关联的LFSR(来自LFSR_1_1，LFSR_1_2，…，LFSR_M_NM，在图1A中共同表示为12)的输入测试数据，并将它们传送到输入扫描链，并将生成的测试向量提供给CUT。

如图3中所详述(且另外在扫描链操作中已知)，来自如图1A和图1B中所说明的架构10的输入测试数据IN_TESTDATA(0)，IN_TEST_DATA(1)…可应用于提供被测电路或CUT的逻辑电路装置LC(HW安全机制或功能块，例如大部分组合)中的节点。

输入测试数据IN_TEST_DATA(0)，IN_TEST_DATA(1)，…可作为逻辑电路装置LC中的“功能”信号IN_0(x)，IN_1(x)，IN_2(x)，…，IN_n－1(x)中的某些“功能”信号的替代，经由在测试模式信号T_M的控制下作用的统称为多路复用器24的多路复用器施加到逻辑电路装置LC，所述测试模式信号T_M经断言以激活测试模式操作。

将来自逻辑电路装置LC的节点的信号OUT_0(x)，OUT_1(x)，OUT_2(x)，…，OUT_n－1(x)施加到以级联扫描链布置连接的一组触发器26中的多路复用器26A，所述级联扫描链布置由SCAN_OUT_EN和TEST_CAPTURE信号(以本领域技术人员本身已知的方式产生)控制。

附图标记28共同表示由测试模式信号T_M(例如，否定的)控制的逻辑门(例如，与门)，以从逻辑电路装置LC传送提取的“功能”输出OUT_0(x)，OUT_1(x)，OUT_2(x)，…，OUT_m－1(x)。

如图3所示，输出测试数据OUT_TEST_DATA(0)，OUT_TEST_DATA(1)…从测试包装器200(例如在耦合到扫描链26的多路复用器30处)获得。

简要地说，如26所示的扫描链包括一组连接在一起的触发器，以在设计处于移位测试模式(即，具有声明的SCAN_OUT_EN使能信号)时用作一种移位寄存器。

为了简单起见，参考等于1的输入和输出并行性，扫描链的第一触发器连接到扫描输入，扫描链中的最后一个触发器连接到扫描输出。

扫描链操作可视为包括三个阶段，即扫描输入(这是扫描输入移位模式阶段，其中通过扫描输入引脚串行加载链中的FF)，捕获(设计保持在功能定时模式中，测试模式响应被捕获)和扫描输出(这是扫描输出移位模式阶段，其中通过扫描输出引脚卸载链中的FF)；扫描输入阶段可以同时进行)。

如上所述的扫描链的结构和操作，包括SCA_IN_EN使能信号和从施加到多路复用器24的触发器(例如，FFn－2)之一导出的信号，在本领域中是常规的。

在这方面，仅作为示例，可以参考S.Sharma："Scan Chains:PnR Outlook”(参见design－reuse.com)，其通过引用并入本文。

出于本文的目的，将了解，经由图3中的信号编码，独热编码，测试会话的索引和由LFSR控制器驱动的测试模式信号T_M来识别(在网络LC中)选定的CUT。

使用相同的信号T_M来将CUT输出路由到包装器输出扫描链26，且同时在测试会话期间(经由门28)对其进行门控，以便避免与SoC/IP布置的其余部分的不需要的干扰。

第i测试包装器的扫描链的FF的数目可以根据针对以下设置的值而自动改变：LFSR_P[i]和N_TINPUTS_P[i]，在面积成本方面有利

如图1B的右手侧所示，所谓的内部“漏斗”，FUNNEL_1，FUNNEL_2，…，FUNNEL_N(总称为32)可用于关联相应的数据集，诸如

OUT_TEST_DATA_1，OUT_TEST_DATA_2，…，OUT_TEST_DATA_X1；

OUT_TEST_DATA_X1+1，OUT_TEST_DATA_X1+2，OUT_TEST_DATA_X1+X2；

…

OUT_TEST_DATA_X1+X2+…XN－1+1，OUT_TEST_DATA_X1+X2+…XN－1+2，…，OUT_TEST_DATA_X1+X2+…XN－1+XN，

到单个签名寄存器SIGNATURE_1_G，SIGNATURE_2_G，…，SIGNATURE_N_G(SIGNATURE_N_G(见图1B中的14)，具有其自己的并行性。

这些漏斗可以用如图4所示的结构来实现。

在图4中例示的布置中，来自以上一组的数据被简要地指示为X1_0，X1_1，X1_2，…，X1_p1－1；X2_0，X2_1，…，X2_p2－1；在由图1B中标记为32_1，32_2，…，32_N的漏斗配置寄存器(funnel_x_cfg，通过接口APB经由软件来配置)产生的使能信号EN_1，EN_2，…，EN_n(每个输入信号一个)的控制下，经由AND门320对Xn_0，…，Xn_pn－1进行选通，然后将其提供给EX－OR逻辑电路322，EX－OR逻辑电路装置322生成要施加到图1B中的MISR块COMPRESSOR_X(COMPRESSOR_1，COMPRESSOR_2，…，COMPRESSOR_N)的“漏斗化”信号s_0，s_1，s_2，…，s_x。

如图4所示，电路322中的每个X－OR门可以接收两个“同源”输入，例如X1_0和X2_0。

在选通级(即，共同指定为320的AND门)之后，提供包括共同指定为322的x位X－OR门的压缩级。这里，值x表示漏斗32(图1B)的压缩比，即输入位的总数与漏斗之间的比率(p1+p2+…)。+pn)和来自漏斗的输出位的总数。

该最后一个值等于相关联的签名的输入并行性，并且由MISR_P[N_MISR_TOT]参数静态地定义。在图4中，通过非限制性示例的方式，x＝2：实际上，每个X－OR门322被示为具有两个输入。

作为实现规范，比率x是整数：例如，在x＝3的情况下，使用具有三个输入的X－OR门322。

如图4所示(示意性地，为了避免过于复杂的表示)，AND门320和X－OR门322之间的连接导致将来自AND门320的输出信号分组为x个元素的组，每个元素从信号X1的位0开始，以信号X2的位0继续，依此类推直到信号Xn的位0，然后以信号X1的位1继续，然后以信号X2的位1继续，依此类推直到信号Xn的位1，对于信号X1到Xn中的所有位以相同的方式继续。

当信号的所有位都被连接时，该信号被从该过程中排除，并且跳到仍然要管理的第一后续信号的位。这样，可以将具有不同幅度的信号组合在一起。

因此，图4是签名控制电路装置的可能的、非强制的实现的示例，该签名控制电路装置被配置为响应于施加到至少一个被测电路的激励信号IN_TEST_DATA而从被测电路(图3中的200，其中涉及电路200的多个实例以具有多个输出组)接收多组测试结果信号，该压缩器电路被配置为从来自至少一个被测电路200的多组测试结果信号中的每一组产生相应的签名比较信号COMPRESSOR_1，COMPRESSOR_2，…，COMPRESSOR_N，用于与签名控制模块组SIGN_1_CTRL，SIGN_2_CTRL，…，SIGN_N_CTRL中的相应参考信号进行比较。

在测试活动期间，除了相应的MISR处理之外，可以在添加或不添加额外的数据压缩的情况下处理输入和输出数据并行性之间的可能失配。

添加压缩可能以某种方式影响测试覆盖，可能由于混叠而产生错误掩蔽，但同时减少测试时间。

由专用配置寄存器给出哪个漏斗输入是活动的，图1B中的漏斗/签名配置寄存器32_1，32_2，…，32_N具有用于漏斗/签名实例的一个配置寄存器。

在测试会话或测试活动期间生成的测试输出数据被压缩在多个输入签名寄存器(见图1B中的14)中，其并行性被静态地定义为被例示的签名的类型和数目。

每个MISR块COMPRESSOR_1，COMPRESSOR_2，…，COMPRESSOR_N与相应的寄存器SIGNATURE_1_G，SIGNATURE_2_G，…，SIGNATURE_N_G相关联，所述寄存器SIGNATURE_1_G，SIGNATURE_2_G，…，SIGNATURE_N_G可经由SW通过接口APB写入，以便存储单个测试会话或整个测试活动的预期/黄金签名。

在单个测试会话结束时或在相关联的LFSR的整个测试活动结束时，可以通过SW，使用漏斗/签名配置寄存器来配置作为所存储的COMPRESSOR_1，COMPRESSOR_2，…，COMPRESSOR_N的由测试产生的所计算的“签名”值与存储在诸如SIGNATURE_1_G，SIGNATURE_2_G，…，SIGNATURE_N_G的相应寄存器中的“黄金”值之间的比较。

再次注意，实施例主要涉及(自测试)架构，而不是涉及为获得这些测试签名和/或在签名控制模块中执行匹配或失配检查所采用的标准。

这些标准可以作为诸如被测电路的性质和类型，预期应用，正在执行的测试的类型等因素的函数来选择。通过另外注意到这里所讨论的测试架构对于这些标准很大程度上是“透明的”，可以在本领域技术人员已知的多种可能选项中选择这些标准。

因此，这样的架构适用于各种各样的设备，包括：如图1A和图1B中所例示的第一电路10，以及如图3中所例示的并且被配置成被带到测试模式(信号T_M)的至少一个第二电路200，其中在该测试模式期间，该至少一个第二电路被耦合到：第一电路10中的测试激励发生器组12以从其接收测试激励信号(例如，IN_TEST_DATA和与之相关联的信号，如先前所讨论的)，以及签名控制电路装置14，20，22，32以响应于施加到其上的激励信号而向其提供测试结果信号，例如OUT_TEST_DATA_1，…，OUT_TEST_DATA_X1+X2+…+XN－1+XN。

如图3所示，该至少一个第二电路200包括：作为测试候选的逻辑电路装置LC，以及扫描链电路24，26，其被配置为：在测试模式期间，将测试输入数据IN_0(x)，IN_1(x)，…，IN_n－1(x)根据来自第一电路10中的测试激励发生器12的测试激励信号而施加到逻辑电路装置LC，并且在测试模式期间从逻辑电路装置LC恢复测试输出信号OUT_0(x)，OUT_1(x)，…，OUT_M－1(x)，并且将测试输出信号根据测试结果信号OUT_TEST_DATA_1，…，OUT_TEST_DATA_X1+X2+…+XN－1+XN而施加到第一电路10中的签名控制电路装置14，20，22，32。

这里讨论的架构和相关的RTL配置参数集在测试各种类型和配置的IP和SoC级别的CUT时是有利的，克服了传统解决方案的某些限制。这尤其适用于通过测试结构同时处理许多不同类型和实例的简单CUT而不复制LBIST控制器的情况。

例如，在此讨论的各个方面被成功地与EDPA安全机制结合使用，如在意大利专利申请No.102020000009358和意大利专利申请No.102020000029759(在提交本申请时为公众所用)中所公开的，其符合用于LPF的ISO 26262ASIL－D覆盖规范，具有减小的面积开销和测试时间。

在不违背基本原则的情况下，细节和实施例可以相对于仅通过示例描述的内容而改变，甚至显著改变，而不脱离保护范围。

Claims (20)

1.一种电路，包括：

测试激励发生器组，所述测试激励发生器组中的每个测试激励发生器能够被激活以根据加载在所述测试激励发生器中的测试激励寄存器中的测试激励信息来产生用于至少一个被测电路的测试激励信号；

控制器组，所述控制器组中的每个控制器被配置为根据加载到一控制寄存器组中的相应控制寄存器中的测试控制信息来控制将测试激励信息加载到所述测试激励发生器组中的相应发生器中的所述测试激励寄存器中；

测试编程接口，被配置为将测试编程信息加载到所述控制寄存器组中的所述控制寄存器中，其中所述测试激励发生器组中的所述测试激励发生器能够根据经由所述测试编程接口加载到所述控制寄存器组中的所述控制寄存器中的测试编程信息来激活；

输入签名寄存器组，其被配置为在其中存储指示从所述测试编程接口接收的签名参考值的签名参考信号；以及

签名控制电路装置，包括耦合到所述输入签名寄存器组中的相应签名寄存器的签名控制模块组，所述签名控制电路装置被配置成：

响应于施加到所述至少一个被测电路的所述测试激励信号而从所述至少一个被测电路接收测试结果信号，

根据从所述至少一个被测电路接收的所述测试结果信号产生签名比较信号，

在所述签名控制模块组中将根据从所述至少一个被测电路接收的所述测试结果信号产生的所述签名比较信号与所述输入签名寄存器组中的相应签名参考信号进行比较，以及

响应于根据从所述至少一个被测电路接收的所述测试结果信号产生的所述签名比较信号与所述输入签名寄存器组中的相应签名参考信号不匹配而产生错误信号。

2.根据权利要求1所述的电路，其中所述控制寄存器组中的所述控制寄存器被配置为从所述测试编程接口接收测试编程信息，所述测试编程信息包括：

测试会话数目，针对所述测试会话数目激活所述测试激励发生器组中的测试激励发生器以产生用于所述至少一个被测电路的测试激励信号，

测试循环数目，针对所述测试循环数目在用于所述至少一个被测电路的测试会话中激活所述测试激励发生器组中的测试激励发生器，

定时测试模式激活信息，用于在编程时间激活所述测试激励发生器组中的测试激励发生器，或

捕获模式信息，指示用于所述至少一个被测电路的输出测试信号的捕获周期的数目。

3.根据权利要求2所述的电路，其中所述控制寄存器组中的所述控制寄存器被配置为从所述测试编程接口接收测试控制信息，所述测试控制信息包括指示用于所述至少一个被测电路的输出测试信号的捕获循环的数目的捕获模式信息以及用以在所述捕获模式信息中***额外循环的信息。

4.根据权利要求1所述的电路，其中所述测试激励发生器组中的每个测试激励发生器包括作为所述测试激励发生器中的所述测试激励寄存器的线性反馈移位寄存器。

5.根据权利要求1所述的电路，其中所述测试激励发生器组被配置为产生用于所述至少一个被测试电路的所述测试激励信号，所述至少一个被测试电路具有与其耦合的信号，包括：

测试模式指示信号；

扫描输入和扫描输出使能信号；或

测试捕获信号。

6.根据权利要求1所述的电路，其中所述签名控制电路装置包括压缩器电路装置，所述压缩器电路被配置为响应于施加到所述至少一个被测电路的所述测试激励信号而从所述至少一个被测电路接收多个测试结果信号组，所述压缩器电路装置被配置为根据来自所述至少一个被测电路的所述多个测试结果信号组中的每组测试结果信号产生相应的签名比较信号，以用于与所述签名控制模块组中的相应参考信号进行比较。

7.一种装置，包括：

根据权利要求1所述的电路；以及

至少一个附加电路，被配置为被带入测试模式，其中在所述测试模式期间，所述至少一个附加电路耦合到：

所述电路中的所述测试激励发生器组，以从其接收所述测试激励信号，以及

所述签名控制电路装置，以响应于施加到其的所述测试激励信号而向其提供所述测试结果信号。

8.根据权利要求7所述的装置，其中所述至少一个附加电路包括：

待测试的逻辑电路装置；以及

扫描链电路装置，其被配置为：

在所述测试模式期间将测试输入数据根据来自所述电路中的所述测试激励发生器组的所述测试激励信号而施加到所述逻辑电路装置，

在所述测试模式期间从所述逻辑电路装置恢复测试输出信号，并且

将所述测试输出信号作为测试结果信号施加到所述电路中的所述签名控制电路装置。

9.一种电路，包括：

测试激励发生器组，被配置为产生用于至少一个被测电路的测试激励信号；

控制器组，耦合到所述测试激励发生器组并被配置为控制所述测试激励发生器组中测试激励信息的加载；以及

测试编程接口，耦合到所述控制器组并被配置为将测试编程信息加载到所述控制器组中，所述测试激励发生器组在运行时能够由所述控制器组经由软件使用所述测试编程接口来配置。

10.根据权利要求9所述的电路，进一步包括：

输入签名寄存器组，其被配置为在其中存储指示从所述测试编程接口接收的签名参考值的签名参考信号；以及

签名控制电路装置，所述签名控制电路装置包括耦合到所述输入签名寄存器组中的相应签名寄存器的签名控制模块组，所述签名控制电路装置被配置为：

响应于施加到所述至少一个被测电路的所述测试激励信号而从所述至少一个被测电路接收测试结果信号，

根据从所述至少一个被测电路接收的所述测试结果信号产生签名比较信号，

在所述签名控制模块组中将根据从所述至少一个被测电路接收的所述测试结果信号产生的所述签名比较信号与所述输入签名寄存器组中的相应签名参考信号进行比较，以及

响应于根据从所述至少一个被测电路接收的所述测试结果信号产生的所述签名比较信号与所述输入签名寄存器组中的相应签名参考信号不匹配而产生错误信号。

11.根据权利要求10所述的电路，其中所述签名控制电路装置包括压缩器电路装置，所述压缩器电路被配置为响应于施加到所述至少一个被测电路的所述测试激励信号而从所述至少一个被测电路接收多个测试结果信号组，所述压缩器电路装置被配置为根据来自所述至少一个被测电路的所述多个测试结果信号组中的每组测试结果信号产生相应的签名比较信号，用于与所述签名控制模块组中的相应参考信号进行比较。

12.根据权利要求9所述的电路，进一步包括：

控制寄存器组，其被配置为从所述测试编程接口接收测试编程信息，所述测试编程信息包括测试会话数目，针对所述测试会话数目激活所述测试激励发生器组中的测试激励发生器以产生用于所述至少一个被测电路的测试激励信号。

13.根据权利要求9所述的电路，进一步包括：

控制寄存器组，其被配置为从所述测试编程接口接收测试编程信息，所述测试编程信息包括测试循环数目，针对所述测试循环在用于所述至少一个被测电路的测试会话中激活所述测试激励发生器组中的测试激励发生器。

14.根据权利要求9所述的电路，进一步包括：

控制寄存器组，被配置为从所述测试编程接口接收测试编程信息，所述测试编程信息包括定时测试模式激活信息，以用于在编程时间激活所述测试激励发生器组中的测试激励发生器。

15.根据权利要求9所述的电路，进一步包括：

控制寄存器组，被配置为从所述测试编程接口接收测试编程信息，所述测试编程信息包括捕获模式信息，指示用于所述至少一个被测电路的输出测试信号的捕获周期的数目。

16.根据权利要求15所述的电路，其中所述控制寄存器组进一步被配置为从所述测试编程接口接收测试控制信息，所述测试控制信息包括用以在所述捕获模式信息中***额外循环的信息。

17.一种方法，包括：

将测试激励信号施加到至少一个被测电路，所述测试激励信号根据加载在测试激励发生器组中的测试激励寄存器中的测试激励信息而在所述测试激励发生器组中产生；

根据加载到控制寄存器组中的相应控制寄存器中的测试编程信息来控制所述测试激励发生器的所述测试激励寄存器中的所述测试激励信息的加载，根据加载到所述控制寄存器组中的所述控制寄存器中的所述测试编程信息来激活所述测试激励发生器组中的所述测试激励发生器；

响应于施加到所述至少一个被测电路的所述测试激励信号，从所述至少一个被测电路接收测试结果信号；

根据从所述至少一个被测电路接收的所述测试结果信号产生签名比较信号；

将根据从所述至少一个被测电路接收的所述测试结果信号产生的所述签名比较信号与存储在输入签名寄存器组中的相应可编程签名参考信号进行比较；以及

响应于根据从所述至少一个被测电路接收的所述测试结果信号产生的所述签名比较信号与存储在所述输入签名寄存器组中的相应可编程签名参考信号不匹配而产生错误信号。

18.根据权利要求17所述的方法，其中所述测试编程信息包括：

测试会话数目，针对所述测试会话数目激活所述测试激励发生器组中的测试激励发生器以产生用于所述至少一个被测电路的测试激励信号，

测试循环数目，针对所述测试循环数目在用于所述至少一个被测电路的测试会话中激活所述测试激励发生器组中的测试激励发生器，

定时测试模式激活信息，用于在编程时间激活所述测试激励发生器组中的测试激励发生器，或

捕获模式信息，指示用于所述至少一个被测电路的输出测试信号的捕获周期的数目。

19.根据权利要求18所述的方法，其中所述控制寄存器组中的所述控制寄存器进一步被配置为接收测试控制信息，所述测试控制信息包括指示用于所述至少一个被测电路的输出测试信号的捕获循环的数目的捕获模式信息以及用以在所述捕获模式信息中***额外循环的信息。

20.根据权利要求17所述的方法，进一步包括：

响应于施加到所述至少一个被测电路的所述测试激励信号，由压缩器电路从所述至少一个被测电路接收多个结果测试信号组；以及

由所述压缩器电路产生相应的签名比较信号，用于与来自所述至少一个被测电路的所述多个测试结果信号组中的每个组的相应可编程签名参考信号进行比较。

Images