CN115134064B - 数据同步的方法及电子设备 - Google Patents

数据同步的方法及电子设备 Download PDF

Info

Publication number
CN115134064B
CN115134064B CN202110329850.6A CN202110329850A CN115134064B CN 115134064 B CN115134064 B CN 115134064B CN 202110329850 A CN202110329850 A CN 202110329850A CN 115134064 B CN115134064 B CN 115134064B
Authority
CN
China
Prior art keywords
synchronization sequence
sequence
preset
correlation peak
subsequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110329850.6A
Other languages
English (en)
Other versions
CN115134064A (zh
Inventor
周俭军
武龙
严传高
刘马良
狄伟
王天鹏
朱清豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202110329850.6A priority Critical patent/CN115134064B/zh
Priority to PCT/CN2022/082333 priority patent/WO2022206496A1/zh
Priority to EP22778679.5A priority patent/EP4290800A1/en
Publication of CN115134064A publication Critical patent/CN115134064A/zh
Application granted granted Critical
Publication of CN115134064B publication Critical patent/CN115134064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本申请实施例公开了一种数据同步的方法及电子设备，在接收到的同步序列和预设同步序列的最大相关峰不小于判决门限时，即可确定接收端和发送端之间的同步成功；而在接收到的同步序列和预设同步序列的最大相关峰小于判决门限时，接收端上报错误信息，并根据错误信息调整判决门限至不大于最大相关峰，这样，接收到的同步序列和预设同步序列的最大相关峰再次和调整后的判决门限比较时，该最大相关峰小于或等于调整后的判决门限，接收端和发送端之间的同步成功。因此，应用本申请实施例提供的数据同步的方法，能够提高接收端和发送端之间同步成功的几率，进而在接收端和发送端之间可以高速传输有效载荷数据。

Description

数据同步的方法及电子设备
技术领域
本申请涉及移动终端技术领域，尤其涉及一种数据同步的方法及电子设备。
背景技术
在部分通过单端或差分信号传输数据的过程中，可以采用同步序列来判断当前的数据传输是否受到干扰。其原理是：发送端在传输载荷数据之前，先传输同步序列，该同步序列是发送端和接收端均已知的，接收端在接收到同步序列后，判断接收到的同步序列与已知的同步序列是否一致，如果一致，则同步成功，说明当前传输环境未受到干扰，可以传输载荷数据；否则，同步失败，当前传输环境受到干扰，此时数据传输会中断。可见，上述同步方式，只有在接收到的同步序列和已知同步序列一致时，才同步成功，同步成功几率较低。
例如，MIPID-PHY是可以应用于移动终端产品的源同步(即有独立的时钟通道)、高速(目前协议上限到2.5Gbps)、低功耗及低成本的物理层，主要用于将显示屏串行接口(display serial interface，DSI)和摄像头串行接口(camera serial interface，CSI)与中央处理器进行连接。MIPI D-PHY传输模式有低功耗(LP)模式和高速(HS)模式两种，其中，HS模式采用差分信号形式用于突发数据传输，LP模式采用单端信号用于控制指令的传输。
然而，随着终端手机、平板、笔记本电脑等产品集成度越来越高，射频***与使用MIPID-PHY传输数据的摄像、显示等组件耦合度越来越高，MIPI D-PHY易受到射频***的干扰。例如，在采用MIPID-PHY中差分信号进行传输时，理论上外界耦合到传输信道的共模噪声，可以通过差分的方式抵消掉，但由于外界噪声耦合到同一对差分线DP和DN的幅值可能不一样，或者由于差分线DP和DN的阻抗及电长度不对称性，外界耦合到传输信道上共模噪声可能转换成差模噪声，导致难以完全通过差分的方式将干扰噪声抵消掉。当干扰噪声耦合到MIPI D-PHY数据传输信道上，则同步序列可能会出现误码情况，导致接收端无法准确识别发送端传递过来的同步序列，即接收端和发送端之间的同步失败造成其同步成功的几率较低。
发明内容
本申请实施例公开了一种数据同步的方法及电子设备，可实现在接收到的同步序列和预设同步序列的最大相关峰不小于判决门限时，就可确定接收端和发送端之间的同步成功，这样，无需在接收到的同步序列和预设同步序列完全相同时，才确定接收端和发送端之间的同步成功，因此，应用该方法，能够提高接收端和发送端之间的同步成功的几率。
第一方面，本申请实施例提供了一种数据同步的方法，该方法应用于接收端，该方法包括：接收来自发送端的同步序列，所述同步序列用于接收端和发送端之间的同步；确定接收到的同步序列与预设同步序列的最大相关峰，所述预设同步序列与所述发送端发送的同步序列相同，最大相关峰用于指示所述接收到的同步序列与预设同步序列的相似度；当所述接收到的同步序列与预设同步序列的最大相关峰不小于判决门限时，确定所述接收端和所述发送端之间的同步成功；接收来自所述发送端的所述同步序列对应的有效载荷数据。
上述数据同步的方法，在接收到的同步序列和预设同步序列的最大相关峰不小于判决门限时，即可确定接收端和发送端之间的同步成功，这样，能够提高接收端和发送端之间的同步成功的几率，进而可以在接收端和发送端之间高速传输有效载荷数据。
结合第一方面，在一些实施例中，接收端确定接收到的同步序列与预设同步序列的最大相关峰的一种实现方式可以是：确定所述接收到的同步序列中的每一个子序列与所述预设同步序列的相关峰，所述子序列为所述接收到的同步序列中第1至m位字符组成的序列，m为不大于P的正整数，P为所述接收到的同步序列的长度，所述子序列与所述预设同步序列的相关峰用于指示所述子序列与所述预设同步序列的相似度；将所述接收到的同步序列中的所有子序列分别与所述预设同步序列的相关峰中的最大值确定为所述接收到的同步序列与预设同步序列的最大相关峰。
接收端从接收到的同步序列的各个子序列与预设同步序列的相关峰中确定出一个最大相关峰，该最大相关峰可以指示接收到的同步序列中和预设同步序列的相似度。
结合第一方面，在一些实施例中，接收端确定所述接收到的同步序列中的每一个子序列与所述预设同步序列的相关峰的一种实现方式可以是：确定所述接收到的同步序列中的每一个子序列中每一位字符对应的相关值，其中，所述相关值用于指示两位字符是否相同，第m个子序列中的第i位字符对应的相关值为所述第m个子序列中的第i位字符和所述预设同步序列的第P-m+i位字符的相关值，i为不大于m的正整数；将相关值集合中的相关值求和，得到所述每一个子序列与所述预设同步序列的相关峰，所述相关值集合包括所述每一个子序列的每一位字符对应的相关值。
其中，接收端首先确定接收到的同步序列中的一个子序列中每一位字符对应的相关值，进一步可以确定该子序列与预设同步序列的相关峰为该子序列中所有字符对应的相关值的和，这样确定的相关峰可以指示该子序列整体上和预设同步序列的相似度。
结合第一方面，在一些实施例中，所述每一个子序列中的第i位字符和所述预设同步序列的第P-m+i位字符的相关值为所述每一个子序列中的第i位字符和所述预设同步序列的第P-m+i位字符的乘积或异或值。
结合第一方面，在一些实施例中，所述方法还包括：当所述接收到的同步序列与预设同步序列的最大相关峰小于判决门限时，接收端调整所述判决门限，直至调整后的判决门限不大于所述最大相关峰或所述调整后的判决门限不在门限范围内，所述门限范围的上限为所述最大相关峰，所述门限范围的下限为所述接收到的同步序列中的所有子序列分别与所述预设同步序列的相关峰中的次大值。
在接收到的同步序列和预设同步序列的最大相关峰小于判决门限时，接收端调整判决门限至不大于上述最大相关峰，这样，最大相关峰与调整后的判决门限比较时，接收到的同步序列和预设同步序列的最大相关峰小于或等于调整后的判决门限，接收端和发送端之间的同步成功。因此，接收端调整判决门限，能够进一步地提高接收端和发送端之间的同步成功的几率。
结合第一方面，在一些实施例中，所述判决门限的初始值是所述预设同步序列中的所有子序列分别与所述预设同步序列的相关峰中的最大值与次大值之间的值。
判决门限的初始值设置在预设同步序列的所有子序列和预设同步序列的相关峰中的最大值和次大值之间，在接收到的同步序列和预设同步序列的最大相关峰不小于该判决门限的初始值时，可以说明接收到的同步序列和预设同步序列的相似度较高，即接收到的同步序列误码较少。
结合第一方面，在一些实施例中，所述接收到的同步序列包括多组第一序列，所述预设同步序列包括多组第二序列，所述接收到的同步序列中的第k组第一序列对应于所述预设同步序列中的第k组第二序列，k为不大于所述接收到的同步序列中总组数的正整数，所述确定接收到的同步序列与预设同步序列的最大相关峰的一种实现方式可以是：接收端确定所述多组第一序列中每一组第一序列对应的最大相关峰为所述每一组第一序列与所述每一组第一序列对应的第二序列的最大相关峰，所述确定接收到的同步序列与预设同步序列的最大相关峰包括所述每一组第一序列对应的最大相关峰；当所述接收到的同步序列与预设同步序列的最大相关峰不小于判决门限时，接收端确定所述接收端和所述发送端之间的同步成功，包括：当所述多组第一序列中存在Q组第一序列对应的最大相关峰均不小于判决门限时，确定所述接收端和所述发送端之间的同步成功，Q为不大于所述接收到的同步序列中总组数的正整数。
在同步序列包括多组序列时，将每组第一序列对应的最大相关峰和其对应的判决门限进行比较，当有些第一序列对应的最大相关峰不满足不小于其对应的判决门限时，只要多组第一序列中存在Q组第一序列对应的最大相关峰均不小于判决门限(初始值或每次调整后的值)时，就可以确定接收端和发送端之间的同步成功，这样，进一步地提升了接收端和发送端之间的同步成功几率。
结合第一方面，在一些实施例中，所述每一个第一序列对应的判决门限由所述每一组第一序列与所述每一组第一序列对应的第二序列确定。
接收端在接收同步序列的过程中，噪声可能在改变，接收到的每一组第一序列受到噪声干扰的程度可能不同，因此，也应该根据噪声影响的程度随时改变每一组第一序列对应的判决门限。接收到的每一组第一序列和其对应的第二序列的相关峰也可以指示接收到的每一组第一序列受到噪声影响的程度，因此，每一组第一序列对应的判决门限可以根据每一组第一序列和其对应的第二序列的相关峰来确定。
结合第一方面，在一些实施例中，所述同步序列为协议序列、巴克码序列、伪随机码序列、m序列和ZC序列中的至少一种。
在本申请实施例提供的数据同步的方法中，不限制同步序列中的序列种类，这样，该数据同步的方法的应用将更加灵活。
第二方面，本申请实施例提供一种电子设备，包括：一个或多个处理器，一个或多个存储器和一个或多个数据传输接口，所述一个或多个数据传输接口、所述一个或多个存储器分别与所述一个或多个处理器耦合；所述一个或多个数据传输接口用于传输接收端和发送端之间的数据；所述一个或多个存储器用于存储计算机程序代码，所述计算机程序代码包括计算机指令；所述处理器用于调用所述计算机指令执行以下操作：通过所述数据传输接口接收来自所述发送端的同步序列，所述同步序列用于所述接收端和所述发送端之间的同步；确定接收到的同步序列与预设同步序列的最大相关峰，所述预设同步序列与所述发送端发送的同步序列相同，最大相关峰用于指示所述接收到的同步序列与预设同步序列的相似度；
当所述接收到的同步序列与预设同步序列的最大相关峰不小于判决门限时，确定所述接收端和所述发送端之间的同步成功；通过所述数据传输接口接收来自所述发送端的所述同步序列对应的有效载荷数据。
结合第二方面，在一些实施例中，所述处理器执行确定接收到的同步序列与预设同步序列的最大相关峰，包括执行：确定所述接收到的同步序列中的每一个子序列与所述预设同步序列的相关峰，所述子序列为所述接收到的同步序列中前n位字符组成的序列，n为不大于P的正整数，P为所述接收到的同步序列的长度，所述子序列与所述预设同步序列的相关峰用于指示所述子序列与所述预设同步序列的相似度；将所述接收到的同步序列中的所有子序列分别与所述预设同步序列的相关峰中的最大值确定为所述接收到的同步序列与预设同步序列的最大相关峰。
结合第二方面，在一些实施例中，所述处理器执行确定所述接收到的同步序列中的每一个子序列与所述预设同步序列的相关峰，包括执行：确定所述接收到的同步序列中的每一个子序列中每一位字符对应的相关值，其中，所述相关值用于指示两位字符是否相同，第m个子序列中的第i位字符对应的相关值为所述第m个子序列中的第i位字符和所述预设同步序列的第P-m+i位字符的相关值，i为不大于m的正整数；将相关值集合中的相关值求和，得到所述每一个子序列与所述预设同步序列的相关峰，所述相关值集合包括所述每一个子序列的每一位字符对应的相关值。
结合第二方面，在一些实施例中，所述每一个子序列中的第i位字符和所述预设同步序列的第P-m+i位字符的相关值为所述每一个子序列中的第i位字符和所述预设同步序列的第P-m+i位字符的乘积或异或值。
结合第二方面，在一些实施例中，所述处理器还用于执行：当所述接收到的同步序列与预设同步序列的最大相关峰小于判决门限时，调整所述判决门限，直至调整后的判决门限不大于所述最大相关峰或所述调整后的判决门限不在门限范围内，所述门限范围的上限为所述最大相关峰，所述门限范围的下限为所述接收到的同步序列中的所有子序列分别与所述预设同步序列的相关峰中的次大值。
结合第二方面，在一些实施例中，所述判决门限的初始值是所述预设同步序列中的所有子序列分别与所述预设同步序列的相关峰中的最大值与次大值之间的值。
结合第二方面，在一些实施例中，所述接收到的同步序列包括多组第一序列，所述预设同步序列包括多组第二序列，所述接收到的同步序列中的第k组第一序列对应于所述预设同步序列中的第k组第二序列，k为不大于所述接收到的同步序列中总组数的正整数，所述处理器执行确定接收到的同步序列与预设同步序列的最大相关峰，包括执行：确定所述多组第一序列中每一组第一序列对应的最大相关峰为所述每一组第一序列与所述每一组第一序列对应的第二序列的最大相关峰，所述确定接收到的同步序列与预设同步序列的最大相关峰包括所述每一组第一序列对应的最大相关峰；所述处理器执行当所述接收到的同步序列与预设同步序列的最大相关峰不小于判决门限时，确定所述接收端和所述发送端之间的同步成功，包括执行：当所述多组第一序列中存在Q组第一序列对应的最大相关峰均不小于判决门限时，确定所述接收端和所述发送端之间的同步成功，Q为不大于所述接收到的同步序列中总组数的正整数。
结合第二方面，在一些实施例中，所述每一个第一序列对应的判决门限由所述每一组第一序列与所述每一组第一序列对应的第二序列确定。
结合第二方面，在一些实施例中，所述同步序列为协议序列、巴克码序列、伪随机码序列、M序列和ZC序列中的至少一种。
第三方面，本申请实施例提供了一种计算机存储介质，包括计算机指令，当所述计算机指令在电子设备上运行时，使得所述电子设备执行如第一方面以及第一方面中任一可能的实现方式描述的数据同步的方法。
可以理解地，上述第二方面提供的电子设备和第三方面提供的计算机可读存储介质均用于执行上述第一方面所提供的方法。因此，其所能达到的有益效果可参考对应方法中的有益效果，此处不再赘述。
附图说明
图1是本申请实施例提供的一种摄像头、处理器和显示屏三者之间的数据传输过程的示意图；
图2A是本申请实施例提供的一种MIPI D-PHY200的示意图；
图2B是本申请实施例提供的一种MIPI D-PHY高速数据传输从停止状态到开始发送传输数据经历的过程的示意图；
图3为本实施例提供的一种数据同步的方法的流程示意图；
图4A为本实施例提供的一种接收端接收到的同步序列在传输过程中受到噪声的影响产生了误码的情况的示意图；
图4B为本实施例提供的一种在没有噪声干扰的情况下不同时刻接收端接收到的同步序列与预设同步序列的对比示意图；
图5为本实施例提供的一种通过电路计算P位同步序列的第m个子序列与预设同步序列的相关峰的示意图；
图6为本实施例提供的一种在没有噪声干扰的情况下，计算第5个子序列与预设同步序列的相关峰的示意图；
图7、图9、图10、图11、图12和图13本实施例提供的一些在没有噪声或有噪声干扰的情况下，接收端确定接收到的同步序列的各个子序列与预设同步序列的相关峰、以及各种情况下判决门限的示意图；
图8为本实施例提供的另一种通过电路计算P位同步序列的第m个子序列与预设同步序列的相关峰的示意图；
图14为本实施例提供的一些各种长度的巴克码作为预设同步序列时，预设同步序列的每一个子序列和预设同步序列的相关峰、以及初始判决门限的示意图；
图15-图16为本实施例提供的一些包括多组序列的同步序列和预设同步序列的最大相关峰、以及相对应的判决门限的示意图；
图17本申请实施例示例性提供的电子设备100的软件结构框图。
具体实施方式
本申请以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括复数表达形式，除非其上下文中明确地有相反指示。还应当理解，本申请中使用的术语“和/或”是指并包含一个或多个所列出项目的任何或所有可能组合。
下面介绍本申请实施例涉及的技术术语。
1、数据传输接口
本申请实施例中数据传输接口可以是移动产业处理器接口(mobile industryprocessor interface，MIPI)、低电压差分信号(low voltage differential signaling，LVDS)接口、通用串行总线(universal serial bus，USB)接口、嵌入式显示接口(EmbeddedDisplay Port)、串行器-解串器(SerDes)接口、LPDP等。
其中，各个接口的相关描述如下：
MIPI，是MIPI联盟发起的为移动应用处理器制定的开放标准和一个规范。主要是手机内部的接口(摄像头、显示屏接口、射频/基带接口)等标准化，从而减少手机内部接口的复杂程度及增加设计的灵活性。
LVDS，是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
USB，是一种串口总线标准，也是一种输入输出接口的技术规范，被广泛地应用于个人电脑和移动设备等信息通讯产品，并扩展至摄影器材、数字电视(机顶盒)、游戏机等其它相关领域，USB接口可以用于连接充电器为电子设备充电，也可以用于电子设备与***设备之间传输数据。
eDP，是视讯电子标准协会针对嵌入式显示面板的使用需求，所制定的新一代面板接口技术，用来取代现行个人电脑(PC)应用上的视讯图形阵列(VGA)与数位影像接口(DVI)接口，并代替高解析度多媒体接口(HDMI)。
SerDes，是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。
2、MIPI
MIPI是移动领域最主流的视频传输接口规范，可以包括MIPI D-PHY、MIPI C-PHY、MIPI M-PHY和MIPIA-PHY等。
其中，MIPI D-PHY是应用于移动终端产品的源同步(即有独立的时钟通道)、高速(目前协议上限到2.5Gbps)、低功耗及低成本的物理层，主要用于将串行显示接口(displayserial interface，DSI)和串行摄像头接口(camera serial interface，CSI)与中央处理器进行连接。
MIPI C-PHY也用于将串行显示接口(display serial interface，DSI)和串行摄像头接口(camera serial interface，CSI)与中央处理器进行连接的物理层，是电压驱动型，由于是两两相差，信号较弱，没有单独的同步信号线，必须要求传输距离短，不能走差分线对。
MIPI M-PHY，是一种高速串行物理层，使用具有嵌入式时钟的差分信号。它提供两种传输模式，具有不同的比特信号和时钟方案，旨在用于不同的带宽范围，以在更广泛的数据速率范围内实现更好的功效。可达到的峰值传输速率在一个通道上为11.6Gbps，在四个通道上为46.4Gbps。每个通道的高带宽可以减少所需的通道数量。MIPI M-PHY专为需要快速通信通道以实现高分辨率图像，高视频帧率和大型显示器或存储器的数据密集型应用而设计。它是一种多功能物理层，它可以互连智能手机，可穿戴设备，个人电脑或者大型***(如汽车)中的组件。
MIPI A-PHY是一种属于串行器-解串器(SerDes)范畴的物理层，为点对点拓扑中的非对称数据链路，具有高速单向数据、嵌入式双向控制数据等能力，并且可以在同一根电缆上增加电力传输的能力，可以进行长距离的传输，MIPIA-PHY可以用于汽车应用和IOT领域。
本申请实施例以MIPI D-PHY为例来说明，应理解，本申请数据同步方法可以应用于上述任一种数据传输接口。
下面以通过MIPI D-PHY进行数据传输为例介绍本申请实施例的一种应用场景。
例如，图1为摄像头传感器10、处理器20和显示屏30三者之间的数据传输过程，如图1所示，摄像头传感器10的摄像头接口11与处理器20中的摄像头接口21相连接，摄像头传感器10采集到的数据通过摄像头接口11和摄像头接口21传输到处理器20，处理器20可以通过图像处理模块22将采集到的数据做进一步处理后通过显示屏接口23和显示屏接口31发送到显示屏30，由显示屏30进行图像的显示。
上述摄像头接口11与摄像头接口21之间的数据传输、显示屏接口23和显示屏接口31之间的数据传输可以通过MIPI D-PHY数据传输来实现。具体地，上述摄像头接口可以为CSI，上述显示屏接口可以是DSI。
应理解，在一些场景中，摄像头传感器为发送端，处理器为接收端；在另一些场景中，处理器为发送端，显示屏为接收端。
图2A为本申请实施例提供的一种MIPI D-PHY200的示意性说明图，D-PHY200包括时钟通道203，一个或多个数据通道(如图2A所示的第0数据通道204、…、第N数据通道205)，N为不大于4的正整数，例如，多个数据通道可以为2-4个数据通道。时钟通道203用于传输同步时钟信号，数据通道用于传输通过协议组包生成的数据信号。如图2A所示，Clock+/Clock-为MIPI协议组包生成的差分模拟时钟信号，Data0+/Data0-为一组MIPI协议组包生成的差分模拟数据信号，DataN+/DataN-为另一组MIPI协议组包生成的差分模拟数据信号。
MIPI D-PHY支持高速(High Speed，HS)和低功耗(Low Power，LP)两种工作模式。HS模式下采用差分信号，功耗较大，但是可以传输很高的数据速率(目前协议上限到2.5Gbps)；而LP模式下采用单端信号，数据速率很低(＜10Mbps)，但是相应的功耗也很低。两种模式的结合保证了MIPI总线在需要传输大量数据时可以高速传输，而在不需要大数据量传输时又能够减少功耗。
如图2B所示为MIPI D-PHY高速数据传输从停止状态到开始发送传输数据经历的过程的示意性说明图。在不需要大数据量传输的时候，所有MIPI D-PHY数据通道保持在LP模式的LP-11状态，这个LP-11状态也被称为停止状态。在需要发送高速有效载荷数据时，即需要MIPID-PHY数据通道LP模式转换成HS模式，该转换过程包括驱动LP-11状态到LP-01(高速请求状态)，再到LP-00桥接状态，这时使能高速驱动器并关闭低功耗驱动器，进而驱动HS-0，进一步发送端会向接收端发送一个特定的同步序列(如00011101)，这个同步序列用于激活数据通道对高速有效载荷数据的同步传输，只有当接收端接收到的同步序列和预设同步序列满足同步成功的条件时，发送端会继续向接收端发送高速有效载荷数据，直到发送端驱动停止状态，此时在数据通道转换为LP-11状态，LP-11状态会将数据通道从HS模式转换为LP模式。
不同于现有技术中的同步序列的同步过程中的同步成功的条件，即在接收端接收到的同步序列与已知的同步序列(也称为预设同步序列)完全一致时，才判定为同步成功，本申请实施例中接收端可以确定接收到的同步序列与预设同步序列的最大相关峰，该最大相关峰可以指示接收到的同步序列与预设同步序列的相似度，当接收到的同步序列与预设同步序列的最大相关峰不小于判决门限时，则接收端和发送端之间的同步成功，此时，就可以进一步地传输有效载荷数据。
请参阅图3，图3为本实施例提供的一种数据同步的方法的流程示意图。该方法可以由上述图2A所示的发送端和接收端来实现，在图1所示的场景中，当发送端为摄像头传感器时，接收端为处理器；当发送端为处理器时，接收端为显示屏。如图3所示，该方法可以包括但不限于如下步骤：
S01、发送端在发送有效载荷数据前***同步序列。
S02、接收端等待发送端的同步序列。
同步序列用于接收端和发送端之间的同步，发送端发送的同步序列与接收端的预设同步序列相同。同步序列包括一位或多位的字符(如0、1)，可以为协议序列、巴克码(Barker code)序列、伪随机(或伪噪声，Pseudorandom Noise，PN)码序列、M序列和Zadoff-Chu(ZC)序列中的至少一种，也可以是其他自定义序列。其中，协议序列为MIPI协议中常用的序列，如“00011101”。
S03、发送端向接收端发送同步序列和有效载荷数据。
S04、接收端接收来自发送端的同步序列。
其中，在数据的传输过程中，发送和接收到的数据可以一次一位的传送，每一位为1或者为0，也可以一次传递多位，如D-PHY协议序列“00011101”被打包一次性传递。
应理解，在无噪声干扰的情况下，接收端接收到的同步序列与接收端的预设同步序列相同；而在有噪声干扰的情况下，如图4A所示，接收端接收到的同步序列在传输过程中受到噪声的影响产生了误码(图4A中的(a))或该同步序列叠加了干扰噪声(图4A中的(b))，其中，接收端在对接收到的同步序列的模拟信号转换成数字信号时，叠加了干扰噪声的同步序列的也会被转换成包括了一个或多个误码的序列，因此在噪声的干扰下，接收端接收到的同步序列可能会包括一个或多个误码。
在接收端执行S04之后，接收端确定接收到的同步序列与预设同步序列的最大相关峰，该最大相关峰用于指示所述接收到的同步序列与预设同步序列的相似度。
其中，接收端确定接收到的同步序列与预设同步序列的最大相关峰的一种实现可以包括如下步骤：
S051、接收端确定接收到的同步序列的每一个子序列。
接收端通过模数转换器(ADC)将接收到的同步序列的模拟信号转换为数字信号，数字信号用字符1或0表示。其中，子序列为接收端接收到的同步序列中第1至n位字符组成的序列，n为不大于P的正整数，P为接收到的同步序列的长度。同步序列的长度为P，则同步序列有P个子序列，第m个子序列为接收端接收到前m位字符组成的序列。例如，同步序列00011101，则同步序列的第1-8个子序列依次为0、00、000、0001、00011、000111、0001110、00011101。
需要说明的是，发送端将预设同步序列的字符依次发送给接收端，此时，接收端接收到的同步序列与预设同步序列中的字符是一一对应的，即预设同步序列中的第j位字符对应于接收到的同步序列中的第j位字符，j为不大于P的正整数。其中，“接收到的同步序列”为接收端在一次载荷数据传输过程中总共接收到的同步序列。不同时刻接收到的同步序列可以认为是一个子序列。
以预设同步序列00011101为例，图4B为在没有噪声干扰的情况下不同时刻接收端接收到的同步序列与预设同步序列的对比示意图。接收端接收来自发送端的同步序列的过程，如图4B所示，发送端的同步序列的每一位字符依次进入接收端，图4B列出了不同时刻接收端接收到的为同步序列的1位字符、2位字符...8位字符与预设同步序列的对应的数字信号的示意图。
S052、接收端确定接收到的同步序列中的每一个子序列与预设同步序列的相关峰。其中，子序列与所述预设同步序列的相关峰用于指示子序列与预设同步序列的相似度。
在具体的实施方式中，接收端确定接收到的同步序列的每一个子序列中每一位字符对应的相关值。相关值用于指示两位字符是否相同，每一个子序列中的第i位字符对应的相关值为每一个子序列中的第i位字符和预设同步序列的第P-m+i位字符的相关值，i为不大于m的正整数。每一个子序列中的第i位字符和预设同步序列的第P-m+i位字符的相关值为每一个子序列中的第i位字符和预设同步序列的第P-m+i位字符的乘积或异或值。进一步地，接收端将相关值集合中的相关值求和，得到接收到的同步序列的每一个子序列与预设同步序列的相关峰，该相关值集合包括每一个子序列的每一位字符对应的相关值。
下面以第m个子序列“c1c2c3c4...cm”的和预设同步序列的相关峰计算过程为例来介绍各个子序列和预设同步序列的相关峰的计算方法，如下为第m个子序列的和预设同步序列的相关峰计算的实现方式A和实现方式B。
实现方式A：以第m个子序列的第i位字符对应的相关值为第i位字符和预设同步序列的第P-m+i位字符的乘积，则第m个子序列的和预设同步序列的相关峰计算具体过程如下：
运用相关峰的计算公式：
其中，X(m)为相关函数，X(m)表示接收到的同步序列的第m个子序列和预设同步序列的相关峰，i为序列中字符位置序号，P为同步序列的长度，ci为接收到的同步序列的第m个子序列的第i位的字符，c′P-m+i为预设同步序列的第P-m+i位的字符，cic′P-m+i为ci和c′P-m+i的乘积。
在一些实施例中，第m个子序列的和预设同步序列的相关峰的计算可以通过电路实现，该电路包括多个存储模块、多个乘法器和加法器。
具体的，图5为一种通过电路计算P位同步序列的第m个子序列与预设同步序列的相关峰的示意图。如图5所示，接收端可以将预设同步序列“c′1c′2c′3c′4...c′P”依次输入到第一存储模块，其中，该第一存储模块可以包括P个存储单元，接收端在接收到同步序列中的一个字符后，将其输入到第二存储模块，第二存储模块为一个移位存储器，其包括P个存储单元，在接收到数据后，先将各个存储单元的数据移位到其下一个存储单元。其中，第一存储模块中的第P个存储单元和第二存储模块的第1个存储单元连接乘法器P，第一存储模块中的第P-1个存储单元和第二存储模块的第2个存储单元连接乘法器P-1，依次类推，第一存储模块中的第1个存储单元和第二存储模块的第P个存储单元连接乘法器1。乘法器用于其连接的两个存储单元中的数据进行乘法运算，加法器连接每一个乘法器的输出端，用于对所有乘法器的输出进行求和，该和即为当前时刻接收到的同步序列和预设同步序列的相关峰，即为一个子序列和预设同步序列的相关峰。如图5所示，当前时刻接收到的同步序列为第m个子序列，加法器的输出端输出第m个子序列和预设同步序列的相关峰。
例如，图6为在没有噪声干扰的情况下，预设同步序列为“00011101”，接收端接收到的同步序列为“00011101”，计算第5个子序列“00011”与预设同步序列的相关峰的示意性说明图，如图6所示，第5子序列的第1位至第5位字符分别为0、0、0、1、1，预设同步序列的第4位至第8位字符分别为1、1、1、0、1，则第5子序列的第1位至第5位字符对应的乘积为0、0、0、0、1，进一步地，将第5子序列的第1位至第5位字符对应的乘积求和得到第5子序列的相关峰为1。
如图7中的(a)图所示，在没有噪声干扰的情况下，预设同步序列为“00011101”，接收端接收到的同步序列为“00011101”，通过上述实现方式A确定接收端接收到的同步序列的各个(第1个至第8个)子序列分别与预设同步序列的相关峰，分别为0、0、0、1、1、2、2、4。又如图7中的(b)所示，在有噪声干扰的情况下，当接收到的同步序列受到干扰产生误码时，如接收到的同步序列为“00010101”(误码为斜体加黑)，通过上述实现方式A接收端接收到的同步序列“00010101”的第1子序列至第8子序列分别与预设同步序列00011101的相关峰分别为0、0、0、1、0、2、1、3。
在另一些实施例中，确定第m个子序列的第j位字符和预设同步序列的第i位字符的乘积和确定第m个子序列的和预设同步序列的相关峰还可以通过上层的应用程序来实现。
实现方式B：以第m个子序列的第i位字符对应的相关值为第i位字符和预设同步序列的第P-m+i位字符的异或值，则第m个子序列的和预设同步序列的相关峰的确定具体过程如下：
在一些实施例中，在一些实施例中，第m个子序列的和预设同步序列的相关峰计算可以通过电路实现，该电路包括多个存储模块、多个异或门和加法器。
具体的，图8为一种通过电路计算P位同步序列的第m个子序列与预设同步序列的相关峰的示意图。如图8所示，接收端可以将预设同步序列“c′1c′2c′3c′4...c′P”依次输入到第一存储模块，其中，该第一存储模块可以包括P个存储单元，接收端在接收到同步序列中的一个字符后，将其输入到第二存储模块，第二存储模块为一个移位存储器，其包括P个存储单元，在接收到数据后，先将各个存储单元的数据移位到其下一个存储单元。其中，第一存储模块中的第P个存储单元和第二存储模块的第1个存储单元连接异或门P，第一存储模块中的第P-1个存储单元和第二存储模块的第2个存储单元连接异或门P-1，依次类推，第一存储模块中的第1个存储单元和第二存储模块的第P个存储单元连接异或门1。异或门用于其连接的两个存储单元中的数据进行异或运算，加法器连接每一个乘法器的输出端，用于对所有异或门的输出进行求和，该和即为当前时刻接收到的同步序列和预设同步序列的相关峰，即为一个子序列和预设同步序列的相关峰。如图5所示，当前时刻接收到的同步序列为第m个子序列，加法器的输出端输出第m个子序列和预设同步序列的相关峰。
其中，上述异或门可以是以下两种异或门中的一种。第一种异或门为：当输入异或门的两位字符相同时，异或门输出结果为1；当输入异或门的两位字符不同时，异或门的输出结果为-1。第二种异或门为：当输入异或门的两位字符相同时，异或门输出结果为1；当输入异或门的两位字符不同时，异或门的输出结果为0。
在一种实现方式中，上述实现方式B中的异或门为第一种异或门，通过上述实现方式B计算第m个子序列和预设同步序列的相关峰。以计算第m个序列中第i位字符ci对应的异或值为例说明计算第m个子序列的每一位字符对应的异或值，将第m个子序列中第i位字符ci和预设同步序列的第P-m+i位字符c′P-m+i输入到第一种异或门，当ci＝c′P-m+i时，输出异或值1，当ci≠c′P-m+i时，输出异或值-1。进一步地，将第m个子序列中所有字符对应的异或值输入到加法器中，得到第m个子序列和预设同步序列的相关峰。
如图9所示，在没有噪声干扰的情况下，预设同步序列为“00011101”，接收端接收到的同步序列为“00011101”，上述实现方式B中的异或门为第一种异或门，通过上述实现方式B，确定接收到的同步序列的各个(第1个至第8个)子序列分别与预设同步序列00011101的相关峰为-1、0、-1、0、-3、0、1、8，如图9中第一行或如图10中的(a)所示。其中，图9中的第二行为接收到的同步序列的各个子序列中每一位字符对应的异或值，图9中异或值“+”表示“1”，异或值“-”表示“-1”。又如图10中的(b)所示，当同步序列在发送端和接收端的传输过程中受到干扰产生误码时，如接收到的同步序列为“00010101”(误码为斜体加黑)，上述实现方式B中的异或门为第一种异或门，通过上述实现方式B确定接收端接收到的同步序列的各个子序列各个(第1个至第8个)子序列分别与预设同步序列00011101的相关峰为-1、0、-1、0、-5、2、-1、6。
在另一种实现方式中，上述实现方式B中的异或门为第二种异或门，通过上述实现方式B计算第m个子序列和预设同步序列的相关峰。以计算第m个序列中第i位字符cj对应的异或值为例说明计算第m个子序列的每一位字符对应的异或值，将第m个子序列中第i位字符ci和预设同步序列的第P-m+i位字符c′P-m+i输入到第二种异或门，当ci＝c′P-m+i时，输出异或值1，当ci≠c′P-m+i时，输出异或值0。进一步地，将第m个子序列中所有字符对应的异或值输入到加法器中，得到第m个子序列和预设同步序列的相关峰。
如图11所示，在没有噪声干扰的情况下，预设同步序列为“00011101”，接收端接收到的同步序列为“00011101”，上述实现方式B中的异或门为第二种异或门，通过上述实现方式B，确定接收到的同步序列的各个(第1个至第8个)子序列分别与预设同步序列的相关峰为0、1、1、2、1、3、4、8，如图11中第一行或如图12中的(a)所示。其中，图11中的第二行接收到的同步序列各个子序列中的每一位字符对应的异或值。又如图12中的(b)所示，当同步序列在发送端和接收端的传输过程中受到干扰产生误码时，如接收到的同步序列为“00010101”，上述实现方式B中的异或门为第二种异或门，通过上述实现方式B，确定接收到的同步序列的各个(第1个至第8个)子序列分别与预设同步序列的相关峰为0、1、1、2、0、4、3、7。
在另一些实施例中，接收端确定第m个子序列的第i位字符和预设同步序列的第P-m+i位字符的异或值和确定第m个子序列的和预设同步序列的相关峰还可以通过上层的应用程序来实现。
应理解，接收端还可以通过其他的运算方法对第m子个序列与预设同步序列进行相关峰的计算。
S06、接收端确定接收到的同步序列与预设同步序列的最大相关峰。
接收端将接收到的同步序列中的所有子序列分别与预设同步序列的相关峰中的最大值确定为接收到的同步序列与预设同步序列的最大相关峰。
在一些实施例中，接收端将得到的所有子序列分别与预设同步序列的相关峰可以通过比较器来进行比较，以确定其中的最大值为接收到的同步序列与预设同步序列的最大相关峰。
应理解，在一些实施例中，接收端可以不执行S051，接收端在接收到完整的同步序列后，将接收到的同步序列与预设同步序列的相关峰确定为接收到的同步序列与预设同步序列的最大相关峰。此时，同步序列与预设同步序列的相关峰为接收到的同步序列中各位字符的相关值之和，其中，接收到的同步序列中的第j位字符的相关值，即为接收到的同步序列中的第j位字符和预设同步序列的第j位字符的相关值，即为接收到的同步序列中的第j位字符和预设同步序列的第i位字符的乘积或异或值。
S07、接收端判断接收到的同步序列与预设同步序列的最大相关峰是否不小于判决门限。
判决门限为预先设置的，接收端可以通过比较器电路或运行上层应用判断接收到的同步序列与接收端存储的预设同步序列的最大相关峰是否不小于判决门限。
其中，比较器电路用于对输入的最大相关峰和判决门限进行比较，以确定它们是否相等，或确定它们之间的大小关系。
当接收端接收到的同步序列与预设同步序列的最大相关峰是不小于判决门限时，接收端执行S08；当接收端接收到的同步序列与预设同步序列的最大相关峰小于判决门限时，接收端执行S09。
应理解，在一些实施例中，接收端在执行S052、确定接收到的同步序列中的第m个子序列与预设同步序列的相关峰后，可以直接判断第m个子序列与预设同步序列的相关峰是否不小于判决门限。当第m个子序列与预设同步序列的相关峰是不小于判决门限时，接收端执行S08；当接收到的同步序列中的每一个子序列与预设同步序列的相关峰都小于判决门限时，接收端执行S09。
应理解，在一些实施例中，判决门限对应于一个物理量的值(例如电压值)，接收端可以通过如下的实现方式对最大相关峰和判决门限进行比较。
在一种实现方式中，以电压值Up表示判决门限。接收端将接收到的同步序列与预设同步序列的最大相关峰输入到一个数模转换器，这样，最大相关峰对应于一个电压值Um。其中，电压值与无量纲的数字之间有确定的对应关系，可以是如表1所示的对应关系。将Um和Up输入比较器中，当Um≥Up时，确定接收到的同步序列和预设同步序列同步成功，即发送端和接收端之间的同步成功。
表1
数字 电压值
0 0mV
1 50mV
2 100mV
3 150mV
在另一种实现方式中，以电压值Up表示判决门限，接收端将接收到的同步序列的每一个子序列和预设同步序列的相关峰都分别通过数模转换器，得到每一个子序列和预设同步序列的相关峰分别对应的电压值。接收端将每一个子序列和预设同步序列的相关峰分别对应的电压值分别和判决门限对应的电压值Up进行比较。接收到的同步序列的每一个子序列和预设同步序列的相关峰中的最大值对应一个电压值Um，当Um≥Up时，确定接收到的同步序列和预设同步序列同步成功，即发送端和接收端之间的同步成功。
例如，如图13中的(a)所示，接收到的同步序列“00011101”的每一个子序列和预设同步序列“00011101”的相关峰对应于不同的电压值，图13中的(a)中以电压值表示的最大相关峰大于以电压值表示的判决门限。又如图13中的(b)所示，以长度为13的巴克码序列“1111100110101”为例，接收到的同步序列1111100110101的每一个子序列和预设同步序列“1111100110101”的相关峰对应于不同的电压值，图13中的(b)中以电压值表示最大相关峰大于以电压值表示判决门限。
可选的，还可以通过电流、能量或归一化比例及其他物理量来表示判决门限和相关峰，本申请实施例不作限定。
需要说明的是，判决门限的初始值是预设同步序列中的所有子序列分别与预设同步序列的相关峰中的最大值与次大值之间的值。如图14所示，图14为预设同步序列为各种不同长度的巴克码时，预设同步序列的每一个子序列和预设同步序列的相关峰和初始判决门限。
例如，以预设同步序列“00011101”为例，对判决门限的初始值的设定进行说明。如图7中的(a)所示，预设同步序列的每一个子序列与预设同步序列的最大相关峰b为4和次大相关峰a为2，因此判决门限的初始值可以设定为[2，4]的一个值。如图10中的(a)，预设同步序列的每一个子序列与预设同步序列的最大相关峰b为8和次大相关峰a为1，因此判决门限的初始值可以设定为[1，8]之间的一个值；在一些实施例中，当“0”电压参考电平的可能会发生变化时，也可以将判决门限的范围设定为相关峰的绝对值的范围内，例如图10中的(a)，预设同步序列的每一个子序列与预设同步序列的相关峰的绝对值的最大值为8，次大值为3，则判决门限的初始值可以设定为[3，8]之间的一个值。又如图12中的(a)所示，预设同步序列的每一个子序列与预设同步序列的最大相关峰b为8和次大相关峰a为4，因此判决门限的初始值可以设定为[4，8]之间的一个值。
S08、接收端确定接收到的同步序列和预设同步序列同步成功，接收端可以执行S11。
S09、接收端确定接收到的同步序列和预设同步序列同步失败，上报错误信息。
当接收端确定接收到的同步序列与预设同步序列的相关峰中有最大值和次大值时，上报错误信息，错误信息中包括接收到的同步序列与预设同步序列的最大相关峰b和次大相关峰a。当接收端确定接收到的同步序列与预设同步序列的相关峰中没有最大值和次大值时，接收端确定接收到的同步序列和预设同步序列同步失败。
在一些实施例中，为提高同步成功的几率，在S09之后，可以降低判决门限，以使得接收到的同步序列和预设同步序列同步成功。具体的，该方法还可以包括如下步骤S10：
S10、接收端调整判决门限。
接收端根据错误信息调整判决门限，直至调整后的判决门限不大于接收到的同步序列与预设同步序列的最大相关峰或调整后的判决门限不在门限范围内。其中，门限范围的上限为接收到的同步序列与预设同步序列的最大相关峰b，门限范围的下限为所述接收到的同步序列中的所有子序列分别与预设同步序列的相关峰中的次大值a。
下面以预设同步序列“00011101”为例，对判决门限的门限范围进行说明。如图7中的(b)所示，接收端接收到的同步序列与预设同步序列的最大相关峰b为3和次大相关峰a为2，因此判决门限的范围为[2，3]。如图10中的(b)，接收端接收到的同步序列与预设同步序列的最大相关峰b为6和次大相关峰a为2，因此判决门限的范围为[2，6]；在一些实施例中，当“0”电压参考电平的可能会发生变化时，也可以将判决门限的范围设定为相关峰绝对值的范围内，例如图10中的(b)，接收端接收到的同步序列与预设同步序列的相关峰的绝对值的最大值为6，次大值为5，则判决门限的范围为[5，6]。又如图12中的(b)所示，接收端接收到的同步序列与预设同步序列的最大相关峰b为7和次大相关峰a为4，因此判决门限的范围为[4，7]。
其中，接收端调整判决门限可以通过以下方式：
方式1，接收端调整判决门限可以通过依次减小第一间隔的方式实现。具体的，将判决门限的初始值依次减小第一间隔，直至将判决门限减小至门限范围[a，b]内。
方式2，接收端调整判决门限可以通过自适应的方式实现。具体的，将判决门限的初始值调整至接收到的同步序列与预设同步序列的最大相关峰b和次大相关峰a的平均值d＝(b+a)/2。当该调整后的判决门限d与最大相关峰b相差较大时，可以调整判决门限d为最大相关峰b和d的平均值e＝(b+d)/2，以此方式，将判决门限确定为一个与最大相关峰b相差较小的值。
方式3，接收端直接将判决门限的初始值调整为接收到的同步序列与预设同步序列的最大相关峰b、次大相关峰a或最大相关峰b和次大相关峰a的平均值d＝(b+a)/2等一个在[a，b]内的值。
在一些实施例中，接收端将直接计算接收到的同步序列与预设同步序列的相关峰确定为接收到的同步序列与预设同步序列的最大相关峰b时，此时未确定次大相关峰，接收端也可以通过方式1或方式2调整判决门限，直至将判决门限调整至不小于最大相关峰b。
应理解，当接收端调整判决门限之后，接收端执行S07，此时，接收到的同步序列与预设同步序列的最大相关峰不小于判决门限，则接收端继续执行S08。
在一些实施例中，判决门限也可以为一个固定值，如上述根据S07中确定判决门限的初始值方法所确定的一个值，接收端也可以不执行S10。
S11、接收端通过高速数据通道继续接收同步序列对应的有效载荷数据。
同步序列对应的有效载荷数据为同步序列后连接的有效载荷序列。
应用图3所示的数据同步的方法，在接收到的同步序列和预设同步序列的最大相关峰不小于判决门限时，即可确定接收端和发送端之间的同步成功；而在接收到的同步序列和预设同步序列的最大相关峰小于判决门限时，接收端上报错误信息，并根据错误信息调整判决门限至不大于上述最大相关峰，这样，接收到的同步序列和预设同步序列的最大相关峰再次和调整后的判决门限比较时，该最大相关峰小于或等于调整后的判决门限，接收端和发送端之间的同步成功。因此，应用图3所示的数据同步的方法，能够提高接收端和发送端之间的同步成功的几率，进而在接收端和发送端之间可以高速传输有效载荷数据。
在一些实施例中，同步序列可以包括多组序列，“多组”指两组或两组以上。其中，同步序列可以包括多组同种类或不同种类的序列，“多组”指两组或两组以上。多组同种类的序列例如同步序列为序列1“00011101”、序列2“00011101”和序列3“00011101”的组合；多组不同种类的序列例如同步序列为序列1“”00011101和序列2(巴克码序列“1111100110101”)的组合。将接收端接收到的同步序列包括的多组序列记为多组第一序列，将预设同步序列包括的多组序列记为多组第二序列，接收到的同步序列中的第k组第一序列对应于预设同步序列中的第k组第二序列，k为不大于接收到的同步序列中总组数的正整数。第k组第一序列对应的最大相关峰为第k组第一序列与第k组第二序列的最大相关峰。当多组第一序列中存在Q组第一序列对应的最大相关峰均不小于判决门限时，确定接收端和发送端之间的同步成功，Q为不大于接收到的同步序列中总组数的正整数。
以第k组第一序列和其对应于预设同步序列的第k组第二序列的同步过程为例来说明接收到的同步序列的每一组第一序列和其对应的第二序列的同步过程(a-g)：
a、接收端确定接收到的第k组第一序列的每一个子序列。
b、接收端确定接收到的第k组第一序列中的每一个子序列与第k组第二序列的相关峰。
c、接收端确定第k组第一序列和第k组第二序列的最大相关峰。
其中，a、b、c的具体过程可以参见上述图3中S051、S052、S06、S07中的相关描述，此处不再赘述。
d、接收端判断第k组第一序列和第k组第二序列的最大相关峰是否不小于判决门限。
在一种实现方式中，同步序列包括多组相同种类的序列，可以设置一个初始判决门限，其设置方式可以参见上述S08中的相关描述。接收端判断第k组第一序列和第k组第二序列的最大相关峰是否不小于初始判决门限，当第k组第一序列和第k组第二序列的最大相关峰不小于初始判决门限时，接收端确定第k组第一序列和第k组第二序列同步成功，接收端执行第k+1组第一序列和第k+1组第二序列的同步过程；当第k组第一序列和第k组第二序列的最大相关峰小于初始判决门限时，接收端上报错误信息，再调整该初始判决门限，应理解，各组第一序列对应的判决门限可能不同，第k组第一序列对应的判决门限由第k组第一序列与第k组第二序列确定，该过程可以参见上述S09-S10的相关描述。
如图15所示，图15为当同步序列包括多组序列“00011101”时，判决门限和第k组第一序列和第k组第二序列的最大相关峰分别对应不同电压值的示意图。
在另一种实现方式中，同步序列包括多组不同种类的序列，可以对每一组第一序列设置一个初始判决门限，其设置方式可以参见上述S07中的相关描述，当接收端接收到第k组第一序列时，接收端将判决门限更新为第k组第一序列对应的初始判决门限。进一步地，接收端判断第k组第一序列和第k组第二序列的最大相关峰是否不小于第k组第一序列对应的初始判决门限，当第k组第一序列和第k组第二序列的最大相关峰不小于第k组第一序列对应的初始判决门限时，接收端确定第k组第一序列和第k组第二序列同步成功，接收端执行第k+1组第一序列和第k+1组第二序列的同步过程；当第k组第一序列和第k组第二序列的最大相关峰小于第k组第一序列对应的初始判决门限时，接收端上报错误信息，再调整第k组第一序列对应的初始判决门限，第k组第一序列对应的判决门限由第k组第一序列与第k组第二序列确定，该过程可以参见上述S09-S10的相关描述。
如图16所示，图16为当同步序列包括一组序列“00011101”和一组长度为13的巴克码“1111100110101”时，以电压值表示第1组第一序列“00011101”对应的判决门限1、第1组第一序列和第1组第二序列的最大相关峰1、第2组第一序列“1111100110101”对应的判决门限2、第2组第一序列和第2组第二序列的最大相关峰2的示意图。
e、当多组第一序列中存在Q组第一序列对应的最大相关峰均不小于判决门限(初始值或每次调整后的值)时，确定接收端和发送端之间的同步成功，Q为不大于接收到的同步序列中总组数的正整数。
f、接收端通过高速数据通道继续接收同步序列对应的有效载荷数据。
在同步序列包括多组序列的情况中，将每组第一序列对应的最大相关峰和其对应的判决门限进行比较，当有些第一序列对应的最大相关峰不满足不小于其对应的判决门限时，只要多组第一序列中存在Q组第一序列对应的最大相关峰均不小于判决门限(初始值或每次调整后的值)时，就可以确定接收端和发送端之间的同步成功，这样，进一步地提升了接收端和发送端之间的同步成功几率。例如，当Q＝1时，只要有一组第一序列对应的最大相关峰不小于判决门限时，就可以确定接收端和发送端之间的同步成功。
需要说明的是，其他单端或差分信号传输方式(如MIPI C-PHY、MIPI M-PHY、MIPI-APHY、LVDS、USB、eDP、SerDes、LPDP等)也可以应用图3中描述的数据同步的方法。
下面介绍本申请实施例提供的示例性电子设备100。
图17示出了电子设备100的结构示意图。
电子设备100可以包括处理器110，外部存储器接口120，内部存储器121，通用串行总线(universal serial bus，USB)接口130，充电管理模块140，电源管理模块141，电池142，天线1，天线2，移动通信模块150，无线通信模块160，音频模块170，扬声器170A，受话器170B，麦克风170C，耳机接口170D，传感器模块180，按键190，马达191，指示器192，摄像头193，显示屏194，以及用户标识模块(subscriber identification module，SIM)卡接口195等。其中传感器模块180可以包括压力传感器180A，陀螺仪传感器180B，气压传感器180C，磁传感器180D，加速度传感器180E，距离传感器180F，接近光传感器180G，指纹传感器180H，温度传感器180J，触摸传感器180K，环境光传感器180L，骨传导传感器180M等。
可以理解的是，本发明实施例示意的结构并不构成对电子设备100的具体限定。在本申请另一些实施例中，电子设备100可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。
处理器110可以包括一个或多个处理单元，例如：处理器110可以包括应用处理器(application processor，AP)，调制解调处理器，图形处理器(graphics processingunit，GPU)，图像信号处理器(image signal processor，ISP)，控制器，存储器，视频编解码器，数字信号处理器(digital signal processor，DSP)，基带处理器，和/或神经网络处理器(neural-network processing unit，NPU)等。其中，不同的处理单元可以是独立的器件，也可以集成在一个或多个处理器中。
其中，控制器可以是电子设备100的神经中枢和指挥中心。控制器可以根据指令操作码和时序信号，产生操作控制信号，完成取指令和执行指令的控制。
处理器110中还可以设置存储器，用于存储指令和数据。在一些实施例中，处理器110中的存储器为高速缓冲存储器。该存储器可以保存处理器110刚用过或循环使用的指令或数据。如果处理器110需要再次使用该指令或数据，可从所述存储器中直接调用。避免了重复存取，减少了处理器110的等待时间，因而提高了***的效率。
在一些实施例中，处理器110可以包括一个或多个接口。接口可以包括集成电路(inter-integrated circuit，I2C)接口，集成电路内置音频(inter-integrated circuitsound，I2S)接口，脉冲编码调制(pulse code modulation，PCM)接口，通用异步收发传输器(universal asynchronous receiver/transmitter，UART)接口，移动产业处理器接口(mobile industry processor interface，MIPI)，通用输入输出(general-purposeinput/output，GPIO)接口，用户标识模块(subscriberidentity module，SIM)接口，和/或通用串行总线(universal serial bus，USB)接口等。
12C接口是一种双向同步串行总线，包括一根串行数据线(serial data line，SDA)和一根串行时钟线(derail clock line，SCL)。在一些实施例中，处理器110可以包含多组I2C总线。处理器110可以通过不同的I2C总线接口分别耦合触摸传感器180K，充电器，闪光灯，摄像头193等。例如：处理器110可以通过I2C接口耦合触摸传感器180K，使处理器110与触摸传感器180K通过I2C总线接口通信，实现电子设备100的触摸功能。
I2S接口可以用于音频通信。在一些实施例中，处理器110可以包含多组I2S总线。处理器110可以通过I2S总线与音频模块170耦合，实现处理器110与音频模块170之间的通信。在一些实施例中，音频模块170可以通过I2S接口向无线通信模块160传递音频信号，实现通过蓝牙耳机接听电话的功能。
PCM接口也可以用于音频通信，将模拟信号抽样，量化和编码。在一些实施例中，音频模块170与无线通信模块160可以通过PCM总线接口耦合。在一些实施例中，音频模块170也可以通过PCM接口向无线通信模块160传递音频信号，实现通过蓝牙耳机接听电话的功能。所述I2S接口和所述PCM接口都可以用于音频通信。
UART接口是一种通用串行数据总线，用于异步通信。该总线可以为双向通信总线。它将要传输的数据在串行通信与并行通信之间转换。在一些实施例中，UART接口通常被用于连接处理器110与无线通信模块160。例如：处理器110通过UART接口与无线通信模块160中的蓝牙模块通信，实现蓝牙功能。在一些实施例中，音频模块170可以通过UART接口向无线通信模块160传递音频信号，实现通过蓝牙耳机播放音乐的功能。
MIPI接口可以被用于连接处理器110与显示屏194，摄像头193等***器件。MIPI接口包括摄像头串行接口(camera serial interface，CSI)，显示屏串行接口(displayserial interface，DSI)等。在一些实施例中，处理器110和摄像头193通过CSI接口通信，实现电子设备100的拍摄功能。处理器110和显示屏194通过DSI接口通信，实现电子设备100的显示功能。在本申请实施例的一些场景中，发送端可以是摄像头193，接收端可以是处理器110，发送端和接收端通过CSI接口通信，在通信过程中可以应用上述图3中所示的数据同步的方法，具体可以参见图3所示的实施例的相关描述；在本申请实施例的另一些场景中，发送端可以是处理器110，接收端可以是显示屏194，发送端和接收端通过DSI接口通信，在通信过程中也可以应用上述图3中所示的数据同步的方法，具体可以参见图3所示的实施例的相关描述。
GPIO接口可以通过软件配置。GPIO接口可以被配置为控制信号，也可被配置为数据信号。在一些实施例中，GPIO接口可以用于连接处理器110与摄像头193，显示屏194，无线通信模块160，音频模块170，传感器模块180等。GPIO接口还可以被配置为I2C接口，I2S接口，UART接口，MIPI接口等。
USB接口130是符合USB标准规范的接口，具体可以是Mini USB接口，Micro USB接口，USB Type C接口等。USB接口130可以用于连接充电器为电子设备100充电，也可以用于电子设备100与***设备之间传输数据。也可以用于连接耳机，通过耳机播放音频。该接口还可以用于连接其他电子设备，例如AR设备等。在本申请的一些实施例中，当电子设备100通过USB接口130与其他设备进行通信时，电子设备100为发送端，其他电子设备为接收端，可以应用上述图3中所示的数据同步的方法，具体可以参见图3所示的实施例的相关描述。
可以理解的是，本发明实施例示意的各模块间的接口连接关系，只是示意性说明，并不构成对电子设备100的结构限定。在本申请另一些实施例中，电子设备100也可以采用上述实施例中不同的接口连接方式，或多种接口连接方式的组合。
充电管理模块140用于从充电器接收充电输入。其中，充电器可以是无线充电器，也可以是有线充电器。在一些有线充电的实施例中，充电管理模块140可以通过USB接口130接收有线充电器的充电输入。在一些无线充电的实施例中，充电管理模块140可以通过电子设备100的无线充电线圈接收无线充电输入。充电管理模块140为电池142充电的同时，还可以通过电源管理模块141为电子设备供电。
电源管理模块141用于连接电池142，充电管理模块140与处理器110。电源管理模块141接收电池142和/或充电管理模块140的输入，为处理器110，内部存储器121，外部存储器，显示屏194，摄像头193，和无线通信模块160等供电。电源管理模块141还可以用于监测电池容量，电池循环次数，电池健康状态(漏电，阻抗)等参数。在其他一些实施例中，电源管理模块141也可以设置于处理器110中。在另一些实施例中，电源管理模块141和充电管理模块140也可以设置于同一个器件中。
电子设备100的无线通信功能可以通过天线1，天线2，移动通信模块150，无线通信模块160，调制解调处理器以及基带处理器等实现。
天线1和天线2用于发射和接收电磁波信号。电子设备100中的每个天线可用于覆盖单个或多个通信频带。不同的天线还可以复用，以提高天线的利用率。例如：可以将天线1复用为无线局域网的分集天线。在另外一些实施例中，天线可以和调谐开关结合使用。
移动通信模块150可以提供应用在电子设备100上的包括2G/3G/4G/5G等无线通信的解决方案。移动通信模块150可以包括至少一个滤波器，开关，功率放大器，低噪声放大器(low noise amplifier，LNA)等。移动通信模块150可以由天线1接收电磁波，并对接收的电磁波进行滤波，放大等处理，传送至调制解调处理器进行解调。移动通信模块150还可以对经调制解调处理器调制后的信号放大，经天线1转为电磁波辐射出去。在一些实施例中，移动通信模块150的至少部分功能模块可以被设置于处理器110中。在一些实施例中，移动通信模块150的至少部分功能模块可以与处理器110的至少部分模块被设置在同一个器件中。
调制解调处理器可以包括调制器和解调器。其中，调制器用于将待发送的低频基带信号调制成中高频信号。解调器用于将接收的电磁波信号解调为低频基带信号。随后解调器将解调得到的低频基带信号传送至基带处理器处理。低频基带信号经基带处理器处理后，被传递给应用处理器。应用处理器通过音频设备(不限于扬声器170A，受话器170B等)输出声音信号，或通过显示屏194显示图像或视频。在一些实施例中，调制解调处理器可以是独立的器件。在另一些实施例中，调制解调处理器可以独立于处理器110，与移动通信模块150或其他功能模块设置在同一个器件中。
无线通信模块160可以提供应用在电子设备100上的包括无线局域网(wirelesslocal area networks，WLAN)(如无线保真(wireless fidelity，Wi-Fi)网络)，蓝牙(bluetooth，BT)，全球导航卫星***(global navigation satellite system，GNSS)，调频(frequency modulation，FM)，近距离无线通信技术(near field communication，NFC)，红外技术(infrared，IR)等无线通信的解决方案。无线通信模块160可以是集成至少一个通信处理模块的一个或多个器件。无线通信模块160经由天线2接收电磁波，将电磁波信号调频以及滤波处理，将处理后的信号发送到处理器110。无线通信模块160还可以从处理器110接收待发送的信号，对其进行调频，放大，经天线2转为电磁波辐射出去。
在一些实施例中，电子设备100的天线1和移动通信模块150耦合，天线2和无线通信模块160耦合，使得电子设备100可以通过无线通信技术与网络以及其他设备通信。所述无线通信技术可以包括全球移动通讯***(global system for mobile communications，GSM)，通用分组无线服务(general packet radio service，GPRS)，码分多址接入(codedivision multiple access，CDMA)，宽带码分多址(wideband code division multipleaccess，WCDMA)，时分码分多址(time-division code division multiple access，TD-SCDMA)，长期演进(long term evolution，LTE)，BT，GNSS，WLAN，NFC，FM，和/或IR技术等。所述GNSS可以包括全球卫星定位***(global positioning system，GPS)，全球导航卫星***(global navigation satellite system，GLONASS)，北斗卫星导航***(beidounavigation satellite system，BDS)，准天顶卫星***(quasi-zenith satellitesystem，QZSS)和/或星基增强***(satellite based augmentation systems，SBAS)。
电子设备100通过GPU，显示屏194，以及应用处理器等实现显示功能。GPU为图像处理的微处理器，连接显示屏194和应用处理器。GPU用于执行数学和几何计算，用于图形渲染。处理器110可包括一个或多个GPU，其执行程序指令以生成或改变显示信息。
显示屏194用于显示图像，视频等。显示屏194包括显示面板。显示面板可以采用液晶显示屏(liquid crystal display，LCD)，有机发光二极管(organic light-emittingdiode，OLED)，有源矩阵有机发光二极体或主动矩阵有机发光二极体(active-matrixorganic light emitting diode的，AMOLED)，柔性发光二极管(flex light-emittingdiode，FLED)，Miniled，MicroLed，Micro-oLed，量子点发光二极管(quantum dot lightemitting diodes，QLED)等。在一些实施例中，电子设备100可以包括1个或N个显示屏194，N为大于1的正整数。
电子设备100可以通过ISP，摄像头193，视频编解码器，GPU，显示屏194以及应用处理器等实现拍摄功能。
ISP用于处理摄像头193反馈的数据。例如，拍照时，打开快门，光线通过镜头被传递到摄像头感光元件上，光信号转换为电信号，摄像头感光元件将所述电信号传递给ISP处理，转化为肉眼可见的图像。ISP还可以对图像的噪点，亮度，肤色进行算法优化。ISP还可以对拍摄场景的曝光，色温等参数优化。在一些实施例中，ISP可以设置在摄像头193中。
摄像头193用于捕获静态图像或视频。物体通过镜头生成光学图像投射到感光元件。感光元件可以是电荷耦合器件(charge coupled device，CCD)或互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)光电晶体管。感光元件把光信号转换成电信号，之后将电信号传递给ISP转换成数字图像信号。ISP将数字图像信号输出到DSP加工处理。DSP将数字图像信号转换成标准的RGB，YUV等格式的图像信号。在一些实施例中，电子设备100可以包括1个或N个摄像头193，N为大于1的正整数。
数字信号处理器用于处理数字信号，除了可以处理数字图像信号，还可以处理其他数字信号。例如，当电子设备100在频点选择时，数字信号处理器用于对频点能量进行傅里叶变换等。
视频编解码器用于对数字视频压缩或解压缩。电子设备100可以支持一种或多种视频编解码器。这样，电子设备100可以播放或录制多种编码格式的视频，例如：动态图像专家组(moving picture experts group，MPEG)1，MPEG2，MPEG3，MPEG4等。
NPU为神经网络(neural-network，NN)计算处理器，通过借鉴生物神经网络结构，例如借鉴人脑神经元之间传递模式，对输入信息快速处理，还可以不断的自学习。通过NPU可以实现电子设备100的智能认知等应用，例如：图像识别，人脸识别，语音识别，文本理解等。
外部存储器接口120可以用于连接外部存储卡，例如Micro SD卡，实现扩展电子设备100的存储能力。外部存储卡通过外部存储器接口120与处理器110通信，实现数据存储功能。例如将音乐，视频等文件保存在外部存储卡中。
内部存储器121可以用于存储计算机可执行程序代码，所述可执行程序代码包括指令。处理器110通过运行存储在内部存储器121的指令，从而执行电子设备100的各种功能应用以及数据处理。内部存储器121可以包括存储程序区和存储数据区。其中，存储程序区可存储操作***，至少一个功能所需的应用程序(比如声音播放功能，图像播放功能等)等。存储数据区可存储电子设备100使用过程中所创建的数据(比如音频数据，电话本等)等。此外，内部存储器121可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件，闪存器件，通用闪存存储器(universal flash storage，UFS)等。
电子设备100可以通过音频模块170，扬声器170A，受话器170B，麦克风170C，耳机接口170D，以及应用处理器等实现音频功能。例如音乐播放，录音等。
音频模块170用于将数字音频信息转换成模拟音频信号输出，也用于将模拟音频输入转换为数字音频信号。音频模块170还可以用于对音频信号编码和解码。在一些实施例中，音频模块170可以设置于处理器110中，或将音频模块170的部分功能模块设置于处理器110中。
扬声器170A，也称“喇叭”，用于将音频电信号转换为声音信号。电子设备100可以通过扬声器170A收听音乐，或收听免提通话。
受话器170B，也称“听筒”，用于将音频电信号转换成声音信号。当电子设备100接听电话或语音信息时，可以通过将受话器170B靠近人耳接听语音。
麦克风170C，也称“话筒”，“传声器”，用于将声音信号转换为电信号。当拨打电话或发送语音信息时，用户可以通过人嘴靠近麦克风170C发声，将声音信号输入到麦克风170C。电子设备100可以设置至少一个麦克风170C。在另一些实施例中，电子设备100可以设置两个麦克风170C，除了采集声音信号，还可以实现降噪功能。在另一些实施例中，电子设备100还可以设置三个，四个或更多麦克风170C，实现采集声音信号，降噪，还可以识别声音来源，实现定向录音功能等。
耳机接口170D用于连接有线耳机。耳机接口170D可以是USB接口130，也可以是3.5mm的开放移动电子设备平台(open mobile terminal platform，OMTP)标准接口，美国蜂窝电信工业协会(cellular telecommunications industry association of the USA，CTIA)标准接口。
压力传感器180A用于感受压力信号，可以将压力信号转换成电信号。在一些实施例中，压力传感器180A可以设置于显示屏194。压力传感器180A的种类很多，如电阻式压力传感器，电感式压力传感器，电容式压力传感器等。电容式压力传感器可以是包括至少两个具有导电材料的平行板。当有力作用于压力传感器180A，电极之间的电容改变。电子设备100根据电容的变化确定压力的强度。当有触摸操作作用于显示屏194，电子设备100根据压力传感器180A检测所述触摸操作强度。电子设备100也可以根据压力传感器180A的检测信号计算触摸的位置。在一些实施例中，作用于相同触摸位置，但不同触摸操作强度的触摸操作，可以对应不同的操作指令。例如：当有触摸操作强度小于第一压力阈值的触摸操作作用于短消息应用图标时，执行查看短消息的指令。当有触摸操作强度大于或等于第一压力阈值的触摸操作作用于短消息应用图标时，执行新建短消息的指令。
陀螺仪传感器180B可以用于确定电子设备100的运动姿态。在一些实施例中，可以通过陀螺仪传感器180B确定电子设备100围绕三个轴(即，x，y和z轴)的角速度。陀螺仪传感器180B可以用于拍摄防抖。示例性的，当按下快门，陀螺仪传感器180B检测电子设备100抖动的角度，根据角度计算出镜头模组需要补偿的距离，让镜头通过反向运动抵消电子设备100的抖动，实现防抖。陀螺仪传感器180B还可以用于导航，体感游戏场景。
气压传感器180C用于测量气压。在一些实施例中，电子设备100通过气压传感器180C测得的气压值计算海拔高度，辅助定位和导航。
磁传感器180D包括霍尔传感器。电子设备100可以利用磁传感器180D检测翻盖皮套的开合。在一些实施例中，当电子设备100是翻盖机时，电子设备100可以根据磁传感器180D检测翻盖的开合。进而根据检测到的皮套的开合状态或翻盖的开合状态，设置翻盖自动解锁等特性。
加速度传感器180E可检测电子设备100在各个方向上(一般为三轴)加速度的大小。当电子设备100静止时可检测出重力的大小及方向。还可以用于识别电子设备姿态，应用于横竖屏切换，计步器等应用。
距离传感器180F，用于测量距离。电子设备100可以通过红外或激光测量距离。在一些实施例中，拍摄场景，电子设备100可以利用距离传感器180F测距以实现快速对焦。
接近光传感器180G可以包括例如发光二极管(LED)和光检测器，例如光电二极管。发光二极管可以是红外发光二极管。电子设备100通过发光二极管向外发射红外光。电子设备100使用光电二极管检测来自附近物体的红外反射光。当检测到充分的反射光时，可以确定电子设备100附近有物体。当检测到不充分的反射光时，电子设备100可以确定电子设备100附近没有物体。电子设备100可以利用接近光传感器180G检测用户手持电子设备100贴近耳朵通话，以便自动熄灭屏幕达到省电的目的。接近光传感器180G也可用于皮套模式，口袋模式自动解锁与锁屏。
环境光传感器180L用于感知环境光亮度。电子设备100可以根据感知的环境光亮度自适应调节显示屏194亮度。环境光传感器180L也可用于拍照时自动调节白平衡。环境光传感器180L还可以与接近光传感器180G配合，检测电子设备100是否在口袋里，以防误触。
指纹传感器180H用于采集指纹。电子设备100可以利用采集的指纹特性实现指纹解锁，访问应用锁，指纹拍照，指纹接听来电等。
温度传感器180J用于检测温度。在一些实施例中，电子设备100利用温度传感器180J检测的温度，执行温度处理策略。例如，当温度传感器180J上报的温度超过阈值，电子设备100执行降低位于温度传感器180J附近的处理器的性能，以便降低功耗实施热保护。在另一些实施例中，当温度低于另一阈值时，电子设备100对电池142加热，以避免低温导致电子设备100异常关机。在其他一些实施例中，当温度低于又一阈值时，电子设备100对电池142的输出电压执行升压，以避免低温导致的异常关机。
触摸传感器180K，也称“触控面板”。触摸传感器180K可以设置于显示屏194，由触摸传感器180K与显示屏194组成触摸屏，也称“触控屏”。触摸传感器180K用于检测作用于其上或附近的触摸操作。触摸传感器可以将检测到的触摸操作传递给应用处理器，以确定触摸事件类型。可以通过显示屏194提供与触摸操作相关的视觉输出。在另一些实施例中，触摸传感器180K也可以设置于电子设备100的表面，与显示屏194所处的位置不同。
骨传导传感器180M可以获取振动信号。在一些实施例中，骨传导传感器180M可以获取人体声部振动骨块的振动信号。骨传导传感器180M也可以接触人体脉搏，接收血压跳动信号。在一些实施例中，骨传导传感器180M也可以设置于耳机中，结合成骨传导耳机。音频模块170可以基于所述骨传导传感器180M获取的声部振动骨块的振动信号，解析出语音信号，实现语音功能。应用处理器可以基于所述骨传导传感器180M获取的血压跳动信号解析心率信息，实现心率检测功能。
按键190包括开机键，音量键等。按键190可以是机械按键。也可以是触摸式按键。电子设备100可以接收按键输入，产生与电子设备100的用户设置以及功能控制有关的键信号输入。
马达191可以产生振动提示。马达191可以用于来电振动提示，也可以用于触摸振动反馈。例如，作用于不同应用(例如拍照，音频播放等)的触摸操作，可以对应不同的振动反馈效果。作用于显示屏194不同区域的触摸操作，马达191也可对应不同的振动反馈效果。不同的应用场景(例如：时间提醒，接收信息，闹钟，游戏等)也可以对应不同的振动反馈效果。触摸振动反馈效果还可以支持自定义。
指示器192可以是指示灯，可以用于指示充电状态，电量变化，也可以用于指示消息，未接来电，通知等。
SIM卡接口195用于连接SIM卡。SIM卡可以通过***SIM卡接口195，或从SIM卡接口195拔出，实现和电子设备100的接触和分离。电子设备100可以支持1个或N个SIM卡接口，N为大于1的正整数。SIM卡接口195可以支持Nano SIM卡，Micro SIM卡，SIM卡等。同一个SIM卡接口195可以同时***多张卡。所述多张卡的类型可以相同，也可以不同。SIM卡接口195也可以兼容不同类型的SIM卡。SIM卡接口195也可以兼容外部存储卡。电子设备100通过SIM卡和网络交互，实现通话以及数据通信等功能。在一些实施例中，电子设备100采用eSIM，即：嵌入式SIM卡。eSIM卡可以嵌在电子设备100中，不能和电子设备100分离。
上述实施例中所用，根据上下文，术语“当...时”可以被解释为意思是“如果...”或“在...后”或“响应于确定...”或“响应于检测到...”。类似地，根据上下文，短语“在确定...时”或“如果检测到(所陈述的条件或事件)”可以被解释为意思是“如果确定...”或“响应于确定...”或“在检测到(所陈述的条件或事件)时”或“响应于检测到(所陈述的条件或事件)”。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如DVD)、或者半导体介质(例如固态硬盘)等。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，该流程可以由计算机程序来指令相关的硬件完成，该程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法实施例的流程。而前述的存储介质包括：ROM或随机存储记忆体RAM、磁碟或者光盘等各种可存储程序代码的介质。

Claims (11)

1.一种数据同步的方法，其特征在于，应用于接收端，所述方法包括：
接收来自发送端的同步序列，所述同步序列用于接收端和发送端之间的同步；
确定接收到的同步序列与预设同步序列的最大相关峰，所述预设同步序列与所述发送端发送的同步序列相同，最大相关峰用于指示所述接收到的同步序列与预设同步序列的相似度；
当所述接收到的同步序列与预设同步序列的最大相关峰不小于判决门限时，确定所述接收端和所述发送端之间的同步成功；所述同步序列为协议序列、巴克码序列、伪随机码序列、M序列和ZC序列中的至少一种；
接收来自所述发送端的所述同步序列对应的有效载荷数据；
所述确定接收到的同步序列与预设同步序列的最大相关峰，包括：
确定所述接收到的同步序列中的每一个子序列与所述预设同步序列的相关峰，所述子序列为所述接收到的同步序列中前n位字符组成的序列，n为1、2、…、P，P为正整数，P为所述接收到的同步序列的长度，所述子序列与所述预设同步序列的相关峰用于指示所述子序列与所述预设同步序列的相似度；
将所述接收到的同步序列中的所有子序列分别与所述预设同步序列的相关峰中的最大值确定为所述接收到的同步序列与预设同步序列的最大相关峰。
2.根据权利要求1所述的方法，其特征在于，所述确定所述接收到的同步序列中的每一个子序列与所述预设同步序列的相关峰，包括：
确定所述接收到的同步序列中的每一个子序列中每一位字符对应的相关值，其中，所述相关值用于指示两位字符是否相同，第m个子序列中的第i位字符对应的相关值为所述第m个子序列中的第i位字符和所述预设同步序列的第P-m+i位字符的相关值，i为不大于m的正整数；
将相关值集合中的相关值求和，得到所述每一个子序列与所述预设同步序列的相关峰，所述相关值集合包括所述每一个子序列的每一位字符对应的相关值。
3.根据权利要求2所述的方法，其特征在于，所述每一个子序列中的第i位字符和所述预设同步序列的第P-m+i位字符的相关值为所述每一个子序列中的第i位字符和所述预设同步序列的第P-m+i位字符的乘积或异或值。
4.根据权利要求1-3任一项所述的方法，其特征在于，所述方法还包括：
当所述接收到的同步序列与预设同步序列的最大相关峰小于判决门限时，调整所述判决门限，直至调整后的判决门限不大于所述最大相关峰或所述调整后的判决门限不在门限范围内，所述门限范围的上限为所述最大相关峰，所述门限范围的下限为所述接收到的同步序列中的所有子序列分别与所述预设同步序列的相关峰中的次大值。
5.根据权利要求4所述的方法，其特征在于，所述判决门限的初始值是所述预设同步序列中的所有子序列分别与所述预设同步序列的相关峰中的最大值与次大值之间的值。
6.一种电子设备，其特征在于，包括：一个或多个处理器，一个或多个存储器和一个或多个数据传输接口，所述一个或多个数据传输接口、所述一个或多个存储器分别与所述一个或多个处理器耦合；
所述一个或多个数据传输接口用于传输接收端和发送端之间的数据；
所述一个或多个存储器用于存储计算机程序代码，所述计算机程序代码包括计算机指令；
所述处理器用于调用所述计算机指令执行以下操作：
通过所述数据传输接口接收来自所述发送端的同步序列，所述同步序列用于所述接收端和所述发送端之间的同步；
确定接收到的同步序列与预设同步序列的最大相关峰，所述预设同步序列与所述发送端发送的同步序列相同，最大相关峰用于指示所述接收到的同步序列与预设同步序列的相似度；
当所述接收到的同步序列与预设同步序列的最大相关峰不小于判决门限时，确定所述接收端和所述发送端之间的同步成功；
通过所述数据传输接口接收来自所述发送端的所述同步序列对应的有效载荷数据；
所述处理器执行确定接收到的同步序列与预设同步序列的最大相关峰，包括执行：
确定所述接收到的同步序列中的每一个子序列与所述预设同步序列的相关峰，所述子序列为所述接收到的同步序列中前n位字符组成的序列，n为1、2、…、P，P为正整数，P为所述接收到的同步序列的长度，所述子序列与所述预设同步序列的相关峰用于指示所述子序列与所述预设同步序列的相似度；
将所述接收到的同步序列中的所有子序列分别与所述预设同步序列的相关峰中的最大值确定为所述接收到的同步序列与预设同步序列的最大相关峰。
7.根据权利要求6所述的电子设备，其特征在于，所述处理器执行确定所述接收到的同步序列中的每一个子序列与所述预设同步序列的相关峰，包括执行：
确定所述接收到的同步序列中的每一个子序列中每一位字符对应的相关值，其中，所述相关值用于指示两位字符是否相同，第m个子序列中的第i位字符对应的相关值为所述第m个子序列中的第i位字符和所述预设同步序列的第P-m+i位字符的相关值，i为不大于m的正整数；
将相关值集合中的相关值求和，得到所述每一个子序列与所述预设同步序列的相关峰，所述相关值集合包括所述每一个子序列的每一位字符对应的相关值。
8.根据权利要求7所述的电子设备，其特征在于，所述每一个子序列中的第i位字符和所述预设同步序列的第P-m+i位字符的相关值为所述每一个子序列中的第i位字符和所述预设同步序列的第P-m+i位字符的乘积或异或值。
9.根据权利要求6-8任一项所述的电子设备，其特征在于，所述处理器还用于执行：
当所述接收到的同步序列与预设同步序列的最大相关峰小于判决门限时，调整所述判决门限，直至调整后的判决门限不大于所述最大相关峰或所述调整后的判决门限不在门限范围内，所述门限范围的上限为所述最大相关峰，所述门限范围的下限为所述接收到的同步序列中的所有子序列分别与所述预设同步序列的相关峰中的次大值。
10.根据权利要求9所述的电子设备，其特征在于，所述判决门限的初始值是所述预设同步序列中的所有子序列分别与所述预设同步序列的相关峰中的最大值与次大值之间的值。
11.一种计算机存储介质，其特征在于，包括计算机指令，当所述计算机指令在电子设备上运行时，使得所述电子设备执行如权利要求1-5任一项所述的数据同步的方法。
CN202110329850.6A 2021-03-27 2021-03-27 数据同步的方法及电子设备 Active CN115134064B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110329850.6A CN115134064B (zh) 2021-03-27 2021-03-27 数据同步的方法及电子设备
PCT/CN2022/082333 WO2022206496A1 (zh) 2021-03-27 2022-03-22 数据同步的方法及电子设备
EP22778679.5A EP4290800A1 (en) 2021-03-27 2022-03-22 Data synchronization method and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110329850.6A CN115134064B (zh) 2021-03-27 2021-03-27 数据同步的方法及电子设备

Publications (2)

Publication Number Publication Date
CN115134064A CN115134064A (zh) 2022-09-30
CN115134064B true CN115134064B (zh) 2024-01-16

Family

ID=83373812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110329850.6A Active CN115134064B (zh) 2021-03-27 2021-03-27 数据同步的方法及电子设备

Country Status (3)

Country Link
EP (1) EP4290800A1 (zh)
CN (1) CN115134064B (zh)
WO (1) WO2022206496A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116614215B (zh) * 2023-04-25 2024-07-19 北京大有半导体有限责任公司 数据同步方法、装置、信号接收终端及存储介质
CN117439850B (zh) * 2023-12-21 2024-02-23 中国电子科技集团公司第五十四研究所 一种自适应ofdm符号同步方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103384401A (zh) * 2013-05-13 2013-11-06 西安电子科技大学 基于先进先出结构的同步捕获装置及其方法
CN104065397A (zh) * 2014-06-30 2014-09-24 西安电子科技大学 实时同步捕获伪码的方法及装置
CN107070496A (zh) * 2017-04-13 2017-08-18 西安电子科技大学 基于部分匹配滤波算法的实时同步捕获装置及方法
CN108199993A (zh) * 2017-12-13 2018-06-22 浙江大华技术股份有限公司 一种同步头检测方法、装置、电子设备及可读存储介质
CN111162858A (zh) * 2019-09-30 2020-05-15 奉加微电子（上海）有限公司 一种分段信号同步方法、装置、终端设备及存储介质
WO2021008070A1 (zh) * 2019-07-16 2021-01-21 京信通信***（中国）有限公司 抗大频偏帧同步方法、装置及***

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103384401A (zh) * 2013-05-13 2013-11-06 西安电子科技大学 基于先进先出结构的同步捕获装置及其方法
CN104065397A (zh) * 2014-06-30 2014-09-24 西安电子科技大学 实时同步捕获伪码的方法及装置
CN107070496A (zh) * 2017-04-13 2017-08-18 西安电子科技大学 基于部分匹配滤波算法的实时同步捕获装置及方法
CN108199993A (zh) * 2017-12-13 2018-06-22 浙江大华技术股份有限公司 一种同步头检测方法、装置、电子设备及可读存储介质
WO2021008070A1 (zh) * 2019-07-16 2021-01-21 京信通信***（中国）有限公司 抗大频偏帧同步方法、装置及***
CN111162858A (zh) * 2019-09-30 2020-05-15 奉加微电子（上海）有限公司 一种分段信号同步方法、装置、终端设备及存储介质

Also Published As

Publication number Publication date
WO2022206496A1 (zh) 2022-10-06
CN115134064A (zh) 2022-09-30
EP4290800A1 (en) 2023-12-13

Similar Documents

Publication Publication Date Title
WO2020244623A1 (zh) 一种空鼠模式实现方法及相关设备
CN111132234B (zh) 一种数据传输方法及对应的终端
CN115134064B (zh) 数据同步的方法及电子设备
WO2023015998A1 (zh) 调节终端设备中干扰和抗扰的信号处理方法和相关装置
CN113973398B (zh) 无线网络连接方法、电子设备及芯片***
CN112806092B (zh) 一种麦克风mic切换方法及设备
CN113504887A (zh) 一种音量设置方法及电子设备
WO2022042768A1 (zh) 索引显示方法、电子设备及计算机可读存储介质
CN113472861B (zh) 一种文件传输方法及电子设备
CN113485173A (zh) 一种开关切换方法及相关装置
CN110806994B (zh) 一种信号传输方法及装置
CN115665632B (zh) 音频电路、相关装置和控制方法
CN111062224A (zh) 一种内容传输方法和终端设备
EP4246961A1 (en) Display synchronization method, electronic device, and readable storage medium
CN114554037B (zh) 一种数据传输方法及电子设备
CN114466238B (zh) 帧解复用方法、电子设备及存储介质
CN114157412B (zh) 信息验证的方法、电子设备及计算机可读存储介质
CN116708317B (zh) 数据包mtu的调整方法、装置和终端设备
CN117278372B (zh) 信号传输方法和通信设备
CN116667875B (zh) 上网通路的切换方法、装置和终端设备
CN116048769B (zh) 内存回收方法、装置和终端设备
CN116346982B (zh) 处理音频的方法、电子设备及可读存储介质
CN116056307B (zh) 主板架构和电子设备
CN116055870B (zh) 一种拍照方法和电子设备
CN114520870B (zh) 一种显示方法及终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant