CN115128370A - 多核并行测试单一待测物的***及方法 - Google Patents

Abstract

本发明提出一种多核并行测试单一待测物的***及方法，多核并行测试单一待测物的方法包含以下步骤：计算待测物的测试量；将待测物的测试量均衡分配给多个测试核心，以控制多个测试核心并行测试待测物的时间，从而提升工厂产线效率。

Description

多核并行测试单一待测物的***及方法

技术领域

本发明是有关于一种测试***及方法，且特别是有关于多核并行测试单一待测物的***及方法。

背景技术

待测物(DUT)，也称为被测设备(EUT)或被测单元(UUT)，是在第一次制造时或在其生命周期的后期进行功能测试和校准检查的制造产品。这可以包括修复后的测试，以确定产品是否按照原始产品规格执行。在电子工业中，待测物可以是任何被测电子组件。然而，目前测试机台的测试时间仍不够短。

为了解决上述测试时间的问题，相关领域莫不费尽心思来谋求解决之道，但长久以来一直未见适用的方式被发展完成。因此，如何能更有效率地测试待测物，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。

发明内容

本发明提出一种多核并行测试单一待测物的***及方法，改善先前技术的问题。

在本发明的一实施例中，本发明所提出的多核并行测试单一待测物的***包含计算机装置以及多个测试核心，多个测试核心计算机装置。计算机装置将待测物的测试量均衡分配给多个测试核心，以控制多个测试核心并行测试待测物的时间。

在本发明的一实施例中，计算机装置计算待测物的多个测试网络的多个总电容值，对多个总电容值进行分类及排序，据以将多个测试网络相应地分配给多个测试核心，从而均衡多个测试核心中每一者所需测试的总电容值的加总。

在本发明的一实施例中，计算机装置将多个测试网络分成类多个待分配测试网络与其余测试网络，多个待分配测试网络的多个总电容值中每一者均大于一预设电容值，计算机装置将多个总电容值由大至小排列出来以对应地排序多个待分配测试网络，借以将多个待分配测试网络分配给多个测试核心。

在本发明的一实施例中，多个测试核心为第一至第N测试核心，计算机装置将已排序的多个待分配测试网络依来回分配、奇偶数分配或随机平均分配的方式分配给第一至第N测试核心。

在本发明的一实施例中，其余测试网络的总电容值均小于或等于预设电容值，计算机装置随机选择多个测试核心中的任一者来对其余测试网络进行测试。

在本发明的一实施例中，计算机装置计算待测物的每一种待测参数的总数量，以平均分配多个测试核心中每一者所需测试每一种待测参数的数量。

在本发明的一实施例中，各待测参数均为非电容性参数。

在本发明的一实施例中，非电容性参数为电阻值、电感值、电压值、上电量测参数、集成电路的接脚的电气参数以及嵌位二极管的电压参数。

在本发明的一实施例中，本发明所提出的多核并行测试单一待测物的方法包含以下步骤：计算待测物的测试量；将待测物的测试量均衡分配给多个测试核心，以控制多个测试核心并行测试待测物的时间。

在本发明的一实施例中，方法还包含：计算待测物的多个测试网络的多个总电容值，对多个总电容值进行分类及排序，据以将多个测试网络相应地分配给多个测试核心，从而均衡多个测试核心中每一者所需测试的总电容值的加总。

在本发明的一实施例中，方法还包含：将多个测试网络分成类多个待分配测试网络与其余测试网络，多个待分配测试网络的多个总电容值中每一者均大于一预设电容值，计算机装置将多个总电容值由大至小排列出来以对应地排序多个待分配测试网络，借以将多个待分配测试网络分配给多个测试核心。

在本发明的一实施例中，多个测试核心为第一至第N测试核心，方法还包含：将已排序的多个待分配测试网络依来回分配、奇偶数分配或随机平均分配的方式分配给第一至第N测试核心。

在本发明的一实施例中，其余测试网络的总电容值均小于或等于预设电容值，方法还包含：随机选择多个测试核心中的任一者来对其余测试网络进行测试。

在本发明的一实施例中，方法还包含：计算待测物的每一种待测参数的总数量，以平均分配多个测试核心中每一者所需测试每一种待测参数的数量。

在本发明的一实施例中，上述每一种待测参数均为非电容性参数。

在本发明的一实施例中，非电容性参数为电阻值、电感值、电压值、上电量测参数、集成电路的接脚的电气参数以及嵌位二极管的电压参数。

综上所述，本发明的技术方案与现有技术相比具有明显的优点和有益效果。通过本发明的技术方案，多核并行测试单一待测物的***及方法可以节省测试时间，从而缩短产品的生时间，提升工厂产线效率。

以下将以实施方式对上述的说明作详细的描述，并对本发明的技术方案提供更进一步的解释。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1是依照本发明一实施例的一种多核并行测试单一待测物的***的方块图；以及

图2是依照本发明一实施例的一种多核并行测试单一待测物的方法的流程图。

【符号说明】

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附符号的说明如下：

100:多核并行测试单一待测物的***

110:计算机装置

120:测试机台

120A、120B、120C、120D:测试核心

190:待测物

200:多核并行测试单一待测物的方法

S201、S202:步骤

具体实施方式

为了使本发明的叙述更加详尽与完备，可参照所附的附图及以下所述每一种实施例，附图中相同的号码代表相同或相似的元件。另一方面，众所周知的元件与步骤并未描述于实施例中，以避免对本发明造成不必要的限制。

请参照图1，本发明的技术态样是一种多核并行测试单一待测物190的***100，其可应用在测试机台，或是广泛地运用在相关的技术环节。本发明提出的多核并行测试单一待测物190的***100可以有效节省测试时间，从而缩短产品的生时间，提升工厂产线效率。因此，本技术态样的多核并行测试单一待测物的***100可达到相当的技术进步，并具有产业上的广泛利用价值。以下将搭配图1、2来说明***100的具体实施方式。

应了解到，多核并行测试单一待测物的***100的多种实施方式搭配图1进行描述。于以下描述中，为了便于解释，进一步设定许多特定细节以提供一或多个实施方式的全面性阐述。然而，本技术可在没有这些特定细节的情况下实施。于其他举例中，为了有效描述这些实施方式，已知结构与装置以方块图形式显示。此处使用的“举例而言”的用语，以表示“作为例子、实例或例证”的意思。此处描述的作为“举例而言”的任何实施例，无须解读为较佳或优于其他实施例。

图1是依照本发明一实施例的一种多核并行测试单一待测物190的***100的方块图。如图1所示，多核并行测试单一待测物190的***100可包含计算机装置110以及多个测试核心120A、120B、120C、120D(如：自动测试核心装置)。需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

举例而言，计算机装置110可为计算机主机、处理器或服务器。以计算机装置110是服务器为例，已发展或开发中的许多技术可管理计算机服务器的运作，大体上可以提供可存取性、一致性与效率。远端管理允许用于服务器的输入输出接口的移除，以及网络管理者实体访问每一个服务器的需求。举例而言，设有许多计算机服务器的庞大数据中心一般使用多种远端管理工具来管理，以配置、监控与除错服务器硬件与软件。

以计算机装置110是计算机主机为例，本发明的功能与步骤可透过软件、硬件与/或固件来实行。举例来说，若以执行速度及精确性为首要考量，则基本上可选用硬件与/或固件为主；若以设计弹性为首要考量，则这些单元基本上可选用软件为主；或者，可同时采用软件、硬件及固件协同作业。应了解到，以上所举的这些例子并没有所谓孰优孰劣之分，亦并非用以限制本发明，熟悉此项技艺者当视当时需要，弹性选择具体的实施方式。

以计算机装置110是处理器为例，处理器可以是集成电路晶片，具有信号的处理能力。在实作上，计算机的各功能可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(Digital SignalProcessor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可程序设计门阵列(Field Programmable Gate Array，FPGA)或者其他可程序设计逻辑器件、分立门或者晶体管逻辑器件、分立硬件元件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所揭示的功能与步骤可以透过硬件处理器执行，或者透过处理器中的硬件及软件模块组合执行。软件模块可以位于随机记忆体，快闪记忆体、只读记忆体，可程序设计只读记忆体或者电可读写可程序设计记忆体、寄存器等本领域成熟的储存介质中。该储存介质位于记忆体，处理器读取记忆体中的信息，结合其硬件来执行。

在架构上，多个测试核心120A、120B、120C、120D电性连接计算机装置110，多个测试核心120A、120B、120C、120D可设置于测试机台120，测试机台120可设有开关板(未绘示)，开关板可对多个测试核心120A、120B、120C、120D之间做路径切换，测试机台120中的每一个测试核心(如：自动测试核心电路)均可具有独立的测试能力。应了解到，于实施方式与权利要求书中，涉及“电性连接”的描述，其可泛指一元件透过其他元件而间接电气耦合至另一元件，或是一元件无须透过其他元件而直接电连结至另一元件。举例而言，计算机装置110可为内建处理器直接电连结至多个测试核心120A、120B、120C、120D，或是计算机装置110可为外部计算机主机透过测试机台120的开关板间接电气耦合至多个测试核心120A、120B、120C、120D。

举例而言，待测物190可为具有主动元件与/或被动元件的物体(如：印刷电路板)，但本发明不以此为限。于使用时，计算机装置110将待测物190的测试量(如：待测物190的总体电容量、各非电容性参数的数量…等)均衡分配多个测试核心120A、120B、120C、120D，以控制多个测试核心120A、120B、120C、120D并行测试待测物190的时间。如此，相较于使用一个测试核心的机台，本发明提出的多核并行测试单一待测物190的***100可以有效节省测试时间，从而缩短产品的生时间，提升工厂产线效率。

实务上，待测物190具有一个或多个测试网络，每一个测试网络可为一个测点或多个相关联的测点的集合，亦可为一个连接点或多个相关联的连接点的集合。待测物190上愈大电容量的电容，其放电速度愈慢。于一控制实验中，使用单一个测试核心，透过测试核心内部放置电阻对测试网络上的电容逐一放电，因此放电时间较长。为了针对大电容放电及量测达到加速，在本发明的一实施例中，计算机装置110计算待测物190的多个测试网络的多个总电容值，对多个总电容值进行分类及排序，据以将多个测试网络相应地分配给多个测试核心120A、120B、120C、120D，从而均衡多个测试核心120A、120B、120C、120D中每一者所需测试的总电容值的加总。借此，多个测试核心120A、120B、120C、120D中每一者所需测试的总电容值的加总大致接近，相较于控制实验使用单一个测试核心，放电时间可以大幅度的缩短。

应了解到，虽然图1中仅绘示四个测试核心120A、120B、120C、120D，但此不限制本发明的测试核心的数量，多个测试核心可为第一至第N测试核心，N为大于1的正整数，相较于控制实验使用单一个测试核心，本实施例理想上放电时间可缩短大约1/N的时间。

值得注意的是，本文中所使用的“约”、“大约”或“大致”是用以修饰任何可些微变化的数量，但这种些微变化并不会改变其本质。于实施方式中若无特别说明，则代表以“约”、“大约”或“大致”所修饰的数值的误差范围一般是容许在百分之二十以内，较佳地是于百分之十以内，而更佳地则是于百分之五以内。

具体而言，在本发明的一实施例中，计算机装置110将待测物190的多个测试网络分成类多个待分配测试网络与其余测试网络，多个待分配测试网络的多个总电容值中每一者均大于预设电容值(如：100uF)。应了解到，前述“预设电容值”可由***管理者或其他人员视实际应用弹性调整其大小。实务上，大电容的总电容值大于预设电容值，其放电时间较长，若无合理的分配至各测试核心120A、120B、120C、120D，会造成测试的迟滞。因此，计算机装置将大于预设电容值的多个总电容值由大至小排列出来以对应地排序多个待分配测试网络，借以将多个待分配测试网络分配给多个测试核心。

在本发明的一实施例中，多个测试核心为第一至第N测试核心，计算机装置110将已排序的多个待分配测试网络先从第一至第N测试核心再从第N至第一测试核心来回进行分配。举例而言，于图1中，多个测试核心120A、120B、120C、120D可为第一测试核心120A、第二测试核心120B、第三测试核心120C与第四测试核心120D，计算机装置110将已排序的多个待分配测试网络先从第一、第二、第三至第四测试核心120A、120B、120C、120D再从第四、第三、第二至第一测试核心120D、120C、120B、120A进行来回分配。实验上，将由大至小排列的总电容值所对应的待分配测试网络依前述来回分配的方式，可以让多个测试核心120A、120B、120C、120D中每一者所需测试的总电容值的加总最为接近。然后，依据计算机装置110所分配的测试网络，多个测试核心120A、120B、120C、120D并行测试待测物190。根据电容放电的实验应用于在大电容量测，经过计算约略可以省下70％的测试时间。除了上述来回分配的方式，于其他实施例中，亦可采用奇偶数分配、随机平均分配或其他分配方式，熟悉此项技艺者当视当时需要弹性选择之。举例而言，奇偶数分配可为将由大至小排列的总电容值所对应的待分配测试网络先分配给第一、第三测试核心120A、120C再分配给第二、第四测试核心120B、120D并反复为之，或是先分配给第二、第四测试核心120B、120D再分配给第一、第三测试核心120A、120C并反复为之。随机平均分配可为将由大至小排列的总电容值所对应的待分配测试网络分配给乱数排列的测试核心(如：第二、第三、第一、第四测试核心120B、120C、120D、120A)并反复为之。

在本发明的一实施例中，除了上述待分配测试网络以外，待测物190的其余测试网络的总电容值均小于或等于预设电容值。实务上，小于预设电容值的电容所需的放电时间较短，占整体测试时间的比例微乎其微。因此，计算机装置110随机选择多个测试核心120A、120B、120C、120D中的任一者(如：测试核心120C)来对其余测试网络进行测试。或者，于其他实施例中，可无需采用预设电容值来区分待分配测试网络与其余测试网络，计算机装置110直接采上述反复来回的分配方式、奇数分配、随机分配或其他分配方式，将待测物190上全部的多个测试网络均衡分配给多个测试核心120A、120B、120C、120D，使多个测试核心120A、120B、120C、120D中每一者所需测试的总电容值的加总大致接近。

如上所述的测试核心120A、测试核心120B、测试核心120C、测试核心120D…等，其具体实施方式，可分别为相同规格的测试核心以增加并行测试效率，但亦可为不同规格的测试核心。且熟悉该技术领域的技艺者当可明白，图1仅是为了让本案的技术更加明显易懂，并非限定测试核心的数量以及所执行的功能。将多个测试核心予以合并成一个合并的测试核心与其余测试核心并行测试，或者将一测试核心的功能更换到另一测试核心中执行，皆仍属于本发明的实施方式。

实作上，多核并行测试单一待测物190可适用于制造缺陷分析仪(ManufacturingDefects Analyzer,MDA)。制造缺陷分析仪测试中在多测试核心的架构下针对大电容放电及量测达到加速。同理，多核并行测试单一待测物190可适用于组装电路板测试机(In-Circuit Tester,ICT)或任何测试机台。

除了各测试网络的总电容值以外，实作上，多核并行测试单一待测物190的***100可测试待测物190的每一种待测参数(如：非电容性参数)。由于非电容性参数没有较明显的测试迟滞不一的现象，因此，在本发明的一实施例中，计算机装置110计算待测物190的每一种待测参数(如：非电容性参数)的总数量，以平均分配多个测试核心120A、120B、120C、120D中每一者所需测试每一种待测参数的数量。借此，多个测试核心120A、120B、120C、120D中每一者所需测试的数量大致接近，相较于控制实验使用单一个测试核心，测试时间可以大幅度的缩短。

在本发明的一实施例中，非电容性参数可为电阻值、电感值、电压值、上电量测参数、集成电路的接脚的电气参数、嵌位二极管的电压参数与/或其他参数。实务上，举例而言，集成电路的接脚的电气参数(如：电压参数)可通过Testjet或其他类似技术来感测，据以判断接脚是否异常(如：开路)；嵌位二极管的电压参数可通过从嵌位二极管的输入/输出接脚送入微小电流并量测接入电路的电压源(Vcc)与输入/输出接脚之间的电压差以判断电压源或输入/输出接脚有没有开路的现象，或是量测接地端与输入/输出接脚之间的电压差以判断地端或输入/输出接脚有没有开路的现象。应了解到，上述Testjet与嵌位二极管的电压参数的量测技术是为该技术领域中具有通常知识者所周知技术，且非本发明所欲保护范围，于此不再详述之。

为了对上述多核并行测试单一待测物190的***100所运行的方法做更进一步的阐述，请同时参照图1、2，图2是依照本发明一实施例的一种多核并行测试单一待测物190的方法200流程图。如图2所示，多核并行测试单一待测物190的方法200包含步骤S201、S202(应了解到，在本实施例中所提及的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行)。至于实施这些步骤的硬件装置，由于以上实施例已具体揭露，因此不再重复赘述之。

如上所述的多核并行测试单一待测物190的方法200可经由一计算机来实作，例如前述的计算机装置110，亦可将部分功能实作为一计算机程序，并储存于一非暂态计算机可读取的记录媒体中，而使计算机读取此记录媒体后令一计算机***执行多核并行测试单一待测物190的方法200。

举例而言，多核并行测试单一待测物190的方法200可以采用非暂态计算机可读取记录媒体上的计算机程序产品的形式，此计算机可读取记录媒体具有包含在介质中的计算机可读取的多个指令。适合的记录媒体可以包括以下任一者：非挥发性记忆体，例如：只读记忆体(ROM)、可程序只读记忆体(PROM)、可抹拭可程序只读记忆体(EPROM)、电子抹除式可程序只读记忆体(EEPROM)；挥发性记忆体，例如：静态存取记忆体(SRAM)、动态存取记忆体(SRAM)、双倍数据率随机存取记忆体(DDR-RAM)；光学储存装置，例如：只读光盘(CD-ROM)、只读数字多功能影音光盘(DVD-ROM)；磁性储存装置，例如：硬盘机、软盘机。

在本发明的一实施例中，于步骤S201，计算待测物190的测试量；于步骤S202，将待测物190的测试量均衡分配多个测试核心120A、120B、120C、120D，以控制多个测试核心120A、120B、120C、120D并行测试待测物190的时间。如此，相较于使用一个测试核心的机台，本发明提出的多核并行测试单一待测物190的方法200可以有效节省测试时间，从而缩短产品的生时间，提升工厂产线效率。

在本发明的一实施例中，于多核并行测试单一待测物190的方法200中，计算待测物190的多个测试网络的多个总电容值，对多个总电容值进行分类及排序，据以将多个测试网络相应地分配给多个测试核心120A、120B、120C、120D，从而均衡多个测试核心120A、120B、120C、120D中每一者所需测试的总电容值的加总。借此，多个测试核心120A、120B、120C、120D中每一者所需测试的总电容值的加总大致接近，放电时间可以大幅度的缩短。

在本发明的一实施例中，于多核并行测试单一待测物190的方法200中，将多个测试网络分成类多个待分配测试网络与其余测试网络，多个待分配测试网络的多个总电容值中每一者均大于一预设电容值，将多个总电容值由大至小排列出来以对应地排序多个待分配测试网络，借以将多个待分配测试网络分配给多个测试核心120A、120B、120C、120D。

在本发明的一实施例中，多个测试核心120A、120B、120C、120D为第一至第N测试核心。于多核并行测试单一待测物190的方法200中，将已排序的多个待分配测试网络先从第一至第N测试核心再从第N至第一测试核心进行来回分配，其中N为大于1的正整数(如：4)。实验上，将由大至小排列的总电容值所对应的待分配测试网络依来回分配、奇偶数分配、随机平均分配或其他分配的方式分配给第一至第N测试核心，可以让多个测试核心120A、120B、120C、120D中每一者所需测试的总电容值的加总最为接近。然后，依据上述已分配好的测试网络，多个测试核心120A、120B、120C、120D并行测试待测物190。根据电容放电的实验应用于在大电容量测，经过计算约略可以省下70％的测试时间。

在本发明的一实施例中，除了上述待分配测试网络以外，待测物190的其余测试网络的总电容值均小于或等于预设电容值。实务上，小于预设电容值的电容所需的放电时间较短，占整体测试时间的比例微乎其微。因此，于多核并行测试单一待测物190的方法200中，随机选择多个测试核心中的任一者来对其余测试网络进行测试。

除了各测试网络的总电容值以外，实作上，多核并行测试单一待测物190的***100可测试待测物190的每一种待测参数(如：非电容性参数)。因此，在本发明的一实施例中，于多核并行测试单一待测物190的方法200中，计算待测物的每一种待测参数(如：非电容性参数)的总数量，以平均分配多个测试核心中每一者所需测试每一种待测参数的数量。

在本发明的一实施例中，上述非电容性参数可为电阻值、电感值、电压值、上电量测参数、集成电路的接脚的电气参数、嵌位二极管的电压参数与/或其他参数。

综上所述，本发明的技术方案与现有技术相比具有明显的优点和有益效果。通过本发明的技术方案，多核并行测试单一待测物的***100及方法200可以节省测试时间，从而缩短产品的生时间，提升工厂产线效率。

虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作每一种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (16)

1.一种多核并行测试单一待测物的***，其特征在于，该***包含：

一计算机装置；以及

多个测试核心，电性连接该计算机装置，该计算机装置将该待测物的测试量均衡分配给该多个测试核心，以控制该多个测试核心并行测试该待测物的时间。

2.如权利要求1所述的***，其特征在于，该计算机装置计算该待测物的多个测试网络的多个总电容值，对该多个总电容值进行分类及排序，据以将该多个测试网络相应地分配给该多个测试核心，从而均衡该多个测试核心中每一者所需测试的所述多个总电容值的加总。

3.如权利要求2所述的***，其特征在于，该计算机装置将该多个测试网络分成类多个待分配测试网络与其余测试网络，该多个待分配测试网络的多个总电容值中每一者均大于一预设电容值，该计算机装置将该多个总电容值由大至小排列出来以对应地排序该多个待分配测试网络，借以将该多个待分配测试网络分配给该多个测试核心。

4.如权利要求3所述的***，其特征在于，该多个测试核心为第一至第N测试核心，该计算机装置将已排序的该多个待分配测试网络依一来回分配、一奇偶数分配或一随机平均分配的方式分配给该第一至该第N测试核心。

5.如权利要求3所述的***，其特征在于，该其余测试网络的总电容值均小于或等于该预设电容值，该计算机装置随机选择该多个测试核心中的任一者来对该其余测试网络进行测试。

6.如权利要求1所述的***，其特征在于，该计算机装置计算该待测物的每一种待测参数的总数量，以平均分配该多个测试核心中每一者所需测试该每一种待测参数的数量。

7.如权利要求6所述的***，其特征在于，该每一种待测参数均为非电容性参数。

8.如权利要求7所述的***，其特征在于，该非电容性参数为电阻值、电感值、电压值、上电量测参数、集成电路的接脚的电气参数以及嵌位二极管的电压参数。

9.一种多核并行测试单一待测物的方法，其特征在于，该方法包含以下步骤：

计算该待测物的测试量；以及

将该待测物的该测试量均衡分配给该多个测试核心，以控制该多个测试核心并行测试该待测物的时间。

10.如权利要求9所述的方法，其特征在于，还包含：

计算该待测物的多个测试网络的多个总电容值，对该多个总电容值进行分类及排序，据以将该多个测试网络相应地分配给该多个测试核心，从而均衡该多个测试核心中每一者所需测试的所述多个总电容值的加总。

11.如权利要求10所述的方法，其特征在于，还包含：

将该多个测试网络分成类多个待分配测试网络与其余测试网络，该多个待分配测试网络的多个总电容值中每一者均大于一预设电容值，将该多个总电容值由大至小排列出来以对应地排序该多个待分配测试网络，借以将该多个待分配测试网络分配给该多个测试核心。

12.如权利要求11所述的方法，其特征在于，该多个测试核心为第一至第N测试核心，该方法还包含：

将已排序的该多个待分配测试网络依一来回分配、一奇偶数分配或一随机平均分配的方式分配给该第一至该第N测试核心。

13.如权利要求11所述的方法，其特征在于，该其余测试网络的总电容值均小于或等于该预设电容值，该方法还包含：

随机选择该多个测试核心中的任一者来对该其余测试网络进行测试。

14.如权利要求11所述的方法，其特征在于，还包含：

计算该待测物的每一种待测参数的总数量，以平均分配该多个测试核心中每一者所需测试该每一种待测参数的数量。

15.如权利要求14所述的方法，其特征在于，该每一种待测参数均为非电容性参数。

16.如权利要求15所述的方法，其特征在于，该非电容性参数为电阻值、电感值、电压值、上电量测参数、集成电路的接脚的电气参数以及嵌位二极管的电压参数。

Images