CN115119532B - 信号处理方法及装置、显示装置 - Google Patents

信号处理方法及装置、显示装置 Download PDF

Info

Publication number
CN115119532B
CN115119532B CN202180000055.0A CN202180000055A CN115119532B CN 115119532 B CN115119532 B CN 115119532B CN 202180000055 A CN202180000055 A CN 202180000055A CN 115119532 B CN115119532 B CN 115119532B
Authority
CN
China
Prior art keywords
signal
pulse
pixel clock
pulses
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180000055.0A
Other languages
English (en)
Other versions
CN115119532A (zh
Inventor
马希通
耿立华
吴聪睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN115119532A publication Critical patent/CN115119532A/zh
Application granted granted Critical
Publication of CN115119532B publication Critical patent/CN115119532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2946—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by introducing variations of the frequency of sustain pulses within a frame or non-proportional variations of the number of sustain pulses in each subfield
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Synchronizing For Television (AREA)

Abstract

一种信号处理方法，包括：获得第一帧同步信号，其中的第一脉冲的后沿和其后一第一脉冲的前沿间为第一时间，第一时间对应第一整数个第一像素时钟信号的脉冲；生成同步校准信号，其中的第二脉冲的宽度等于第二像素时钟信号的脉冲宽度；第二脉冲的触发沿延迟于第一脉冲的后沿，延迟的时间小于或等于第一像素时钟信号的脉冲宽度与第二像素时钟信号的时钟周期之和；生成第二帧同步信号，其中的第二脉冲的触发沿与其之后最靠近的第三脉冲的前沿间为第二时间；当第二像素时钟信号的频率与第一像素时钟信号的频率的比值在阈值范围内时，第二时间对应第二整数个第二像素时钟信号的脉冲；第二整数为第一整数和比值的乘积的整数值。

Description

信号处理方法及装置、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种信号处理方法及装置、显示装置。
背景技术
随着显示产品的普及，显示产品的显示效果的要求越来越高。例如，在显示产品显示图像的过程中，不希望衍生出新的图像，这样可以更真实的还原图像。
发明内容
一方面，提供一种信号处理方法。所述信号处理方法包括：获得第一帧同步信号；所述第一帧同步信号包括多个第一脉冲；一个第一脉冲的后沿和所述第一脉冲的后一第一脉冲的前沿之间的时间为第一时间，所述第一时间对应第一整数个第一像素时钟信号的脉冲；生成同步校准信号；所述同步校准信号包括多个第二脉冲，一个第二脉冲的宽度等于第二像素时钟信号的脉冲宽度；所述第二脉冲的触发沿相比于一个第一脉冲的后沿有延迟，延迟的时间小于或等于所述第一像素时钟信号的脉冲宽度与所述第二像素时钟信号的一个时钟周期之和；生成第二帧同步信号；所述第二帧同步信号包括多个第三脉冲；其中，每个第二脉冲的触发沿与所述第二脉冲之后最靠近的一个所述第三脉冲的前沿之间的时间为第二时间；在所述第二像素时钟信号的频率与所述第一像素时钟信号的频率的比值在阈值范围内的情况下，所述第二时间对应第二整数个所述第二像素时钟信号的脉冲；所述第二整数为所述第一整数和所述比值的乘积的整数值。
在一些实施例中，在所述第二像素时钟信号的频率与所述第一像素时钟信号的频率的比值为1的情况下，所述第二时间对应所述第一整数个所述第二像素时钟信号的脉冲。
在一些实施例中，所述生成第二帧同步信号包括：生成第三帧同步信号；每个第二脉冲的触发沿与所述第二脉冲之后最靠近的一个所述第三帧同步信号的脉冲的前沿之间的时间对应所述第二整数个所述第二像素时钟信号的脉冲；生成第四帧同步信号；每个第二脉冲的触发沿与所述第二脉冲之后最靠近的一个所述第四帧同步信号的脉冲的前沿之间的时间对应所述第一整数个所述第二像素时钟信号的脉冲；在满足第一条件的情况下，选择所述第三帧同步信号作为所述第二帧同步信号；所述第一条件为所述第二像素时钟信号的频率与所述第一像素时钟信号的频率的比值在所述阈值范围内，或者，显示模组的第二帧率与第一视频信号的第一帧率的比值在所述阈值范围内；在满足第二条件的情况下，选择所述第四帧同步信号作为所述第二帧同步信号；所述第二条件为所述第一像素时钟信号的频率等于所述第二像素时钟信号的频率，或者，第一视频信号的第一帧率等于显示模组的第二帧率。
在一些实施例中，所述信号处理方法，还包括：检测得到第一视频信号的第一帧率；获得显示模组的第二帧率。
在一些实施例中，所述生成第三帧同步信号，包括：统计所述第二像素时钟信号的脉冲个数；在所述第二像素时钟信号的脉冲个数达到所述第二整数的情况下，生成所述第三帧同步信号中的脉冲的前沿；在所述第二像素时钟信号的脉冲个数未达到第三整数的情况下，响应于所述第二脉冲的触发沿，生成所述第三帧同步信号中的脉冲的后沿，并返回执行所述统计所述第二像素时钟信号的脉冲个数；或者，响应于所述第二像素时钟信号的脉冲个数达到第三整数，生成所述第三帧同步信号中的脉冲的后沿，并返回执行所述统计所述第二像素时钟信号的脉冲个数；以及响应于所述第二脉冲的触发沿，返回执行所述统计所述第二像素时钟信号的脉冲个数。
在一些实施例中，所述生成第四帧同步信号，包括：统计所述第二像素时钟信号的脉冲个数；在所述第二像素时钟信号的脉冲个数达到所述第一整数的情况下，生成所述第四帧同步信号的脉冲的前沿；在所述第二像素时钟信号的脉冲个数未达到第四整数的情况下，响应于所述第二脉冲的触发沿，生成所述第四帧同步信号中的脉冲的后沿，并返回执行所述统计所述第二像素时钟信号的脉冲个数；或者，响应于所述第二像素时钟信号的脉冲个数达到第四整数，生成所述第二帧同步信号中的脉冲的后沿，并返回执行所述统计所述第二像素时钟信号的脉冲个数；以及响应于所述第二脉冲的触发沿，返回执行所述统计所述第二像素时钟信号的脉冲个数。
在一些实施例中，所述生成同步校准信号，包括：生成校准信号；所述校准信号包括多个第四脉冲；一个第四脉冲的前沿和后沿中的一者与一个第一脉冲的后沿处于同一时刻；所述第四脉冲的宽度等于所述第一像素时钟信号的脉冲宽度；根据所述校准信号，得到所述同步校准信号；其中，所述同步校准信号的第二脉冲相比于所述校准信号的第四脉冲有延迟，且延迟的时间小于或等于所述第二像素时钟信号的一个时钟周期。
在一些实施例中，所述根据所述校准信号，得到所述同步校准信号，包括：生成第一信号，所述第一信号的脉冲的前沿与所述校准信号的第四脉冲的后沿处于同一时刻；生成第二信号，所述第二信号的脉冲相比于所述第一信号的脉冲延迟第三时间；所述第三时间小于或等于所述第二像素时钟信号的一个时钟周期；生成第三信号，所述第三信号的脉冲相比于所述第二信号的脉冲延迟第四时间；所述第四时间等于所述第二像素时钟信号的一个脉冲宽度；根据所述第二信号和所述第三信号，得到所述同步校准信号。
在一些实施例中，所述根据所述第二信号和所述第三信号，得到所述同步校准信号，包括：将所述第二信号和所述第三信号进行第一逻辑运算，得到所述同步校准信号。
在一些实施例中，所述生成校准信号，包括：生成第四信号，所述第四信号和所述第一帧同步信号互为反转信号；生成第五信号，所述第五信号相比于所述第一帧同步信号延迟所述第一像素时钟信号的一个脉冲宽度；根据所述第四信号和所述第五信号，得到所述校准信号。
在一些实施例中，所述根据所述第四信号和所述第五信号，得到所述校准信号，包括：将所述第四信号和所述第五信号进行第二逻辑运算，得到所述校准信号。
在一些实施例中，所述获得第一帧同步信号，包括：获得第一视频信号，所述第一视频信号包括所述第一帧同步信号和视频数据。
在一些实施例中，所述信号处理方法还包括：将所述视频数据写入存储装置；根据所述第二帧同步信号读取所述存储装置中的视频数据，以得到第二视频信号；所述第二视频信号包括所述第二帧同步信号和所述视频数据；输出所述第二视频信号。
另一方面，提供一种信号处理装置。所述信号处理装置包括：信号输入单元、第一处理单元和第二处理单元。所述信号输入单元被配置为获得第一帧同步信号。其中，所述第一帧同步信号包括多个第一脉冲；一个第一脉冲的后沿和所述第一脉冲的后一第一脉冲的前沿之间的时间为第一时间，所述第一时间对应第一整数个第一像素时钟信号的脉冲。
所述第一处理单元被配置为生成同步校准信号。其中，所述同步校准信号包括多个第二脉冲，一个第二脉冲的宽度等于第二像素时钟信号的脉冲宽度；所述第二脉冲的触发沿相比于一个第一脉冲的后沿有延迟，延迟的时间小于或等于所述第一像素时钟信号的脉冲宽度与所述第二像素时钟信号的一个时钟周期之和。
所述第二处理单元被配置为生成第二帧同步信号。所述第二帧同步信号包括多个第三脉冲；其中，每个第二脉冲的触发沿与所述第二脉冲之后最靠近的一个所述第三脉冲的前沿之间的时间为第二时间。其中，在所述第二像素时钟信号的频率与所述第一像素时钟信号的频率的比值在阈值范围内的情况下，所述第二时间对应第二整数个所述第二像素时钟信号的脉冲，所述第二整数为所述第一整数和所述比值的乘积的整数值；在所述第二像素时钟信号的频率与所述第一像素时钟信号的频率的比值为1的情况下，所述第二时间对应所述第一整数个所述第二像素时钟信号的脉冲。
在一些实施例中，所述第二处理单元包括：第一信号处理单元、第二信号处理单元和选通单元。所述第一信号处理单元被配置为生成第三帧同步信号。其中，每个第二脉冲的触发沿与所述第二脉冲之后最靠近的一个所述第三帧同步信号的脉冲的前沿之间的时间对应所述第二整数个所述第二像素时钟信号的脉冲。
所述第二信号处理单元被配置为生成第四帧同步信号。每个第二脉冲的触发沿与所述第二脉冲之后最靠近的一个所述第四帧同步信号的脉冲的前沿之间的时间对应所述第一整数个所述第二像素时钟信号的脉冲。
所述选通单元被配置为在满足第一条件的情况下，选择所述第三帧同步信号作为所述第二帧同步信号，以及在满足第二条件的情况下，选择所述第四帧同步信号作为所述第二帧同步信号。其中，所述第一条件为所述第二像素时钟信号的频率与所述第一像素时钟信号的频率的比值在所述阈值范围内，或者，显示模组的第二帧率与第一视频信号的第一帧率的比值在所述阈值范围内；所述第二条件为所述第一像素时钟信号的频率等于所述第二像素时钟信号的频率，或者，第一视频信号的第一帧率等于显示模组的第二帧率。
在一些实施例中，所述信号输入单元被配置为获得第一视频信号，所述第一视频信号包括所述第一帧同步信号和视频数据。
在一些实施例中，所述信号处理装置还包括：检测单元、获取单元、数据写入单元、数据读取单元和信号输出单元。所述检测单元被配置为检测得到第一视频信号的第一帧率。所述获取单元被配置为获得显示模组的第二帧率。所述数据写入单元被配置为将所述第一视频信号中的视频数据写入存储装置。所述数据读取单元被配置为根据所述第二帧同步信号读取所述存储装置中的视频数据，以得到第二视频信号，所述第二视频信号包括所述第二帧同步信号和所述视频数据。所述信号输出单元被配置为输出所述第二视频信号。
又一方面，提供一种信号处理装置。所述信号处理装置包括：存储器和处理器。所述存储器中存储一个或多个计算机程序。所述处理器与所述存储器耦接；所述处理器被配置为执行所述计算机程序，以使得所述处理器实现上述任一实施例所述的信号处理方法。
又一方面，提供一种信号处理装置。所述信号处理装置为芯片。所述芯片被配置为实现上述任一实施例所述的信号处理方法。
又一方面，提供一种显示装置。所述显示装置包括：显示模组和如上述任一实施例所述的信号处理装置。所述信号处理装置与所述显示模组耦接。所述信号处理装置被配置为将第二视频信号输出至所述显示模组。
在一些实施例中，所述显示装置还包括：存储装置。所述存储装置与所述信号处理装置耦接。所述存储装置被配置为存储第一视频信号中的视频数据。
再一方面，提供一种计算机可读存储介质。所述计算机可读存储介质存储有计算机程序指令，所述计算机程序指令在计算机上运行时，使得所述计算机执行如上述任一实施例所述的信号处理方法。
又一方面，提供一种计算机程序产品。所述计算机程序产品包括计算机程序指令，在计算机上执行所述计算机程序指令时，所述计算机程序指令使计算机执行如上述任一实施例所述的信号处理方法。
又一方面，提供一种计算机程序。当所述计算机程序在计算机上执行时，所述计算机程序使计算机执行如上述任一实施例所述的信号处理方法。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的显示装置的一种结构图；
图2为根据一些实施例的显示模组的一种结构图；
图3为根据一些实施例的信号处理装置的一种结构图；
图4为根据一些实施例的显示装置的另一种结构图；
图5为根据一些实施例的视频信号的一种传输过程图；
图6为根据一些实施例的信号处理方法的一种信号时序图；
图7为根据一些实施例的信号处理方法的另一种信号时序图；
图8为根据一些实施例的信号处理方法的又一种信号时序图；
图9为根据一些实施例的信号处理方法的又一种信号时序图；
图10为根据一些实施例的信号处理方法的又一种信号时序图；
图11A为根据一些实施例的信号处理方法的又一种信号时序图；
图11B为根据一些实施例的信号处理方法的又一种信号时序图；
图12A为根据一些实施例的信号处理方法的又一种信号时序图；
图12B为根据一些实施例的信号处理方法的又一种信号时序图；
图13A为根据一些实施例的信号处理方法的又一种信号时序图；
图13B为根据一些实施例的信号处理方法的又一种信号时序图；
图14为根据一些实施例的信号处理装置的另一种结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
如本文所使用的那样，“约”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量***的局限性)所确定。
本公开的实施例提供一种显示装置。示例性地，该显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图像的任何装置。示例性地，显示装置可以是多种电子装置中的一种，所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。本公开的实施例对上述显示装置的具体形式不做特殊限制。
在一些实施例中，如图1所示，显示装置100包括显示模组200和信号处理装置300。其中，显示模组200与信号处理装置300耦接。
示例性地，如图2所示，显示模组200包括显示面板210。示例性地，显示面板可以包括液晶显示面板(LCD，Liquid Crystal Display)或者自发光型显示面板，例如基于OLED(Organic Light Emitting Diode，有机发光二极管)的显示面板或者基于LED(发光二极管，Light Emitting Diode)的显示面板等。示例性地，在显示面板为液晶显示面板的情况下，显示模组还包括背光模组。
示例性地，如图2所示，显示面板210具有显示区(Active Area，AA)和周边区S。其中，周边区S至少位于AA区外一侧。其中，显示面板200包括设置于AA区中的多个像素P。示例性地，多个像素P可以呈阵列排布。例如，沿图2中X方向(水平方向)排列成一排的像素称为一行像素，沿图2中Y方向(竖直方向)排列成一排的像素称为一列像素。示例性地，每个像素包括多个子像素；多个子像素包括第一颜色子像素、第二颜色子像素和第三颜色子像素。例如，第一颜色、第二颜色和第三颜色为三基色；例如，第一颜色、第二颜色和第三颜色分别为红色、绿色和蓝色；即，多个子像素包括红色子像素、绿色子像素和蓝色子像素。
其中，信号处理装置被配置为接收第一视频信号，输出第二视频信号。显示模组被配置为根据来自信号处理装置的第二视频信号，显示第二视频信号对应的图像。
示例性地，显示装置可以具有视频信号输入接口，以接收视频信号。例如，视频信号输入接口可以包括SDI(串行数字接口，Serial Digital Interface)、HDMI(高清晰度多媒体接口，High Definition Multimedia Interface)或者DP(显示接口，Display Port)等。示例性地，视频信号输入接口可以包含于信号处理装置中。
示例性地，视频信号包括时序信号和视频数据，时序信号包括同步信号和使能信号(也即有效数据选通信号或数据使能信号)；同步信号包括行同步信号和帧同步信号(也即场同步信号)。例如，第一视频信号包括第一时序信号和视频数据，第一时序信号包括第一同步信号和第一使能信号，第一同步信号包括第一帧同步信号和第一行同步信号；第二视频信号包括第二时序信号和视频数据，第二时序信号包括第二同步信号和第二使能信号，第二同步信号包括第二帧同步信号和第二行同步信号。
其中，行同步信号通常是选择出显示面板上有效行信号区间，帧同步信号通常是选择出显示面板上有效场信号区间。例如，在行同步信号和帧同步信号的共同作用下，可将选择出显示面板对应的有效视频数据的区间。
可以理解的是，在视频信号中，有效视频数据(有效RGB数据)只占视频信号周期中的一部分，而视频信号的行消隐和场消隐期间并不包含有效的视频数据。因此，显示装置中的有关电路在处理视频信号时，可以通过使能信号，将包含有效视频数据的区间和不包含有效视频数据的消隐区间区分开来。不管是行同步信号还是帧同步信号，都应当配合使能信号。例如，在行同步信号作用于像素的过程中，例如，在行同步信号驱动像素中的像素电路的过程中，使能信号中与行同步信号对应的部分与行同步信号配合；在帧同步信号作用于像素的过程中，例如，在帧同步信号驱动像素中的像素电路的过程中，使能信号中与帧同步信号对应的部分与帧同步信号配合，以保证显示面板可以有效显示视频信号对应的图像。
示例性地，如图2所示，显示模组200还包括控制器220，例如，控制器可以为TCON(Timming Controller，时序控制器)。控制器220与显示面板210耦接。其中，控制器被配置为接收来自信号处理装置的第二视频信号，控制显示面板显示第二视频信号对应的图像。示例性地，显示模组还包括驱动芯片(Driver IC)。驱动芯片与显示面板绑定，控制芯片与控制器耦接。在此情况下，信号处理装置将第二视频信号传输至控制器，该控制器向驱动芯片输出控制信号，驱动芯片根据控制信号向显示面板输出驱动信号，以驱动显示面板进行显示，以显示第二视频信号中的视频数据对应的图像。
本公开的实施例提供的一种信号处理装置，如图3所示，信号处理装置300包括存储器301和处理器302。其中，存储器301与处理器302耦接。
存储器301中存储可在处理器302上运行的一个或多个计算机程序。处理器302执行该计算机程序时，以使处理器302实现如下述任一实施例所述的信号处理方法。
示例性地，上述处理器302可以是一个处理器，也可以是多个处理元件的统称。例如，该处理器302可以是一个通用中央处理器(central processing unit，CPU)，微处理器，特定应用集成电路(application specific integrated circuit，ASIC)，或一个或多个用于控制本公开方案程序执行的集成电路，例如：一个或多个微处理器。示例性地，上述存储器301可以是一个存储器，也可以是多个存储元件的统称，且用于存储可执行程序代码等。且存储器301可以包括随机存储器(Random Access Memory，RAM)，也可以包括非易失性存储器(non-volatile memory)，例如磁盘存储器，闪存(Flash)等。
其中，存储器301用于存储执行本公开方案的应用程序代码，并由处理器302来控制执行。处理器302用于执行存储器301中存储的应用程序代码，以控制处理器302实现本公开下述任一实施例提供的数据传输方法。
本公开的实施例提供一种信号处理装置。其中，如图4所示，信号处理装置300可以为芯片。该芯片被配置为实现如下述任一实施例中的信号处理方法。示例性地，该芯片可以为可编程器件。例如，该可编程器件为CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)、EPLD(Erasable Programmable Logic Device，可擦除可编辑逻辑器件)或者FPGA(Field Programmable Gate Array，现场可编程门阵列)。
在一些实施例中，如图4所示，显示装置100还包括存储装置400。存储装置400与信号处理装置300耦接。存储装置400被配置为存储第一视频信号中的视频数据。示例性地，存储装置400可以位于信号处理装置300内。示例性地，存储装置可以包括随机存储器或者双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random AccessMemory，DDR SRAM)，例如存储装置可以为DDR3。
相关技术中，显示装置中的信号处理装置接收到的视频信号的帧率(例如文中的第一帧率)和与显示装置中的显示模组的帧率(例如文中的第二帧率)存在偏差，例如，信号处理装置接收到的视频信号的帧率为60/1.001Hz，即59.94Hz，显示模组的帧率为60Hz，两者帧率临近但是也存在较小误差，使得每个输入帧和每个输出帧之间存在较小误差，这个较小误差会一直累积，使得在输入帧为1000帧的情况下，对应的输出帧为999帧(参考图5)，导致输入帧和输出帧相差整整一帧。在此情况下，信号处理装置输入的视频信号和输出的视频信号不同步，即，信号处理装置的输入帧和输出帧不同步，容易导致显示出现跳帧或漏帧的情况，降低显示效果。示例性地，对于显示图像要求较高的显示装置，例如监视器，会降低显示的真实性。
本公开的实施例提供一种信号处理方法。示例性地，该信号处理方法应用于信号处理装置，例如图1、图3和图4中的信号处理装置300。其中，信号处理方法包括：
S10、获得第一帧同步信号。其中，参考图6，第一帧同步信号S_VS包括多个第一脉冲M1。一个第一脉冲的后沿与该第一脉冲的后一第一脉冲的前沿之间的时间为第一时间T1，第一时间对应第一整数个第一像素时钟信号的脉冲。
示例性地，获得第一帧同步信号，包括：获得第一视频信号。第一视频信号包括第一帧同步信号和视频数据。可以理解的是，视频数据包括像素数据，例如显示模组中的各个子像素的显示灰阶。
其中，第一帧同步信号中的一个第一脉冲的后沿(即下降沿)和该第一脉冲的后一第一脉冲的前沿(即上升沿)之间的第一时间对应的第一像素时钟信号的脉冲的个数为第一整数个；在第一帧同步信号中的一个第一脉冲的后沿(即下降沿)和第一脉冲的后一第一脉冲的前沿(即上升沿)之间的第一时间段内，第一像素时钟信号的时钟周期的个数为第一整数个，例如，时钟周期可以理解为一个脉冲的前沿(或后沿)至该一个脉冲的下一个脉冲的前沿(或后沿)之间的时间。示例性地，第一视频信号还包括第一使能信号S_DE(参考图10)。例如，该第一整数为(VBP+VAC+VFP)对应的第一像素时钟的脉冲个数，VBP表示帧同步信号(例如第一帧同步信号S_VS)的脉冲(例如第一脉冲)的后沿到使能信号的脉冲(例如参考图10中的第一使能信号S_DE在第一帧同步信号S_VS的一个脉冲周期内所包含的多个脉冲中的第一个脉冲)的前沿(例如有效视频数据的前沿)之间的HTT的个数，VAC表示显示模组中所有行像素对应的HTT的个数，VFP表示使能信号的脉冲(例如参考图10中的第一使能信号S_DE在第一帧同步信号S_VS的一个脉冲周期内所包含的多个脉冲中的最后一个脉冲)的后沿(例如有效视频数据的后沿)到帧同步信号(例如第一帧同步信号S_VS)的脉冲(例如第一脉冲)的前沿之间的HTT的个数，其中，HTT表示一行像素的像素时钟周期的总数，即HTT表示一行像素的像素时钟信号(例如第一像素时钟信号)的脉冲的个数。例如，对于显示模组的分辨率为1920×1080的情况，HTT为2200，可以表示一行像素的第一像素时钟信号的脉冲的个数为2200个，例如一个HTT对应的第一像素时钟信号的脉冲的个数为2200，VBP为36，可以表示HTT的个数为36个，例如VBP对应的第一像素时钟信号的脉冲的个数为36×2200个，VFP为4，可以表示HTT的个数为4个，例如VFP对应的第一像素时钟信号的脉冲的个数为4×2200个，VAC为1080，可以表示HTT的个数为1080个，例如VAC对应的第一像素时钟信号的脉冲的个数为1080×2200个。
示例性地，第一像素时钟信号可以根据第一视频信号中的第一帧同步信号、第一行同步信号和第一使能信号得到。第一像素时钟信号与第一视频信号的第一帧率有关，例如，第一像素时钟信号的频率为第一视频信号的第一帧率、HTT和VTT三者的乘积，其中，HTT表示一行像素的像素时钟周期的总数，VTT表示一帧时间内HTT的总数(即一帧时间内有VTT个HTT)。例如，对于显示模组的分辨率为1920×1080的情况，在第一视频信号的帧率为60Hz的情况下，HTT为2200，VTT为1125，则第一像素时钟信号的频率为148.5MHz；在第一视频信号的帧率为59.94Hz(即60/1.001Hz)的情况下，HTT为2200，VTT为1125，则第一像素时钟信号的频率为148.35MHz。其中，帧同步信号的脉冲宽度为VSW，VSW可以表示帧同步信号的脉冲宽度对应的HTT的个数，例如，在显示模组的分辨率为1920×1080的情况下，对于第一帧同步信号，VSW为5，表示帧同步信号的脉冲宽度对应的HTT的个数为5个，即VSW对应的第一像素时钟信号的脉冲的个数为5×2200个。
S20、生成同步校准信号。其中，参考图6，同步校准信号S_eof包括多个第二脉冲M2。一个第二脉冲的宽度等于第二像素时钟信号的脉冲宽度。第二脉冲的触发沿相比于一个第一脉冲的后沿有延迟，延迟的时间TD小于或等于第一像素时钟信号的脉冲宽度与第二像素时钟信号的一个时钟周期之和。例如，第二像素时钟信号的一个时钟周期是第二像素时钟信号的一个脉冲的前沿(或后沿)至该一个脉冲的下一个脉冲的前沿(或后沿)的间隔时长。示例性地，第二脉冲的触发沿可以是第二脉冲的前沿和后沿中的一者，例如，第二脉冲的触发沿为第二脉冲的前沿。
其中，第二像素时钟信号的频率可以采用晶振时钟信号的频率，例如，晶振时钟信号的频率为148.5MHz。例如，显示装置还包括信号振荡器(OSC，Oscillator)，该信号振荡器被配置为生成晶振时钟信号，该晶振时钟信号作为第二像素时钟信号。示例性地，可以根据显示模组的第二帧率得到第二像素时钟信号的频率。例如，第二像素时钟信号的频率为显示模组的第二帧率、HTT和VTT三者的乘积。示例性地，显示模组的第二帧率的范围可以为40Hz～70Hz，例如，第二帧率为48Hz、50Hz或60Hz等。
示例性地，生成同步校准信号，包括：
S21、生成校准信号。其中，参考图8，校准信号SO_eof包括多个第四脉冲M4。一个第四脉冲M4的前沿和后沿中的一者与一个第一脉冲M1的后沿处于同一时刻。例如，第四脉冲的前沿与一个第一脉冲M1的后沿处于同一时刻。
示例性地，生成校准信号，包括：
S211、生成第四信号。其中，参考图8，第四信号Q4和第一帧同步信号S_VS互为反转信号。例如，第四信号的低电平信号与第一帧同步信号的高电平信号在同一时间段内，第四信号的高电平信号与第一帧同步信号的低电平信号在同一时间段内；或者，第四信号的脉冲的上升沿与第一帧同步信号的脉冲的下降沿在同一时刻，第四信号的脉冲的下降沿与第一帧同步信号的脉冲的上升沿在同一时刻。
示例性地，生成第四信号包括：对第一帧同步信号取反，得到第四信号。例如，可以通过反相器，对第一帧同步信号取反。例如，该反相器包含与信号处理装置中。
S212、生成第五信号。其中，参考图8，第五信号Q5相比于第一帧同步信号S_VS延迟第一像素时钟信号的一个脉冲宽度，即，第五信号Q5相比于第一帧同步信号S_VS延迟第一像素时钟信号PCLK1的一个脉冲宽度KPCLK1。
例如，可以将第一帧同步信号在寄存器中寄存第一像素时钟信号的一个脉冲宽度后输出，得到第五信号。例如，寄存器包含于信号处理装置中。
S213、参考图8，根据第四信号Q4和第五信号Q5，得到校准信号SO_eof。
示例性地，根据第四信号和第五信号，得到校准信号，包括：将第四信号和第五信号进行第二逻辑运算，得到校准信号。例如，将第四信号和第五信号经过第二逻辑电路后，输出的信号为校准信号。例如，该第二逻辑电路包含于信号处理装置中。例如，该第二逻辑运算可以包括与运算；该第二逻辑电路可以包括与门。例如，将第四信号和第五信号经过与门后，输出的信号为校准信号；例如，该与门包含于信号处理装置中。
S22、根据校准信号，得到同步校准信号。同步校准信号的第二脉冲相比于校准信号的第四脉冲有延迟，且延迟的时间小于或等于第二像素时钟信号的一个时钟周期。示例性地，参考图7，同步校准信号S_eof的第二脉冲M2的前沿相比于校准信号SO_eof的第四脉冲M4的后沿有延迟，且延迟的时间TY小于或等于第二像素时钟信号的一个时钟周期。
在此情况下，可以将输入帧对应的随路时钟域(即源时钟域，也即输入帧的信号所在的时钟域)下的校准信号转换为输出帧对应的本地时钟域下的同步校准信号。例如，信号处理装置中的时域转换器(CDC，clock domain crossing)对输入的信号进行跨时钟域处理，使得第一帧同步信号对应的校准信号所在的随路时钟域，转换为同步校准信号所在的本地时钟域，从而保证信号的准确度。
示例性地，根据校准信号，得到同步校准信号，包括：
S221、生成第一信号。参考图9，第一信号Q1的脉冲的前沿与校准信号的第四脉冲M4的后沿处于同一时刻。
S222、生成第二信号。参考图9，第二信号Q2的脉冲相比于第一信号的脉冲延迟第三时间T3，第三时间T3小于或等于第二像素时钟信号的一个时钟周期。例如，可以通过第一寄存器，将第二信号寄存第三时间，得到第三信号。例如，该第一寄存器包含与信号处理装置中。
S223、生成第三信号。参考图9，第三信号Q3的脉冲相比于第二信号的脉冲延迟第四时间T4，第四时间T4等于第二像素时钟信号的一个脉冲宽度。例如，可以通过第二寄存器，将第二信号寄存第四时间，即，寄存第二像素时钟的一个脉冲宽度，得到第三信号。例如，该第二寄存器包含与信号处理装置中。例如，第一寄存器和第二寄存器可以是同一个寄存器，也可以是不同的寄存器，对此不做限定。
S224、参考图9，根据第二信号Q2和第三信号Q3，得到同步校准信号S_eof。例如，参考图9，第三信号Q3的后沿与同步校准信号S_eof的后沿处于同一时刻。
示例性地，根据第二信号和第三信号，得到同步校准信号，包括：将第二信号和第三信号进行第一逻辑运算，得到同步校准信号。例如，将第二信号和第三信号经过第一逻辑电路后，输出的信号为同步校准信号。例如，该第一逻辑电路包含于信号处理装置中。例如，该第一逻辑运算可以包括异或运算；该第一逻辑电路可以包括异或门。例如，将第二信号和第三信号经过异或门后，输出的信号为同步校准信号；例如，该异或门包含于信号处理装置中。
S30、生成第二帧同步信号。其中，参图6，第二帧同步信号V_VS包括多个第三脉冲M3。其中，每个第二脉冲M2的触发沿与该第二脉冲M2之后最靠近的一个第三脉冲M3的前沿之间的时间为第二时间T2。
其中，在第二像素时钟信号的频率与第一像素时钟信号的频率的比值在阈值范围内的情况下，第二时间对应第二整数个第二像素时钟信号的脉冲，第二整数为第一整数和该比值的乘积的整数值。
示例性地，阈值范围为0.9～1.1。例如，阈值范围为大于或等于0.9且小于1，或者，大于1且小于或等于1.1。例如，阈值范围可以是离散的数值构成的集合，例如，阈值范围可以包括0.99和0.999，或者1.001和1.011；这样，比值可以是0.99、0.999、1.001或者1.011。又例如，阈值范围可以是连续的数值构成的集合，例如，阈值范围可以包括0.9～0.999中任一数值，或者1.001～1.011中的任一数值；这样，比值可以位于0.9～0.999的集合内，或者，比值可以位于1.001～1.011的集合内。示例性地，对第一整数和该比值的乘积取整，例如向上取整或者向下取整，取整后得到的整数值为第二整数。例如，对(N1×J)的结果取整后的数值为N2，N1为第一整数，J为第二像素时钟信号的频率与第一像素时钟信号的频率的比值，N2为第二整数。例如，第一像素时钟信号的频率为148.35MHz，第二像素时钟信号的频率为148.5MHz，则J为1.001，此时，N2＝1.001×N1。
在此情况下，由于第二像素时钟信号的频率与第一像素时钟信号的频率的比值在阈值范围内，第一像素时钟信号的频率与第二像素时钟信号的频率不相等，每个第二脉冲的触发沿与该第二脉冲之后最靠近的一个第三脉冲的前沿之间对应的第二像素时钟信号的脉冲个数为第二整数，第二整数为第一整数和该比值的乘积的整数值，这样，在信号处理装置向显示模组输出包含第二帧同步信号的第二视频信号(即为输出帧)的过程中，可以调整第二视频信号的帧率，以使第二视频信号的帧率可以与第一视频信号的第一帧率相等。
在一些实施例中，第二像素时钟信号的频率与第一像素时钟信号的频率的比值为1的情况下，第二时间对应第一整数个第二像素时钟信号的脉冲。例如，第一像素时钟信号的频率和第二像素时钟信号的频率之比为1，或者，第一帧率等于第二帧率，在第二脉冲的触发沿与该第二脉冲之后最靠近的一个第三脉冲的前沿之间的时间，对应的第二像素时钟信号的脉冲的个数为第一整数，即与第一脉冲的后沿和该第一脉冲的后一第一脉冲的前沿之间的时间对应的第一像素时钟信号的脉冲个数相等，在此情况下，由于第一像素时钟信号的频率与第二像素时钟信号的频率相等，这样，在信号处理装置向显示模组输出包含第二帧同步信号的第二视频信号(即为输出帧)的情况下，该第二视频信号对应的帧率可以与第一视频信号的第一帧率相等。并且，通过同步校准信号，可以将输入帧和输出帧同步，消除输出帧与输入帧之间的误差，避免误差累积，从而避免信号处理装置的输出出现漏帧或跳帧的情况。
示例性地，生成第二帧同步信号包括：
S31、生成第三帧同步信号。每个第二脉冲的触发沿(例如前沿)与第二脉冲之后最靠近的一个第三帧同步信号的脉冲的前沿之间的时间对应第二整数个第二像素时钟信号的脉冲。
示例性地，生成第三帧同步信号，包括：
统计第二像素时钟信号的脉冲个数。
在第二像素时钟信号的脉冲个数达到第二整数的情况下，生成第三帧同步信号中的脉冲的前沿。
在第二像素时钟信号的脉冲个数未达到第三整数的情况下，响应于第二脉冲的触发沿，生成第三帧同步信号中的脉冲的后沿，并返回执行统计第二像素时钟信号的脉冲个数。例如，在对第二像素时钟信号的脉冲个数进行统计的过程中，可以判断是否检测到第二脉冲的触发沿。在第二像素时钟信号的脉冲个数未达到第三整数的情况下，响应于第二脉冲的触发沿，即确定检测到第二脉冲的触发沿，也即第二脉冲的触发沿到来，这样，可以根据第二脉冲的触发沿，生成第四帧同步信号中的脉冲的后沿。在生成第四帧同步信号中的脉冲的后沿时，返回执行统计第二像素时钟信号的脉冲个数，即，重新开始对第二像素时钟信号的脉冲个数进行统计。其中，重新开始可以理解为从初始状态开始或者从零开始。
或者，响应于第二像素时钟信号的脉冲个数达到第三整数，生成第三帧同步信号中的脉冲的后沿，并返回执行统计第二像素时钟信号的脉冲个数；以及响应于第二脉冲的触发沿，返回执行统计第二像素时钟信号的脉冲个数。例如，在对第二像素时钟信号的脉冲个数进行统计的过程中，在第二像素时钟信号的脉冲个数达到第三整数的情况下，未检测到第二脉冲的触发沿，则生成第三帧同步信号中的脉冲的后沿，并且同时重新开始对第二像素时钟信号的脉冲个数进行统计；在生成第三帧同步信号中的脉冲的后沿之后重新开始统计第二像素时钟信号的脉冲个数的过程中，如果检测到第二脉冲的触发沿，则响应于第二脉冲的触发沿，重新开始对第二像素时钟信号的脉冲个数进行统计。
例如，可以通过第一行计数器r_PA和第一列计数器r_LA来统计第二像素时钟信号的脉冲个数。在统计第二像素时钟信号的脉冲个数的开始时刻，第一行计数器r_PA和第一列计数器r_LA的数值均处于初始化状态，例如第一行计数器r_PA和第一列计数器r_LA的数值置零或置1。并且，返回执行统计第二像素时钟信号的脉冲个数，也即返回统计第二像素时钟信号的脉冲个数的开始时刻，将第一行计数器r_PA和第一列计数器r_LA返回初始化状态，例如将第一行计数器r_PA和第一列计数器r_LA的数值置零或置1，重新统计第二像素时钟信号的脉冲个数。例如，在同步校准信号的一个第二脉冲的触发沿所在时刻处，第一行计数器r_PA和第一列计数器r_LA的数值均重新置于初始化状态。例如，在同步校准信号的一个第二脉冲的触发沿所在时刻处，第一行计数器r_PA和第一列计数器r_LA的数值均为0。例如，在第二像素时钟信号的脉冲个数达到第三整数所在的时刻处，第一行计数器r_PA和第一列计数器r_LA的数值均重新置于初始化状态，例如，第一行计数器r_PA和第一列计数器r_LA的数值均为0。例如，在生成第三帧同步信号中的脉冲的后沿的时刻，第一行计数器r_PA和第一列计数器r_LA的数值均重新置于初始化状态。
例如，统计第二像素时钟信号的脉冲个数，例如，可以从第一行计数器r_PA和第一列计数器r_LA的数值均处于初始化状态的时刻开始，统计第二像素时钟信号的脉冲个数。每经过第二像素时钟信号的一个脉冲，第一行计数器r_PA的数值累加1。每当第一行计数器r_PA的数值达到第一参数时，例如第一参数为HTT’，第一行计数器r_PA的数值返回初始化，第一列计数器r_LA的数值加1；从第一行计数器r_PA的数值达到HTT’的时刻开始，第一行计数器r_PA的数值从初始化开始重新计数。示例性地，对于分辨率为1920×1080的显示模组，第一视频信号的第一帧率为59.94Hz，显示模组的第二帧率为60Hz，第二帧率与第一帧率的比值为1.001，HTT’＝HTT×1.001＝2200×1.001≈2202；例如，HTT’为2202，即，第一参数为2202。
在第一列计数器r_LA的数值达到第二参数的情况下，例如，第二参数为VBP、VAC和VFP之和，即，第二参数为(VBP+VAC+VFP)，此时，参考图11A，第二像素时钟信号PCLK2的脉冲个数达到第二整数N2，生成第三帧同步信号VT1_VS中的脉冲的前沿。例如，第二整数为第一参数与第二参数的乘积，例如，第二整数N2为HTT’×(VBP+VAC+VFP)。
在第一列计数器r_LA的数值达到第三参数的情况下，例如，第三参数为VBP、VAC、VFP和VSW之和，即，第三参数为(VBP+VAC+VFP+VSW)。此时，参考图11B，第二像素时钟信号PCLK2的脉冲个数达到第三整数N3，生成第三帧同步信号VT1_VS中的脉冲的后沿。例如，第三整数为第一参数与第三参数的乘积，例如，第三整数N3为HTT’×(VBP+VAC+VFP+VSW)。
在第一列计数器r_LA的数值未达到第三参数的情况下，此时，第二像素时钟信号的脉冲个数未达到第三整数，参考图11A，在第二脉冲M2的触发沿的时刻，生成第三帧同步信号VT1_VS中的脉冲的后沿，并且，第一行计数器r_PA和第一列计数器r_LA的数值均重置为初始化状态，从第二脉冲的触发沿开始，重新统计第二像素时钟信号的脉冲个数。
需要说明的是，上述是采用两个计数器对第二像素时钟信号的脉冲个数进行统计，但也不限于此，可以根据实际情况进行设计，例如，可以采用一个计数器对第二像素时钟信号的脉冲个数进行统计，以生成第三帧同步信号。
可以理解的是，响应于第二像素时钟信号的脉冲个数达到第三整数，在生成第三帧同步信号中的脉冲的后沿的同时，返回执行统计第二像素时钟信号的脉冲个数。
例如，在第一列计数器r_LA的数值达到第三参数的情况下，此时，第二像素时钟信号的脉冲个数达到第三整数，生成第三帧同步信号中的脉冲的后沿。与此同时，第一行计数器r_PA和第一列计数器r_LA的数值均重置为初始化状态，从第二像素时钟信号的脉冲个数达到第三整数的时刻开始，重新统计第二像素时钟信号的脉冲个数。
其中，相比于在第二像素时钟信号的脉冲个数达到第三整数的时刻，在第二脉冲的触发沿的时刻，第一行计数器r_PA和第一列计数器r_LA的数值优先处于初始化。
示例性地，第二像素时钟信号的脉冲个数达到第三整数指的是在一个统计周期内，该一个统计周期可以是从同步校准信号的一个第二脉冲的触发沿所在时刻开始，第二像素时钟信号的脉冲的个数达到VTT对应的第二像素时钟信号的脉冲的个数(例如，VTT对应的第二像素时钟信号的脉冲的个数为HTT’×VTT)的时刻为止的时间段。
可以理解的是，对于在同步校准信号中的至少一组相邻两个第二脉冲的时间段内，第二帧同步信号中的一个第三脉冲，在该第三脉冲的生成过程中，从相邻两个第二脉冲的前一第二脉冲的前沿的时刻开始，对第二像素时钟信号的脉冲个数进行计数，如果在同步校准信号的第二脉冲的触发沿到来的时刻，第二像素时钟信号的脉冲的个数未达到第三整数个，此时，在第三脉冲的后沿至该第三脉冲之后最靠近的第二脉冲的前沿的时间段内，第二帧同步信号处于低电平，即，第二帧同步信号处于消隐阶段。
S32、生成第四帧同步信号。每个第二脉冲的触发沿与第二脉冲之后最靠近的一个第四帧同步信号的脉冲的前沿之间的时间对应第一整数个第二像素时钟信号的脉冲。
示例性地，生成第四帧同步信号，包括：
统计第二像素时钟信号的脉冲个数。
在第二像素时钟信号的脉冲个数达到第一整数的情况下，生成第四帧同步信号的脉冲的前沿。
在第二像素时钟信号的脉冲个数未达到第四整数的情况下，响应于第二脉冲的触发沿，生成第四帧同步信号中的脉冲的后沿，并返回执行统计第二像素时钟信号的脉冲个数。例如，在对第二像素时钟信号的脉冲个数进行统计的过程中，可以判断是否检测到第二脉冲的触发沿。在第二像素时钟信号的脉冲个数未达到第四整数的情况下，响应于第二脉冲的触发沿，即确定检测到第二脉冲的触发沿，也即第二脉冲的触发沿到来，这样，可以根据第二脉冲的触发沿，生成第三帧同步信号中的脉冲的后沿。在生成第三帧同步信号中的脉冲的后沿时，返回执行统计第二像素时钟信号的脉冲个数，即，重新开始对第二像素时钟信号的脉冲个数进行统计。
或者，响应于第二像素时钟信号的脉冲个数达到第四整数，生成第二帧同步信号中的脉冲的后沿，并返回执行统计第二像素时钟信号的脉冲个数；以及响应于第二脉冲的触发沿，返回执行统计第二像素时钟信号的脉冲个数。例如，在对第二像素时钟信号的脉冲个数进行统计的过程中，在第二像素时钟信号的脉冲个数达到第四整数的情况下，未检测到第二脉冲的触发沿，则生成第四帧同步信号中的脉冲的后沿，并且同时重新开始对第二像素时钟信号的脉冲个数进行统计；在生成第四帧同步信号中的脉冲的后沿之后重新开始统计第二像素时钟信号的脉冲个数的过程中，如果检测到第二脉冲的触发沿，则响应于第二脉冲的触发沿，重新开始对第二像素时钟信号的脉冲个数进行统计。
例如，可以通过第二行计数器r_PB和第二列计数器r_LB来统计第二像素时钟信号的脉冲个数。在统计第二像素时钟信号的脉冲个数的开始时刻，第二行计数器r_PB和第二列计数器r_LB的数值均处于初始化状态，例如第二行计数器r_PB和第二列计数器r_LB的数值置零或置1。并且，返回执行统计第二像素时钟信号的脉冲个数，也即返回统计第二像素时钟信号的脉冲个数的开始时刻，将第二行计数器r_PB和第二列计数器r_LB返回初始化状态，例如将第二行计数器r_PB和第二列计数器r_LB的数值置零或置1，重新统计第二像素时钟信号的脉冲个数。例如，在同步校准信号的一个第二脉冲的触发沿所在时刻处，第二行计数器r_PB和第二列计数器r_LB的数值均重新置于初始化状态。例如，在同步校准信号的一个第二脉冲的触发沿所在时刻处，第二行计数器r_PB和第二列计数器r_LB的数值均为0。例如，在第二像素时钟信号的脉冲个数达到第四整数所在的时刻处，第二行计数器r_PB和第二列计数器r_LB的数值均重新置于初始化状态，例如，第二行计数器r_PB和第二列计数器r_LB的数值均为0。例如，在生成第四帧同步信号中的脉冲的后沿的时刻，第二行计数器r_PB和第二列计数器r_LB的数值均重新置于初始化状态。
例如，统计第二像素时钟信号的脉冲个数，例如，可以从第二行计数器r_PB和第二列计数器r_LB的数值均处于初始化状态的时刻开始，统计第二像素时钟信号的脉冲个数。每经过第二像素时钟信号的一个脉冲，第二行计数器r_PB的数值累加1。每当第二行计数器r_PB的数值达到第四参数时，例如第四参数为HTT，第二行计数器r_PB的数值返回初始化，列计数器r_LB的数值加1；从行计数器r_PB的数值达到HTT的时刻开始，行计数器r_PB的数值从初始化开始重新计数。示例性地，对于分辨率为1920×1080的显示模组，第一视频信号的第一帧率为60Hz，显示模组的第二帧率为60Hz，则HTT为2200，即，第四参数为2200。
其中，第一参数为第二参数和比例系数的乘积的整数值，该比例系数为第二帧率与第一帧率的比值，也即第二像素时钟信号的频率与第一像素时钟信号的频率的比值。
在第二列计数器r_LB的数值达到第二参数的情况下，例如，第二参数为(VBP+VAC+VFP)，此时，参看图12A，第二像素时钟信号PCLK2的脉冲个数达到第一整数N1，生成第四帧同步信号VT2_VS中的脉冲的前沿。例如，第一整数为第四参数与第二参数的乘积，例如，第一整数N1为HTT×(VBP+VAC+VFP)。
可以理解的是，第二整数N2为第一整数N1和该比值J的乘积的整数值，即，N2＝HTT×(VBP+VAC+VFP)×J，且N2＝HTT’×(VBP+VAC+VFP)，因此，HTT’＝HTT×J。例如J＝1.001，HTT＝2200，则HTT’＝2200×1.001≈2202，其中，采用向下取整得到第一整数N1和比值J的乘积的整数值。
在第二列计数器r_LB的数值达到第三参数的情况下，例如，第三参数为(VBP+VAC+VFP+VSW)，此时，参看图12B，第二像素时钟信号PCLK2的脉冲个数达到第四整数N4，生成第四帧同步信号VT2_VS中的脉冲的后沿。例如，第四整数为第四参数与第三参数的乘积，例如，第四整数N4为HTT×(VBP+VAC+VFP+VSW)。
在第二列计数器r_LB的数值未达到第三参数的情况下，此时，第二像素时钟信号的脉冲个数未达到第四整数，参看图12A，在第二脉冲M2的触发沿的时刻，生成第四帧同步信号VT2_VS中的脉冲的后沿，并且，第二行计数器r_PB和第二列计数器r_LB的数值均重置为初始化状态，从第二脉冲的触发沿开始，重新统计第二像素时钟信号的脉冲个数。
需要说明的是，上述是采用两个计数器对第二像素时钟信号的脉冲个数进行统计，但也不限于此，可以根据实际情况进行设计，例如，可以采用一个计数器对第二像素时钟信号的脉冲个数进行统计，以生成第四帧同步信号。
可以理解的是，响应于第二像素时钟信号的脉冲个数达到第四整数，在生成第四帧同步信号中的脉冲的后沿的同时，返回执行统计第二像素时钟信号的脉冲个数。
例如，在第二列计数器r_LB的数值达到第三参数的情况下，此时，第二像素时钟信号的脉冲个数达到第四整数，生成第四帧同步信号中的脉冲的后沿。与此同时，第二行计数器r_PB和第二列计数器r_LB的数值均重置为初始化状态，从第二像素时钟信号的脉冲个数达到第四整数开始，重新统计第二像素时钟信号的脉冲个数。
其中，相比于在第二像素时钟信号的脉冲个数达到第四整数的时刻，在第二脉冲的触发沿的时刻，第二行计数器r_PB和第二列计数器r_LB的数值优先处于初始化。
示例性地，第二像素时钟信号的脉冲个数达到第四整数指的是在一个统计周期内，该一个统计周期可以是从同步校准信号的一个第二脉冲的触发沿所在时刻开始，第二像素时钟信号的脉冲的个数达到VTT对应的第二像素时钟信号的脉冲的个数(例如，VTT对应的第二像素时钟信号的脉冲的个数为HTT×VTT)的时刻为止的时间段。
可以理解的是，对于在同步校准信号中的至少一组相邻两个第二脉冲的时间段内，第二帧同步信号中的一个第三脉冲，在该第三脉冲的生成过程中，从相邻两个第二脉冲的前一第二脉冲的前沿的时刻开始，对第二像素时钟信号的脉冲个数进行计数，如果在同步校准信号的第二脉冲的到来的时刻，第二像素时钟信号的脉冲的个数未达到第四整数个，此时，在第三脉冲的后沿至该第三脉冲之后最靠近的第二脉冲的前沿的时间段内，第二帧同步信号处于低电平，即，第二帧同步信号处于消隐阶段。
示例性地，信号处理装置中配置有第一时序参数和第二时序参数。其中，第一时序参数包括：HTT、HFP、HBP、HSW、HAC、VTT、VFP、VBP、VSW、VAC；第二时序参数包括：HTT’、HFP’、HBP’、HSW’、HAC’、VTT、VFP、VBP、VSW、VAC；其中，HTT的数值与HTT’的数值的比值、HFP的数值与HFP’的数值的比值、HBP的数值与HBP’的数值的比值、HSW的数值与HSW’的数值的比值，均约等于第一像素时钟信号的频率与第二像素时钟信号的频率的比值，也约等于第一视频信号的第一帧率与第二视频信号的帧率的比值。例如，对于显示模组的分辨率为1920×1080的情况，第一时序参数中的HTT为2200，HFP为88，HBP为148，HSW为44，HAC为1920，VTT为1125，VFP为4，VBP为36，VSW为5，VAC为1080；第二时序参数中的HTT’为2202，HFP’为89，HBP’为149，HSW’为44，HAC为1920，VTT为1125，VFP为4，VBP为36，VSW为5，VAC为1080。其中，第一时序参数可以为标准的时序参数。这样，信号处理装置响应于同步校准信号，可以根据第一时序参数，生成第四帧同步信号，及，可以根据第二时序参数，生成第三帧同步信号。其中，HTT和HTT’具有相同的含义，例如均表示一行像素的像素时钟周期的总数，也即均表示一行像素的第二像素时钟信号的脉冲的个数，但具体数值不同。
示例性地，信号处理装置可以包括两个时序信号生成器，两个时序信号生成器包括第一时序信号生成器和第二时序信号生成器。第一时序信号生成器被配置为生成第四帧同步信号，第二时序信号生成器被配置为生成第三帧同步信号。其中，第一时序信号生成器中配置有第一时序参数，第二时序信号生成器中配置有第二时序参数。这样，第一时序信号生成器可以响应于同步校准信号，根据第二时序参数，得到第三帧同步信号；第二时序信号生成器可以响应于同步校准信号，根据第一时序参数，得到第四帧同步信号。
S33、在满足第一条件的情况下，选择第三帧同步信号作为第二帧同步信号，以及在满足第二条件的情况下，选择第四帧同步信号作为第二帧同步信号。其中，第一条件为第二像素时钟信号的频率与第一像素时钟信号的频率的比值在阈值范围内，或者，显示模组的第二帧率与第一视频信号的第一帧率的比值在阈值范围内。第二条件为第一像素时钟信号的频率等于第二像素时钟信号的频率，或者，第一视频信号的第一帧率等于显示模组的第二帧率。
示例性地，信号处理装置还包括多路选通器(MUX)。多路选通器被配置为在满足第一条件的情况下，选通第三帧同步信号；及，在满足第二条件的情况下，选通第四帧同步信号。其中，从多路选通器输出的视频信号可以作为第二帧同步信号。
在一些实施例中，信号处理方法还包括：检测得到第一视频信号的第一帧率；获得显示模组的第二帧率。示例性地，信号处理装置还包括帧率检测器，该帧率检测器可以检测得到第一视频信号的第一帧率。例如，该帧率检测器可以为处理器。例如，在第一视频信号通过SDI传输至信号处理装置的情况下，帧率检测器可以检测第一视频信号中的有效载荷(Payload)信息，并解析有效载荷信息的标识(ID)，得到第一视频信号的第一帧率。例如，解析有效载荷信息中位(bit)号b0～b3且字节2对应的值，可以得到第一帧率；例如，在值为Ah的情况下，第一帧率为60/1.001Hz，即，59.94Hz；在值为Bh的情况下，第一帧率为60Hz。示例性地，第一帧率可以为60Hz或者59.94Hz。例如，第二帧率可以为60Hz。
例如，第一像素时钟信号的频率为148.35MHz，第二像素时钟信号的频率为148.5MHz，第二像素时钟信号的频率与第一像素时钟信号的频率的比值为1.001，第一整数为HTT×(VBP+VAC+VFP)，第二整数为HTT’×(VBP+VAC+VFP)，第二整数为第一整数与该比值的乘积的整数值，例如，HTT为2200，则HTT’为2200和1.001的乘积的整数值(例如对2200和1.001的乘积向下取整)为2202。这样，在第一视频信号的第一帧率为60/1.001Hz的情况下，第一像素时钟信号的频率为148.35MHz，第三帧同步信号作为第二帧同步信号，则信号处理装置输出的第二视频信号的帧率为60/1.001Hz；在第一视频信号的第一帧率为60Hz的情况下，第一像素时钟信号的频率为148.5MHz，第四帧同步信号作为第二帧同步信号，则信号处理装置输出的第二视频信号的帧率为60Hz，可以使得输入帧与输出帧的帧率匹配。
也就是说，如果第二像素时钟信号的频率与第一像素时钟信号的频率的比值在阈值范围内，即，显示模组的第二帧率与第一视频信号的第一帧率的比值在阈值范围内，例如显示模组的第二帧率为60Hz，第一视频信号的第一帧率为60/1.001Hz，第二像素时钟信号的频率为148.5MHz，第二像素时钟信号的频率为148.35MHz，此时，选择第三帧同步信号作为第二帧同步信号，则第二视频信号对应的帧率为第二像素时钟信号的频率与HTT’和VTT的乘积的比值，例如，在第二像素时钟信号的频率为148.5MHz，HTT’为2202，VTT为1125的情况下，第二视频信号的帧率为(148.5MHz/(2202×1125))≈59.94Hz，即，第二视频信号的帧率与第一视频信号的第一帧率相等。如果第二像素时钟信号的频率等于第一像素时钟信号的频率，即，显示模组的第二帧率等于第一视频信号的第一帧率，例如显示模组的第二帧率为60Hz，第一视频信号的第一帧率为60Hz，第二像素时钟信号的频率为148.5MHz，第二像素时钟信号的频率为148.5MHz，此时，选择第四帧同步信号作为第二帧同步信号，则第二视频信号对应的帧率为第二像素时钟信号的频率与HTT和VTT的乘积的比值，例如，在第二像素时钟信号的频率为148.5MHz，HTT为2200，VTT为1125的情况下，第二视频信号对应的帧率＝(148.5MHz/(2200×1125))＝60Hz。这样，信号处理装置根据输入帧的帧率动态调整了输出帧的帧率，使得第二视频信号的帧率与第一视频信号的第一帧率相等，输入帧与输出帧的帧率匹配。
在此情况下，信号处理装置输出的第二视频信号的帧率可以根据第一视频信号的第一帧率进行动态调整，使得输入帧和输出帧的帧率匹配，可以避免输入帧和输出帧不匹配而导致信号延迟或丢失的问题，从而提高了显示的真实性。并且，信号处理装置可以动态调整输出的视频信号的帧率，可以避免在信号处理装置输出视频信号的过程中，本地像素时钟信号(即显示模组对应的像素时钟信号，也即文中的第二像素时钟信号)会作为传输接口(例如VBO(V-by-One，高清数字显示接口))的参考时钟信号，传输接口根据参考时钟信号传输第二视频信号，在视频信号的传输过程中对参考时钟信号动态修正，所导致传输接口连接中断(例如VBO失锁)，数据无法传输的问题。
因此，本公开的实施例提供一种信号处理方法，获得的第一帧同步信号中的一个第一脉冲的后沿和其后一第一脉冲的前沿之间的时间为第一时间，第一时间对应第一整数个第一像素时钟信号的脉冲；生成的同步校准信号中的每个第二脉冲的触发沿与一个第一脉冲的后沿有延迟，延迟的时间小于或等于第一像素时钟信号的脉冲宽度与第二像素时钟信号的一个时钟周期之和；生成的第二帧同步信号，每个第二脉冲的触发沿与第二脉冲之后最靠近的一个第三脉冲的前沿之间的时间为第二时间，在第二像素时钟信号的频率与第一像素时钟信号的频率的比值在阈值范围内的情况下，第二时间对应第二整数个第二像素时钟信号的脉冲，第二整数为第一整数和该比值的乘积的整数值。在此情况下，可以根据输入的视频信号(即第一视频信号)，调整输出的视频信号(即第二视频信号)，使得输出的视频信号与输入的视频信号的帧率相匹配，并且通过同步校准信号，使得每个第二脉冲的的触发沿与该第二脉冲之后最靠近的一个第三脉冲的前沿之间的时间保持不变，这样，在输入一帧视频信号的时间段内，可以输出一帧视频信号，可以避免输入帧和输出帧的误差。在此情况下，可以避免信号处理装置的输入帧视频信号和输出帧视频信号出现时间延迟，且延迟的时长随着帧数的增多而不断累积，导致输出帧和输入帧出现跳帧或者相差至少一帧的情况，也可以避免输出帧不均匀的问题，这样，可以提高显示图像的准确性，也可以提高显示图像的真实性。
在一些实施例中，信号处理方法还包括：将视频数据写入存储装置；根据第二帧同步信号读取存储装置中的视频数据，以得到第二视频信号。其中，第二视频信号包括第二帧同步信号和视频数据。
可以理解的是，根据第二帧同步信号，可以得到第二使能信号，根据第二使能信号，从存储装置中读取视频数据，得到第二视频信号。例如，对于第一像素时钟信号的频率等于第二像素时钟信号的频率，或者，第一视频信号的第一帧率等于显示模组的第二帧率，此时，第四帧同步信号作为第二帧同步信号，根据第二帧同步信号得到第二使能信号。又例如，对于第二像素时钟信号的频率与第一像素时钟信号的频率的比值在阈值范围内，或者，显示模组的第二帧率与第一视频信号的第一帧率的比值在阈值范围内，此时，第三帧同步信号作为第二帧同步信号，根据第二帧同步信号得到第二使能信号。在信号处理装置接收一帧视频信号(即第一视频信号)的时间段内，信号处理装置可以输出一帧视频信号(即第二视频信号)。
示例性地，参考图13A和图13B，在第二帧同步信号V_VS的一个脉冲周期内，第二使能信号V_DE包括多个脉冲，例如多个脉冲中的第一个脉冲的上升沿至最后一个脉冲的下降沿的时长为VAC对应的时长，例如，第二使能信号中的多个脉冲的一个脉冲周期为HTT对应的时长。
例如，对于第三帧同步信号作为第二帧同步信号，在一个统计周期内，即在第二帧同步信号(也即第三帧同步信号)的一个脉冲周期内，在第一列计数器r_LA的数值大于VSW+VBP，且小于或等于VSW+VBP+VAC的情况下，可以得到第二使能信号V_DE(也即第三使能信号VT1_DE)的多个脉冲，其中，第二使能信号的每个脉冲的宽度为HAC对应的第二像素时钟信号的脉冲的个数，例如，在第二使能信号的脉冲的上升沿的时刻第一行计数器r_PA的数值与该脉冲的下降沿的时刻第一行计数器r_PA的数值间隔的数值为HAC。例如，第二使能信号的多个脉冲中的相邻两个脉冲之间的低电平信号的时长等于(HBP+HAP+HSW)对应的时长。示例性地，参考图13A，在第三帧同步信号VT1_VS作为第二帧同步信号V_VS的情况下，得到的第三使能信号VT1_DE作为第二使能信号V_DE。示例性地，在第三帧同步信号作为第二帧同步信号的情况下，得到的第三行同步信号可以作为第二行同步信号，其中，HSW’表示行同步信号(例如第二行同步信号，也即第三行同步信号)的脉冲的有效宽度对应的像素时钟周期的个数；例如在HTT’为2202的情况下，HSW’为44。在一个统计周期内，在第一行计数器r_PA的数值大于(HAC+HFP’)，且小于或等于(HAC+HFP’+HSW’)的情况下，第三行同步信号为高电平信号，HFP’表示第二使能信号的脉冲的后沿到第三行同步信号的脉冲的前沿之间的第二像素时钟信号的脉冲的个数，HAC表示显示模组中一行像素中所有像素对应的像素时钟周期的个数(例如第二像素时钟信号的脉冲的个数)。例如，对于显示模组的分辨率为1920×1080的情况，第一帧率为59.94Hz，HAC为1920，HTT’为2202，HFP’为89，HSW’为44，HBP’为149，HBP’表示第三行同步信号的脉冲的后沿到第二使能信号的脉冲的前沿之间的第二像素时钟信号的脉冲的个数。
又例如，对于第四帧同步信号作为第二帧同步信号，在一个统计周期内，即在第二帧同步信号(也即第四帧同步信号)的一个脉冲周期内，在第二列计数器r_LB的数值大于VSW+VBP，且小于或等于VSW+VBP+VAC的情况下，可以得到第二使能信号V_DE(也即第四使能信号VT2_DE)的多个脉冲，其中，第二使能信号的每个脉冲的宽度为HAC对应的第二像素时钟信号的脉冲的个数，例如，在第二使能信号的脉冲的上升沿的时刻第二行计数器r_PB的数值与该脉冲的下降沿的时刻第二行计数器r_PB的数值间隔的数值为HAC。例如，第二使能信号的多个脉冲中的相邻两个脉冲之间的低电平信号的时长等于(HBP+HAP+HSW)对应的时长。示例性地，参考图13B，在第四帧同步信号VT2_VS作为第二帧同步信号VT_VS的情况下，得到的第四使能信号VT2_DE作为第二使能信号V_DE。示例性地，在第四帧同步信号作为第二帧同步信号的情况下，得到的第四行同步信号可以作为第二行同步信号，其中，HSW表示行同步信号(例如第二行同步信号，也即第四行同步信号)的脉冲的有效宽度对应的像素时钟周期的个数。在一个统计周期内，在第二行计数器r_PB的数值大于(HAC+HFP)，且小于或等于(HAC+HFP+HSW)的情况下，第四行同步信号为高电平信号，HFP表示第二使能信号的脉冲的后沿到第四行同步信号的脉冲的前沿之间的第二像素时钟信号的脉冲的个数，HAC表示显示模组中一行像素中所有像素对应的像素时钟周期的个数(例如第二像素时钟信号的脉冲的个数)。例如，对于显示模组的分辨率为1920×1080的情况，第一帧率为60Hz，HAC为1920，HTT为2200，HFP为88，HSW为44，HBP为148，HBP表示第四行同步信号的脉冲的后沿到第二使能信号的脉冲的前沿之间的第二像素时钟信号的脉冲的个数。
示例性地，信号处理装置可以包括写入控制器(WDMA)和读控制器(RDMA)。写入控制器用于控制视频数据写入存储装置中；读取控制器用于控制从存储装置中读取视频数据。信号处理装置还可以包括读写控制器(MIG)和总线仲裁器(AXI Interconnect)。读写控制器可以用于控制对存储装置的读写视频数据的时序，例如，读写控制器可以用于控制写入控制器将视频数据写入存储装置的时序，及，控制读取控制器将视频数据从存储装置中读取的时序，避免写入视频数据和读取视频数据相互干扰。总线仲裁器可以用于使信号处理装置通过总线仲裁器与存储装置进行数据交互。示例性地，第一时序信号生成器和第二时序信号生成器可以包含与读控制器中。
在一些实施例中，信号处理方法还包括：输出第二视频信号。可以理解都是，信号处理装置将第二视频信号输出至显示模组，显示模组可以显示第二视频信号对应的图像。示例性地，信号处理装置可以通过VBO(V-by-One，高清数字显示接口)向显示模组输出第二视频信号；例如，信号处理装置可以包括VBO接口。例如，显示模组包括时序控制器和显示面板，时序控制器根据第二视频信号中的第二同步信号和视频数据，控制显示面板显示视频数据对应的图像。其中，在信号处理装置获得的一帧视频信号的时间段内，信号处理装置输出的视频信号中的视频数据为该输入的一帧视频信号的上一帧视频信号中的视频数据。
在此情况下，在信号处理装置获得一帧视频信号的时间段内，信号处理装置输出一帧视频信号，可以消除输入帧和输出帧的误差累积，使得信号处理装置的输入帧和输出帧可以实现单帧同步。在此情况下，可以避免因输入帧和输出帧不同步，也可以避免信号处理装置的输入帧视频信号和输出帧视频信号出现时间延迟，且延迟的时长随着帧数的增多而不断累积，导致输出帧和输入帧出现跳帧或者相差至少一帧的情况，这样，信号处理装置向显示模组输出的视频信号与信号处理装置接收的视频信号之间出现误差，显示模组显示的图像的准确性降低，影响显示图像的真实性。
此外，在信号处理装置开始进行信号处理之前，可以通过复位信号，对信号处理装置进行复位(也即初始化)，避免噪声信号干扰。
本公开的实施例提供一种信号处理装置。该信号处理装置可以实现上述任一实施例所述的信号处理方法。其中，如图14所示，信号处理装置300包括：信号输入单元310、第一处理单元320和第二处理单元330。
信号输入单元被配置为获得第一帧同步信号。其中，第一帧同步信号包括多个第一脉冲，一个第一脉冲的后沿和该第一脉冲的后一第一脉冲的前沿之间的时间为第一时间，第一时间对应第一整数个第一像素时钟信号的脉冲。
第一处理单元被配置为生成同步校准信号。其中，同步校准信号包括多个第二脉冲，一个第二脉冲的宽度等于第二像素时钟信号的脉冲的宽度，第二脉冲的触发沿相比于一个第一脉冲的后沿由延迟，延迟的时间小于或等于第一像素时钟信号的脉冲宽度与第二像素时钟信号的一个时钟周期之和。
第二处理单元被配置为生成第二帧同步信号。其中，第二帧同步信号包括多个第三脉冲；其中，每个第二脉冲的触发沿与第二脉冲之后最靠近的一个第三脉冲的前沿之间的时间为第二时间。
其中，在第二像素时钟信号的频率与第一像素时钟信号的频率的比值在阈值范围内的情况下，第二时间对应第二整数个第二像素时钟信号的脉冲，第二整数为第一整数和比值的乘积的整数值。或者，在第一像素时钟信号的频率等于第二像素时钟信号的频率的情况下，第二时间对应第一整数个第二像素时钟信号的脉冲。
在一些实施例中，如图14所示，第二处理单元330包括：第一信号处理单元331、第二信号处理单元332和选通单元333。
第一信号处理单元被配置为生成第三帧同步信号。每个第二脉冲的触发沿与第二脉冲之后最靠近的一个第三帧同步信号的脉冲的前沿之间的时间对应第二整数个第二像素时钟信号的脉冲。
第二信号处理单元被配置为生成第四帧同步信号。每个第二脉冲的触发沿与第二脉冲之后最靠近的一个第四帧同步信号的脉冲的前沿之间的时间对应第一整数个第二像素时钟信号的脉冲。
选通单元被配置为在满足第一条件的情况下，选择第三帧同步信号作为第二帧同步信号，以及在满足第二条件的情况下，选择第四帧同步信号作为第二帧同步信号。
其中，第一条件为第二像素时钟信号的频率与第一像素时钟信号的频率的比值在阈值范围内，或者，显示模组的第二帧率与第一视频信号的第一帧率的比值在阈值范围内；第二条件为第一像素时钟信号的频率等于第二像素时钟信号的频率，或者，第一视频信号的第一帧率等于显示模组的第二帧率。
在一些实施例中，信号输入单元被配置为获得第一视频信号。第一视频信号包括第一帧同步信号和视频数据。
在一些实施例中，如图14所示，信号处理装置300还包括：检测单元340、获取单元350、数据写入单元360、数据读取单元370和信号输出单元380。
其中，检测单元被配置为检测得到第一视频信号的第一帧率。获取单元被配置为获得显示模组的第二帧率。数据写入单元被配置为将第一视频信号中的视频数据写入存储装置。数据读取单元被配置为根据第二帧同步信号，读取存储装置中的视频数据，以得到第二视频信号。第二视频信号包括第二帧同步信号和视频数据。信号输出单元被配置为输出第二视频信号。
图14所描述的信号处理装置实施例仅仅是示意性的，例如，上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。图14中上述各个单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。例如，采用软件实现时，上述第一处理单元和第二处理单元(例如第二处理单元包括第一信号处理单元、第二信号处理单元和选通单元)等可以是由至少一个处理器读取存储器中存储的程序代码后，生成的软件功能模块来实现。图14中上述各个单元也可以由计算机(显示装置)中的不同硬件分别实现，例如信号输入单元、第一处理单元和第二处理单元由至少一个处理器中的一部分处理资源(例如多核处理器中的一个核或两个核)实现，而检测单元、获取单元、数据写入单元、数据读取单元和信号输出单元等由至少一个处理器中的其余部分处理资源(例如多核处理器中的其他核)。例如，采用硬件的形式实现，示例性地，上述的信号处理装置可以为可编程器件，例如硬件可编程器件，例如FPGA(Field Programmable Gate Array，现场可编程门阵列)。在此情况下，上述的信号处理装置中的第一处理单元、第二处理单元、第一信号处理单元、第二信号处理单元、选通单元、信号输入单元、检测单元、获取单元、数据写入单元、数据读取单元和信号输出单元等均可以包括可配置逻辑模块(Configurable Logic Block，CLB)，不同单元之间通过内部连接线(Interconnect)耦接。显然上述功能单元也可以采用软件硬件相结合的方式来实现，例如信号输入单元、数据写入单元、数据读取单元和信号输出单元由硬件电路实现，而第一处理单元和第二处理单元是由CPU读取存储器中存储的程序代码后，生成的软件功能模块。
图14中的各个单元(例如包括信号输入单元、第一处理单元和第二处理单元等)实现上述功能的更多细节请参考前面各个方法实施例中的描述，在这里不再重复。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行该计算机指令时，全部或部分地产生按照本申请实施例中的流程或功能。该计算机可以是通用计算机、专用计算机、计算机网络或者其他可编程装置。该计算机指令可以存储在计算机可读存储介质中。该计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包括一个或多个可用介质集成的服务器、数据中心等数据存储设备。该可用介质可以是磁性介质(例如，软盘、磁盘、磁带)、光介质(例如，DVD(Digital Versatile Disk，数字通用盘))、或者半导体介质(例如固态硬盘(solid state drives，SSD))等。
需要说明的是，上述信号处理装置的有益效果和上述一些实施例所述的信号处理方法的有益效果相同，此处不再赘述。
本公开的一些实施例提供了一种计算机可读存储介质(例如，非暂态计算机可读存储介质)，该计算机可读存储介质中存储有计算机程序指令，计算机程序指令在计算机上运行时，使得计算机执行如上述实施例中任一实施例所述的信号处理方法，例如信号处理方法中的一个或多个步骤。
示例性的，上述计算机可读存储介质可以包括，但不限于：磁存储器件(例如，硬盘、软盘或磁带等)，光盘(例如，CD(Compact Disk，压缩盘)、DVD(Digital VersatileDisk，数字通用盘)等)，智能卡和闪存器件(例如，EPROM(Erasable Programmable Read-Only Memory，可擦写可编程只读存储器)、卡、棒或钥匙驱动器等)。本公开描述的各种计算机可读存储介质可代表用于存储信息的一个或多个设备和/或其它机器可读存储介质。术语“机器可读存储介质”可包括但不限于，无线信道和能够存储、包含和/或承载指令和/或数据的各种其它介质。
本公开的一些实施例还提供了一种计算机程序产品。该计算机程序产品包括计算机程序指令，在计算机上执行该计算机程序指令时，该计算机程序指令使计算机执行如上述实施例所述的信号处理方法，例如信号处理方法中的一个或多个步骤。
本公开的一些实施例还提供了一种计算机程序。当该计算机程序在计算机上执行时，该计算机程序使计算机执行如上述实施例所述的信号处理方法，例如信号处理方法中的一个或多个步骤。
上述计算机可读存储介质、计算机程序产品及计算机程序的有益效果和上述一些实施例所述的信号处理方法，例如信号处理方法的有益效果相同，此处不再赘述。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种信号处理方法，包括：
获得第一帧同步信号；所述第一帧同步信号包括多个第一脉冲；一个第一脉冲的后沿和所述第一脉冲的后一第一脉冲的前沿之间的时间为第一时间，所述第一时间对应第一整数个第一像素时钟信号的脉冲；
生成同步校准信号；所述同步校准信号包括多个第二脉冲，一个第二脉冲的宽度等于第二像素时钟信号的脉冲宽度；所述第二脉冲的触发沿相比于一个第一脉冲的后沿有延迟，延迟的时间小于或等于所述第一像素时钟信号的脉冲宽度与所述第二像素时钟信号的一个时钟周期之和；
生成第二帧同步信号；所述第二帧同步信号包括多个第三脉冲；其中，每个第二脉冲的触发沿与所述第二脉冲之后最靠近的一个所述第三脉冲的前沿之间的时间为第二时间；
信号处理方法还包括：获得显示模组的第二帧率；根据所述显示模组的第二帧率得到第二像素时钟信号的频率；
在所述第二像素时钟信号的频率与所述第一像素时钟信号的频率的比值在阈值范围内的情况下，所述第二时间对应第二整数个所述第二像素时钟信号的脉冲；所述第二整数为所述第一整数和所述比值的乘积的整数值。
2.根据权利要求1所述的信号处理方法，其中，
在所述第二像素时钟信号的频率与所述第一像素时钟信号的频率的比值为1的情况下，所述第二时间对应所述第一整数个所述第二像素时钟信号的脉冲。
3.根据权利要求1或2所述的信号处理方法，其中，所述生成第二帧同步信号包括：
生成第三帧同步信号；每个第二脉冲的触发沿与所述第二脉冲之后最靠近的一个所述第三帧同步信号的脉冲的前沿之间的时间对应所述第二整数个所述第二像素时钟信号的脉冲；
生成第四帧同步信号；每个第二脉冲的触发沿与所述第二脉冲之后最靠近的一个所述第四帧同步信号的脉冲的前沿之间的时间对应所述第一整数个所述第二像素时钟信号的脉冲；
在满足第一条件的情况下，选择所述第三帧同步信号作为所述第二帧同步信号；所述第一条件为所述第二像素时钟信号的频率与所述第一像素时钟信号的频率的比值在所述阈值范围内，或者，显示模组的第二帧率与第一视频信号的第一帧率的比值在所述阈值范围内；
在满足第二条件的情况下，选择所述第四帧同步信号作为所述第二帧同步信号；所述第二条件为所述第一像素时钟信号的频率等于所述第二像素时钟信号的频率，或者，第一视频信号的第一帧率等于显示模组的第二帧率。
4.根据权利要求3所述的信号处理方法，还包括：
检测得到第一视频信号的第一帧率。
5.根据权利要求3或4所述的信号处理方法，其中，所述生成第三帧同步信号，包括：
统计所述第二像素时钟信号的脉冲个数；
在所述第二像素时钟信号的脉冲个数达到所述第二整数的情况下，生成所述第三帧同步信号中的脉冲的前沿；
在所述第二像素时钟信号的脉冲个数未达到第三整数的情况下，响应于所述第二脉冲的触发沿，生成所述第三帧同步信号中的脉冲的后沿，并返回执行所述统计所述第二像素时钟信号的脉冲个数；
或者，
响应于所述第二像素时钟信号的脉冲个数达到第三整数，生成所述第三帧同步信号中的脉冲的后沿，并返回执行所述统计所述第二像素时钟信号的脉冲个数；以及响应于所述第二脉冲的触发沿，返回执行所述统计所述第二像素时钟信号的脉冲个数；
所述生成第四帧同步信号，包括：
统计所述第二像素时钟信号的脉冲个数；
在所述第二像素时钟信号的脉冲个数达到所述第一整数的情况下，生成所述第四帧同步信号的脉冲的前沿；
在所述第二像素时钟信号的脉冲个数未达到第四整数的情况下，响应于所述第二脉冲的触发沿，生成所述第四帧同步信号中的脉冲的后沿，并返回执行所述统计所述第二像素时钟信号的脉冲个数；
或者，
响应于所述第二像素时钟信号的脉冲个数达到第四整数，生成所述第二帧同步信号中的脉冲的后沿，并返回执行所述统计所述第二像素时钟信号的脉冲个数；以及响应于所述第二脉冲的触发沿，返回执行所述统计所述第二像素时钟信号的脉冲个数。
6.根据权利要求1～5中任一项所述的信号处理方法，其中，所述生成同步校准信号，包括：
生成校准信号；所述校准信号包括多个第四脉冲；一个第四脉冲的前沿和后沿中的一者与一个第一脉冲的后沿处于同一时刻；所述第四脉冲的宽度等于所述第一像素时钟信号的脉冲宽度；
根据所述校准信号，得到所述同步校准信号；其中，所述同步校准信号的第二脉冲相比于所述校准信号的第四脉冲有延迟，且延迟的时间小于或等于所述第二像素时钟信号的一个时钟周期。
7.根据权利要求6所述的信号处理方法，其中，所述根据所述校准信号，得到所述同步校准信号，包括：
生成第一信号，所述第一信号的脉冲的前沿与所述校准信号的第四脉冲的后沿处于同一时刻；
生成第二信号，所述第二信号的脉冲相比于所述第一信号的脉冲延迟第三时间；所述第三时间小于或等于所述第二像素时钟信号的一个时钟周期；
生成第三信号，所述第三信号的脉冲相比于所述第二信号的脉冲延迟第四时间；所述第四时间等于所述第二像素时钟信号的一个脉冲宽度；
根据所述第二信号和所述第三信号，得到所述同步校准信号。
8.根据权利要求7所述的信号处理方法，其中，所述根据所述第二信号和所述第三信号，得到所述同步校准信号，包括：
将所述第二信号和所述第三信号进行第一逻辑运算，得到所述同步校准信号；所述第一逻辑运算包括异或运算。
9.根据权利要求6～8中任一项所述的信号处理方法，其中，所述生成校准信号，包括：
生成第四信号，所述第四信号和所述第一帧同步信号互为反转信号；
生成第五信号，所述第五信号相比于所述第一帧同步信号延迟所述第一像素时钟信号的一个脉冲宽度；
根据所述第四信号和所述第五信号，得到所述校准信号。
10.根据权利要求9所述的信号处理方法，其中，所述根据所述第四信号和所述第五信号，得到所述校准信号，包括：
将所述第四信号和所述第五信号进行第二逻辑运算，得到所述校准信号；所述第二逻辑运算包括与运算。
11.根据权利要求1～10中任一项所述的信号处理方法，其中，所述获得第一帧同步信号，包括：
获得第一视频信号，所述第一视频信号包括所述第一帧同步信号和视频数据；
所述信号处理方法还包括：
将所述视频数据写入存储装置；
根据所述第二帧同步信号读取所述存储装置中的视频数据，以得到第二视频信号；所述第二视频信号包括所述第二帧同步信号和所述视频数据；
输出所述第二视频信号。
12.一种信号处理装置，包括：
信号输入单元，被配置为获得第一帧同步信号；所述第一帧同步信号包括多个第一脉冲；一个第一脉冲的后沿和所述第一脉冲的后一第一脉冲的前沿之间的时间为第一时间，所述第一时间对应第一整数个第一像素时钟信号的脉冲；
第一处理单元，被配置为生成同步校准信号；其中，所述同步校准信号包括多个第二脉冲，一个第二脉冲的宽度等于第二像素时钟信号的脉冲宽度；所述第二脉冲的触发沿相比于一个第一脉冲的后沿有延迟，延迟的时间小于或等于所述第一像素时钟信号的脉冲宽度与所述第二像素时钟信号的一个时钟周期之和；和
第二处理单元，被配置为生成第二帧同步信号；所述第二帧同步信号包括多个第三脉冲；其中，每个第二脉冲的触发沿与所述第二脉冲之后最靠近的一个所述第三脉冲的前沿之间的时间为第二时间；
信号处理装置还包括：
获取单元，被配置为获得显示模组的第二帧率；根据所述显示模组的第二帧率得到第二像素时钟信号的频率；
其中，在所述第二像素时钟信号的频率与所述第一像素时钟信号的频率的比值在阈值范围内的情况下，所述第二时间对应第二整数个所述第二像素时钟信号的脉冲，所述第二整数为所述第一整数和所述比值的乘积的整数值；在所述第二像素时钟信号的频率与所述第一像素时钟信号的频率的比值为1的情况下，所述第二时间对应所述第一整数个所述第二像素时钟信号的脉冲。
13.根据权利要求12所述的信号处理装置，其中，所述第二处理单元包括：
第一信号处理单元，被配置为生成第三帧同步信号；每个第二脉冲的触发沿与所述第二脉冲之后最靠近的一个所述第三帧同步信号的脉冲的前沿之间的时间对应所述第二整数个所述第二像素时钟信号的脉冲；
第二信号处理单元，被配置为生成第四帧同步信号；每个第二脉冲的触发沿与所述第二脉冲之后最靠近的一个所述第四帧同步信号的脉冲的前沿之间的时间对应所述第一整数个所述第二像素时钟信号的脉冲；
选通单元，被配置为在满足第一条件的情况下，选择所述第三帧同步信号作为所述第二帧同步信号，以及在满足第二条件的情况下，选择所述第四帧同步信号作为所述第二帧同步信号；
其中，所述第一条件为所述第二像素时钟信号的频率与所述第一像素时钟信号的频率的比值在所述阈值范围内，或者，显示模组的第二帧率与第一视频信号的第一帧率的比值在所述阈值范围内；所述第二条件为所述第一像素时钟信号的频率等于所述第二像素时钟信号的频率，或者，第一视频信号的第一帧率等于显示模组的第二帧率。
14.根据权利要求13所述的信号处理装置，其中，所述信号输入单元被配置为获得第一视频信号，所述第一视频信号包括所述第一帧同步信号和视频数据；
所述信号处理装置还包括：
检测单元，被配置为检测得到第一视频信号的第一帧率；
数据写入单元，被配置为将所述第一视频信号中的视频数据写入存储装置；
数据读取单元，被配置为根据所述第二帧同步信号读取所述存储装置中的视频数据，以得到第二视频信号；所述第二视频信号包括所述第二帧同步信号和所述视频数据；和
信号输出单元，被配置为输出所述第二视频信号。
15.一种信号处理装置，包括：
存储器；所述存储器中存储一个或多个计算机程序；
处理器；所述处理器与所述存储器耦接；所述处理器被配置为执行所述计算机程序，以使得所述处理器实现如权利要求1～11中任一项所述的信号处理方法。
16.一种信号处理装置，其中，所述信号处理装置为芯片；所述芯片被配置为实现如权利要求1～11中任一项所述的信号处理方法。
17.一种显示装置，包括：
显示模组；和
如权利要求12～16中任一项所述的信号处理装置；
所述信号处理装置与所述显示模组耦接；所述信号处理装置被配置为将第二视频信号输出至所述显示模组。
18.根据权利要求17所述的显示装置，还包括：
存储装置，与所述信号处理装置耦接；
所述存储装置被配置为存储第一视频信号中的视频数据。
19.一种计算机可读存储介质，其存储有计算机程序，其中，所述计算机程序在计算机运行时，使得所述计算机执行如权利要求1～11中任一项所述的信号处理方法。
CN202180000055.0A 2021-01-22 2021-01-22 信号处理方法及装置、显示装置 Active CN115119532B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/073298 WO2022155889A1 (zh) 2021-01-22 2021-01-22 信号处理方法及装置、显示装置

Publications (2)

Publication Number Publication Date
CN115119532A CN115119532A (zh) 2022-09-27
CN115119532B true CN115119532B (zh) 2023-10-27

Family

ID=82549171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180000055.0A Active CN115119532B (zh) 2021-01-22 2021-01-22 信号处理方法及装置、显示装置

Country Status (3)

Country Link
US (1) US11763729B2 (zh)
CN (1) CN115119532B (zh)
WO (1) WO2022155889A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117812197B (zh) * 2024-02-27 2024-05-28 武汉精立电子技术有限公司 时间同步方法及图像信号发生装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828678A (en) * 1996-04-12 1998-10-27 Avid Technologies, Inc. Digital audio resolving apparatus and method
CN1487739A (zh) * 2002-03-04 2004-04-07 �����ɷ� 桥接不同视频格式的方法及装置
CN101964181A (zh) * 2009-07-23 2011-02-02 川崎微电子股份有限公司 用于控制显示设备的装置和方法
CN103650406A (zh) * 2011-05-23 2014-03-19 英特尔移动通信有限公司 用于同步第一时钟域与第二时钟域之间的数据切换的设备
CN103647918A (zh) * 2013-12-20 2014-03-19 广东威创视讯科技股份有限公司 一种视频同步化的方法及装置
CN111083547A (zh) * 2019-12-16 2020-04-28 珠海亿智电子科技有限公司 基于触发方式平衡视频帧率误差的方法、设备及介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3278546B2 (ja) * 1995-04-28 2002-04-30 日本電気エンジニアリング株式会社 同期信号発生回路
US20120307141A1 (en) * 2011-06-06 2012-12-06 Apple Inc. Frame retiming for mirror mode
CN103427836A (zh) * 2013-07-25 2013-12-04 京东方科技集团股份有限公司 一种频率信号发生***和显示装置
US11582368B2 (en) * 2020-12-25 2023-02-14 Boe Technology Group Co., Ltd. Signal processing method and device, and display apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828678A (en) * 1996-04-12 1998-10-27 Avid Technologies, Inc. Digital audio resolving apparatus and method
CN1487739A (zh) * 2002-03-04 2004-04-07 �����ɷ� 桥接不同视频格式的方法及装置
CN101964181A (zh) * 2009-07-23 2011-02-02 川崎微电子股份有限公司 用于控制显示设备的装置和方法
CN103650406A (zh) * 2011-05-23 2014-03-19 英特尔移动通信有限公司 用于同步第一时钟域与第二时钟域之间的数据切换的设备
CN103647918A (zh) * 2013-12-20 2014-03-19 广东威创视讯科技股份有限公司 一种视频同步化的方法及装置
CN111083547A (zh) * 2019-12-16 2020-04-28 珠海亿智电子科技有限公司 基于触发方式平衡视频帧率误差的方法、设备及介质

Also Published As

Publication number Publication date
US11763729B2 (en) 2023-09-19
WO2022155889A1 (zh) 2022-07-28
US20230162661A1 (en) 2023-05-25
CN115119532A (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
US10909935B2 (en) Liquid crystal display device and method of driving the same
US11087667B2 (en) Pixel charging method, circuit, display device and computer storage medium
KR101467714B1 (ko) 다중 디스플레이들을 위한 이미지 동기화
US8576204B2 (en) Method and apparatus for synchronizing display streams
US10679546B2 (en) Timing controller, display apparatus having the same and signal processing method thereof
KR102261510B1 (ko) 표시 장치 및 표시 장치의 구동 방법
US10909912B2 (en) Display system and method of synchronizing a frame driving timing for the same
US20080218232A1 (en) Timing controller, display device including timing controller, and signal generation method used by display device
US9001160B2 (en) Frame timing synchronization for an inline scaler using multiple buffer thresholds
CN111797673A (zh) 驱动装置及其操作方法
US20160034060A1 (en) TOUCH DISPLAY DEVICE with multiple alternating touch periods and display periods per frame
CN111402772B (zh) 触摸显示驱动器***及其时序控制方法
CN115119532B (zh) 信号处理方法及装置、显示装置
US8194065B1 (en) Hardware system and method for changing a display refresh rate
US10895933B2 (en) Timing control circuit and operation method thereof
CN114982250B (zh) 信号处理方法及装置、显示装置
US20230086548A1 (en) Method for driving display device, and display device
US9262998B2 (en) Display system and data transmission method thereof
US7659874B2 (en) Driving device for liquid crystal panel and image display apparatus
US20210193065A1 (en) Balancing alternate frame times on a variable refresh rate display
US9965996B2 (en) Timing controller and display apparatus having the same
US7719505B2 (en) Display device and driving method thereof
CN107845373B (zh) 调整刷新率的方法与装置
US10056049B2 (en) Display apparatus and method of operating the same
KR20230064072A (ko) 표시 장치, 및 표시 장치의 구동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant