CN115101657A - 一种单晶压电衬底结构、制备方法及声波器件 - Google Patents
一种单晶压电衬底结构、制备方法及声波器件 Download PDFInfo
- Publication number
- CN115101657A CN115101657A CN202210398264.1A CN202210398264A CN115101657A CN 115101657 A CN115101657 A CN 115101657A CN 202210398264 A CN202210398264 A CN 202210398264A CN 115101657 A CN115101657 A CN 115101657A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- carrier trap
- piezoelectric substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 280
- 239000013078 crystal Substances 0.000 title claims abstract description 64
- 238000002360 preparation method Methods 0.000 title description 9
- 238000002955 isolation Methods 0.000 claims abstract description 129
- 239000000463 material Substances 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 50
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 239000002210 silicon-based material Substances 0.000 claims description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 239000010453 quartz Substances 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 238000010301 surface-oxidation reaction Methods 0.000 claims description 2
- 238000001953 recrystallisation Methods 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 description 24
- 238000002513 implantation Methods 0.000 description 20
- 238000010438 heat treatment Methods 0.000 description 16
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 9
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000000969 carrier Substances 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 8
- -1 hydrogen ions Chemical class 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 7
- 229910002113 barium titanate Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- UKDIAJWKFXFVFG-UHFFFAOYSA-N potassium;oxido(dioxo)niobium Chemical compound [K+].[O-][Nb](=O)=O UKDIAJWKFXFVFG-UHFFFAOYSA-N 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 238000000227 grinding Methods 0.000 description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000003949 trap density measurement Methods 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/88—Mounts; Supports; Enclosures; Casings
- H10N30/883—Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02543—Characteristics of substrate, e.g. cutting angles
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/64—Filters using surface acoustic waves
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
本申请涉及一种单晶压电衬底结构，包括：支撑衬底、表面隔离层、载流子陷阱层、绝缘层和压电层；表面隔离层设置于支撑衬底的一侧表面上；载流子陷阱层设置于表面隔离层远离支撑衬底的一侧表面上；绝缘层设置于载流子陷阱层远离支撑衬底的一侧表面上；压电层设置于绝缘层远离支撑衬底的一侧表面上，压电层与绝缘层键合；表面隔离层的厚度小于等于20nm；表面隔离层的材料包括第一预设比例含量的硅和第二预设比例含量的隔离材料。本申请在支撑衬底与载流子陷阱层之间沉积表面隔离层或在支撑衬底表面自然氧化形成表面隔离层，有效防止了载流子陷阱层的重结晶现象，提高了载流子陷阱层的载流子俘获效率，有效降低高频时器件的射频损耗，提高器件性能。
Description
技术领域
本申请涉及材料制备技术及射频器件领域，特别涉及一种单晶压电衬底结构、制备方法及声波器件。
背景技术
随着5G通信的到来，人们对单个射频前端器件的性能、功耗和频谱利用效率等方面都提出了更高的要求。基于单晶压电薄膜的声表面波滤波器作为实现高性能射频滤波元件，其具有高性能、低成本和器件尺寸小的优点，并受到了广泛的关注。其制备的基础是基于单晶压电层、绝缘层以及支撑衬底层三层结构构成的复合衬底。
现有复合衬底在高温工艺处理后会产生重结晶的现象，导致复合衬底的晶粒数量的减少，进一步导致复合衬底的晶界数量的减少，使载流子俘获效率降低。因此，需要一种改进的单晶压电衬底结构及其制备方案，以解决上述问题。
发明内容
针对现有技术的上述问题，本申请提供一种单晶压电衬底结构、制备方法及声波器件，以解决现有技术中复合衬底重新结晶等技术问题。具体技术方案如下：
一方面，本申请提供一种单晶压电衬底结构，包括：支撑衬底、表面隔离层、载流子陷阱层、绝缘层和压电层；
所述表面隔离层设置于所述支撑衬底的一侧表面上；
所述载流子陷阱层设置于所述表面隔离层远离所述支撑衬底的一侧表面上；
所述绝缘层设置于所述载流子陷阱层远离所述支撑衬底的一侧表面上；
所述压电层设置于所述绝缘层远离所述支撑衬底的一侧表面上，所述压电层与所述绝缘层键合；
所述表面隔离层的厚度小于等于20nm；
所述表面隔离层的材料包括第一预设比例含量的硅和第二预设比例含量的隔离材料。
进一步地，所述第一预设比例为30％～50％；所述第二预设比例为40％～80％；
所述隔离材料包括氧、氮和碳中的至少一种。
进一步地，所述表面隔离层的形成方式包括沉积和支撑衬底表面氧化中的至少一种。
进一步地，所述载流子陷阱层为多晶硅材料；所述载流子陷阱层的厚度为0.3～4.5um。
进一步地，所述载流子陷阱层为多晶硅材料的情况下，所述载流子陷阱层的多晶硅包括沿支撑衬底厚度方向择优取向生长的柱状晶粒，所述柱状晶粒的横向尺寸为0.01～2um。
进一步地，所述支撑衬底的材料包括硅、锗、蓝宝石、石英、碳化硅和金刚石中的至少一种。
进一步地，所述绝缘层的材料包括氧化硅；所述绝缘层的厚度为200～800nm。
进一步地，所述表面隔离层远离支撑衬底的一侧表面为粗糙面；
所述粗糙面的粗糙度小于等于10nm。
另一方面，本申请还提供一种单晶压电衬底结构的制备方法，所述方法包括：
提供支撑衬底；
对所述支撑衬底的一侧表面进行氧化处理或在所述支撑衬底的一侧表面进行沉积，得到预设厚度的表面隔离层；
在所述表面隔离层远离所述支撑衬底的一侧表面上沉积载流子陷阱层；
在所述载流子陷阱层远离所述支撑衬底的一侧表面上形成绝缘层；
对所述绝缘层远离所述支撑衬底的一侧表面进行平坦化处理；
在所述绝缘层远离所述支撑衬底的一侧表面上形成压电层，得到所述单晶压电衬底结构。
进一步地，所述预设厚度小于等于20nm。
另一方面，本申请还提供一种声波器件，包括如上所述的单晶压电衬底结构。
由于上述技术方案，一种单晶压电衬底结构、制备方法及声波器件，具有以下有益效果：
本申请通过在支撑衬底与载流子陷阱层之间沉积表面隔离层或在支撑衬底表面自然氧化形成表面隔离层，有效防止了载流子陷阱层的重结晶现象，提高了载流子陷阱层的载流子俘获效率，有效降低高频时器件的射频损耗，提高器件性能。进一步的设置表面隔离层为第一预设比例含量的硅和第二预设比例含量的隔离材料且表面隔离层的厚度小于等于20nm，选用适当厚度和材料的表面隔离层，防止可移动载流子仅能通过隧道效应通过表面隔离层，提高载流子陷阱层对支撑衬底中可动载流子的捕获效率，有效降低在高频时器件的射频损耗，提高器件性能。
本申请通过设置表面隔离层远离支撑衬底的一侧表面为粗糙面，通过构建粗糙平面来抑制声波器件中由多层结构的界面反射引起的杂波，减少声波器件的干扰信号。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1是本申请实施例提供的一种单晶压电衬底结构示意图；
图2是本申请实施例提供的另一种单晶压电衬底结构示意图；
图3为本申请实施例提供的自然氧化形成的表面隔离层的示意图；
图4是本申请实施例提供的一种单晶压电衬底制备方法的流程示意图；
图5是本申请实施例提供的一种单晶压电衬底制备方法的流程示意图；
图6为本申请实施例提供的一种单晶压电衬底制备方法的流程示意图；
图7是本申请实施例提供的一种单晶压电衬底制备方法的流程示意图；
图8是本申请实施例提供的一种单晶压电衬底制备方法的流程示意图；
图9为本申请实施例提供的未添加表面隔离层载流子陷阱层的TEM图。
其中，图中附图标记对应为：100－支撑衬底；200－表面隔离层；300－载流子陷阱层；400－绝缘层；500－压电层；600－注入损伤层；700－压电衬底；800－衬底。
具体实施方式
下面将结合本申请实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
对于以下定义的术语，除非在权利要求书或本说明书中的其他地方给出一个不同的定义，否则应当应用这些定义。所有数值无论是否被明确指示，在此均被定义为由术语“约”修饰。术语“约”大体上是指一个数值范围，本领域的普通技术人员将该数值范围视为等同于所陈述的值以产生实质上相同的性质、功能、结果等。由一个低值和一个高值指示的一个数值范围被定义为包括该数值范围内包括的所有数值以及该数值范围内包括的所有子范围。
需要说明的是，本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
以下介绍本申请实施例提供的一种单晶压电衬底结构，请参考图1，图1是单晶压电衬底结构的结构示意图。包括：支撑衬底100、表面隔离层200、载流子陷阱层300、绝缘层400和压电层500；表面隔离层200设置于支撑衬底100的一侧表面上；载流子陷阱层300设置于表面隔离层200远离支撑衬底100的一侧表面上；绝缘层400设置于载流子陷阱层300远离支撑衬底100的一侧表面上；压电层500设置于绝缘层400远离支撑衬底100的一侧表面上，压电层500与绝缘层400键合；表面隔离层200的厚度小于等于20nm；表面隔离层200的材料包括第一预设比例含量的硅和第二预设比例含量的隔离材料。
需要说明的是，第一预设比例和第二预设比例的实现方式可以通过化学气相沉淀或物理气相沉积工艺，改变反应气源分压或者含量，可以控制表面隔离层200中隔离材料的比例。示例性的，利用物理气相沉积中的溅射方法，在300～600℃的温度下，以硅为溅射的靶源，改变腔室中氧气或者氮气的分压(增加，比例上升；减少，比例下降；)即可控制表面隔离层200中隔离材料的氧元素或者氮元素比例。示例性的，通过等离子体增强化学气相沉积的方式，在温度200-400℃，压强0.1-1Torr的范围内，利用硅烷(SiH4)和氮气(或一氧化二氮)为源制备含氮元素(或氧元素)的表面隔离层时，通过调控不同气体的分压，可以调控表面隔离层中隔离材料的氮元素(或氧元素)的比例。
本申请通过在支撑衬底与载流子陷阱层之间沉积表面隔离层或在支撑衬底表面自然氧化形成表面隔离层，有效防止了载流子陷阱层的重结晶现象，请参考图9，图9为未添加表面隔离层载流子陷阱层的TEM图，a为刚沉积后的多晶硅-单晶硅衬底层界面；b为氧化后的多晶硅-单晶硅衬底层界面，进一步的设置表面隔离层为第一预设比例含量的硅和第二预设比例含量的隔离材料且表面隔离层的厚度小于等于20nm，选用适当厚度和材料的表面隔离层，防止可移动载流子仅能通过隧道效应通过表面隔离层，提高载流子陷阱层对支撑衬底中可动载流子的捕获效率，有效降低在高频时器件的射频损耗，提高器件性能。
在另一些实施例中，表面隔离层200的厚度为
在另一些实施例中，表面隔离层200的厚度为
在另一些实施例中，表面隔离层200的厚度
在另一些实施例中，表面隔离层200的厚度
在一些实施例中，第一预设比例为30％～50％；第二预设比例为40％～80％；隔离材料包括氧、氮和碳中的至少一种。
在另一些实施例中，第一预设比例为30％～40％；
在另一些实施例中，第一预设比例为40％～50％；
在另一些实施例中，第一预设比例为35％～45％；
在另一些实施例中，第二预设比例为40％～60％；
在另一些实施例中，第二预设比例为50％～80％；
在另一些实施例中，第二预设比例为50％～70％；
在一些实施例中，表面隔离层的形成方式包括沉积和支撑衬底100表面氧化中的至少一种。需要说明的是，支撑衬底100表面氧化形成表面隔离层200，具体方式可以为对支撑衬底100表面不进行氢氟酸溶液浸泡的标准清洗步骤，保留支撑衬底100表面的自然氧化层，请参考图3。支撑衬底100表面沉积形成表面隔离层200，具体方式可以为对支撑衬底100表面进行标准清洗，通过化学气相沉淀或物理气相沉积在其表面形成一层薄的隔离层。
在一些实施例中，表面隔离层200远离支撑衬底100的一侧表面可以为平滑表面。
在一优选实施例中，请参考图2，表面隔离层200远离支撑衬底100的一侧表面为粗糙面；其中，粗糙面的粗糙度可以大于等于1nm且小于等于10nm；粗糙面的粗糙度也可以大于等于5nm且小于等于10nm；粗糙面的粗糙度也可以大于等于2nm且小于等于15nm。
本申请通过设置表面隔离层远离支撑衬底的一侧表面为粗糙面，通过构建粗糙平面来抑制声波器件中由多层结构的界面反射引起的杂波，减少声波器件的干扰信号。
在一些实施例中，载流子陷阱层300为多晶材料。
在一优选实施例中，载流子陷阱层300为多晶硅材料，在载流子陷阱层300为多晶硅材料的情况下，多晶硅包括沿支撑衬底100厚度方向择优取向生长的柱状晶粒，柱状晶粒的横向尺寸为0.01～2um，载流子陷阱层中的陷阱密度可以为大于等于1010/cm2。
本申请通过设置载流子陷阱层为多晶硅，多晶硅为沿支撑衬底厚度方向择优取向生长的柱状晶粒，且晶粒的横向尺寸为0.01～2um，该尺寸范围内的晶界数量较多，进而载流子陷阱层中的陷阱密度大于等于1010/cm2，从而达到较强的载流子俘获能力，提高了载流子俘获效率。
在一些实施例中，载流子陷阱层300的厚度为0.3～4.5um。
在另一些实施例中，载流子陷阱层300的厚度可以为2～5um。
在另一些实施例中，载流子陷阱层300的厚度可以为0.3～4um。
在一些实施例中，支撑衬底100的材料包括硅、锗、蓝宝石、石英、碳化硅和金刚石中的至少一种。
在一优选实施例中，支撑衬底100的材料为单晶硅，具体地，可选用高电阻率的硅晶圆作为支撑衬底100，也就是电阻率大于100Ω.cm的硅晶圆。
在一些实施例中，绝缘层400的材料包括氧化硅；绝缘层400的厚度为200～800nm。
在一些实施例中，绝缘层400的形成方式包括热氧化，具体地，在载流子陷阱层300远离支撑衬底100的一侧表面，通过在900～1100℃高温环境中热氧化形成绝缘层400。
在一些实施例中，绝缘层400远离支撑衬底100的一侧表面为平滑表面。
在一些实施例中，压电层500的材料包括铌酸锂和钽酸锂中的至少一种，压电层500的厚度为200～2000nm。
在一些实施例中，压电层500的形成方式包括：离子注入键合-剥离和键合-研磨中的至少一种。其中，离子注入所采用的离子包括氢离子和氦离子中的至少一种；离子注入的注入能量为10Kev～1000Kev；离子注入的剂量为1e15～1e17；离子注入的压电衬底与绝缘层400键合后，热处理实现剥离，热处理的温度为100～300℃，热处理的时间为3～50h。
其中，压电衬底700可以为半导体材料或压电材料。半导体材料包括硅、锗、磷化铟、氮化镓、碳化硅、氮化铝和砷化镓中的至少一种。压电材料包括铌酸锂、钽酸锂、铌酸钾和钛酸钡中的至少一种。
在一些实施例中，在键合-研磨的方式中，键合为等离子体表面激活键合(PAB)或表面活化键合(SAB)，将压电衬底与绝缘层表面键合后对压电衬底研磨减薄，得到压电层500。
在另一些实施例中，形成压电层500可以通过，将压电衬底700与另一衬底800键合，减薄压电衬底700，并对压电衬底表面进行离子注入，将该结构与绝缘层表面键合，沿注入损伤层600剥离，得到压电层500。
在实际应用中，得到压电层的方法和条件可同现有技术，本申请不做限制。
另一方面，本申请还提供一种单晶压电衬底结构的制备方法，以下介绍本申请实施例提供的单晶压电衬底结构的制备方法，请参考图4，图4是单晶压电衬底结构的制备方法的流程示意图。本说明书提供了如实施例或流程图的方法操作步骤，但基于常规或者无创造性的劳动可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多步骤执行顺序中的一种方式，不代表唯一的执行顺序。在实际中的制备方法执行时，可以按照实施例或者附图所示的方法顺序执行或者并行执行。方法包括：
S101：提供支撑衬底100。
在一些实施例中，支撑衬底100的材料包括硅、锗、蓝宝石、石英、碳化硅和金刚石中的至少一种。
在一优选实施例中，支撑衬底100的材料为单晶硅，具体地，可选用高电阻率的硅晶圆作为支撑衬底100，也就是电阻率大于100Ω.cm的硅晶圆。
S103：对支撑衬底100的一侧表面进行氧化处理或在支撑衬底100的一侧表面进行沉积，得到预设厚度的表面隔离层200；表面隔离层200的材料包括第一预设比例含量的硅和第二预设比例含量的隔离材料。
在一些实施例中，第一预设比例为30％～50％；第二预设比例为40％～80％；隔离材料包括氧、氮和碳中的至少一种。
在另一些实施例中，第一预设比例为30％～40％；
在另一些实施例中，第一预设比例为40％～50％；
在另一些实施例中，第一预设比例为35％～45％；
在另一些实施例中，第二预设比例为40％～60％；
在另一些实施例中，第二预设比例为50％～80％；
在另一些实施例中，第二预设比例为50％～70％。
需要说明的是，第一预设比例和第二预设比例的实现方式可以通过化学气相沉淀或物理气相沉积工艺，改变反应气源分压或者含量，可以控制表面隔离层200中隔离材料的比例。示例性的，利用物理气相沉积中的溅射方法，在300～600℃的温度下，以硅为溅射的靶源，改变腔室中氧气或者氮气的分压(增加，比例上升；减少，比例下降；)即可控制表面隔离层200中隔离材料的氧元素或者氮元素比例。示例性的，通过等离子体增强化学气相沉积的方式，在温度200-400℃，压强0.1-1Torr的范围内，利用硅烷(SiH4)和氮气(或一氧化二氮)为源制备含氮元素(或氧元素)的表面隔离层时，通过调控不同气体的分压，可以调控表面隔离层中隔离材料的氮元素(或氧元素)的比例。
需要说明的是，请参考图3，支撑衬底100表面氧化处理形成表面隔离层200，具体方式可以为对支撑衬底100表面不进行氢氟酸溶液浸泡的标准清洗步骤，保留支撑衬底100表面的自然氧化层。支撑衬底100表面沉积形成表面隔离层200，具体方式可以为对支撑衬底100表面进行标准清洗，通过化学气相沉淀或物理气相沉积在其表面形成一层薄的隔离层。
本申请通过在支撑衬底与载流子陷阱层之间沉积表面隔离层或在支撑衬底表面自然氧化形成表面隔离层，有效防止了载流子陷阱层的重结晶现象，提高了载流子陷阱层的载流子俘获效率，有效降低高频时器件的射频损耗，提高器件性能。
在一些实施例中，预设厚度小于等于20nm。表面隔离层200包括氧化物、氮化物和碳化物中的至少一种。具体地，表面隔离层200的材料包括氮化硅、氧化硅、碳化硅和氮化铝中的至少一种。
本申请通过设置氧化物、氮化物和碳化物中的至少一种作为表面隔离层且表面隔离层的厚度小于等于20nm，选用适当厚度和材料的表面隔离层，防止可移动载流子仅能通过隧道效应通过表面隔离层，提高载流子陷阱层对支撑衬底中可动载流子的捕获效率，有效降低在高频时器件的射频损耗，提高器件性能。
在另一些实施例中，预设厚度为
在另一些实施例中，预设厚度为
在另一些实施例中，预设厚度为
在另一些实施例中，预设厚度为
在一些实施例中，表面隔离层200远离支撑衬底100的一侧表面可以为平滑表面。
在一优选实施例中，表面隔离层200远离支撑衬底100的一侧表面为粗糙面；其中，粗糙面的粗糙度可以大于等于1nm且小于等于10nm；粗糙面的粗糙度也可以大于等于5nm且小于等于10nm；粗糙面的粗糙度也可以大于等于2nm且小于等于15nm。
本申请通过设置表面隔离层远离支撑衬底的一侧表面为粗糙面，通过构建粗糙平面来抑制声波器件中由多层结构的界面反射引起的杂波，减少声波器件的干扰信号。
S105：在表面隔离层200远离支撑衬底100的一侧表面上沉积载流子陷阱层300。
在一些实施例中，载流子陷阱层300为多晶材料。
在一优选实施例中，载流子陷阱层300为多晶硅材料，在载流子陷阱层300为多晶硅材料的情况下，多晶硅包括沿支撑衬底100厚度方向择优取向生长的柱状晶粒，柱状晶粒的横向尺寸为0.01～2um。载流子陷阱层中的陷阱密度可以为大于等于1010/cm2。
在一些实施例中，载流子陷阱层300的厚度为0.3～4.5um。
在另一些实施例中，载流子陷阱层300的厚度可以为2～5um。
在另一些实施例中，载流子陷阱层300的厚度可以为0.3～4um。
本申请通过设置载流子陷阱层为多晶硅，多晶硅为沿支撑衬底厚度方向择优取向生长的柱状晶粒，且晶粒的横向尺寸为0.01～2um，该尺寸范围内的晶界数量较多，进而载流子陷阱层中的陷阱密度大于等于1010/cm2，从而达到较强的载流子俘获能力，提高了载流子俘获效率。
S107：在载流子陷阱层300远离支撑衬底100的一侧表面上形成绝缘层400。
在一些实施例中，绝缘层400的材料包括氧化硅；绝缘层400的厚度为200～800nm。
在一些实施例中，绝缘层400的形成方式包括热氧化，具体地，在载流子陷阱层300远离支撑衬底100的一侧表面，通过在900～1100℃高温环境中热氧化形成绝缘层400。
S109：对绝缘层400远离支撑衬底100的一侧表面进行平坦化处理。
S111：在绝缘层400远离支撑衬底100的一侧表面上形成压电层500，得到单晶压电衬底结构。
在一些实施例中，压电层500的材料包括铌酸锂和钽酸锂中的至少一种，压电层500的厚度为200～2000nm。
在一些实施例中，压电层500的形成方式包括：离子注入键合-剥离和键合-研磨中的至少一种。
其中，压电衬底700可以为半导体材料或压电材料。半导体材料包括硅、锗、磷化铟、氮化镓、碳化硅、氮化铝和砷化镓中的至少一种。压电材料包括铌酸锂、钽酸锂、铌酸钾和钛酸钡中的至少一种。
在一些实施例中，在键合-研磨的方式中，键合为等离子体表面激活键合(PAB)或表面活化键合(SAB)，将压电衬底与绝缘层表面键合后对压电衬底研磨减薄，得到压电层500。
在另一些实施例中，形成压电层500可以通过，将压电衬底700与另一衬底800键合，减薄压电衬底700，并对压电衬底表面进行离子注入，将该结构与绝缘层表面键合，沿注入损伤层600剥离，得到压电层500。其中，衬底800的材料包括硅、氧化硅、石英和碳化硅中的至少一种。
在实际应用中，得到压电层的方法和条件可同现有技术，本申请不做限制。
在一些实施例中，S111包括：
S1111：提供压电衬底700，压电衬底700具有相对的第三表面和第四表面。
在一些实施例中，在压电衬底700的材料包括铌酸锂、钽酸锂、铌酸钾和钛酸钡中的至少一种。
S1112：对压电衬底700进行离子注入，以在压电衬底700内形成注入损伤层600；离子注入的方向为自第三表面至第四表面。其中，离子注入深度在此不作限定，注入损伤层600形成于压电衬底700内部靠近第三表面的一侧。
S1113：将压电衬底700的第三表面与绝缘层400远离所述支撑衬底100的一侧表面键合，得到键合晶圆。
在实际应用中，键合绝缘层400与压电衬底700的方法和条件可同现有技术，本申请不做限制。
S1114：对键合衬底进行热处理，以使键合衬底沿注入损伤层600进行剥离，得到单晶压电衬底结构。
在一些实施例中，在S1112中对压电衬底700进行离子注入，以在压电衬底700内形成注入损伤层600，其中，离子注入的离子包括氢离子和氦离子中的至少一种；离子注入的注入能量为10Kev～1000Kev；离子注入的剂量为1e15～1e17；在S1114中对键合衬底进行热处理实现剥离，其中，热处理的温度为100～300℃，热处理的时间为3～50h。
另一方面，本申请还提供一种声波器件，包括如上单晶压电衬底结构。以下基于上述技术方案列举本说明书的一些具体实施例。
实施例1：
以下介绍本申请实施例提供的一种单晶压电衬底结构的制备方法，请参考图5，图5是本申请实施例提供的一种单晶压电衬底制备方法的流程示意图；方法包括：
S1：提供支撑衬底100。
支撑衬底100的材料为单晶硅，具体地，可选用高电阻率的硅晶圆作为支撑衬底100，也就是电阻率大于100Ω.cm的硅晶圆。
S2：对支撑衬底100的一侧表面进行沉积，得到预设厚度的表面隔离层200。预设厚度为
表面隔离层200的材料包括第一预设比例含量的硅和第二预设比例含量的隔离材料。
在一些实施例中，第一预设比例为30％～50％；第二预设比例为40％～80％；隔离材料包括氧、氮和碳中的至少一种。
具体为对支撑衬底100表面进行标准清洗，通过化学气相沉淀或物理气相沉积在其表面形成一层薄的表面隔离层200。
S3：在表面隔离层200远离支撑衬底100的一侧表面上沉积载流子陷阱层300。
载流子陷阱层300为多晶硅材料，在载流子陷阱层300为多晶硅材料的情况下，多晶硅包括沿支撑衬底100厚度方向择优取向生长的柱状晶粒，柱状晶粒的横向尺寸为0.01～2um。载流子陷阱层中的陷阱密度可以为大于等于1010/cm2。
在一些实施例中，载流子陷阱层300的厚度为0.3～4.5um。
在另一些实施例中，载流子陷阱层300的厚度可以为2～5um。
在另一些实施例中，载流子陷阱层300的厚度可以为0.3～4um。
S4：在载流子陷阱层300远离支撑衬底100的一侧表面上形成绝缘层400。
在一些实施例中，绝缘层400的材料包括氧化硅；绝缘层400的厚度为200～800nm。
在一些实施例中，绝缘层400的形成方式包括热氧化，具体地，在载流子陷阱层300远离支撑衬底100的一侧表面，通过在900～1100℃高温环境中热氧化形成绝缘层400。
S5：对绝缘层400远离支撑衬底100的一侧表面进行平坦化处理。
S6：提供压电衬底700，压电衬底700具有相对的第三表面和第四表面。
在一些实施例中，在压电衬底700的材料包括铌酸锂、钽酸锂、铌酸钾和钛酸钡中的至少一种，压电层500的厚度为200～2000nm。
S7：对压电衬底700进行离子注入，以在压电衬底700内形成注入损伤层600；离子注入的方向为自第三表面至第四表面。其中，离子注入深度在此不作限定，注入损伤层600形成于压电衬底700内部靠近第三表面的一侧。
S8：将压电衬底700的第三表面与绝缘层400远离所述支撑衬底100的一侧表面键合，得到键合晶圆。
在实际应用中，键合绝缘层400与压电衬底700的方法和条件可同现有技术，本申请不做限制。
S9：对键合衬底进行热处理，以使键合衬底沿注入损伤层600进行剥离，得到单晶压电衬底结构。
在一些实施例中，在S1112中对压电衬底700进行离子注入，以在压电衬底700内形成注入损伤层600，其中，离子注入的离子包括氢离子和氦离子中的至少一种；离子注入的注入能量为10Kev～1000Kev；离子注入的剂量为1e15～1e17；在S1114中对键合衬底进行热处理实现剥离，其中，热处理的温度为100～300℃，热处理的时间为3～50h。
实施例2：
以下介绍本申请实施例提供的一种单晶压电衬底结构的制备方法，请参考图6，图6是本申请实施例提供的一种单晶压电衬底制备方法的流程示意图；方法包括：
S01：提供支撑衬底100。
支撑衬底100的材料为单晶硅，具体地，可选用高电阻率的硅晶圆作为支撑衬底100，也就是电阻率大于100Ω.cm的硅晶圆。
S02：对支撑衬底100的一侧表面进行氧化处理，得到预设厚度的表面隔离层200。表面隔离层200的材料包括第一预设比例含量的硅和第二预设比例含量的隔离材料。在一些实施例中，第一预设比例为30％～50％；第二预设比例为40％～80％。需要说明的是，支撑衬底100表面氧化处理形成表面隔离层200，具体方式可以为对支撑衬底100表面不进行氢氟酸溶液浸泡的标准清洗步骤，保留支撑衬底100表面的自然氧化层。
预设厚度为
S03：在表面隔离层200远离支撑衬底100的一侧表面上沉积载流子陷阱层300。
载流子陷阱层300为多晶硅材料，在载流子陷阱层300为多晶硅材料的情况下，多晶硅包括沿支撑衬底100厚度方向择优取向生长的柱状晶粒，柱状晶粒的横向尺寸为0.01～2um。载流子陷阱层中的陷阱密度可以为大于等于1010/cm2。
在一些实施例中，载流子陷阱层300的厚度为0.3～4.5um。
在另一些实施例中，载流子陷阱层300的厚度可以为2～5um。
在另一些实施例中，载流子陷阱层300的厚度可以为0.3～4um。
S04：在载流子陷阱层300远离支撑衬底100的一侧表面上形成绝缘层400。
在一些实施例中，绝缘层400的材料包括氧化硅；绝缘层400的厚度为200～800nm。
在一些实施例中，绝缘层400的形成方式包括热氧化，具体地，在载流子陷阱层300远离支撑衬底100的一侧表面，通过在900～1100℃高温环境中热氧化形成绝缘层400。
S05：对绝缘层400远离支撑衬底100的一侧表面进行平坦化处理。
S06：提供压电衬底700，压电衬底700具有相对的第三表面和第四表面。
在一些实施例中，在压电衬底700的材料包括铌酸锂、钽酸锂、铌酸钾和钛酸钡中的至少一种，压电层500的厚度为200～2000nm。
S07：对压电衬底700进行离子注入，以在压电衬底700内形成注入损伤层600；离子注入的方向为自第三表面至第四表面。其中，离子注入深度在此不作限定，注入损伤层600形成于压电衬底700内部靠近第三表面的一侧。
S08：将压电衬底700的第三表面与绝缘层400远离所述支撑衬底100的一侧表面键合，得到键合晶圆。
在实际应用中，键合绝缘层400与压电衬底700的方法和条件可同现有技术，本申请不做限制。
S09：对键合衬底进行热处理，以使键合衬底沿注入损伤层600进行剥离，得到单晶压电衬底结构。
在一些实施例中，在S1112中对压电衬底700进行离子注入，以在压电衬底700内形成注入损伤层600，其中，离子注入的离子包括氢离子和氦离子中的至少一种；离子注入的注入能量为10Kev～1000Kev；离子注入的剂量为1e15～1e17；在S1114中对键合衬底进行热处理实现剥离，其中，热处理的温度为100～300℃，热处理的时间为3～50h。
本申请实施例2与实施例1的区别在于，表面隔离层200的形成方式和表面隔离层200的厚度。
实施例3：
以下介绍本申请实施例提供的一种单晶压电衬底结构的制备方法，请参考图7，图7是本申请实施例提供的一种单晶压电衬底制备方法的流程示意图；方法包括：
S001：提供支撑衬底100。
支撑衬底100的材料为单晶硅，具体地，可选用高电阻率的硅晶圆作为支撑衬底100，也就是电阻率大于100Ω.cm的硅晶圆。
S002：对支撑衬底100的一侧表面进行氧化处理，得到预设厚度的表面隔离层200。表面隔离层200的材料包括第一预设比例含量的硅和第二预设比例含量的隔离材料。在一些实施例中，第一预设比例为30％～50％；第二预设比例为40％～80％。需要说明的是，支撑衬底100表面氧化处理形成表面隔离层200，具体方式可以为对支撑衬底100表面不进行氢氟酸溶液浸泡的标准清洗步骤，保留支撑衬底100表面的自然氧化层。
预设厚度为
S003：对表面隔离层200远离支撑衬底100的一侧表面进行粗糙化处理形成粗糙面；其中，粗糙面的粗糙度可以大于等于1nm且小于等于10nm；粗糙面的粗糙度也可以大于等于5nm且小于等于10nm；粗糙面的粗糙度也可以大于等于2nm且小于等于15nm。
S004：在表面隔离层200远离支撑衬底100的一侧表面上沉积载流子陷阱层300。
载流子陷阱层300为多晶硅材料，在载流子陷阱层300为多晶硅材料的情况下，多晶硅包括沿支撑衬底100厚度方向择优取向生长的柱状晶粒，柱状晶粒的横向尺寸为0.01～2um。载流子陷阱层中的陷阱密度可以为大于等于1010/cm2。
在一些实施例中，载流子陷阱层300的厚度为0.3～4.5um。
在另一些实施例中，载流子陷阱层300的厚度可以为2～5um。
在另一些实施例中，载流子陷阱层300的厚度可以为0.3～4um。
S005：在载流子陷阱层300远离支撑衬底100的一侧表面上形成绝缘层400。
在一些实施例中，绝缘层400的材料包括氧化硅；绝缘层400的厚度为200～800nm。
在一些实施例中，绝缘层400的形成方式包括热氧化，具体地，在载流子陷阱层300远离支撑衬底100的一侧表面，通过在900～1100℃高温环境中热氧化形成绝缘层400。
S006：对绝缘层400远离支撑衬底100的一侧表面进行平坦化处理。
S007：提供压电衬底700，压电衬底700具有相对的第三表面和第四表面。
在一些实施例中，在压电衬底700的材料包括铌酸锂、钽酸锂、铌酸钾和钛酸钡中的至少一种。
S008：将压电衬底700的第三表面与绝缘层400远离所述支撑衬底100的一侧表面键合，得到键合晶圆。
在实际应用中，键合绝缘层400与压电衬底700的方法和条件可同现有技术，本申请不做限制。
S009：对键合衬底进行研磨处理，以得到目标厚度的压电层500，其中，目标厚度为200～2000nm，得到单晶压电衬底结构。
本申请实施例3与实施例2的区别在于，压电层的形成方法和表面隔离层200的表面粗糙度。本申请通过设置表面隔离层远离支撑衬底的一侧表面为粗糙面，通过构建粗糙平面来抑制声波器件中由多层结构的界面反射引起的杂波，减少声波器件的干扰信号。
实施例4：
以下介绍本申请实施例提供的一种单晶压电衬底结构的制备方法，请参考图8，图8是本申请实施例提供的一种单晶压电衬底制备方法的流程示意图；方法包括：
S0001：提供支撑衬底100。
支撑衬底100的材料为单晶硅，具体地，可选用高电阻率的硅晶圆作为支撑衬底100，也就是电阻率大于100Ω.cm的硅晶圆。
S0002：对支撑衬底100的一侧表面进行沉积，得到预设厚度的表面隔离层200。表面隔离层200的材料包括第一预设比例含量的硅和第二预设比例含量的隔离材料。在一些实施例中，第一预设比例为30％～50％；第二预设比例为40％～80％。预设厚度为
具体为对支撑衬底100表面进行标准清洗，通过化学气相沉淀或物理气相沉积在其表面形成一层薄的表面隔离层200。
S0003：在表面隔离层200远离支撑衬底100的一侧表面上沉积载流子陷阱层300。
载流子陷阱层300为多晶硅材料，在载流子陷阱层300为多晶硅材料的情况下，多晶硅包括沿支撑衬底100厚度方向择优取向生长的柱状晶粒，柱状晶粒的横向尺寸为0.01～2um。载流子陷阱层中的陷阱密度可以为大于等于1010/cm2。
在一些实施例中，载流子陷阱层300的厚度为0.3～4.5um。
在另一些实施例中，载流子陷阱层300的厚度可以为2～5um。
在另一些实施例中，载流子陷阱层300的厚度可以为0.3～4um。
S0004：在载流子陷阱层300远离支撑衬底100的一侧表面上形成绝缘层400。
在一些实施例中，绝缘层400的材料包括氧化硅；绝缘层400的厚度为200～800nm。
在一些实施例中，绝缘层400的形成方式包括热氧化，具体地，在载流子陷阱层300远离支撑衬底100的一侧表面，通过在900～1100℃高温环境中热氧化形成绝缘层400。
S0005：对绝缘层400远离支撑衬底100的一侧表面进行平坦化处理。
S0006：提供压电衬底700和衬底800。
在一些实施例中，在压电衬底700的材料包括铌酸锂、钽酸锂、铌酸钾和钛酸钡中的至少一种。衬底800的材料包括硅、氧化硅、石英和碳化硅中的至少一种。
S0007：将压电衬底700和衬底800键合。
S0008：对压电衬底700远离衬底的表面进行减薄和抛光处理。
S0009：对压电衬底700远离衬底的表面进行离子注入，以在压电衬底700内形成注入损伤层600，其中，离子注入深度在此不作限定。
S00010：将压电衬底700远离衬底的表面与绝缘层400远离所述支撑衬底100的一侧表面键合，得到键合晶圆。
S00011：对键合衬底进行热处理，以使键合衬底沿注入损伤层600进行剥离，得到单晶压电衬底结构。需要说明的是，剥离后的残余部分键合晶圆可循环利用。
本申请实施例4与实施例1的区别在于，压电层的形成方法和表面隔离层200的厚度。
由于上述技术方案，一种单晶压电衬底结构、制备方法及声波器件，具有以下有益效果：
本申请通过在支撑衬底与载流子陷阱层之间沉积表面隔离层或在支撑衬底表面自然氧化形成表面隔离层，有效防止了载流子陷阱层的重结晶现象，提高了载流子陷阱层的载流子俘获效率，有效降低高频时器件的射频损耗，提高器件性能。进一步限定表面隔离层为第一预设比例含量的硅和第二预设比例含量的隔离材料且表面隔离层的厚度小于等于20nm，选用适当厚度和材料的表面隔离层，防止可移动载流子仅能通过隧道效应通过表面隔离层，提高载流子陷阱层对支撑衬底中可动载流子的捕获效率，有效降低在高频时器件的射频损耗，提高器件性能。
本申请通过设置表面隔离层远离支撑衬底的一侧表面为粗糙面，通过构建粗糙平面来抑制声波器件中由多层结构的界面反射引起的杂波，减少声波器件的干扰信号。
上述说明已经充分揭露了本申请的具体实施方式。需要指出的是，熟悉该领域的技术人员对本申请的具体实施方式所做的任何改动均不脱离本申请的权利要求书的范围。相应地，本申请的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (11)
1.一种单晶压电衬底结构，其特征在于，包括：支撑衬底(100)、表面隔离层(200)、载流子陷阱层(300)、绝缘层(400)和压电层(500)；
所述表面隔离层(200)设置于所述支撑衬底(100)的一侧表面上；
所述载流子陷阱层(300)设置于所述表面隔离层(200)远离所述支撑衬底(100)的一侧表面上；
所述绝缘层(400)设置于所述载流子陷阱层(300)远离所述支撑衬底(100)的一侧表面上；
所述压电层(500)设置于所述绝缘层(400)远离所述支撑衬底(100)的一侧表面上，所述压电层(500)与所述绝缘层(400)键合；
所述表面隔离层(200)的厚度小于等于20nm；
所述表面隔离层(200)的材料包括第一预设比例含量的硅和第二预设比例含量的隔离材料。
2.根据权利要求1所述的单晶压电衬底结构，其特征在于，所述第一预设比例为30％～50％；所述第二预设比例为40％～80％；
所述隔离材料包括氧、氮和碳中的至少一种。
3.根据权利要求1所述的单晶压电衬底结构，其特征在于，所述表面隔离层的形成方式包括沉积和支撑衬底(100)表面氧化中的至少一种。
4.根据权利要求1所述的单晶压电衬底结构，其特征在于，所述载流子陷阱层(300)为多晶材料；所述载流子陷阱层(300)的厚度为0.3～4.5um。
5.根据权利要求4所述的单晶压电衬底结构，其特征在于，
所述载流子陷阱层(300)为多晶硅材料的情况下，所述载流子陷阱层(300)的多晶硅包括沿支撑衬底(100)厚度方向择优取向生长的柱状晶粒，所述柱状晶粒的横向尺寸为0.01～2um。
6.根据权利要求1所述的单晶压电衬底结构，其特征在于，所述支撑衬底(100)的材料包括硅、锗、蓝宝石、石英、碳化硅和金刚石中的至少一种。
7.根据权利要求1所述的单晶压电衬底结构，其特征在于，所述绝缘层(400)的材料包括氧化硅；所述绝缘层(400)的厚度为200～800nm。
8.根据权利要求1所述的单晶压电衬底结构，其特征在于，所述表面隔离层(200)远离支撑衬底(100)的一侧表面为粗糙面；
所述粗糙面的粗糙度小于等于10nm。
9.一种单晶压电衬底结构的制备方法，其特征在于，所述方法包括：
提供支撑衬底(100)；
对所述支撑衬底(100)的一侧表面进行氧化处理或在所述支撑衬底(100)的一侧表面进行沉积，得到预设厚度的表面隔离层(200)；表面隔离层(200)的材料包括第一预设比例含量的硅和第二预设比例含量的隔离材料；
在所述表面隔离层(200)远离所述支撑衬底(100)的一侧表面上沉积载流子陷阱层(300)；
在所述载流子陷阱层(300)远离所述支撑衬底(100)的一侧表面上热氧化形成绝缘层(400)；
对所述绝缘层(400)远离所述支撑衬底(100)的一侧表面进行平坦化处理；
在所述绝缘层(400)远离所述支撑衬底(100)的一侧表面上形成压电层(500)，得到所述单晶压电衬底结构。
10.根据权利要求9所述的单晶压电衬底结构的制备方法，其特征在于，所述预设厚度小于等于20nm。
11.一种声波器件，其特征在于，包括根据权利要求1-8中任意一项所述的单晶压电衬底结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210398264.1A CN115101657A (zh) | 2022-04-15 | 2022-04-15 | 一种单晶压电衬底结构、制备方法及声波器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210398264.1A CN115101657A (zh) | 2022-04-15 | 2022-04-15 | 一种单晶压电衬底结构、制备方法及声波器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115101657A true CN115101657A (zh) | 2022-09-23 |
Family
ID=83287120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210398264.1A Pending CN115101657A (zh) | 2022-04-15 | 2022-04-15 | 一种单晶压电衬底结构、制备方法及声波器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115101657A (zh) |
-
2022
- 2022-04-15 CN CN202210398264.1A patent/CN115101657A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI590298B (zh) | Method of manufacturing a bonded SOI wafer | |
| EP2182561B1 (en) | Method for manufacturing electronic device and method for manufacturing piezoelectric device | |
| EP4070368B1 (en) | Method for forming a high resistivity handle support for a composite substrate | |
| US20220038070A1 (en) | Method for preparing film bulk acoustic wave device by using film transfer technology | |
| US20220076991A1 (en) | Substrate of the semi-conductor-on-insulator type for radiofrequency applications | |
| KR20150139856A (ko) | 진보되고 열적으로 보상된 표면 탄성파 소자 및 제조 방법 | |
| CN112260660A (zh) | 一种复合基底、复合薄膜及其制备方法 | |
| CN112420914B (zh) | 一种复合薄膜、制备方法及电子元器件 | |
| CN115315779A (zh) | 复合基板及其制造方法 | |
| CN111834518B (zh) | 一种多层膜结构衬底上的压电单晶薄膜及其制备方法 | |
| JP5942948B2 (ja) | Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ | |
| KR20120098639A (ko) | 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치 | |
| CN115101657A (zh) | 一种单晶压电衬底结构、制备方法及声波器件 | |
| CN116613058A (zh) | 一种复合基底、复合薄膜及其制备方法 | |
| CN116193965A (zh) | 一种垂直整合晶圆的制备方法、制备装置和垂直整合晶圆 | |
| US20240030883A1 (en) | Process for manufacturing a piezoelectric structure for a radiofrequency device and which can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer | |
| CN111834205B (zh) | 一种异质半导体薄膜及其制备方法 | |
| CN113948446A (zh) | 半导体工艺以及半导体结构 | |
| CN115051675A (zh) | 一种用于声波器件的衬底结构及其制备方法 | |
| CN113540338A (zh) | 一种压电复合薄膜及其制备方法 | |
| US20230291377A1 (en) | Process for manufacturing a piezoelectric structure for a radiofrequency device which structure can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer | |
| CN115207206B (zh) | 一种近化学计量比复合薄膜及其制备方法 | |
| CN112511125B (zh) | 声表面波器件的制造方法 | |
| CN113922778A (zh) | 一种滤波器用压电衬底结构及其制备方法 | |
| CN114499432A (zh) | 一种异质薄膜衬底、其制备方法和滤波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |